【課題】課題は、デルタシグマ変調器の低消費電力化および小型化を図ることである。
【解決手段】デルタシグマ変調器（１）は、減算器（１１）と、積分器（１２）と、それぞれが並列接続された複数のＤＡ変換器（１４_１−１４_ｋ）とを備える。減算器は、第１アナログ信号（Ａ）と第２アナログ信号（Ｉ_ＤＡＣ）とを入力し、第１アナログ信号から第２アナログ信号を減算する。積分器は、減算器の減算結果を積分する。複数のＤＡ変換器は、積分器の出力を基に量子化されたデジタル信号をアナログ信号にそれぞれ変換し、それぞれ変換したアナログ信号を第２アナログ信号として、減算器に異なるタイミングで出力する。 （もっと読む）

【課題】回路面積が小さなΔΣ変調器を提供する。
【解決手段】このΔΣ変調器は、差動入力信号ＶＩＰ．ＶＩＮの電圧および２段の積分回路ＩＮＴ１，ＩＮＴ２の差動出力信号の電圧にそれぞれ重み付け係数ＷＣ１〜ＷＣ３を乗算して加算し、加算した電圧がしきい値電圧を超えた場合にパルス信号を出力するコンパレータＣＭＰ１を備える。コンパレータＣＭＰ１は、それぞれ重み付け係数ＷＣ１〜ＷＣ３に応じた値の増幅率ｇｍ１〜ｇｍ３を有し、出力ノードＮ１，Ｎ２を共有する３つの差動増幅回路を含む。したがって、重み付け加算を行なうためのスイッチトキャパシタ回路が不要となる。 （もっと読む）

【課題】ΔΣ型Ａ／ＤコンバータのＰＳＲＲを改善する。
【解決手段】スイッチドキャパシタ型のＤ／Ａコンバータ４は、デジタル出力信号Ｄ_ＯＵＴをアナログ帰還電圧Ｖ_ＦＢに変換する。Ｄ／Ａコンバータ４は、それぞれがデジタル出力信号Ｄ_ＯＵＴの各ビットごとに設けられたｍ個のスイッチ回路１０を備える。各スイッチ回路１０は、対応するビット（Ｖｄａｔａ_ｉ）が１のときにオン、０のときにオフする第１スイッチ群（Ｍ１、Ｍ４）と、対応するビット（Ｖｄａｔａ_ｉ）が０のときにオン、１のときにオフする第２スイッチ群（Ｍ２、Ｍ３）を含む。第１スイッチ群および第２スイッチ群の各スイッチ（Ｍ１〜Ｍ４）は、ＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成される。第１インバータ１２および第２インバータ１４それぞれの下側電源端子には、接地電圧が印加される。 （もっと読む）

【課題】オーバーサンプリング比の増加や回路面積の著しい増加を伴うことなく、高いダイナミックレンジを得られるようにしたマルチビットデルタシグマ変調器と、ＡＤコンバータを提供する。
【解決手段】入力信号を積分するアナログ積分器１と、アナログ積分器１から出力される出力信号を複数の閾値Ｖｔｈ１、Ｖｔｈ２、…Ｖｔｈ７による異なる量子化ステップで量子化するマルチビット量子化器と、このマルチビット量子化器から出力される信号をアナログ積分器１の入力側に帰還するＤＡコンバータと、を備え、複数の閾値Ｖｔｈ１、Ｖｔｈ２、…Ｖｔｈ７の互いの間隔は、アナログ積分器１から出力される出力信号のフルスケールレベル（＋ＦＳ、−ＦＳ）を意図する信号領域から当該出力信号のゼロレベルを意図する信号領域に向かって、段階的に狭くなるように設定されている。 （もっと読む）

【課題】本発明は、電源電圧変化や温度変化の影響により、ＤＡ変換手段、積分回路からの出力信号が変動するということはなく、出力特性が安定しているΣΔ型ＡＤ変換器およびそれを用いた角速度センサを提供することを目的とするものである。
【解決手段】本発明は、センサ素子３０と、ドライブ回路１３１と、センス回路７４とを備えた角速度センサにおいて、ドライブ回路１３１を、入力切替手段１３２、ＤＡ変換手段１３３、積分手段１３４、比較手段１３５、ＤＡ切替手段１３６を有するΣΔ変換器１５１と、デジタルバンドパスフィルタ１３７と、ＡＧＣ回路１３８および駆動回路１３９とにより構成した。 （もっと読む）

【課題】複数チャネルのアナログ入力を処理するΔΣ変調器を備えたＡＤ変換器において、各アナログ入力間の信号の同時性を確保した信号処理することができ、量子化器の面積と消費電流の増加を抑えることができるΔΣ変調器を提供する。
【解決手段】複数チャネルのアナログ入力信号をそれぞれ受けて積分する各対応する複数の積分器１１２，１２２と、複数の積分器１１２，１２２からの出力信号を選択的に切替えて時分割出力信号として送出する信号セレクト回路２１０と、信号セレクト回路２１０からの時分割出力信号を受け該時分割出力信号をＡＤ変換した量子化信号を時分割的に出力する複数チャネルに共通の量子化器２２０と、量子化器２２０により時分割的に出力された量子化信号をそれぞれ受け該量子化信号をＤＡ変換した出力信号を各対応する積分器１１２，１２２にフィードバックする複数のＤＡ変換器１１４，１２４と、を備えた。 （もっと読む）

【課題】
ダブルサンプル技術を用いたデルタシグマＡＤ変換器において、積分器のＤＡ変換器に用いる素子の製造偏差、および製造偏差により生じるオペアンプの入力オフセット電圧により、量子化雑音が増加する問題を解決する。
【解決手段】
デルタシグマＡＤ変換器を構成する積分器に、１クロック周期に２回のディジタル−アナログ変換を行うスイッチトキャパシタ回路のＤＡ変換器を設け、且つ前記の積分器を構成するオペアンプにオペアンプへの入力信号を変調するチョッパ回路とオペアンプの出力信号を復調するチョッパ回路を設け、前記のチョッパ回路を前記のＤＡ変換器に入力する信号によって生成する信号で切り替える。 （もっと読む）

【課題】消費電流及びノイズをバランス良く抑制しつつオフセット電圧の補正を行う。
【解決手段】サンプリング用キャパシタ（Ｃ１Ｐ、Ｃ１Ｎ９）への入力電圧（ｖｉｎ１、ｖｉｎ２）に応じた電荷の充電とサンプリング用キャパシタに蓄積された電荷の放電とを交互に繰り返すサンプリング回路（１１１ａ、１１１ｂ）と、可変キャパシタ（Ｃ３Ｐ、Ｃ３Ｎ）への参照電圧に応じた電荷の充電と可変キャパシタに蓄積された電荷の放電とを交互に繰り返すオフセット補正電圧生成回路（１０２ａ、１０２ｂ）と、サンプリング用キャパシタに蓄積された電荷並びに可変キャパシタに蓄積された電荷が積分用キャパシタ（Ｃ２Ｐ、Ｃ２Ｎ）に蓄積される積分回路１１３と、積分回路の出力電圧を量子化する量子化器と、量子化器から出力される量子化信号をデジタルアナログ変換して積分回路の入力に帰還させるデジタルアナログ変換器（１０５ａ、１０５ｂ）と、制御回路と、を備えるデルタシグマ変調装置。 （もっと読む）

【課題】 簡単な回路構成で、スイッチのオン抵抗値によるアナログ出力信号の歪みやノイズの発生を防止することができるデジタル−アナログ変換器を提供する。
【解決手段】 サンプリング容量素子Ｃｉの一方の端子と対応する入力端子Ｄｉとの接続及び切断並びにサンプリング容量素子Ｃｉの他方の端子と第１基準電圧源Ｂ１との接続及び切断を切り替える第１のスイッチユニットＳＵ１と、第１のスイッチユニットＳＵ１の切り替えにおける切断及び接続に応じて、サンプリング容量素子Ｃｉの他方の端子と演算増幅器２の反転入力端子との接続及び切断、複数のサンプリング容量素子Ｃｉの一方の端子の相互の接続及び切断、並びに一方の端子が相互に接続されたサンプリング容量素子Ｃｉの電圧に応じた電圧を演算増幅器２の出力端子に出力する電気経路の閉成及び開放を切り替える第２のスイッチユニットＳＵ２と、電気経路に設けられた抵抗素子Ｒｓとを備えている。 （もっと読む）

【課題】制御及び設計が簡易であり、しかも素子の小型化に有利なＤ／Ａコンバータを提供する。
【解決手段】データインターフェース部４１１で受けたＬ及びＲのデータを含むシリアルデータからなるデジタル入力信号に対し、デジタルフィルタ部４１３でフィルタ係数のたたみ込み演算を施し、更に後段の、サンプルホールド部４１４から次段のΔΣ変調部４１５到る信号処理の流れの中で、制御部であるステレオ／モノラル切換部４１６によってサンプルホールド部のデータレートをΔΣ変調部のデータレートの半分にする。そして、スイッチトキャパシタフィルタ部４２１，４２２からステレオ／モノラル変換された出力信号を得る。 （もっと読む）

積分器（１００）が、増幅および位相シフト要素（１７０）を備え、フィードバック経路（１３０）がループを形成し、容量性素子（１４０）を含む。ループ内に入力信号が加算され、ループは、入力信号の着目する周波数より高い発振周波数で発振するように配設される。ループは、増幅および位相シフト要素（１７０）が入力信号に増幅を確実に与えうるように、発振信号を減衰するためのフィルタ（１６０）を含む。入力信号は積分され、積分された信号は発振信号のゼロ交差を摂動する。
（もっと読む）

【課題】演算増幅器のオフセット電圧を低減し、かつ容量雑音を低減して小型化可能としたアナログデジタル変換回路及び光結合型絶縁回路を提供する。
【解決手段】アナログ信号を入力し、第１の期間は前記アナログ信号を逆相で出力し、第２の期間は正相で出力する第１のスイッチ回路と、前記アナログ信号をクロスカップルに入力して積分するスイッチトキャパシタ型の第１の積分回路と、前記第１の積分回路の出力及び同相出力電位を出力する第２のスイッチ回路と、前記第２のスイッチ回路の出力をサンプリング及び積分する第２の積分回路と、前記第２の積分回路の出力を１ビット出力する量子化回路と、前記量子化回路の出力をアナログ信号とするデジタルアナログ変換回路と、を備え、前記第１及び第２の積分回路は、前記デジタルアナログ変換回路の出力をそれぞれクロスカップルに入力して積分する。 （もっと読む）

スイッチトキャパシタシグマ−デルタ変調器或いは他のアナログ−デジタル変換器（ＡＤＣ）は、チョッパ安定化を用いる。チョッピングクロック遷移は、サンプリングクロック位相の非アクティブ期間の最中に実行され、チョッピングによって生じる回路の妨害を低減し、特定のサンプリング周波数が与えられる回路のセットリングに有用な時間を増加させる。非同期ステートマシンは、サンプリング及びチョッピングクロック遷移を与えるかもしれない。第１のサンプリングクロックの非アクティブな遷移は、第２のチョッピングクロックの非アクティブな遷移を生じさせ、それは第１のチョッピングクロックのアクティブな遷移を生じさせる。第１のサンプリングクロックの次の非アクティブな遷移は、第１のチョッピングクロックの非アクティブな遷移を生じさせ、それは第２のチョッピングクロックのアクティブな遷移を生じさせる。
（もっと読む）

開示の典型的な実施形態は、スイッチドキャパシタ回路のためのバイアス電流を適応して生成することを含んでいる。典型的な装置は、サンプリングレートで動作する第１の位相信号および第２の位相信号を含んでいる。第１の位相信号のアサートされた時間および第２の位相信号のアサートされた時間は、所定の非オーバーラップ時間によって分離される。装置は、さらに第１の位相信号および第２の位相信号に操作可能でつながれた複数のスイッチドキャパシタを備えたスイッチドキャパシタ回路を含んでいる。増幅器は、スイッチドキャパシタ回路に操作可能でつながれ、適応バイアス電流に反比例する応答時間を有する。バイアス発生器は、増幅器につながれ、第１の位相信号のアサートされた時間に反応する適応バイアス電流を修正するために動作する。 （もっと読む）

【課題】プロセス、温度、電力供給、およびサンプリング・レートの変化等の特性条件の変化に応じて、連続時間積分器における積分期間を調整する。
【解決手段】デジタル有限状態機械およびアナログ同調回路で構成されたハイブリッド同調回路を用いて、プロセス、温度、電力供給、およびサンプリング・レートの変化に対して連続時間積分器定数のＲＣ積を効果的に維持する。実装方式が連続的であるため、従来技術よりもトラッキングが正確である。注意深く選ばれた計時スキームを用いて、本技術はフィードバックＤＡＣにおけるシンボル間干渉が除去される。本技術では基準周波数を使用しないため、ユーザーが基準周波数を識別する必要が無くなる。 （もっと読む）

【課題】アナログ入力信号をディジタル信号に変換するためのチャネルを複数備えるΔΣ型Ａ／Ｄ変換器において、アイドルトーンの悪影響を各チャネルで低減することが可能な技術を提供する。
【解決手段】ΔΣ型Ａ／Ｄ変換器は、左側用のアナログ入力信号ＡＩＮＬをディジタル信号に変換するためのＬチャネルＬｃｈと、右側用のアナログ入力信号ＡＩＮＲをディジタル信号に変換するためのＲチャネルＲｃｈとを備えている。ＬチャネルＬｃｈ及びＲチャネルＲｃｈのそれぞれには、アイドルトーンの周波数を移動させるためのＤＣ加算電圧を生成するＤＣディザ回路１１５が設けられている。ＬチャネルＬｃｈ及びＲチャネルＲｃｈでは、ＤＣディザ回路１１５が生成するＤＣ加算電圧が互いに異なっている。 （もっと読む）

【課題】改善された効率と低減された電力消費量とを有するＡ／Ｄ変換器を提供する。
【解決手段】Ａ／Ｄ変換器（ＡＤＣ）は、アナログ信号をデジタル信号に変換する。Ａ／Ｄ変換器は、入力チャンネルと、入力チャンネルに連結されたサンプリング回路と、サンプリング回路に連結された積分器と、積分器に連結されたフィードバック回路とを備える。入力チャンネルは、アナログ信号を受信する。サンプリング回路は、アナログ信号をサンプリングする。積分器は、サンプリングされたアナログ信号及びフィードバック信号を受信すると共に、サンプリングされたアナログ信号とフィードバック信号との重ね合わせを積分する。フィードバック回路は、積分器の出力に従ってデジタル信号を生成すると共に、デジタル信号の指標となるフィードバック信号を積分器に対して送信する。 （もっと読む）

【課題】 電圧ゲインを得ることができ、かつ、低消費電力で高速動作が可能なスイッチトキャパシタ回路を提供すること。
【解決手段】サンプリングを行うキャパシタと、キャパシタと入力端との間に設けられる第１のスイッチと、キャパシタと出力端との間に設けられる第２のスイッチと、を含むスイッチトキャパシタ回路であって、第１のスイッチと第２のスイッチとは、クロック信号の入力を受けてオン・オフし、キャパシタは、容量値がクロック信号に同期して変化する可変容量素子であることを特徴とする、スイッチトキャパシタ回路が提供される。 （もっと読む）

【課題】消費電力を低く抑えながら、低ノイズのバンドパス帯域の数を増やすことが可能な、デルタシグマ型のＡＤ変換器を提供すること。
【解決手段】入力信号を異なるタイミングで標本化して、互いに直交する第１の信号および第２の信号を生成する信号生成手段と、第１の信号および第２の信号を入力してフィルタリングを行う少なくとも１つのバンドパスフィルタ手段と、を備え、バンドパスフィルタ手段は、第１の信号を積分する第１の積分手段と、第２の信号を積分する第２の積分手段と、第１の積分手段の出力を、可変のフィードバック係数によって第２の積分手段の入力にフィードバックを行う第１のフィードバック手段と、第２の積分手段の出力を、可変のフィードバック係数によって第１の積分手段の入力にフィードバックを行う第２のフィードバック手段と、を備えることを特徴とする、デルタシグマ型のＡＤ変換器が提供される。 （もっと読む）

【課題】 安価な構成でウォブル信号に同期したクロックを生成する。
【解決手段】 所定の周期で蛇行するトラックが形成されたディスク状記録媒体に対して光ビームを照射する照射手段と、前記ディスク状記録媒体からの前記光ビームの反射光を受光し、前記トラックの蛇行周期に関連した周波数を有するウォブル信号を生成する信号生成手段と、ΔΣ型ＡＤ変換器を有し、前記ウォブル信号を逓倍した周波数のクロックに従って前記信号生成手段により生成されたウォブル信号をデジタル信号に変換するＡＤ変換手段と、前記ＡＤ変換手段の出力に基づいて、前記クロックに対する前記信号生成手段により生成されたウォブル信号の位相変動量を検出する位相検出手段と、前記位相検出手段の出力に応じて前記クロックを生成するクロック生成手段とを備える。 （もっと読む）