【課題】回路規模を小さく抑制しつつ、複数のインタリーブ方式に対応し、かつインタリーブの処理を高速に行うことを可能とするインタリーブ装置等を提供する。
【解決手段】インタリーブ装置１０の備えるアドレス変換回路１１が、入力された初期アドレスに対して設定コントローラによって与えられた第１の設定に応じた処理を行って得られた中間アドレスを出力する第１のアドレス変換部１００と、中間アドレスに対して設定コントローラによって与えられた第２の設定に応じた処理を行って得られた出力アドレスをメモリコントローラに対して出力する第２のアドレス変換部２００とを備え、これによって１つの連続したインタリーブ処理を実行するように構成した。 （もっと読む）

【課題】
外部メモリを用いてインタリーブ処理を行う際の速度低下を防ぐことのできるインタリーブ装置およびインタリーブ手法を提供することを目的とする。
【解決手段】
本発明のインタリーブ装置は、データを一時的に格納するメモリと、前記メモリへ前記データを書き込む書込手段と、前記メモリに格納された前記データを読み出す読出手段と、を有し、前記書込手段は、前記データを前記メモリに書き込む際に、所定の個数の前記データをグループ分けし、同じ前記グループに属する前記個数の前記データについて格納されるアドレスが連続するように予め前記データを並べ替え、前記読出手段は、アドレスが連続して格納された前記個数の前記グループに属する前記データを、前記グループ毎に異なる遅延時間後に読み出した後に、所定のインタリーブ処理された順序となるように前記データを並べ替える。 （もっと読む）

【課題】ＤＶＢ−ＨシステムのＭＰＥ−ＦＥＣフレームのデコーディングのための内蔵ＳＲＡＭのサイズを小さくする。
【解決手段】集積回路３は、ＴＳＩＦ３１、ＲＳデコーダ３２、内蔵ＳＲＡＭ３３、ＤＲＡＭインターフェース３４、中央処理ユニット３５を具備する。ＴＳＩＦ３１はＤＶＢ−ＨシステムのＭＰＥ−ＦＥＣフレームを含んだＴＳパケットを受信して、ＩＰデータグラムを含んだＭＰＥセクションとパリティーデータを含んだＭＰＥ−ＦＥＣセクションを抽出して、ＭＰＥセクションとＭＰＥ−ＦＥＣセクションの第１テーブルと消去ビットマップテーブルの第２テーブルがＤＲＡＭ４に生成される。内蔵ＳＲＡＭ３３には、ＤＲＡＭのバースト転送によってＤＲＡＭの第１と第２のテーブルの一部の格納データが格納される。ＲＳデコーダ３２が内蔵ＳＲＡＭ３３をアクセスして、一部の格納データを使用してリード・ソロモン・デコーディングを実行する。 （もっと読む）

【課題】メモリの削減を行えるようにする。
【解決手段】受信値メモリ１５２に記憶された１ＢＣＨ符号語長のデータＲ０は、ＢＣＨ復号処理部１５３に供給される。ＢＣＨ復号処理部１５３は、供給されたデータＲ０における誤り位置と誤りの量を計算し、誤り訂正処理部１５４に供給するとともに、制御部１５１に対して、復号終了フラグを出力する。制御部１５１は、復号終了フラグを受信すると、データＲ０を、誤り訂正処理部１５４に供給するように受信値メモリ１５２に対して指示を出す。制御部１５１は、受信値メモリ１５２に対して、同一のデータを２度読み出すように指示を出す。本発明は、ＢＣＨ復号を行う復号装置を含むデジタル放送波を受信する受信装置に適用できる。 （もっと読む）

本発明は、通信システムにおける情報オブジェクトの符号化方法を提供する。その方法は、情報オブジェクトをバッファに格納するステップと、バッファからランダムに選択されるビットとバッファから正規的に選択されるビットとを含むサンプリングセットを生成するステップと、サンプリングセットのサンプリングセット番号及び情報オブジェクトのサイズ情報を含む制御チャンネルデータを生成するステップと、サンプリングセット及び制御チャンネルデータを変調するステップとを有する。
（もっと読む）

【課題】メモリの搭載量を抑えること。
【解決手段】ターボ復号装置は、ターボ符号により符号化された符号化信号を復号する過程で行われるインターリーブ処理に際してデータを記憶するメモリ部と、メモリ部にアクセスしてデータを読み書きするアクセス部とを有する。また、メモリ部は、複数のメモリ回路を有し、複数のメモリ回路が連結されることで１つのメモリ空間として形成される。また、メモリ回路は、メモリ回路の組み合わせに応じて第１の容量が各バンクに割り当てられる第１のバンク構成又は第２の容量が各バンクに割り当てられる第２のバンク構成として機能する。また、アクセス部は、符号化信号の通信方式に応じて、メモリ部を第１のバンク構成又は第２のバンク構成のいずれかで機能させるかを選択し、選択したバンク構成に応じてメモリ部にアクセスする。 （もっと読む）

【課題】エラー訂正時に使用されるメモリ容量の増大を低減させる。
【解決手段】エラー訂正装置（３５）は、メモリ（３５１）と、エラー訂正部（３５７）とを有する。メモリは、格納済みの第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、読み出しに連動して読み出し後の空き領域に第２ブロックデータが有する複数のフレームデータを行方向に順次格納する第１動作と、第１動作で格納した第２ブロックデータが有する複数のフレームデータを列方向に順次読み出し、読み出しに連動して読み出し後の空き領域に第１ブロックデータが有する複数のフレームデータを前記列方向に順次格納する第２動作とを交互に行う。 （もっと読む）

【課題】簡易な手法にてデータの信頼性を向上させることが可能なパリティ機能付きハードディスク装置を提供する。
【解決手段】コントローラ１１は、データを記録する場合、所定のブロック毎に、データをハードディスク１３に記録し、所定のエラー訂正方式によってブロック内のデータからパリティを計算し、パリティをフラッシュメモリ１４に記録する。また、データを再生する場合、ハードディスク１３からデータを読み出し、所定のブロック内で読み出しエラーを判定すると、フラッシュメモリ１４からそのブロックのパリティを読み出し、所定のエラー訂正方式によってデータエラーを復元する。所定のブロック長のサイズ及び所定のエラー訂正方式は、ハードディスク１３のセクタに対する記録及び再生処理の可否を測定し、そのエラー率及びエラー分布に基づいて、予め設定される。 （もっと読む）

【課題】LDPCの復号回路において転送速度を上げるためには、推定事後確率データを格納するメモリを並列して多量に保有しなくてはならい。
【解決手段】メモリAおよびメモリBは検査行列の符号部分の内の連続して１が存在している列901に対応するメモリであり、常にアクセスを受けるため高速なメモリもしくはフリップフロップで構成する。メモリCは符号部分の内のランダムに１が存在している列902に対応したメモリ、メモリDは階段状に１が存在しているパリティ部分1003に対応したメモリであり、いずれも通常なメモリで構成する。このように、検査行列の特徴を考えて推定事後確率データの格納方法を工夫することにより使用するメモリの個数を減らした。 （もっと読む）

【課題】冗長符号データ列を生成する際に高速で拡大ガロア体演算を実行できる冗長符号生成方法を提供する。
【解決手段】冗長符号生成方法は、元データを複数のデータ列に分割することと、各データ列をそれぞれビット列に分割することと、各ビット列をメモリの異なる記憶領域に格納することと、所定の複数のビット数をデータ単位として、メモリに格納されている各ビット列から取り出されるデータ単位分のビットをベクトルとし、拡大ガロア体の原始多項式に対応する同伴行列を含み冗長符号データ列の生成に用いられる演算式に応じ、複数のベクトルの間で排他的論理和演算を実行することにより、ベクトル内でのビットシフトを行うことなく冗長符号データ列を構成するビット列を算出することと、を有する。 （もっと読む）

【課題】DVB-T.2における受信機にとって適切な時間デインタリーブ処理を実現させる。
【解決手段】、最初の書き込み対象期間では、アドレス０に、「０」が書き込みデータとして書き込まれ、アドレス０に元々書きこまれていた「０」が読み出しデータとして読み出される。次の書き込み対象期間では、アドレス３に、「１」が書き込みデータとして書き込まれ、アドレス３に元々書きこまれていた「１」が読み出しデータとして読み出される。次の書き込み禁止期間においては、アドレス６には何も書き込まれずに、アドレス６に元々書きこまれていた「６」が読み出しデータとして読み出される。以上の３カラム分の動作が、それ以降も順次繰り返される。本発明は、DVB-T.2の受信装置に適用することができる。 （もっと読む）

【課題】符号化効率の異なるパリティ検査行列にそのままの回路で変更可能な、誤り訂正機能を有する信頼性の高い制御装置のメモリシステムを提供する。
【解決手段】パリティ検査行列の行列データを格納する書き換え可能な検査行列用メモリ２と、入力データを格納するメインメモリと、前記入力データに対しパリティ検査行列を用いて行列演算回路４において行列演算を行い検査符号を生成する符号化回路と、前記検査符号を格納する検査符号用メモリと、メインメモリからの出力データに対し前記パリティ検査行列を用いて演算を行った結果と前記検査符号を用いて行列演算回路により行列演算を行い前記出力データの誤りの検査及び訂正情報の出力を行う復号回路とを有する制御装置のメモリシステムにおいて、検査行列用メモリ２に格納されている前記パリティ検査行列の行列データを書換手段により書換可能な制御装置のメモリシステム。 （もっと読む）

【課題】任意の生成行列を生成し、符号化すること。任意のパリティ検査行列を生成し、復号すること。
【解決手段】第１行列変換部２は、ｍ行ｎ列の第１の行列の対角成分に１を上書きし、対角成分よりも下の行列成分に０を上書きすることによって、第１の行列をｍ行ｎ列の第２の行列に変換する。第２行列変換部３は、第２の行列の二つの行の行列成分同士の排他的論理和演算を行い、第２の行列の対角成分よりも上の行列成分の１を０に変えることによって、第２の行列を第３の行列に変換する。第３行列変換部４は、第３の行列の第［ｍ＋１］列目から第ｎ列目までの行列部分の転置行列を第１列目から第ｍ列目までに配置し、単位行列を第［ｍ＋１］列目から第ｎ列目までに配置することによって、第３の行列を［ｎ−ｍ］行ｎ列の第４の行列に変換する。第４の行列を生成行列とし、第２の行列をパリティ検査行列とする。 （もっと読む）

【課題】 復号化器への入力のための信号配線の数を極端に大きくせず、かつ復号化器への入力速度が極端に低速化しないように調整された誤り訂正復号装置、または、復号化器からの出力のための信号配線の数を極端に大きくせず、かつ復号化器の出力速度が極端に低速化しないように調整された誤り訂正復号装置を提供する。
【解決手段】 復号化器５は、Ｎ個の入力データを並列に復号処理して、Ｋ個の復号データを生成する。Ｓ／Ｐ変換器６は、直列に入力されるＮ個の入力データを複数回に分けて第１の配線Ｌ１〜Ｌ６４を通じて復号化器５に出力する。Ｐ／Ｓ変換器７は、復号化器５からＫ個の復号データを複数回に分けて第２の配線Ｒ１〜Ｒ６０を通じて受けて、Ｋ個の復号化データを直列で外部に出力する。 （もっと読む）

【課題】連接符号を改良し、メモリ容量とそれに伴うメモリ用診断回路を削減すること。
【解決手段】従来のシンドローム演算回路や検査符号算出回路に含まれるレジスタに従来のインターリーバーで使われていたアドレス制御を施して、インターリーブした時と同じ演算結果を導き出す。 （もっと読む）

【課題】計算量を削減することができる符号化装置を提供する。
【解決手段】符号化装置であって、メモリ１２と、データをｃ個のシンボルずつの部分データに区切り、部分データと要素が全て零となる全零以外の係数とから、全ての要素の組み合わせの係数について中間データを生成し、メモリ１２に記憶する中間データ生成部１１と、線形符号の生成行列のパリティの位置にあたる部分をｃ行ごとの部分行列に分割し、部分行列の列の値と同一の要素の組み合わせの係数に基づいて生成される中間データをメモリ１２から読み出して、パリティを生成するパリティ生成部１３とを備え、中間データ生成部１１は、全ての部分データに対して中間データを生成してメモリ１２に記憶し、パリティ生成部１３は、全ての部分行列に対して中間データをメモリ１２から読み出して、列ごとに全ての読み出された中間データを累積することでそれぞれの列に対応するパリティを生成する。 （もっと読む）

【課題】 受信性能および等化性能を向上する。
【解決手段】 デジタル放送送信機は、既知データの挿入された伝送ストリームをエンコーディングするリードソロモンエンコーダと、エンコーディングされた伝送ストリームをインターリービングするインターリーバと、内部メモリを用いて前記インターリービングされた伝送ストリームをトレリスエンコーディングし、トレリスリセット作業の制御のための制御信号に応じて、前記既知データがトレリスエンコーディングされる以前の時点で前記内部メモリをリセットするトレリスエンコーディング部とを含む。 （もっと読む）

【課題】マップ・デコーダのためのメモリ・アーキテクチャ
【解決手段】本発明は、ターボ、または対話型復号する技術に、特定技術を適用するための新規で改良された技術である。本発明の一実施形態によれば、復号するためのシステムは、シンボル評価のブロックを記憶するためのチャネル・ディインターリーバＲＡＭ、一連のＳ状態のメトリック計算装置を含んでいる。各状態メトリック計算装置は一連の状態メトリック計算装置と一連のＳ＋１ウインドウＲＡＭを発生させるためのものであり、ここに前記Ｓ＋１ウインドウＲＡＭのＳはシンボル評価を前記Ｓ状態メトリック計算装置に提供する。残りのウインドウＲＡＭは前記チャネル・デインターリーバＲＡＭからのシンボル評価を受信する。 （もっと読む）

【課題】移動体通信の高速アップリンクパケットアクセス（ＨＳＵＰＡ）の送信データを生成する送信データ生成装置に関し、トランスポートブロックのデータを格納する各処理段階毎の記憶部を削減し、また、該送信データの生成時間を短縮する。
【解決手段】レペティションの処理を行う場合、レートマッチング部１−４によりＣＲＣ演算器１−２及び符号器１−３に与えるイネーブル信号をローレベルにしてそれらの動作を停止させ、直前のデータを繰り返し出力させる。また、インタリーブ後の最終的な送信順に送信データを並べて記憶部に格納するよう、記憶部１−６の書き込みアドレスを生成するインタリーバ１−５に対して、該アドレスの生成の動作を活性化させ、該アドレスに送信データを格納する。パンクチャの処理を行う場合、インタリーバ１−５に対して、アドレスの生成の動作を停止させ、送信データの記憶部１−６への格納を停止する。 （もっと読む）

【課題】ＬＤＰＣ符号で符号化されたデータを復号する復号装置において、Ｐ個の枝に対応したメッセージを同時に更新する構成を確実かつ効率的に可能とする。
【解決手段】復号装置は、低密度パリティ検査符号によって符号化されたデータを、低密度パリティ検査符号を規定する検査行列を用いて復号する。検査行列は、ｍ行ｎ列（但し、ｍ及びｎはｍ＜ｎである自然数）の基礎行列の各要素を、Ｐ行Ｐ列（但し、Ｐは自然数）のゼロ行列、又は各行各列に夫々‘１’が一つしか存在しない１種類の基本構成行列を０から（Ｐ−１）の間の巡回シフト量で巡回シフトした巡回シフト行列、若しくは巡回シフト量が互いに異なる複数の巡回シフト行列の和行列のいずれかである構成行列で、基礎行列の各要素の値と巡回シフト行列の巡回シフト量とが対応するように置き換えることで生成されている。 （もっと読む）