エラー訂正装置、エラー訂正装置のメモリの制御方法および光ディスク記録再生装置
【課題】エラー訂正時に使用されるメモリ容量の増大を低減させる。
【解決手段】エラー訂正装置（３５）は、メモリ（３５１）と、エラー訂正部（３５７）とを有する。メモリは、格納済みの第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、読み出しに連動して読み出し後の空き領域に第２ブロックデータが有する複数のフレームデータを行方向に順次格納する第１動作と、第１動作で格納した第２ブロックデータが有する複数のフレームデータを列方向に順次読み出し、読み出しに連動して読み出し後の空き領域に第１ブロックデータが有する複数のフレームデータを前記列方向に順次格納する第２動作とを交互に行う。
【解決手段】エラー訂正装置（３５）は、メモリ（３５１）と、エラー訂正部（３５７）とを有する。メモリは、格納済みの第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、読み出しに連動して読み出し後の空き領域に第２ブロックデータが有する複数のフレームデータを行方向に順次格納する第１動作と、第１動作で格納した第２ブロックデータが有する複数のフレームデータを列方向に順次読み出し、読み出しに連動して読み出し後の空き領域に第１ブロックデータが有する複数のフレームデータを前記列方向に順次格納する第２動作とを交互に行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データのエラー訂正を行うエラー訂正装置、エラー訂正装置のメモリの制御方法およびエラー訂正装置を有する光ディスク記録再生装置に関するものである。
【背景技術】
【０００２】
例えば、ブルーレイディスク（Blu-ray Disc：登録商標、「ＢＤ」という）に代表されるように、２５ＧＢ（「Ｂ」は「バイト」を示す）を越える大容量のデータを記録可能な光ディスク、および、その記録再生装置が市場に流通している。
【０００３】
特に、ＢＤには大容量のデータが高密度に記録されるため、バーストエラー等が発生しやすい。このため、ＢＤでは、エラー訂正符号（ＥＣＣ：Error Correcting Code）として、ＬＤＣ（Long Distance Code）およびＢＩＳ（Burst Indicator Subcode）が使用される。これらの符号により、より強力なエラー訂正が可能となる（特許文献１参照）。
【０００４】
ところで、エラー訂正時には、エラー訂正すべきデータがメモリに一旦格納（書き込み）され、エラー訂正後に、エラー訂正されたデータがメモリに再び格納される。このとき、ＬＤＣブロックデータに対しては、同じ記憶容量を持つ２個のメモリを使用し、２個のメモリを互いに切り替えながら、エラー訂正を行うのが一般的である（特許文献２，３参照）。
【０００５】
基本的に、一方のメモリが、１個のＬＤＣブロックデータを格納している間に、他方のメモリは、格納済みのＬＤＣブロックデータを読み出す。なお、ＢＩＳブロックデータは、そのデータ量がＬＤＣブロックデータ量よりも小さいため、上記２個のメモリとは異なる１個のメモリに格納される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２２０２号公報
【特許文献２】特開２００６−１９０３４６号公報
【特許文献３】特開２００７−５９００１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
テレビジョン放送やデジタルビデオカメラ等の高画質化に伴い、光ディスクの記録容量の向上が望まれている。こうした要望に併せて、ＢＤの物理的規格、ファイル規格およびアプリケーション規格が改良されており、１個のＬＤＣブロックデータ量は、このような規格が世代を追うごとに増大する。したがって、エラー訂正時に使用されるメモリ容量も増大する。
【０００８】
近年、コストの観点から、低メモリ容量のメモリを使用してエラー訂正が可能な、エラー訂正装置、エラー訂正装置のメモリの制御方法および光ディスク記録再生装置の開発が望まれている。
【０００９】
本発明は、低メモリ容量のメモリを使用してエラー訂正が可能な、エラー訂正装置、エラー訂正装置のメモリの制御方法および光ディスク記録再生装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明のエラー訂正装置は、所定長のデータを一単位とするフレームデータを複数有する第１ブロックデータの格納領域の少なくとも一部を使用しながら時間差をおいて第２ブロックデータを格納するメモリと、前記メモリから読み出しされた前記第１ブロックデータと前記第２ブロックデータとにエラー訂正を各々施すエラー訂正部とを有し、前記メモリは、格納済みの前記第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第２ブロックデータが有する複数のフレームデータを前記行方向に順次格納する第１動作と、前記第１動作で格納した前記第２ブロックデータが有する前記複数のフレームデータを列方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第１ブロックデータが有する前記複数のフレームデータを前記列方向に順次格納する第２動作とを交互に行う。
【００１１】
本発明のエラー訂正装置のメモリの制御方法は、所定長のデータを一単位とするフレームデータを複数有する第１ブロックデータの格納領域の少なくとも一部を使用しながら時間差をおいて第２ブロックデータを格納するメモリを有し、前記メモリから読み出しされた前記第１ブロックデータと前記第２ブロックデータとにエラー訂正を各々施すエラー訂正装置のメモリの制御方法であり、格納済みの前記第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第２ブロックデータが有する複数のフレームデータを前記行方向に順次格納する工程と、格納済みの前記第２ブロックデータが有する前記複数のフレームデータを列方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第１ブロックデータが有する前記複数のフレームデータを前記列方向に順次格納する工程とを有する。
【００１２】
本発明の光ディスク記録再生装置は、定め規定された波長の光を用いて、光ディスクにデータを記録し、前記光ディスクからデータを読み出す光ピックアップ部と、前記光ディスクに記録すべきデータと、前記光ピックアップ部によって読み出しされた再生すべきデータとにエラー訂正を各々施すエラー訂正装置と、前記エラー訂正装置によってエラー訂正された前記記録すべきデータを符号化する記録系と、前記エラー訂正装置による前記エラー訂正前に前記再生すべきデータを復号化する再生系とを有し、前記エラー訂正装置は、所定長のデータを一単位とするフレームデータを複数有する第１ブロックデータの格納領域の少なくとも一部を使用しながら時間差をおいて第２ブロックデータを格納するメモリと、前記メモリから読み出しされた前記第１ブロックデータと前記第２ブロックデータとにエラー訂正を各々施すエラー訂正部とを有し、前記メモリは、格納済みの前記第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第２ブロックデータが有する複数のフレームデータを前記行方向に順次格納する第１動作と、前記第１動作で格納した前記第２ブロックデータが有する前記複数のフレームデータを列方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第１ブロックデータが有する前記複数のフレームデータを前記列方向に順次格納する第２動作とを交互に行う。
【００１３】
本発明のエラー訂正装置によれば、メモリは、格納済みの第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、読み出しに連動して読み出し後の空き領域に第２ブロックデータが有する複数のフレームデータを行方向に順次格納する第１動作と、第１動作で格納した第２ブロックデータが有する複数のフレームデータを列方向に順次読み出し、読み出しに連動して読み出し後の空き領域に第１ブロックデータが有する前記複数のフレームデータを列方向に順次格納する第２動作とを交互に行う。
一方、エラー訂正部は、メモリから読み出しされた第１ブロックデータと第２ブロックデータとにエラー訂正を各々施す。
【発明の効果】
【００１４】
本発明によれば、低メモリ容量のメモリを使用してエラー訂正を行うことができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施形態に係る光ディスク記録再生装置の構成例を示すブロック図である。
【図２】図２は、ＬＤＣブロックデータの構造を示す模式図である。
【図３】図３は、ＢＩＳブロックデータの構造を示す模式図である。
【図４】図４は、ＥＣＣブロックデータの構造を示す模式図である。
【図５】図５は、図４に図示するフレームデータを示す模式図である。
【図６】図６は、本発明の実施形態に係るエラー訂正回路の構成例を示すブロック図である。
【図７】図７は、フレームデータの一例を示す模式図である。
【図８】図８（Ａ）〜（Ｃ）は、本発明の実施形態に係る内部フレームデータおよびエラー訂正データの定義を示す図である。
【図９】図９は、本発明の実施形態に係るデータメモリにおける格納領域の構成例を示す模式図である。
【図１０】図１０は、図９に図示する第１格納領域ＡＲＥ１を示すための模式図である。
【図１１】図１１（Ａ）、（Ｂ）は、図１０に図示する第１格納領域ＡＲＥ１にＬＤＣブロックデータが格納された場合を示す模式図である。
【図１２】図１２は、図９に図示する第２格納領域ＡＲＥ２を示すための模式図である。
【図１３】図１３（Ａ）、（Ｂ）は、図１２に図示する第２格納領域ＡＲＥ２にフレームデータｆｒｍが列方向に格納された場合を示す模式図である。
【図１４】図１４は、本発明の実施形態に係るポインタメモリの格納領域を示す模式図である。
【図１５】本発明の実施形態に係るエラー訂正のタイミングチャートである。
【図１６】図１６（Ａ）〜（Ｄ）は、本発明の実施形態に係るデータメモリの制御方法を説明するための模式図である。
【図１７】図１７（Ｅ）〜（Ｈ）は、図１６（Ｄ）に続く模式図である。
【図１８】図１８（Ｉ）〜（Ｌ）は、図１７（Ｈ）に続く模式図である。
【図１９】図１９（Ｍ）〜（Ｐ）は、図１８（Ｌ）に続く模式図である。
【図２０】図２０は、本発明の実施形態に係るデータメモリに対する内部フレームデータの格納およびエラー訂正データの読み出しを説明するためのフローチャートである。
【図２１】図２１は、一般的なエラー訂正装置のメモリの構成例を示す模式図である。
【図２２】図２２（Ａ）は、本発明の実施形態に係るデータメモリの一状態を示す模式図である。図２２（Ｂ）は、本発明の実施形態に係るポインタメモリの一状態を示す模式図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態を図面に関連付けて説明する。なお、説明は以下の順序で行う。
１．光ディスク記録再生装置１の構成例
２．エラー訂正回路３５の構成例
３．エラー訂正回路３５の動作例
【００１７】
本発明の実施形態を説明する前に、本発明の構成要素と本実施形態の構成要素との対応関係を述べる。
本発明のエラー訂正装置は、エラー訂正回路３５に対応する。本発明のメモリは、データメモリ３５１に対応する。
本発明のポインタ保持部は、ポインタメモリ３５４に対応する。本発明のポインタ発生部は、第１アドレス回路３５２に対応する。本発明のアドレス指定部は、第２アドレス回路３５３および第４アドレス回路３５６に対応する。本発明のメモリアドレス指定部は、第１アドレス回路３５２および第３アドレス回路３５５に対応する。
本発明の第１ブロックデータは、例えば、ｋ（＝１，２，…）番目のＬＤＣブロックデータに対応する。本発明の第２ブロックデータは、例えば、（ｋ＋１）番目のＬＤＣブロックデータに対応する。
【００１８】
〈１．実施形態〉
［１．光ディスク記録再生装置１の構成例］
先ず、本発明の実施形態に係る光ディスク記録再生装置の全体構造について説明する。
図１は、本発明の実施形態に係る光ディスク記録再生装置の構成例を示すブロック図である。図１には、光ディスク記録再生装置の主要部のみが概略的に図示されている。
【００１９】
光ディスク記録再生装置１は、光ピックアップ部（ＰＩＣＵＰ）２、信号処理部（ＳＰＲＯ）３、および、メモリ４を有する。本実施形態では、光ディスク記録再生装置１が、後述するホスト機器５を有するものとしてもよい。
上記の信号処理部３は、ＤＳＰ回路（ＤＳＰ：Digital Signal Processing）３１、ウォブル回路（ＷＯＢ）３２、サーボ回路（ＳＶＯ）３３、復調回路（ＤＣＤ）３４、エラー訂正回路（ＥＣＣ）３５、変調回路（ＤＥＣ）３６、ライトストラテジ回路（ＷＳＴＲ）３７およびホストＩ／Ｆ回路（Ｉ／Ｆ）３８を有する。
【００２０】
以下の説明では、光ディスクＤの一例にＢＤを挙げ、光ディスク記録再生装置１の一例にＢＤの記録再生装置を挙げる。この例では、光ディスク記録再生装置１は、ＢＤ規格で定められた映像データおよび音声データを取り扱うことができる。
映像データのコーディックには、例えば、ＭＰＥＧ（Moving Picture Experts Group）−２、ＭＰＥＧ−４ ＡＶＣ（MPEG-4 Part 10 Advanced Video Coding）／Ｈ．２６４が対応している。音声データのコーディックには、例えば、ＬＰＣＭ（Linear Pulse Code Modulation）、Ｄｏｌｂｙ Ｄｉｇｉｔａｌ（登録商標）が対応している。光ディスク記録再生装置１は、著作権を保護するためのＡＡＣＳ（Advanced Access Content System）にも対応している。
【００２１】
光ディスク記録再生装置１の主な機能について説明する。第１に、光ディスク記録再生装置１は、記録媒体としての光ディスクＤにデータ（「ユーザーデータ」ともいう）を記録（「書き込み」ともいう）する機能を有する。第２に、光ディスク記録再生装置１は、光ディスクＤからデータを読み出して、これを再生する機能を有する。第３に、光ディスク記録再生装置１は、エラー訂正回路３５を用いて、データのエラー訂正を行う機能を有する。
エラー訂正では、後述する、エラー訂正符号化（「ＥＣＣ符号化」という）およびエラー訂正復号化（「ＥＣＣ復号化」という）が行われる。なお、光ディスク記録再生装置１では、データが６４ｋＢ単位で処理される。
【００２２】
［１．１．光ディスクＤ］
光ディスクＤは、ＲＯＭ（Read Only Memory）型、追記（Recordable）型および書き換え（Rewritable）型のいずれかに対応している。
【００２３】
ＲＯＭ型光ディスクＤには、予めデータが記録されている。その基板上には、複数のピット（pit、不図示）が形成されている。これらのピットは、映像データおよび音声データとしての役割を果たす。円周方向の最小ピット長は、０．１４９μｍであり、トラックピッチは、０．３２μｍである。
これに対し、追記型光ディスクＤは、レーザ光Ｌの照射によって結晶相−アモルファス相間で生じる相変化の利用により、イングルーブ（in-groove）またはオングルーブ（on-groove）でデータの書き込みが可能である。その基盤上には、らせん状の連続したグルーブ（groove、不図示）が形成されている。グルーブは、光ディスクＤ上のトラック位置を識別するためのアドレスを記録するため、ウォブル（wobble）変調されている。ウォブル変調は、ＭＳＫ（Minimum Shift Keying）変調とＳＴＷ（Saw Tooth Wobble）変調とを組み合わせたものである。
書き換え型光ディスクＤは、基本的に、追記型光ディスクＤと同様の構成を有するが、データの書き込みおよび消去が複数回可能である。
【００２４】
光ディスクＤは、モーター等を有する駆動部（不図示）の駆動制御により、トラッキングやフォーカスが制御されながら、線速度一定（ＣＬＶ：Constant Linear Velocity）または角速度一定（ＣＡＶ：Constant Angular Velocity）で回転する。
光ディスク記録再生装置１では、どの型の光ディスクＤを使用してもよいが、説明の簡略化のため、追記型または書き換え型光ディスクＤが使用されるものと仮定する。
【００２５】
［１．２．光ピックアップ部２］
再生時に、光ピックアップ部２は、光ディスクＤに記録されたデータを光信号として読み出し、これをアナログデータとしての電気信号に変換する機能を有する。
詳細には、光ピックアップ部２は、光ディスクＤに対向した位置に配置され、光ディスクＤの半径方向に移動可能である。光ピックアップ部２は、サーボ回路３３から入力されたサーボ信号Ｓ４により、フォーカス制御およびトラッキング制御を行いながら、波長４０５ｎｍ程度のレーザ光Ｌを光ディスクＤの記録面に照射し、データを読み出す。このとき、光ピックアップ部２は、フォトダイオードＩＣ（「ＰＤＩＣ」という、不図示）に入射した光（反射光）の強度の変化を電気信号として読み取る。そして、光ピックアップ部２は、この電気信号をＲＦ信号（再生信号）Ｓ１としてＤＳＰ回路３１に出力する。
一方で、光ピックアップ部２は、ウォブルによって生成される信号をＰＤＩＣを用いて検出し、これをウォブル信号Ｓ２としてウォブル回路３２に出力する。
更に、光ピックアップ部２は、トラッキングエラー信号およびフォーカスエラー信号をＰＤＩＣを用いて検出し、これらをエラー信号Ｓ３としてサーボ回路３３に出力する。
【００２６】
記録時に、光ピックアップ部２は、信号処理部３から入力された電気信号を光信号に変換し、これをデータとして光ディスクＤに記録する機能を有する。
詳細には、光ピックアップ部２は、ライトストラテジ回路３７から入力されたライトストラテジ信号Ｓ５により、レーザ光Ｌの照射強度の制御、レーザ光Ｌのパルス波形の制御等を行いながら、レーザ光Ｌを光信号として光ディスクＤの記録面に照射する。再生時と同様に、光ピックアップ部２は、上記のサーボ信号Ｓ４により、フォーカス制御およびトラッキング制御も行う。このとき、光ピックアップ部２は、ユーザーデータに定められた光ディスクＤ上のアドレスへ、光ヘッドを移動させる。これにより、光ディスクＤ上の指定されたアドレスに複数のマーク（ピット）が形成され、ユーザーデータの書き込みが行われる。
【００２７】
信号処理部３は、主に、駆動制御系、再生系および記録系を有する。ここでは、信号処理部３の概要をこれらの系ごとに説明する。
【００２８】
［１．３．駆動制御系］
駆動制御系は、ウォブル回路３２およびサーボ回路３３で構成されている。実質的には、駆動制御系にライトストラテジ回路３７が含まれるものと見なすこともできる。
ウォブル回路３２は、光ピックアップ部２から入力されたウォブル信号Ｓ２をＡ／Ｄ（Analogue/Digital）変換する。このウォブル信号Ｓ２は、ウォブル変調されているため、ウォブル回路３２は、この信号をＭＳＫとＳＴＷと用いて復調する。そして、ウォブル回路３２は、復調したウォブル信号Ｓ２を基に、光ディスクＤ上のアドレスに関するアドレスデータＳ６を生成し、これをＤＳＰ回路３１に出力する。
更に、ウォブル回路３２は、ウォブル信号Ｓ２を基に、ＰＬＬ（Phase Locked Loop、不図示）回路等を用いてクロック信号Ｓ７を生成し、これをサーボ回路３３に出力する。クロック信号Ｓ７は、ウォブル信号Ｓ２が基準クロック信号に同期して、光ディスクＤを線速度一定または角速度一定で回転させるための信号である。
【００２９】
サーボ回路３３は、基本的には、光ピックアップ部２の駆動制御および光ディスクＤの回転制御を行う。
詳細には、サーボ回路３３は、エラー信号Ｓ３およびクロック信号Ｓ７を基にサーボ信号Ｓ４を生成し、これを光ピックアップ部２に出力する。サーボ信号Ｓ４は、フォーカス制御およびトラッキング制御を行うための信号である。
この他、サーボ回路３３は、例えば、ホスト機器５からの制御命令に基づいて、光ディスクＤを回転させるモータ（不図示）に、その回転の開始あるいはその回転の停止を指示する信号を出力する。
【００３０】
［１．４．再生系］
再生系は、ＤＳＰ回路３１、復調回路３４およびエラー訂正回路３５で構成されている。
ＤＳＰ回路３１は、光ピックアップ部２から入力されたＲＦ信号Ｓ１を増幅し、これをＡ／Ｄ変換する。そして、ＤＳＰ回路３１は、デジタル化したＲＦ信号Ｓ１に、例えば、ＰＲＭＬ（Partial Response Maximum Likelihood）のイコライジング処理を施して、「０」または「１」の２値で表現される２値データ（「データビット列」ともいう）を生成する。更に、ＤＳＰ回路３１は、この２値データにウォブル回路３２から入力されたアドレスデータＳ６を付加し、これを新たな２値データＳ８として復調回路３４に出力する。
【００３１】
復調回路３４は、例えば、ビタビアルゴリズム（viterbi algorithm）を用いて、ＤＳＰ回路３１から入力された２値データＳ８をビタビ復号し、これを再生データＳ９としてエラー訂正回路３５に出力する。なお、この再生データＳ９は、映像データおよび音声データとしての２値データと、ウォブル回路３２によるアドレスデータとを含む２値データである。
【００３２】
エラー訂正回路３５は、再生時に、復調回路３４から入力された再生データＳ９をＥＣＣ復号化する。このとき、エラー訂正回路３５は、再生データＳ９に付加されているパリティを用いた論理演算と、デインターリーブ処理とを行い、再生データＳ９に含まれるエラーを訂正する。その後、エラー訂正回路３５は、エラー訂正された再生データＳ９をホストＩ／Ｆ回路３８に出力する。なお、エラー訂正回路３５が、エラー訂正された再生データＳ９をメモリ４に出力してもよい。
【００３３】
［１．５．記録系］
記録系は、エラー訂正回路３５、変調回路３６およびライトストラテジ回路３７で構成されている。
エラー訂正回路３５は、記録時に、光ディスクＤに記録すべき元のデータ（「ユーザーデータ」ともいう）がホストＩ／Ｆ回路３８またはメモリ４から入力されると、このデータのＥＣＣ符号化と、インターリーブ処理とを行う。その後、エラー訂正回路３５は、ＥＣＣ符号化したデータを記録データＳ１０として変調回路３６に出力する。
【００３４】
変調回路３６は、例えば、エラー訂正回路３５から入力された記録データＳ１０を１−７ＰＰ（Parity preserve/Prohibit repeated minimum transition length）変調し、これを変調信号Ｓ１１としてライトストラテジ回路３７に出力する。
【００３５】
ライトストラテジ回路３７は、変調回路３６から入力された変調信号Ｓ１１を光ディスクＤにデータとして記録するため、レーザ光Ｌの変調波形を調整する。
具体的には、ライトストラテジ回路３７は、記録補償として、レーザ光Ｌの照射強度、レーザ光Ｌのパルス波形のデータを変調信号Ｓ１１に基づいて生成し、これをライトストラテジ信号Ｓ５として光ピックアップ部２に出力する。
【００３６】
メモリ４は、信号処理部３の信号処理にて使用されるデータ等、種々のデータを格納可能である。メモリ４、エラー訂正回路３５およびホストＩ／Ｆ回路３８間のデータの授受は、内部バスＢＵＳを用いて行われる。
【００３７】
ホスト機器５は、例えば、パーソナルコンピュータ（Personal Computer：「ＰＣ」という）やデジタルビデオカメラである。
例えば、ＰＣがホストＩ／Ｆ回路３８に接続された場合には、ＰＣから信号処理部３に制御命令が与えられ、ＰＣにてエラー訂正された再生データＳ９に画像処理あるいは音声処理が施される。例えば、デジタルビデオカメラがホストＩ／Ｆ回路３８に接続された場合も、ＰＣの場合と同様である。
【００３８】
［ＬＤＣブロックデータ］
記録系では、ユーザーデータにパリティを付加するＥＣＣ符号化がエラー訂正回路３５によって行われる。このとき、ＬＤＣブロックデータおよびＢＩＳブロックデータが作成され、両者を基にＥＣＣブロックデータが作成される。
先ず、ＬＤＣブロックデータを図２に関連づけて説明し、ＢＩＳブロックデータを図３に関連づけて説明する。その後、ＥＣＣブロックデータを図４に関連づけて説明する。
【００３９】
図２は、ＬＤＣブロックデータの構造を示す模式図である。詳細には、２０４８Ｂを１セクタ（sector）とする（ユーザー）データに、４ＢのＥＤＣ（Error Detection Code）が付加される。即ち、２０５２ＢのＥＤＣ付加データが作成される。１セクタに対するＥＤＣの付加は、３２セクタ（＝６４ｋＢ）分行われる。この３２セクタのデータを「ＬＤＣデータ」という。
そして、ＥＤＣが付加された３２セクタ分のデータを符号化（「ＬＤＣ符号化」という）することにより、図２に図示する１個のＬＤＣブロックデータが作成される。図２に図示すように、ＬＤＣブロックデータは、２４８Ｂ×３０４列（＝６５６６４Ｂ）のブロックで構成されており、２１６Ｂのデータごとに３２Ｂのパリティ（ＬＤＣ）が付加されている。
【００４０】
適宜、この２１６Ｂのデータを「データ符号」と呼び、３２Ｂのパリティを「パリティ符号」と呼ぶ。パリティが付加された２４８Ｂのデータを「符号語」と呼ぶ。符号語の最小単位、即ち、１バイトを「符号（シンボル）」とも呼ぶ。ＢＩＳブロックデータおよびＥＣＣブロックデータもこれと同様に、前述の表現が用いられる。
【００４１】
なお、ＬＤＣ符号化の場合には、ＲＳ（２４８，２１６，３３）のリードソロモン（Reed Solomon）符号が使用される。ＬＤＣ符号化では、符号語は２４８Ｂであり、データ符号は２１６Ｂであり、最小符号間距離は３３である。
なお、光ディスクＤへのデータの記録方向は、図２の矢印ＡＸに示す方向である。エラー訂正方向、換言すれば、エラー訂正回路３５内部のメモリ（図６に示すデータメモリ３５１）へのデータの格納（読み出し）方向は、図２の矢印ＡＹに示す方向である。
【００４２】
［ＢＩＳブロックデータ］
図３は、ＢＩＳブロックデータの構造を示す模式図である。詳細には、制御データにアドレスデータが付加され、３０Ｂのデータ符号が作成される。このアドレスデータは、例えば、ウォブルがないＲＯＭ型光ディスクを使用する場合に、制御データに付加されるものである。そして、３０Ｂ×２４（＝７２０Ｂ）のデータ（「ＢＩＳデータ」という）を符号化（「ＢＩＳ符号化」という）することにより、図３に図示する１個のＢＩＳブロックデータが作成される。
図３に図示するように、ＢＩＳブロックデータは、６２Ｂ×２４（＝１４８８Ｂ）のブロックで構成されており、３０Ｂのデータ符号ごとに３２Ｂのパリティ（ＢＩＳ）が付加されている。
なお、ＢＩＳ符号化の場合には、ＲＳ（６２，３０，３３）のリードソロモン符号が使用される。ＢＩＳ符号化では、符号語は６２Ｂであり、データ符号は３０Ｂであり、最小符号間距離は３３である。
【００４３】
［ＥＣＣブロックデータ］
図４は、ＥＣＣブロックデータの構造を示す模式図である。ＬＤＣブロックデータおよびＢＩＳブロックデータは、各々インターリーブされ、図４に図示する１個のＥＣＣブロックデータが作成される。ＥＣＣブロックデータは、１５５Ｂ×４９６フレームで構成されている。
フレームシンクは、各フレームデータの先頭を表す同期データである。フレームシンクに含まれるシンクＩＤの組み合わせとＢＩＳデータに含まれるＡＵＮ(Address Unit Number)よりＥＣＣブロックデータ内のフレーム番号を検出できる。
ここで、フレーム番号ｌのフレームデータを「フレームデータＦ（ｌ）」と表す。ただし、ｌ＝１〜４９６である。
フレームデータＦ（１）〜（４３２）は、ＬＤＣデータおよびＢＩＳデータを含む行である。フレームデータＦ（４３３）〜（４９６）は、ＬＤＣおよびＢＩＳブロックデータのパリティである。
【００４４】
図５は、図４に図示するフレームデータを示す模式図である。図５に図示するように、例えば、フレームデータＦ（１）は、フレームシンクの後に、ＬＤＣデータ、ＢＩＳデータ、ＬＤＣデータ、ＢＩＳデータ、ＬＤＣデータ、ＢＩＳデータ、ＬＤＣデータが順に並んでいる。即ち、３８ＢのＬＤＣデータ４個と１ＢのＢＩＳデータ３個とによって、１５５Ｂの物理クラスタが構成される。
【００４５】
なお、図２〜図４に図示する各ブロックデータは、メモリに格納される際のイメージを表したものである。各ブロックデータの作成は、例えば、メモリ４を用いて行われる。不図示ではあるが、エラー訂正回路３５内部のメモリを用いて各ブロックデータを作成してもよい。ユーザーデータを基にＥＣＣブロックデータが作成され、これが図１に図示する記録データＳ１０となる。最終的に、ユーザーデータは、ライトストラテジ信号Ｓ５として光ディスクＤに記録される。
【００４６】
［２．エラー訂正回路３５の構成］
一方、再生系では、光ディスクＤから読み出したＥＣＣブロックデータが図１に図示する再生データＳ９としてエラー訂正回路３５に入力される。すると、エラー訂正回路３５は、ＬＤＣブロックデータおよびＢＩＳブロックデータを抽出し、両者をデインターリーブしながら、データメモリ３５１に格納する。その後、エラー訂正回路３５は、両者のパリティを用いて、ユーザーデータのエラー訂正を行う。
【００４７】
以下、再生系のエラー訂正回路３５の構成を図６に関連づけて説明する。ただし、以下の説明では、ＬＤＣブロックデータおよびＢＩＳブロックデータの抽出が完了しているものと仮定する。
【００４８】
図６は、本発明の実施形態に係るエラー訂正回路の構成例を示すブロック図である。実線の矢印は、データバスおよびデータの流れを表す。破線の矢印は、アドレスバスおよびアドレスの流れを表す。ただし、図６には、再生系におけるＬＤＣブロックデータの処理系のみが図示されている。
【００４９】
エラー訂正回路３５の概要について述べる。図６に図示するように、エラー訂正回路３５は、データメモリ（ＤＡＴＡＭＥＭ）３５１、第１アドレス回路（ＡＤＤＧＥＮ１）３５２、第２アドレス回路（ＡＤＤＧＥＮ２）３５３、ポインタメモリ（ＰＯＩＮＴＭＥＭ）３５４、第３アドレス回路（ＡＤＤＧＥＮ３）３５５、第４アドレス回路（ＡＤＤＧＥＮ４）３５６およびエラー訂正部（ＥＣＣ）３５７を有する。
【００５０】
エラー訂正回路３５は、再生データＳ９としてのＥＣＣブロックデータからＬＤＣブロックデータを抽出した後、これをデータメモリ３５１に一旦格納（「バッファリング」ともいう）してから、エラー訂正部３５７にて、データのエラー訂正を行う。ここで言うデータは、ＬＤＣデータ（図２参照）およびＢＩＳデータ（図３参照）を指す。なお、エラー訂正回路３５は、抽出したＢＩＳブロックデータも一旦バッファリングするが、ＢＩＳブロックデータは、不図示のメモリに格納される。
【００５１】
ところで、「フレーム（データ）」とは、一般に、複数のビットデータの集合を一塊とするブロックを指す。取り分けＥＣＣブロックデータにおいては、「フレーム（データ）」とは、図４および図５に図示するように、シンクロデータ、４個のＬＤＣデータおよび３個のＢＩＳデータで構成されたデータを指す。
【００５２】
本実施形態では、所定長のビットデータの集合を下記のように定義する。詳細には、エラー訂正回路３５がデインターリーブを行う際に、ＢＤ規格で定められたレコーディングフレーム（Recoding frame）が作成される。なお、１個のレコーディングフレームは、１５５Ｂであり、１ＲＵＢ（Recording Unit Block：記録ユニットブロック）分のレコーディングフレームでＬＤＣブロックデータおよびＢＩＳブロックデータを有するＥＣＣブロックデータが構成される。そして、このレコーディングフレームからＬＤＣブロックデータが抽出され、図７に図示する１５２Ｂのブロックが４９６個作成される。ここでは、１５２Ｂのブロックも「フレームデータ」と呼び、これをフレームデータｆｒａｍｅ（ｉ）のようにも記述する。ただし、ｉ＝０，１，…，４９５である。
【００５３】
図８（Ａ）〜（Ｃ）は、本発明の実施形態に係る内部フレームデータおよびエラー訂正データの定義を示す図である。４９６個のフレームデータｆｒａｍｅは、図８（Ａ）に図示するように配列される。具体的には、各行には、偶数番目（ｉ＝０，２，…）と奇数番目（ｉ＝１，３，…）とのフレームデータｆｒａｍｅが２個配列され、２４８×３０４Ｂのブロックデータが作成される。このブロックデータも単に「ＬＤＣブロックデータ」と呼ぶ。
【００５４】
本実施形態では、図８（Ｂ）に図示するように、各行の偶数番目と奇数番目とのフレームデータｆｒａｍｅが１個のデータとして取り扱われる。このフレームデータｆｒａｍｅ２個分のデータを「内部フレームデータ」と呼び、適宜、これを「内部フレームデータｆｒｍ（ｎ）」のようにも表記する。ただし、ｎ＝１，２，…，ｎｍａｘ（＝２４８）である。
図８（Ｂ）に図示するＬＤＣブロックデータは、データメモリ３５１に格納されるが、２１７〜２４８行目の内部フレームデータｆｒｍ（２１７）〜（２４８）はパリティに相当する。このため、このＬＤＣブロックデータを読み出す際には、図８（Ｃ）に図示するように、１列の２４８Ｂのデータが一塊として列方向に読み出しされる。
このため、図８（Ｃ）に図示する各列２４８Ｂのデータを「エラー訂正データ」と呼び、適宜、「エラー訂正データＥＣＣ（ｎ）」のように表記する。この場合、ｎ＝１，２，…，ｎｍａｘ（＝３０４）である。
内部フレームデータとエラー訂正データとを区別する必要が無い場合には、両者を単にフレームデータとも呼ぶ。
【００５５】
データメモリ３５１は、メモリのアクセス速度を考慮し、望ましくはＳＲＡＭ（Static RAM）である。その記憶容量は、１個のＬＤＣブロックデータと、これを構成する所定数のフレームデータを記憶可能な容量である。換言すれば、データメモリ３５１は、１個のＬＤＣブロックデータを格納する主格納領域と、所定数の符号語を格納する冗長格納領域とを有する。
【００５６】
データメモリ３５１は、バッファリングの際、１個のＬＤＣブロックデータを一度に格納するのではなく、フレームデータｆｒａｍｅ(図７参照)が２個分の内部フレームデータ単位で格納する。データメモリ３５１は、再生データＳ９としてのＥＣＣブロックデータから抽出されたエラー訂正すべきＬＤＣブロックデータと、エラー訂正部３５７によってエラー訂正されたフレームデータとを格納する。
データメモリ３５１は、エラー訂正すべきＬＤＣブロックデータを格納した場合には、これを読み出してエラー訂正部３５７に出力し、エラー訂正されたＬＤＣブロックデータを格納した場合には、これをメモリ４へ出力する。
【００５７】
ただし、データメモリ３５１は、１個のメモリで効率よくＬＤＣブロックデータのバッファリングを行うべく、格納済みのＬＤＣブロックデータの格納領域の少なくとも一部を使用しながら、次に入力されてくるＬＤＣブロックデータを格納していく。
【００５８】
第１アドレス回路３５２は、内部フレームデータまたはエラー訂正されたＬＤＣブロックデータを格納すべきデータメモリ３５１のアドレスを指定し、これをアドレスデータＡＤ１としてデータメモリ３５１に出力する。上記アドレスを指定する際には、第１アドレス回路３５２は、各内部フレームデータが、データメモリ３５１の行方向または列方向に連続して格納されるように、アドレス番号を１から順にインクリメントする。
更に、第２アドレス回路３５３は、フレーム番号ｎを用いてアドレスを指定し、第１アドレス回路３５２で生成した内部フレームデータのアドレスを示すポインタＰをポインタメモリ３５４の指定アドレスに格納する。
【００５９】
なお、ポインタＰは、データメモリ３５１における内部フレームデータｆｒｍ（ｎ）またはエラー訂正データＥＣＣ（ｎ）の格納場所を示すデータである。詳細については後述するが、内部フレームデータｆｒｍ（ｎ）またはエラー訂正データＥＣＣ（ｎ）がデータメモリ３５１に格納される度に、ポインタＰもポインタメモリ３５４に格納される。これにより、どの内部フレームデータを何処のアドレスに格納したかということを把握することができる。これは、バーストエラー等が発生しても、データメモリ３５１に対する内部フレームデータｆｒｍ（ｎ）の格納およびエラー訂正データＥＣＣ（ｎ）の読み出しを的確に行うためである。
【００６０】
第２アドレス回路３５３は、ポインタＰを格納すべきポインタメモリ３５４のアドレスを指定し、これをアドレスデータＰＡＤ１としてポインタメモリ３５４に出力する。
フレーム番号ｎは、内部フレームデータｆｒｍ（ｎ）に対応し、復調回路３４でのシンクの検出とアドレスの検出とを行った際に取得される。フレーム番号ｎは、この番号の内部フレームデータｆｒｍ（ｎ）がデータメモリ３５１に入力されるときに、この入力に連動してポインタメモリ３５４に入力される。
【００６１】
ポインタメモリ３５４は、第２アドレス回路３５３から入力されたアドレスデータＰＡＤ１に従って、指定アドレスにポインタＰを格納（保持）する。そして、ポインタメモリ３５４は、第４アドレス回路３５６から入力されたアドレスデータＰＡＤ２に従って、指定アドレスからポインタＰを読み出す。
ポインタメモリ３５４には、例えば、ＳＲＡＭが使用される。その記憶容量は、データメモリ３５１に格納される内部フレームデータ分のポインタＰを格納可能な容量で十分であり、データメモリ３５１の記憶容量よりも遙かに小さい。
【００６２】
第３アドレス回路３５５は、データメモリ３５１から読み出すべきアドレスを指定し、これをアドレスデータＡＤ２としてデータメモリ３５１に出力する。このアドレスも、例えば、アドレス番号１から順にインクリメントして指定される。
更に、第３アドレス回路３５５は、第４アドレス回路３５６によって指定されたポインタメモリ３５４のアドレスからポインタＰを読み出す。そして、第３アドレス回路３５５は、ポインタＰに従ってエラー訂正データＥＣＣ（ｎ）をデータメモリ３５１から読み出す。
【００６３】
第４アドレス回路３５６は、ポインタメモリ３５４のアドレスを指定し、これをアドレスデータＰＡＤ２としてポインタメモリ３５４に出力する。
【００６４】
エラー訂正部３５７は、データメモリ３５１からＬＤＣブロックデータを構成するエラー訂正データＥＣＣ（ｎ）を順次読み出し、これらのエラー訂正を行う。
詳細には、エラー訂正部３５７は、ＢＩＳブロックデータをＬＤＣブロックデータよりも先にエラー訂正し、ＥＣＣブロックデータ内でのエラー箇所を推定する。そして、エラー訂正部３５７は、エラー箇所のエラー値を基に、入力されたエラー訂正データＥＣＣ（ｎのエラー訂正を行う。なお、ＢＩＳブロックデータに対するエラー訂正方向は、図３に示す矢印ＡＹの方向である。
エラー訂正後、エラー訂正部３５７は、エラー訂正を行ったエラー訂正データを再びデータメモリ３５１に格納する。なお、エラーのないエラー訂正データは、メモリ４に格納される。
【００６５】
［２．１データメモリ３５１におけるメモリ領域の構造例］
データメモリ３５１におけるメモリ領域の構成例を図９に関連づけて説明する。図９は、本発明の実施形態に係るデータメモリにおける格納領域（メモリセルアレイ）の構成例を示す模式図である。
図９に図示するように、データメモリ３５１は、３０４×２４８ＢのＬＤＣブロックデータを格納するに当たり、これのデータ容量よりも大きい、Ｘｍａｘ（列）×Ｙｍａｘ（行）バイトの記憶容量を持つ。
説明の容易化のため、本実施形態では、Ｘｍａｘ＝Ｙｍａｘ＝３０６Ｂであるものと仮定する。実際には、例えば、Ｘｍａｘ＝Ｙｍａｘ＝３２０Ｂ、即ち、３２０×３２０Ｂの記憶容量を持つメモリが好適に使用される。これは、先に述べた冗長格納領域を設けるためである。なお、ＬＤＣブロックデータの構造に併せて、Ｘ＝３０４Ｂであり、Ｙ＝２４８Ｂである。
【００６６】
ＸｍａｘおよびＹｍａｘは、好適に選択可能であるが、１個のＬＤＣブロックデータを格納可能な値、即ち、｛Ｘｍａｘ、Ｙｍａｘ＞Ｘ｝かつ｛Ｘｍａｘ、Ｙｍａｘ＞Ｙ｝の関係を満たす値である。ただし、ＸｍａｘおよびＹｍａｘは、データメモリ３５１の記憶容量が（３０４×２４８Ｂ）×２以下となる値である。
それは、その記憶容量が（３０４×２４８Ｂ）×２以上の場合、換言すれば、ＬＤＣブロックデータ２個分のデータ容量を越えたメモリを使用した場合、本実施形態が一般的なエラー訂正装置と同様のものとなるためである。
【００６７】
データメモリ３５１は、第１格納領域ＡＲＥ１と第２格納領域ＡＲＥ２とを有する。第１格納領域ＡＲＥ１は、図中の点ＡＢＣＤで囲まれる領域であり、その大きさ（記憶容量）は、Ｘ（列）×Ｙ（行）バイトである。第２格納領域ＡＲＥ２は、図中の点ＥＦＧＨで囲まれる領域であり、その大きさは、Ｙ（列）×Ｘ（行）バイトである。
両者とも、その記憶容量は同一であり、例えば、３０４個のエラー訂正データを格納可能である。両者は、図中の点ＢＩＧＪで囲まれる領域にて重なっており、この領域を「共有格納領域ＳＡＲＥ」ともいう。
【００６８】
図１０は、図９に図示する第１格納領域ＡＲＥ１を示すための模式図である。第１格納領域ＡＲＥ１が主格納領域に相当する。図１０に図示する第２格納領域ＡＲＥ２に、１個のＬＤＣブロックデータが格納された場合、点ＡＪＧＩＣＤで囲まれるＬ字型の領域が冗長格納領域に相当する。この場合の、冗長格納領域を斜線で図示する。冗長格納領域の記憶容量は、この領域に相当する記憶容量を持つが、実際に使用されるは、（（Ｙｍａｘ−Ｘ）×Ｘ）Ｂである。１個の内部フレームデータが３０４Ｂであるならば、この冗長格納領域には、およそ２個の内部フレームデータを格納することができる。この冗長格納領域を使用することにより、納済みのＬＤＣブロックデータを読み出しながら、他のＬＤＣブロックデータを格納することができる。
【００６９】
本実施形態では、１個のＬＤＣブロックデータと所定数のフレームデータ（例えば、２個の内部フレームデータ）とをデータメモリ３５１に格納可能であればよい。したがって、第１格納領域ＡＲＥ１に１個のＬＤＣブロックデータが格納された場合、データメモリ３５１の格納領域のうち第１格納領域ＡＲＥ１以外の格納領域を冗長格納領域と見なすこともできる。
【００７０】
第１格納領域ＡＲＥ１におけるＬＤＣブロックデータの格納状態の一例を示す。図１１（Ａ），（Ｂ）は、図１０に図示する第２格納領域ＡＲＥ２にＬＤＣブロックデータが格納された場合を示す模式図である。
図１１（Ａ）に図示するように、データメモリ３５１の格納領域において、１行からＹｍａｘ行までのＹアドレスにアドレス番号Ｂ１、Ｂ２、…、Ｂｎ、…、ＢＹ、…、ＢＹｍａｘが各々割り当てられている。
内部フレームデータｆｒｍを第１格納領域ＡＲＥ１に格納する場合には、このブロックデータを構成するｎｍａｘ（＝２４８）個の内部フレームデータｆｒｍがＢ１行から順に行方向に格納される。その結果、内部フレームデータｆｒｍ（１）〜（ｎｍａｘ）が、Ｂ１〜ＢＹ行に各々格納される。
詳細については後述するが、エラー訂正データを読み出す場合には、図１１（Ｂ）に図示するように、１列のデータを一単位とするｎｍａｘ（＝３０４）個のエラー訂正データＥＣＣ（１）〜（ｎｍａｘ）が列方向に順次読み出しされる。
【００７１】
図１２は、図９に図示する第２格納領域ＡＲＥ２を示すための模式図である。第２格納領域ＡＲＥ２が主格納領域に相当する。図１２に示す第１格納領域ＡＲＥ１に、ｋ番目のＬＤＣブロックデータが格納された場合、点ＥＦＩＢＪＨで囲まれるＬ字型の領域が冗長格納領域に相当する。図１０と同じく冗長格納領域を斜線で図示する。冗長格納領域の記憶容量は、この領域に相当する記憶容量を持つが、実際に使用されるのは、（（Ｘｍａｘ−Ｙ）×Ｙ）Ｂである。１個の内部フレームデータが３０４Ｂであるならば、この冗長格納領域には、およそ２個のフレームデータを格納することができる。この冗長格納領域を使用することにより、納済みのＬＤＣブロックデータを読み出しながら、他のＬＤＣブロックデータを格納することができる。
【００７２】
上述したように、１個のＬＤＣブロックデータと所定数のフレームデータ（例えば、２個の内部フレームデータ）とをデータメモリ３５１に格納可能であればよい。したがって、第２格納領域ＡＲＥ２に１個のＬＤＣブロックデータが格納された場合、データメモリ３５１の格納領域のうち第２格納領域ＡＲＥ２以外の格納領域を冗長格納領域と見なすこともできる。
【００７３】
第２格納領域ＡＲＥ２におけるＬＤＣブロックデータの格納状態の一例を示す。図１３（Ａ）、（Ｂ）は、図１２に図示する第２格納領域ＡＲＥ２にＬＤＣブロックデータが格納された場合を示す模式図である。
図１３（Ａ）に図示するように、データメモリ３５１の格納領域において、１列からＸｍａｘ列までのＸアドレスにアドレス番号Ａ１、Ａ２、…、Ａｎ、…、ＡＹ、…、ＡＸｍａｘが各々割り当てられている。なお、これらのアドレス番号は、内部フレームデータｆｒｍ（１）が格納されているアドレス番号がＡ１となるように割り当てられているが、実際には、原点（例えば点Ｄ、図１２参照）から行方向に割り当てられている。
内部フレームデータｆｒｍ（ｎ）を第２格納領域ＡＲＥ２に格納する場合には、このブロックデータを構成するｎｍａｘ（＝２４８）個の内部フレームデータｆｒｍ（ｎ）がＡ１列から順に、列方向に格納される。その結果、１個のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（１）〜（ｎｍａｘ）が、Ａ１〜ＡＹ列に各々格納される。
詳細については後述するが、図１３（Ｂ）に図示するように、ＬＤＣブロックデータをエラー訂正部３５７に出力すべく、これを読み出す場合には、１行のデータを一単位とするｎｍａｘ（＝３０４）個のエラー訂正データＥＣＣ（１）〜（ｎｍａｘ）が行方向に順次読み出しされる。
【００７４】
［３．エラー訂正回路３５の動作例］
先ず、ＬＤＣブロックデータの格納および読み出しに係るエラー訂正回路３５の基本的な動作を図１１（Ａ）および図１３（Ｂ）に関連づけて説明する。説明を明確にするため、図１１（Ａ）に図示する第１格納領域ＡＲＥ１のみを用いて、ＬＤＣブロックデータの格納を行うものと仮定する。同様に、図１３（Ａ）に図示する第２格納領域ＡＲＥ２のみを用いて、ＬＤＣブロックデータの読み出しを行うものと仮定する。
【００７５】
［３．１．ＬＤＣブロックデータの格納方法］
ＬＤＣブロックデータの格納方法を以下に述べる。ただし、このＬＤＣブロックデータは、図１１（Ａ）に図示する内部フレームデータであるものと仮定し、これをエラー訂正部３５７に入力する前に格納する場合を例に挙げる。
【００７６】
ステップＪ１：
先ず、内部フレームデータｆｒｍ（１）をＢ１行に格納する。詳細には、第１アドレス回路３５２は、アドレス番号Ｂ１を指定し、これをアドレスデータＡＤ１としてデータメモリ３５１に出力する（Ｊ１１）。すると、データメモリ３５１は、アドレスデータＤ１を受け、内部フレームデータｆｒｍ（１）をＢ１行に格納する（Ｊ１２）。
一方で、第２アドレス回路３５３は、フレーム番号１が入力されると、ポインタメモリ３５４のアドレス番号Ｃ１を指定し、これをアドレスデータＰＡＤ１としてポインタメモリ３５４に出力する（Ｊ１３）。このとき、第１アドレス回路３５２は、アドレス番号Ｂ１を示すポインタＰ１をポインタメモリ３５４のアドレス番号Ｃ１に格納する（Ｊ１４）。
【００７７】
ステップＪ２：
次に、内部フレームデータｆｒｍ（２）をＢ２行に格納する。この場合も、ステップＪ１と同様に、アドレス番号Ｂ２を指定することにより、内部フレームデータｆｒｍ（２）を格納する。
以下、ステップＪ１、Ｊ２と同様にして、内部フレームデータｆｒｍ（３）〜（ｎｍａｘ）をＢ３行からＢＹ行まで順に格納する。
【００７８】
ここで、ポインタメモリ３５４へのポインタＰの格納方法について説明する。図１４は、本発明の実施形態に係るポインタメモリの格納領域を示す模式図である。
図１４に図示するように、ポインタメモリ３５４は、内部フレームデータ分のポインタＰを格納可能な容量、本実施形態の場合、少なくともＸｍａｘ（＝Ｙｍａｘ）Ｂの記憶容量を有する。この格納領域には、例えば、Ｃ１、Ｃ２、…、Ｃｎ、…、Ｃｎｍａｘ、…、ＣＹｍａｘ(ＣＸｍａｘ)のアドレス番号が割り当てられている。
このアドレス番号は、第２アドレス回路３５３によって、Ｃ１からＣｎｍａｘまたはＣＹｍａｘ(ＣＸｍａｘ)まで順にインクリメントされる。そして、ポインタＰ１、Ｐ２、…、Ｐｎ、…、ＰｎｍａｘまたはＰＹｍａｘ(ＰＸｍａｘ)がアドレス番号順に格納される。
【００７９】
［３．２．ＬＤＣブロックデータの読み出し方法］
ＬＤＣブロックデータの読み出し方法を以下に述べる。説明の簡略化のため、このＬＤＣブロックデータは、図１３（Ａ）に図示するＬＤＣブロックデータであるものと仮定し、内部フレームデータｆｒｍ（１）〜（ｎｍａｘ）を単純に列方向に読み出すものとする。実際には、第２格納領域ＡＲＥ２に格納されたＬＤＣブロックデータは、エラー訂正データＥＣＣとして行方向に読み出される。
【００８０】
ステップＲ１：
先ず、内部フレームデータｆｒｍ（１）をＡ１列から読み出す。詳細には、第３アドレス回路３５５は、アドレス番号Ａ１を指定し、これをアドレスデータＡＤ２としてデータメモリ３５１に出力する（Ｒ１１）。
一方で、第４アドレス回路３５６は、ポインタメモリ３５４のアドレス番号Ｃ１を指定し、これをアドレスデータＰＡＤ２としてポインタメモリ３５４に出力する（Ｒ１２）。
すると、第３アドレス回路３５５は、第４アドレス回路３５６によって指定されたポインタメモリ３５４のアドレス番号Ｃ１からポインタＰ１を読み出す（Ｒ１３）。そして、第３アドレス回路３５５は、ポインタＰ１に従って内部フレームデータｆｒｍ（１）をデータメモリ３５１から読み出す（Ｒ１４）。
【００８１】
ステップＲ２：
次に、内部フレームデータｆｒｍをＡ２列から読み出す。この場合も、ステップＲ１と同様に、アドレス番号Ａ２を指定することにより、内部フレームデータｆｒｍ（２）を読み出す。
以下、同様にして、内部フレームデータｆｒｍ（３）〜（ｎｍａｘ）をＡ３列からアドレス順に読み出す。
【００８２】
［３．３．エラー訂正（ＥＣＣ復号化）のタイミング］
図１５は、本発明の実施形態に係るエラー訂正のタイミングチャートである。図１５には、ｋ〜（ｋ＋２）番目のＥＣＣブロックデータにおけるエラー訂正のタイミングが時系列に図示されている。ｋ番目のＥＣＣブロックデータからは、ｋ番目のＬＤＣブロックデータおよびＢＩＳブロックデータが作成される。
【００８３】
ここでは、エラー訂正回路３５に入力された（ｋ＋１）番目のＥＣＣブロックデータに着目して説明する。このＥＣＣブロックデータから得られた（ｋ＋１）番目のＬＤＣブロックデータは、エラー訂正部３５７にてエラー訂正を行うべく、データメモリ３５１に格納される。
ところで、図１５に図示するように、（ｋ＋１）番目のＬＤＣブロックデータをデータメモリ３５１に格納する期間（時刻ｔ１〜ｔ３）において、時刻ｔ１に開始されるＢＩＳ訂正処理に続いて、時刻ｔ２に開始されるＬＤＣ訂正処理が行われる。ここで言う、ＢＩＳ訂正処理では、ｋ番目のＢＩＳブロックデータのエラー訂正が行われる。また、ＬＤＣ訂正処理では、ｋ番目のＬＤＣブロックデータのエラー訂正が行われる。
【００８４】
ＢＩＳ訂正処理の期間（時刻ｔ１〜ｔ２）には、エラー訂正部３５７がＢＩＳブロックデータに対する処理を実行中なので、ＬＤＣ訂正処理を同時に行うことができない。このため、データメモリ３５１には、既にエラー訂正すべきｋ番目のＬＤＣブロックデータが格納済みであるが、これをエラー訂正部３５７に出力することができない。
ところが、データメモリ３５１には、冗長格納領域が設けられているため、ＢＩＳ訂正処理の期間であっても、ＬＤＣブロックデータを構成するフレームデータ、具体的には、内部フレームデータをこの冗長格納領域に格納することができる。無論、冗長格納領域には、その記憶容量に見合うデータ量の内部フレームデータのみが格納される。
【００８５】
ＢＩＳ訂正処理の終了後、時刻ｔ２においてＬＤＣ訂正処理が開始されると、データメモリ３５１は、格納済みのｋ番目のＬＤＣブロックデータ、具体的には、エラー訂正データを読み出し、これをエラー訂正部３５７に出力する。この読み出しと共に、データメモリ３５１は、次々に入力される内部フレームデータをエラー訂正データの読み出し後に生じた空き領域に次々と格納していく。エラー訂正後のエラー訂正データは、データメモリ３５１に格納された後、メモリ４へ出力される。一方、エラーが無いエラー訂正データは、それにエラーが無いことが確認された後、メモリ４へ出力される。
【００８６】
ただし、データメモリ３５１に対するエラー訂正データの読み出しと、内部フレームデータの格納とは排他的に行われるため、データメモリ３５１へのアクセスは断続的に行われる。
読み出しに当っては、（ｋ＋２）番目のＥＣＣブロックデータがエラー訂正回路３５に入力されるまでに、データメモリ３５１に格納済みのＬＤＣブロックデータ（エラー訂正データ）の読み出しを完了させる必要がある。それには、データメモリ３５１から読み出すべきデータ量を調整すればよく、データメモリ３５１のデータバス幅あるいはその動作周波数を調整すればよい。
【００８７】
［３．４．データメモリ３５１の制御方法］
図１５に図示するエラー訂正のタイミングを踏まえて、データメモリ３５１の制御方法を以下の図に関連づけて説明する。
図１６（Ａ）〜（Ｄ）は、本発明の実施形態に係るデータメモリの制御方法を説明するための模式図である。図１７（Ｅ）〜（Ｈ）は、図１６（Ｄ）に続く模式図である。図１８（Ｉ）〜（Ｌ）は、図１７（Ｈ）に続く模式図である。図１８（Ｉ）〜（Ｌ）は、図１７（Ｈ）に続く模式図である。図１９（Ｍ）〜（Ｐ）は、図１８（Ｌ）に続く模式図である。なお、図中の斜線部分は冗長格納領域を示す。
【００８８】
［第１動作］
説明にあたって、図１６（Ａ）に図示する初期状態を仮定する。詳細には、第２格納領域ＡＲＥ２に、ｋ番目のＬＤＣブロックデータが格納されているものと仮定する。この仮定の下では、このＬＤＣブロックデータは、エラー訂正前のデータであり、第２格納領域ＡＲＥ２に内部フレームデータｆｒｍ（１）〜（ｎｍａｘ＝２４８）が列方向に各々格納されている（図１３（Ａ）参照）。以下、説明を明確にするため、一旦読み出しされたエラー訂正データＥＣＣ（ｎ）は、エラーが無いため、メモリ４に格納されるものと仮定する。また、冗長格納領域には、２個の内部フレームデータを格納するものと仮定する。
【００８９】
（ｋ−１）番目のＢＩＳブロックデータに対するＢＩＳ訂正処理後、第２格納領域ＡＲＥ２に格納されたＬＤＣブロックデータの読み出しを行うが、エラー訂正の際には、パリティが付加されたＬＤＣデータをデータメモリ３５１から行方向に読み出す必要がある。そのため、この領域に格納されたデータは、図１６（Ｂ）に図示するように、行方向のエラー訂正データＥＣＣ（１）〜（ｎｍａｘ＝３０４）として取り扱われる。
【００９０】
ステップＳＴ１：
第２格納領域ＡＲＥ２に、ｋ番目のＬＤＣブロックデータが格納された時点で、換言すれば、２４８個のｋ番目の内部フレームデータ（１）〜（ｎｍａｘ＝２４８）が揃った時点で、ＢＩＳブロックデータのエラー訂正が開始される（時刻ｔ１：図１５参照）。先に述べたように、（ｋ−１）番目のＢＩＳブロックデータのエラー訂正中には、（ｋ−１）番目のＬＤＣブロックデータのエラー訂正を行うことができない（図１５参照）。
しかしながら、ＢＩＳ訂正処理の期間であっても、（ｋ＋１）番目のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（１）が、データメモリ３５１に入力されてくる。なお、（ｋ＋１）番目のＬＤＣブロックデータも、エラー訂正前のデータである。そのため、内部フレームデータｆｒｍ（１）をデータメモリ３５１に格納する必要がある。
【００９１】
第１格納領域ＡＲＥ１の一部と第２格納領域ＡＲＥ２の一部とが重複していることから、データメモリ３５１に２個のＬＤＣブロックデータを同時に格納することはできない。しかしながら、空きの冗長格納領域が存在するため、この冗長格納領域に、（ｋ＋１）番目のＬＤＣブロックデータを構成する一部の内部フレームデータを格納することは可能である。具体的には、行方向としては、Ｂ１行、Ｂ２行に空き領域が存在するので、この２行に２個の内部フレームデータを格納することができる。
そこで、図１６（Ｃ）に図示するように、内部フレームデータｆｒｍ（１）を第１格納領域ＡＲＥ１のＢ１行に格納する。このときも、先に述べたステップＪ１１と同様にして、内部フレームデータｆｒｍ（１）を格納すればよい。
【００９２】
ステップＳＴ２：
内部フレームデータｆｒｍ（１）の格納終了後、（ｋ−１）番目のＢＩＳブロックデータのエラー訂正中であっても、（ｋ＋１）番目のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（２）がデータメモリ３５１に入力されてくる。
まだ冗長格納領域には空き領域が存在するため、図１６（Ｄ）に図示するように、内部フレームデータｆｒｍ（２）を第１格納領域ＡＲＥ１のＢ２行に格納する。
【００９３】
ステップＳＴ３：
ＢＩＳ訂正処理後、データメモリ３５１への新たな内部フレームデータｆｒｍの入力が停止しているときに、第２格納領域ＡＲＥ２に格納されているｋ番目のＬＤＣブロックデータの読み出しを開始する。先ず、図１７（Ｅ）に図示するように、第２格納領域の先頭行、即ち、Ｂ３行のエラー訂正データＥＣＣ（１）を読み出す。先に述べたステップＲ１１と同様にして、エラー訂正データＥＣＣ（１）を読み出せばよい。
【００９４】
ステップＳＴ４：
エラー訂正データＥＣＣ（１）の読み出し終了後、（ｋ＋１）番目のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（３）がデータメモリ３５１に入力されてくるまでは、ｋ番目のＬＤＣブロックデータの読み出しを続行する。即ち、図１７（Ｆ）に図示するように、Ｂ４行のエラー訂正データＥＣＣ（２）を読み出す。
【００９５】
ステップＳＴ５：
エラー訂正データＥＣＣ（２）の読み出し中に、（ｋ＋１）番目のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（３）がデータメモリ３５１に入力されてきたら、図１７（Ｇ）に図示するように、エラー訂正データＥＣＣ（２）の読み出しを一旦停止する。そして、Ｂ４行に内部フレームデータｆｒｍ（３）を格納する。このように、内部フレームデータの格納を優先させる。
【００９６】
ステップＳＴ６：
内部フレームデータｆｒｍ（３）の格納終了後、エラー訂正データＥＣＣ（２）の読み出しを再開する。この読み出し後の状態を図１７（Ｈ）に図示する。
【００９７】
その後、ステップＳＴ４からステップＳＴ６の動作を繰り返し、第２格納領域ＡＲＥ２に格納されている残りのエラー訂正データＥＣＣ（３）〜（ｎｍａｘ＝３０４）を読み出すと共に、第１格納領域ＡＲＥ１に残りの内部フレームデータｆｒｍ（４）〜（ｎｍａｘ＝２４８）を格納する。この段階の状態を図１８（Ｉ）に図示する。
【００９８】
以上、ステップＳＴ１〜ＳＴ６の動作を換言すれば、データメモリ３５１は、格納済みのｋ番目のエラー訂正されたＬＤＣブロックデータが有するエラー訂正データＥＣＣ（１）〜（ｎｍａｘ＝３０４）を行方向に順次読み出す。これに連動し、データメモリ３５１は、読み出し後の空き領域に、（ｋ＋１）番目のＬＤＣブロックデータが有する内部フレームデータｆｒｍ（１）〜（ｎｍａｘ＝３０４）を行方向に順次格納する。ここで、ステップＳＴ１〜ＳＴ６の動作を「第１動作」という。
【００９９】
［第２動作］
エラー訂正回路３５に入力されたフレーム番号ｎを用いれば、図１８（Ｉ）に図示するように、第１格納領域ＡＲＥ１に、（ｋ＋１）番目のＬＤＣブロックデータの格納が完了したことを知ることができる。即ち、第１動作の完了を把握することができる。エラー訂正回路３５が第１動作の完了を把握した後、データメモリ３５１は、このＬＤＣブロックデータを読み出ししながら、新たな（ｋ＋２）番目のＬＤＣブロックデータを格納していく。
【０１００】
ところで、第１格納領域ＡＲＥ１のＬＤＣブロックデータをエラー訂正するためには、ＬＤＣデータにパリティが付加された状態でデータを読み出す必要がある。図２０（Ｉ）を参照すれば、パリティは、下位のフレーム番号２１７〜２４８をもつ内部フレームデータに相当する。
そこで、このＬＤＣブロックデータを読み出す場合には、データがエラー訂正データＥＣＣ（１）〜ｎｍａｘ（＝３０４）として、列方向に読み出しされる。このため、図１８（Ｊ）に図示するように、列方向にフレーム番号が割り当てられる。
【０１０１】
ステップＳＴ７：
図１８（Ｊ）に図示する状態では、第２格納領域ＡＲＥ２の冗長格納領域にしか空き領域が存在しない。ただし、この状態で内部フレームデータｆｒｍを列方向に格納可能なのは、Ａ１列、Ａ２列の空き領域だけである。
そこで、図１８（Ｋ）に図示するように、内部フレームデータｆｒｍ（１）を第２格納領域ＡＲＥ２のＡ１列に格納する。
【０１０２】
ステップＳＴ８：
内部フレームデータｆｒｍ（１）の格納終了後、ｋ番目のＢＩＳブロックデータのエラー訂正中であっても、（ｋ＋２）番目のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（２）がデータメモリ３５１に入力されてくる。
まだ冗長格納領域には空き領域が存在するため、図１８（Ｌ）に図示するように、内部フレームデータｆｒｍ（２）を第２格納領域ＡＲＥ２のＡ２行に格納する。
【０１０３】
ステップＳＴ９：
ＢＩＳ訂正処理後、データメモリ３５１への新たな内部フレームデータｆｒｍの入力が停止しているときに、第２格納領域ＡＲＥ２に格納されている（ｋ＋１）番目のＬＤＣブロックデータの読み出しを開始する。先ず、図１９（Ｍ）に図示するように、第１格納領域の先頭行、即ち、Ａ３行のエラー訂正データＥＣＣ（１）を読み出す。
【０１０４】
ステップＳＴ１０：
エラー訂正データＥＣＣ（１）の読み出し終了後、（ｋ＋２）番目のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（３）がデータメモリ３５１に入力されてくるまでは、（ｋ＋１）番目のＬＤＣブロックデータの読み出しを続行する。即ち、図１９（Ｎ）に図示するように、Ａ４行のエラー訂正データＥＣＣ（２）を読み出す。
【０１０５】
ステップＳＴ１１：
エラー訂正データＥＣＣ（２）の読み出し中に、（ｋ＋２）番目のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（３）がデータメモリ３５１に入力されてきたら、図１９（Ｏ）に図示するように、エラー訂正データＥＣＣ（２）の読み出しを一旦停止する。そして、Ａ４行に内部フレームデータｆｒｍ（３）を格納する。この場合も、内部フレームデータの格納を優先させる。
【０１０６】
ステップＳＴ１２：
内部フレームデータｆｒｍ（３）の格納終了後、エラー訂正データＥＣＣ（２）の読み出しを再開する。この読み出し後の状態を図１９（Ｐ）に図示する。
【０１０７】
その後、ステップＳＴ１０からステップＳＴ１２の動作を繰り返し、第１格納領域ＡＲＥ１に格納されている残りのエラー訂正データＥＣＣ（３）〜（ｎｍａｘ＝３０４）を読み出すと共に、第２格納領域ＡＲＥ２に残りの内部フレームデータｆｒｍ（４）〜（ｎｍａｘ＝２４８）を格納する。この段階の状態を図１９（Ｐ）に図示する。
【０１０８】
以上、ステップＳＴ７〜ＳＴ１２の動作を換言すれば、データメモリ３５１は、第１動作で格納した（ｋ＋１）番目のＬＤＣブロックデータが有する内部フレームデータｆｒｍ（１）〜（ｎｍａｘ）を列方向に順次読み出す。これに連動し、データメモリ３５１は、読み出し後の空き領域に、（ｋ＋２）番目のＬＤＣブロックデータが有するエラー訂正データＥＣＣ（１）〜（ｎｍａｘ）を列方向に順次格納する。ここで、ステップＳＴ７〜ＳＴ１２の動作を「第２動作」という。
【０１０９】
以後、第１動作と第２動作とを交互に繰り返すことにより、データメモリ３５１は、ＬＤＣブロックデータの格納および読み出しを行う。
【０１１０】
上述したように、第１動作および第２動作では、データメモリ３５１に対する内部フレームデータの格納およびエラー訂正データの読み出しが行われる。以下、図２０を参照しながら、どのような場合に内部フレームデータの格納を行い、どのような場合にエラー訂正データの読み出しを行うかということについて説明する。
【０１１１】
図２０は、本発明の実施形態に係るデータメモリに対する内部フレームデータの格納およびエラー訂正データの読み出しを説明するためのフローチャートである。この説明では、図１６および図１７に図示する第１動作を例に挙げる。無論、第２動作であっても、以下の動作と同様である。なお、説明を容易にするために、内部フレームデータの格納場所および読み出すべきエラー訂正データは任意であるものとする。
【０１１２】
ステップＳＴ２１：
先ず、図１６（Ｂ）に図示する第２格納領域ＡＲＥ２に、ｋ番目のＬＤＣブロックデータが格納されたものと仮定する。
【０１１３】
ステップＳＴ２２：
（ｋ＋１）番目のＬＤＣブロックデータを構成する１個の内部フレームデータの格納準備が完了したか否かを判断する。ここで言う格納準備とは、第１格納領域ＡＲＥ１に内部フレームデータを格納する空き領域がある場合に、この空き領域に内部フレームデータを格納できる状態を言う。
なお、この判断は、エラー訂正回路３５が行う。なお、以下のステップＳＴ２４、ＳＴ２５、ＳＴ２６およびＳＴ２８における各判断も、エラー訂正回路３５が行う。
格納準備が完了した場合には（ＹＥＳ）、ステップＳＴ２３に進む。格納準備が未完了である場合には（ＮＯ）、ステップＳＴ２５に進む。
【０１１４】
ステップＳＴ２３：
格納準備が完了したならば、１個の内部フレームデータを冗長格納領域あるいは第１格納領域ＡＲＥ１の空き領域に格納する。
【０１１５】
ステップＳＴ２４：
内部フレームデータを格納することで、第１格納領域ＡＲＥ１に（ｋ＋１）番目のＬＤＣブロックデータ１個分の内部フレームデータが格納されたか否かを判断する。
第１格納領域ＡＲＥ１に３０４個の内部フレームデータが格納された場合には（ＹＥＳ）、第１動作が終了する。そうでない場合には（ＮＯ）、ステップＳＴ２２に戻る。
【０１１６】
ステップＳＴ２５：
ＢＩＳ訂正処理が終了したか否かを判断する。ＢＩＳ訂正処理が終了した場合には（ＹＥＳ）、ステップＳＴ２６に進む。ＢＩＳ訂正処理が継続中である場合には（ＮＯ）、ステップＳＴ２４に進む。
ステップＳＴ２６：
ＬＤＣ訂正処理が終了したか否かを判断する。ＬＤＣ訂正処理が終了した場合には（ＹＥＳ）、ステップＳＴ２７に進む。ＬＤＣ訂正処理が継続中である場合には（ＮＯ）、ステップＳＴ２４に進む。
【０１１７】
ステップＳＴ２７：
第２格納領域ＡＲＥ２に格納されている１個のエラー訂正データを読み出す。
ステップＳＴ２８：
ステップＳＴ２２と同様の動作を行う。
【０１１８】
以上の動作を要約すれば、内部フレームデータの格納準備ができ次第、第１格納領域ＡＲＥ１の空き領域に内部フレームデータを順次格納する。
上記格納準備ができていない場合には、ＢＩＳ訂正処理後に行われるＬＤＣ訂正処理の終了後、第１格納領域ＡＲＥ１にＬＤＣブロックデータ１個分の内部フレームデータが格納されるまで、第２格納領域ＡＲＥ２に格納されているエラー訂正データを順次読み出す。
【０１１９】
［３．４．ポインタメモリ３５４］
ところで、光ディスクＤ表面の傷や指紋等を起因とするバーストエラーにより、光ディスクＤから読み出したデータの一部が破損している場合がある。この場合、ＬＤＣブロックデータを構成する内部フレームデータの一部が欠如することとなる。ここで、一般的なエラー訂正装置における内部フレームデータの格納方法を図２１に関連づけて説明する。
【０１２０】
図２１は、一般的なエラー訂正装置のメモリの構成例を示す模式図である。図２１には、例えば、一般的なエラー訂正装置が有する２個のメモリのうち、一方のメモリが図示されている。このメモリは、１個のＬＤＣブロックデータを格納可能な記憶容量を有する。例えば、ＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（１）〜（ｎｍａｘ）をこのメモリの行方向に格納するものと仮定する。
【０１２１】
一般的には、先ず、内部フレームデータｆｒｍ（１）がＢ１行に格納される。次に、内部フレームデータｆｒｍ（２）がＢ２行に格納される。この段階で、例えば、光ディスクＤの読み取り時にエラーが発生し、内部フレームデータｆｒｍ（３）を得ることができなかったものと仮定する。
本来ならば、内部フレームデータｆｒｍ（３）がＢ３行に格納されるが、このデータが欠如しているため、次の内部フレームデータｆｒｍ（４）がＢ４行に格納される。図２１には、欠如した内部フレームデータｆｒｍ（３）が破線で図示されている。欠落した内部フレームデータが１個の場合、このメモリには、（ｎｍａｘ−１）個の内部フレームデータが格納される。
このように、一般的なエラー訂正装置のメモリは、欠落した内部フレームデータを格納すべきアドレスを飛ばしながら、内部フレームデータを格納することができる。ＬＤＣブロックデータの読み出しにおいても、空のアドレス番号を飛ばして、内部フレームデータを順に読み出すことができる。
【０１２２】
一方、本実施形態のエラー訂正回路３５では、データメモリ３５１が、空き領域を作りながら、内部フレームデータを格納し、これを読み出す。仮に、データメモリ３５１が一般的なエラー訂正装置のように、欠落した内部フレームデータを格納すべきアドレスを飛ばしながらこれを格納するものとする。この場合、空き領域が不足し、正常に第１動作および第２動作を実行することが困難となる。
そこで、ポインタメモリ３５４、第２アドレス回路３５３および第４アドレス回路３５６が設けられている。ポインタメモリ３５４がポインタを格納するため、先に述べたとおり、何のフレームデータを何処のアドレスに格納したかということを把握することができる。
【０１２３】
［格納時］
以下、バーストエラー等によりデータの一部が破損した場合のエラー訂正部３５７の動作を図２２（Ａ）、（Ｂ）に関連づけて説明する。
図２２（Ａ）は、本発明の実施形態に係るデータメモリの一状態を示す模式図である。図２２（Ｂ）は、本発明の実施形態に係るポインタメモリの一状態を示す模式図である。
【０１２４】
始めに、ＬＣＤブロックデータをデータメモリ３５１に格納する場合を説明する。この説明では、図２２（Ａ）に図示するデータメモリ３５１の第１格納領域ＡＲＥ１に、ｋ番目のエラーすべきＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（１）〜（ｎｍａｘ）が行方向に各々格納されるが、内部フレームデータｆｒｍ（３）のみが欠落していると仮定する。
【０１２５】
データメモリ３５１が内部フレームデータｆｒｍ（１）をＢ１行に格納すると、図２２（Ｂ）に図示するポインタメモリ３５４は、内部フレームデータｆｒｍ（１）の格納場所を示すポインタＰ１をアドレス番号Ｃ１に格納する。
そして、データメモリ３５１が内部フレームデータｆｒｍ（２）をＢ２行に格納すると、ポインタメモリ３５４は、内部フレームデータｆｒｍ（２）の格納場所を示すポインタＰ２をアドレス番号Ｃ２に格納する。
【０１２６】
本来であれば、データメモリ３５１は、内部フレームデータｆｒｍ（３）をＢ３行に格納するが、これが欠落しているため、次の内部フレームデータｆｒｍ（４）をＢ３行に格納する。換言すれば、データメモリ３５１は、空きの行を作ることなく、内部フレームデータを格納する。
このとき、第２アドレス回路３５３は、フレーム番号３が入力されないため、次のフレーム番号４が入力されても、ポインタメモリ３５４のアドレス番号Ｃ３を指定するのではなく、アドレス番号Ｃ４を指定する。そして、第１アドレス回路３５２は、内部フレームデータｆｒｍ（４）の格納場所を示すポインタＰ３をポインタメモリ３５４のアドレス番号Ｃ４に格納する。このため、アドレス番号Ｃ３は空白となる。
このように、内部フレームデータが欠落している場合であっても、第２アドレス回路３５３は、アドレス番号Ｃｎのインクリメントを続行する。
【０１２７】
そして、データメモリ３５１は、内部フレームデータｆｒｍ（５）をＢ４行に格納する。その後、データメモリ３５１が最後の内部フレームデータｆｒｍ（ｎｍａｘ）を（ＢＹｍａｘ−１）行に格納すると、ポインタメモリ３５４は、内部フレームデータｆｒｍ（ｎｍａｘ）の格納場所を示すポインタＰｎｍａｘ−１をアドレス番号Ｃｎｍａｘに格納する。
【０１２８】
［読み出し時］
次に、ＬＣＤブロックデータをデータメモリ３５１から読み出す場合を説明する。ただし、説明の簡単化のため、内部フレームデータをエラー訂正データとして行方向に読み出すものと仮定する。
ポインタメモリ３５４がアドレス番号Ｃ１からポインタＰ１を読み出すと、データメモリ３５１は、このポインタＰ１を参照してエラー訂正データＥＣＣ（１）をＢ１行から読み出す。
そして、ポインタメモリ３５４がアドレス番号Ｃ２からポインタＰ２を読み出すと、データメモリ３５１は、このポインタＰ２を参照してエラー訂正データＥＣＣ（２）をＢ２行から読み出す。
次に、ポインタメモリ３５４は、アドレス番号Ｃ３からポインタＸを読み出す。アドレス番号Ｃ３には、ポインタが格納されていなかったため、不定値Ｘが読み出される。すると、データメモリ３５１は、このポインタＸを参照してエラー訂正データＥＣＣ（３）を不定行から読み出す。このとき読み出されたデータは、間違っているデータであるが、誤り訂正時に訂正される。
次に、ポインタメモリ３５４は、次のアドレス番号Ｃ４からポインタＰ３を読み出す。すると、データメモリ３５１は、このポインタＰ３を参照してエラー訂正データ（４）をＢ３行から読み出す。
その後、ポインタメモリ３５４がアドレス番号ＣｎｍａｘからポインタＰｎｍａｘ−１を読み出すと、データメモリ３５１は、このポインタＰｎｍａｘ−１を参照してエラー訂正データＥＣＣ（ｎｍａｘ−１）をＢＹｍａｘ行から読み出す。
【０１２９】
以上、本実施形態によれば、データメモリ３５１は、主格納領域と冗長格納領域とを有し、第１動作と第２動作とを交互に行いながら、ＬＤＣブロックデータの格納および読み出しを行う。
したがって、一般的なエラー訂正装置が使用するメモリの個数よりも少ない個数のメモリ、延いては低メモリ容量のメモリを使用してエラー訂正が可能である。
【０１３０】
本実施形態では、データメモリ３５１を用いてエラー訂正を行ったが、メモリ４を用いてエラー訂正を行ってもよい。この場合、データメモリ３５１と同様の構成を持つメモリ４を用いればよい。
本発明は、ＢＤだけでなく、例えば、ＭＤ（Mini Disc;登録商標）、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）にも適用することができる。
【符号の説明】
【０１３１】
１…光ディスク記録再生装置、２…光ピックアップ部、３…信号処理部、４…メモリ、５…ホスト機器、３１…ＤＳＰ回路、３２…ウォブル回路、３３…サーボ回路、３４…復調回路、３５…エラー訂正回路、３６…変調回路、３７…ライトストラテジ回路、３８…ホストＩ／Ｆ回路、３５１…データメモリ、３５２…第１アドレス回路、３５３…第２アドレス回路、３５４…ポインタメモリ、３５５…第３アドレス回路、３５６…第４アドレス回路、３５７…エラー訂正部
【技術分野】
【０００１】
本発明は、データのエラー訂正を行うエラー訂正装置、エラー訂正装置のメモリの制御方法およびエラー訂正装置を有する光ディスク記録再生装置に関するものである。
【背景技術】
【０００２】
例えば、ブルーレイディスク（Blu-ray Disc：登録商標、「ＢＤ」という）に代表されるように、２５ＧＢ（「Ｂ」は「バイト」を示す）を越える大容量のデータを記録可能な光ディスク、および、その記録再生装置が市場に流通している。
【０００３】
特に、ＢＤには大容量のデータが高密度に記録されるため、バーストエラー等が発生しやすい。このため、ＢＤでは、エラー訂正符号（ＥＣＣ：Error Correcting Code）として、ＬＤＣ（Long Distance Code）およびＢＩＳ（Burst Indicator Subcode）が使用される。これらの符号により、より強力なエラー訂正が可能となる（特許文献１参照）。
【０００４】
ところで、エラー訂正時には、エラー訂正すべきデータがメモリに一旦格納（書き込み）され、エラー訂正後に、エラー訂正されたデータがメモリに再び格納される。このとき、ＬＤＣブロックデータに対しては、同じ記憶容量を持つ２個のメモリを使用し、２個のメモリを互いに切り替えながら、エラー訂正を行うのが一般的である（特許文献２，３参照）。
【０００５】
基本的に、一方のメモリが、１個のＬＤＣブロックデータを格納している間に、他方のメモリは、格納済みのＬＤＣブロックデータを読み出す。なお、ＢＩＳブロックデータは、そのデータ量がＬＤＣブロックデータ量よりも小さいため、上記２個のメモリとは異なる１個のメモリに格納される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２２０２号公報
【特許文献２】特開２００６−１９０３４６号公報
【特許文献３】特開２００７−５９００１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
テレビジョン放送やデジタルビデオカメラ等の高画質化に伴い、光ディスクの記録容量の向上が望まれている。こうした要望に併せて、ＢＤの物理的規格、ファイル規格およびアプリケーション規格が改良されており、１個のＬＤＣブロックデータ量は、このような規格が世代を追うごとに増大する。したがって、エラー訂正時に使用されるメモリ容量も増大する。
【０００８】
近年、コストの観点から、低メモリ容量のメモリを使用してエラー訂正が可能な、エラー訂正装置、エラー訂正装置のメモリの制御方法および光ディスク記録再生装置の開発が望まれている。
【０００９】
本発明は、低メモリ容量のメモリを使用してエラー訂正が可能な、エラー訂正装置、エラー訂正装置のメモリの制御方法および光ディスク記録再生装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明のエラー訂正装置は、所定長のデータを一単位とするフレームデータを複数有する第１ブロックデータの格納領域の少なくとも一部を使用しながら時間差をおいて第２ブロックデータを格納するメモリと、前記メモリから読み出しされた前記第１ブロックデータと前記第２ブロックデータとにエラー訂正を各々施すエラー訂正部とを有し、前記メモリは、格納済みの前記第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第２ブロックデータが有する複数のフレームデータを前記行方向に順次格納する第１動作と、前記第１動作で格納した前記第２ブロックデータが有する前記複数のフレームデータを列方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第１ブロックデータが有する前記複数のフレームデータを前記列方向に順次格納する第２動作とを交互に行う。
【００１１】
本発明のエラー訂正装置のメモリの制御方法は、所定長のデータを一単位とするフレームデータを複数有する第１ブロックデータの格納領域の少なくとも一部を使用しながら時間差をおいて第２ブロックデータを格納するメモリを有し、前記メモリから読み出しされた前記第１ブロックデータと前記第２ブロックデータとにエラー訂正を各々施すエラー訂正装置のメモリの制御方法であり、格納済みの前記第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第２ブロックデータが有する複数のフレームデータを前記行方向に順次格納する工程と、格納済みの前記第２ブロックデータが有する前記複数のフレームデータを列方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第１ブロックデータが有する前記複数のフレームデータを前記列方向に順次格納する工程とを有する。
【００１２】
本発明の光ディスク記録再生装置は、定め規定された波長の光を用いて、光ディスクにデータを記録し、前記光ディスクからデータを読み出す光ピックアップ部と、前記光ディスクに記録すべきデータと、前記光ピックアップ部によって読み出しされた再生すべきデータとにエラー訂正を各々施すエラー訂正装置と、前記エラー訂正装置によってエラー訂正された前記記録すべきデータを符号化する記録系と、前記エラー訂正装置による前記エラー訂正前に前記再生すべきデータを復号化する再生系とを有し、前記エラー訂正装置は、所定長のデータを一単位とするフレームデータを複数有する第１ブロックデータの格納領域の少なくとも一部を使用しながら時間差をおいて第２ブロックデータを格納するメモリと、前記メモリから読み出しされた前記第１ブロックデータと前記第２ブロックデータとにエラー訂正を各々施すエラー訂正部とを有し、前記メモリは、格納済みの前記第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第２ブロックデータが有する複数のフレームデータを前記行方向に順次格納する第１動作と、前記第１動作で格納した前記第２ブロックデータが有する前記複数のフレームデータを列方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第１ブロックデータが有する前記複数のフレームデータを前記列方向に順次格納する第２動作とを交互に行う。
【００１３】
本発明のエラー訂正装置によれば、メモリは、格納済みの第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、読み出しに連動して読み出し後の空き領域に第２ブロックデータが有する複数のフレームデータを行方向に順次格納する第１動作と、第１動作で格納した第２ブロックデータが有する複数のフレームデータを列方向に順次読み出し、読み出しに連動して読み出し後の空き領域に第１ブロックデータが有する前記複数のフレームデータを列方向に順次格納する第２動作とを交互に行う。
一方、エラー訂正部は、メモリから読み出しされた第１ブロックデータと第２ブロックデータとにエラー訂正を各々施す。
【発明の効果】
【００１４】
本発明によれば、低メモリ容量のメモリを使用してエラー訂正を行うことができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施形態に係る光ディスク記録再生装置の構成例を示すブロック図である。
【図２】図２は、ＬＤＣブロックデータの構造を示す模式図である。
【図３】図３は、ＢＩＳブロックデータの構造を示す模式図である。
【図４】図４は、ＥＣＣブロックデータの構造を示す模式図である。
【図５】図５は、図４に図示するフレームデータを示す模式図である。
【図６】図６は、本発明の実施形態に係るエラー訂正回路の構成例を示すブロック図である。
【図７】図７は、フレームデータの一例を示す模式図である。
【図８】図８（Ａ）〜（Ｃ）は、本発明の実施形態に係る内部フレームデータおよびエラー訂正データの定義を示す図である。
【図９】図９は、本発明の実施形態に係るデータメモリにおける格納領域の構成例を示す模式図である。
【図１０】図１０は、図９に図示する第１格納領域ＡＲＥ１を示すための模式図である。
【図１１】図１１（Ａ）、（Ｂ）は、図１０に図示する第１格納領域ＡＲＥ１にＬＤＣブロックデータが格納された場合を示す模式図である。
【図１２】図１２は、図９に図示する第２格納領域ＡＲＥ２を示すための模式図である。
【図１３】図１３（Ａ）、（Ｂ）は、図１２に図示する第２格納領域ＡＲＥ２にフレームデータｆｒｍが列方向に格納された場合を示す模式図である。
【図１４】図１４は、本発明の実施形態に係るポインタメモリの格納領域を示す模式図である。
【図１５】本発明の実施形態に係るエラー訂正のタイミングチャートである。
【図１６】図１６（Ａ）〜（Ｄ）は、本発明の実施形態に係るデータメモリの制御方法を説明するための模式図である。
【図１７】図１７（Ｅ）〜（Ｈ）は、図１６（Ｄ）に続く模式図である。
【図１８】図１８（Ｉ）〜（Ｌ）は、図１７（Ｈ）に続く模式図である。
【図１９】図１９（Ｍ）〜（Ｐ）は、図１８（Ｌ）に続く模式図である。
【図２０】図２０は、本発明の実施形態に係るデータメモリに対する内部フレームデータの格納およびエラー訂正データの読み出しを説明するためのフローチャートである。
【図２１】図２１は、一般的なエラー訂正装置のメモリの構成例を示す模式図である。
【図２２】図２２（Ａ）は、本発明の実施形態に係るデータメモリの一状態を示す模式図である。図２２（Ｂ）は、本発明の実施形態に係るポインタメモリの一状態を示す模式図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態を図面に関連付けて説明する。なお、説明は以下の順序で行う。
１．光ディスク記録再生装置１の構成例
２．エラー訂正回路３５の構成例
３．エラー訂正回路３５の動作例
【００１７】
本発明の実施形態を説明する前に、本発明の構成要素と本実施形態の構成要素との対応関係を述べる。
本発明のエラー訂正装置は、エラー訂正回路３５に対応する。本発明のメモリは、データメモリ３５１に対応する。
本発明のポインタ保持部は、ポインタメモリ３５４に対応する。本発明のポインタ発生部は、第１アドレス回路３５２に対応する。本発明のアドレス指定部は、第２アドレス回路３５３および第４アドレス回路３５６に対応する。本発明のメモリアドレス指定部は、第１アドレス回路３５２および第３アドレス回路３５５に対応する。
本発明の第１ブロックデータは、例えば、ｋ（＝１，２，…）番目のＬＤＣブロックデータに対応する。本発明の第２ブロックデータは、例えば、（ｋ＋１）番目のＬＤＣブロックデータに対応する。
【００１８】
〈１．実施形態〉
［１．光ディスク記録再生装置１の構成例］
先ず、本発明の実施形態に係る光ディスク記録再生装置の全体構造について説明する。
図１は、本発明の実施形態に係る光ディスク記録再生装置の構成例を示すブロック図である。図１には、光ディスク記録再生装置の主要部のみが概略的に図示されている。
【００１９】
光ディスク記録再生装置１は、光ピックアップ部（ＰＩＣＵＰ）２、信号処理部（ＳＰＲＯ）３、および、メモリ４を有する。本実施形態では、光ディスク記録再生装置１が、後述するホスト機器５を有するものとしてもよい。
上記の信号処理部３は、ＤＳＰ回路（ＤＳＰ：Digital Signal Processing）３１、ウォブル回路（ＷＯＢ）３２、サーボ回路（ＳＶＯ）３３、復調回路（ＤＣＤ）３４、エラー訂正回路（ＥＣＣ）３５、変調回路（ＤＥＣ）３６、ライトストラテジ回路（ＷＳＴＲ）３７およびホストＩ／Ｆ回路（Ｉ／Ｆ）３８を有する。
【００２０】
以下の説明では、光ディスクＤの一例にＢＤを挙げ、光ディスク記録再生装置１の一例にＢＤの記録再生装置を挙げる。この例では、光ディスク記録再生装置１は、ＢＤ規格で定められた映像データおよび音声データを取り扱うことができる。
映像データのコーディックには、例えば、ＭＰＥＧ（Moving Picture Experts Group）−２、ＭＰＥＧ−４ ＡＶＣ（MPEG-4 Part 10 Advanced Video Coding）／Ｈ．２６４が対応している。音声データのコーディックには、例えば、ＬＰＣＭ（Linear Pulse Code Modulation）、Ｄｏｌｂｙ Ｄｉｇｉｔａｌ（登録商標）が対応している。光ディスク記録再生装置１は、著作権を保護するためのＡＡＣＳ（Advanced Access Content System）にも対応している。
【００２１】
光ディスク記録再生装置１の主な機能について説明する。第１に、光ディスク記録再生装置１は、記録媒体としての光ディスクＤにデータ（「ユーザーデータ」ともいう）を記録（「書き込み」ともいう）する機能を有する。第２に、光ディスク記録再生装置１は、光ディスクＤからデータを読み出して、これを再生する機能を有する。第３に、光ディスク記録再生装置１は、エラー訂正回路３５を用いて、データのエラー訂正を行う機能を有する。
エラー訂正では、後述する、エラー訂正符号化（「ＥＣＣ符号化」という）およびエラー訂正復号化（「ＥＣＣ復号化」という）が行われる。なお、光ディスク記録再生装置１では、データが６４ｋＢ単位で処理される。
【００２２】
［１．１．光ディスクＤ］
光ディスクＤは、ＲＯＭ（Read Only Memory）型、追記（Recordable）型および書き換え（Rewritable）型のいずれかに対応している。
【００２３】
ＲＯＭ型光ディスクＤには、予めデータが記録されている。その基板上には、複数のピット（pit、不図示）が形成されている。これらのピットは、映像データおよび音声データとしての役割を果たす。円周方向の最小ピット長は、０．１４９μｍであり、トラックピッチは、０．３２μｍである。
これに対し、追記型光ディスクＤは、レーザ光Ｌの照射によって結晶相−アモルファス相間で生じる相変化の利用により、イングルーブ（in-groove）またはオングルーブ（on-groove）でデータの書き込みが可能である。その基盤上には、らせん状の連続したグルーブ（groove、不図示）が形成されている。グルーブは、光ディスクＤ上のトラック位置を識別するためのアドレスを記録するため、ウォブル（wobble）変調されている。ウォブル変調は、ＭＳＫ（Minimum Shift Keying）変調とＳＴＷ（Saw Tooth Wobble）変調とを組み合わせたものである。
書き換え型光ディスクＤは、基本的に、追記型光ディスクＤと同様の構成を有するが、データの書き込みおよび消去が複数回可能である。
【００２４】
光ディスクＤは、モーター等を有する駆動部（不図示）の駆動制御により、トラッキングやフォーカスが制御されながら、線速度一定（ＣＬＶ：Constant Linear Velocity）または角速度一定（ＣＡＶ：Constant Angular Velocity）で回転する。
光ディスク記録再生装置１では、どの型の光ディスクＤを使用してもよいが、説明の簡略化のため、追記型または書き換え型光ディスクＤが使用されるものと仮定する。
【００２５】
［１．２．光ピックアップ部２］
再生時に、光ピックアップ部２は、光ディスクＤに記録されたデータを光信号として読み出し、これをアナログデータとしての電気信号に変換する機能を有する。
詳細には、光ピックアップ部２は、光ディスクＤに対向した位置に配置され、光ディスクＤの半径方向に移動可能である。光ピックアップ部２は、サーボ回路３３から入力されたサーボ信号Ｓ４により、フォーカス制御およびトラッキング制御を行いながら、波長４０５ｎｍ程度のレーザ光Ｌを光ディスクＤの記録面に照射し、データを読み出す。このとき、光ピックアップ部２は、フォトダイオードＩＣ（「ＰＤＩＣ」という、不図示）に入射した光（反射光）の強度の変化を電気信号として読み取る。そして、光ピックアップ部２は、この電気信号をＲＦ信号（再生信号）Ｓ１としてＤＳＰ回路３１に出力する。
一方で、光ピックアップ部２は、ウォブルによって生成される信号をＰＤＩＣを用いて検出し、これをウォブル信号Ｓ２としてウォブル回路３２に出力する。
更に、光ピックアップ部２は、トラッキングエラー信号およびフォーカスエラー信号をＰＤＩＣを用いて検出し、これらをエラー信号Ｓ３としてサーボ回路３３に出力する。
【００２６】
記録時に、光ピックアップ部２は、信号処理部３から入力された電気信号を光信号に変換し、これをデータとして光ディスクＤに記録する機能を有する。
詳細には、光ピックアップ部２は、ライトストラテジ回路３７から入力されたライトストラテジ信号Ｓ５により、レーザ光Ｌの照射強度の制御、レーザ光Ｌのパルス波形の制御等を行いながら、レーザ光Ｌを光信号として光ディスクＤの記録面に照射する。再生時と同様に、光ピックアップ部２は、上記のサーボ信号Ｓ４により、フォーカス制御およびトラッキング制御も行う。このとき、光ピックアップ部２は、ユーザーデータに定められた光ディスクＤ上のアドレスへ、光ヘッドを移動させる。これにより、光ディスクＤ上の指定されたアドレスに複数のマーク（ピット）が形成され、ユーザーデータの書き込みが行われる。
【００２７】
信号処理部３は、主に、駆動制御系、再生系および記録系を有する。ここでは、信号処理部３の概要をこれらの系ごとに説明する。
【００２８】
［１．３．駆動制御系］
駆動制御系は、ウォブル回路３２およびサーボ回路３３で構成されている。実質的には、駆動制御系にライトストラテジ回路３７が含まれるものと見なすこともできる。
ウォブル回路３２は、光ピックアップ部２から入力されたウォブル信号Ｓ２をＡ／Ｄ（Analogue/Digital）変換する。このウォブル信号Ｓ２は、ウォブル変調されているため、ウォブル回路３２は、この信号をＭＳＫとＳＴＷと用いて復調する。そして、ウォブル回路３２は、復調したウォブル信号Ｓ２を基に、光ディスクＤ上のアドレスに関するアドレスデータＳ６を生成し、これをＤＳＰ回路３１に出力する。
更に、ウォブル回路３２は、ウォブル信号Ｓ２を基に、ＰＬＬ（Phase Locked Loop、不図示）回路等を用いてクロック信号Ｓ７を生成し、これをサーボ回路３３に出力する。クロック信号Ｓ７は、ウォブル信号Ｓ２が基準クロック信号に同期して、光ディスクＤを線速度一定または角速度一定で回転させるための信号である。
【００２９】
サーボ回路３３は、基本的には、光ピックアップ部２の駆動制御および光ディスクＤの回転制御を行う。
詳細には、サーボ回路３３は、エラー信号Ｓ３およびクロック信号Ｓ７を基にサーボ信号Ｓ４を生成し、これを光ピックアップ部２に出力する。サーボ信号Ｓ４は、フォーカス制御およびトラッキング制御を行うための信号である。
この他、サーボ回路３３は、例えば、ホスト機器５からの制御命令に基づいて、光ディスクＤを回転させるモータ（不図示）に、その回転の開始あるいはその回転の停止を指示する信号を出力する。
【００３０】
［１．４．再生系］
再生系は、ＤＳＰ回路３１、復調回路３４およびエラー訂正回路３５で構成されている。
ＤＳＰ回路３１は、光ピックアップ部２から入力されたＲＦ信号Ｓ１を増幅し、これをＡ／Ｄ変換する。そして、ＤＳＰ回路３１は、デジタル化したＲＦ信号Ｓ１に、例えば、ＰＲＭＬ（Partial Response Maximum Likelihood）のイコライジング処理を施して、「０」または「１」の２値で表現される２値データ（「データビット列」ともいう）を生成する。更に、ＤＳＰ回路３１は、この２値データにウォブル回路３２から入力されたアドレスデータＳ６を付加し、これを新たな２値データＳ８として復調回路３４に出力する。
【００３１】
復調回路３４は、例えば、ビタビアルゴリズム（viterbi algorithm）を用いて、ＤＳＰ回路３１から入力された２値データＳ８をビタビ復号し、これを再生データＳ９としてエラー訂正回路３５に出力する。なお、この再生データＳ９は、映像データおよび音声データとしての２値データと、ウォブル回路３２によるアドレスデータとを含む２値データである。
【００３２】
エラー訂正回路３５は、再生時に、復調回路３４から入力された再生データＳ９をＥＣＣ復号化する。このとき、エラー訂正回路３５は、再生データＳ９に付加されているパリティを用いた論理演算と、デインターリーブ処理とを行い、再生データＳ９に含まれるエラーを訂正する。その後、エラー訂正回路３５は、エラー訂正された再生データＳ９をホストＩ／Ｆ回路３８に出力する。なお、エラー訂正回路３５が、エラー訂正された再生データＳ９をメモリ４に出力してもよい。
【００３３】
［１．５．記録系］
記録系は、エラー訂正回路３５、変調回路３６およびライトストラテジ回路３７で構成されている。
エラー訂正回路３５は、記録時に、光ディスクＤに記録すべき元のデータ（「ユーザーデータ」ともいう）がホストＩ／Ｆ回路３８またはメモリ４から入力されると、このデータのＥＣＣ符号化と、インターリーブ処理とを行う。その後、エラー訂正回路３５は、ＥＣＣ符号化したデータを記録データＳ１０として変調回路３６に出力する。
【００３４】
変調回路３６は、例えば、エラー訂正回路３５から入力された記録データＳ１０を１−７ＰＰ（Parity preserve/Prohibit repeated minimum transition length）変調し、これを変調信号Ｓ１１としてライトストラテジ回路３７に出力する。
【００３５】
ライトストラテジ回路３７は、変調回路３６から入力された変調信号Ｓ１１を光ディスクＤにデータとして記録するため、レーザ光Ｌの変調波形を調整する。
具体的には、ライトストラテジ回路３７は、記録補償として、レーザ光Ｌの照射強度、レーザ光Ｌのパルス波形のデータを変調信号Ｓ１１に基づいて生成し、これをライトストラテジ信号Ｓ５として光ピックアップ部２に出力する。
【００３６】
メモリ４は、信号処理部３の信号処理にて使用されるデータ等、種々のデータを格納可能である。メモリ４、エラー訂正回路３５およびホストＩ／Ｆ回路３８間のデータの授受は、内部バスＢＵＳを用いて行われる。
【００３７】
ホスト機器５は、例えば、パーソナルコンピュータ（Personal Computer：「ＰＣ」という）やデジタルビデオカメラである。
例えば、ＰＣがホストＩ／Ｆ回路３８に接続された場合には、ＰＣから信号処理部３に制御命令が与えられ、ＰＣにてエラー訂正された再生データＳ９に画像処理あるいは音声処理が施される。例えば、デジタルビデオカメラがホストＩ／Ｆ回路３８に接続された場合も、ＰＣの場合と同様である。
【００３８】
［ＬＤＣブロックデータ］
記録系では、ユーザーデータにパリティを付加するＥＣＣ符号化がエラー訂正回路３５によって行われる。このとき、ＬＤＣブロックデータおよびＢＩＳブロックデータが作成され、両者を基にＥＣＣブロックデータが作成される。
先ず、ＬＤＣブロックデータを図２に関連づけて説明し、ＢＩＳブロックデータを図３に関連づけて説明する。その後、ＥＣＣブロックデータを図４に関連づけて説明する。
【００３９】
図２は、ＬＤＣブロックデータの構造を示す模式図である。詳細には、２０４８Ｂを１セクタ（sector）とする（ユーザー）データに、４ＢのＥＤＣ（Error Detection Code）が付加される。即ち、２０５２ＢのＥＤＣ付加データが作成される。１セクタに対するＥＤＣの付加は、３２セクタ（＝６４ｋＢ）分行われる。この３２セクタのデータを「ＬＤＣデータ」という。
そして、ＥＤＣが付加された３２セクタ分のデータを符号化（「ＬＤＣ符号化」という）することにより、図２に図示する１個のＬＤＣブロックデータが作成される。図２に図示すように、ＬＤＣブロックデータは、２４８Ｂ×３０４列（＝６５６６４Ｂ）のブロックで構成されており、２１６Ｂのデータごとに３２Ｂのパリティ（ＬＤＣ）が付加されている。
【００４０】
適宜、この２１６Ｂのデータを「データ符号」と呼び、３２Ｂのパリティを「パリティ符号」と呼ぶ。パリティが付加された２４８Ｂのデータを「符号語」と呼ぶ。符号語の最小単位、即ち、１バイトを「符号（シンボル）」とも呼ぶ。ＢＩＳブロックデータおよびＥＣＣブロックデータもこれと同様に、前述の表現が用いられる。
【００４１】
なお、ＬＤＣ符号化の場合には、ＲＳ（２４８，２１６，３３）のリードソロモン（Reed Solomon）符号が使用される。ＬＤＣ符号化では、符号語は２４８Ｂであり、データ符号は２１６Ｂであり、最小符号間距離は３３である。
なお、光ディスクＤへのデータの記録方向は、図２の矢印ＡＸに示す方向である。エラー訂正方向、換言すれば、エラー訂正回路３５内部のメモリ（図６に示すデータメモリ３５１）へのデータの格納（読み出し）方向は、図２の矢印ＡＹに示す方向である。
【００４２】
［ＢＩＳブロックデータ］
図３は、ＢＩＳブロックデータの構造を示す模式図である。詳細には、制御データにアドレスデータが付加され、３０Ｂのデータ符号が作成される。このアドレスデータは、例えば、ウォブルがないＲＯＭ型光ディスクを使用する場合に、制御データに付加されるものである。そして、３０Ｂ×２４（＝７２０Ｂ）のデータ（「ＢＩＳデータ」という）を符号化（「ＢＩＳ符号化」という）することにより、図３に図示する１個のＢＩＳブロックデータが作成される。
図３に図示するように、ＢＩＳブロックデータは、６２Ｂ×２４（＝１４８８Ｂ）のブロックで構成されており、３０Ｂのデータ符号ごとに３２Ｂのパリティ（ＢＩＳ）が付加されている。
なお、ＢＩＳ符号化の場合には、ＲＳ（６２，３０，３３）のリードソロモン符号が使用される。ＢＩＳ符号化では、符号語は６２Ｂであり、データ符号は３０Ｂであり、最小符号間距離は３３である。
【００４３】
［ＥＣＣブロックデータ］
図４は、ＥＣＣブロックデータの構造を示す模式図である。ＬＤＣブロックデータおよびＢＩＳブロックデータは、各々インターリーブされ、図４に図示する１個のＥＣＣブロックデータが作成される。ＥＣＣブロックデータは、１５５Ｂ×４９６フレームで構成されている。
フレームシンクは、各フレームデータの先頭を表す同期データである。フレームシンクに含まれるシンクＩＤの組み合わせとＢＩＳデータに含まれるＡＵＮ(Address Unit Number)よりＥＣＣブロックデータ内のフレーム番号を検出できる。
ここで、フレーム番号ｌのフレームデータを「フレームデータＦ（ｌ）」と表す。ただし、ｌ＝１〜４９６である。
フレームデータＦ（１）〜（４３２）は、ＬＤＣデータおよびＢＩＳデータを含む行である。フレームデータＦ（４３３）〜（４９６）は、ＬＤＣおよびＢＩＳブロックデータのパリティである。
【００４４】
図５は、図４に図示するフレームデータを示す模式図である。図５に図示するように、例えば、フレームデータＦ（１）は、フレームシンクの後に、ＬＤＣデータ、ＢＩＳデータ、ＬＤＣデータ、ＢＩＳデータ、ＬＤＣデータ、ＢＩＳデータ、ＬＤＣデータが順に並んでいる。即ち、３８ＢのＬＤＣデータ４個と１ＢのＢＩＳデータ３個とによって、１５５Ｂの物理クラスタが構成される。
【００４５】
なお、図２〜図４に図示する各ブロックデータは、メモリに格納される際のイメージを表したものである。各ブロックデータの作成は、例えば、メモリ４を用いて行われる。不図示ではあるが、エラー訂正回路３５内部のメモリを用いて各ブロックデータを作成してもよい。ユーザーデータを基にＥＣＣブロックデータが作成され、これが図１に図示する記録データＳ１０となる。最終的に、ユーザーデータは、ライトストラテジ信号Ｓ５として光ディスクＤに記録される。
【００４６】
［２．エラー訂正回路３５の構成］
一方、再生系では、光ディスクＤから読み出したＥＣＣブロックデータが図１に図示する再生データＳ９としてエラー訂正回路３５に入力される。すると、エラー訂正回路３５は、ＬＤＣブロックデータおよびＢＩＳブロックデータを抽出し、両者をデインターリーブしながら、データメモリ３５１に格納する。その後、エラー訂正回路３５は、両者のパリティを用いて、ユーザーデータのエラー訂正を行う。
【００４７】
以下、再生系のエラー訂正回路３５の構成を図６に関連づけて説明する。ただし、以下の説明では、ＬＤＣブロックデータおよびＢＩＳブロックデータの抽出が完了しているものと仮定する。
【００４８】
図６は、本発明の実施形態に係るエラー訂正回路の構成例を示すブロック図である。実線の矢印は、データバスおよびデータの流れを表す。破線の矢印は、アドレスバスおよびアドレスの流れを表す。ただし、図６には、再生系におけるＬＤＣブロックデータの処理系のみが図示されている。
【００４９】
エラー訂正回路３５の概要について述べる。図６に図示するように、エラー訂正回路３５は、データメモリ（ＤＡＴＡＭＥＭ）３５１、第１アドレス回路（ＡＤＤＧＥＮ１）３５２、第２アドレス回路（ＡＤＤＧＥＮ２）３５３、ポインタメモリ（ＰＯＩＮＴＭＥＭ）３５４、第３アドレス回路（ＡＤＤＧＥＮ３）３５５、第４アドレス回路（ＡＤＤＧＥＮ４）３５６およびエラー訂正部（ＥＣＣ）３５７を有する。
【００５０】
エラー訂正回路３５は、再生データＳ９としてのＥＣＣブロックデータからＬＤＣブロックデータを抽出した後、これをデータメモリ３５１に一旦格納（「バッファリング」ともいう）してから、エラー訂正部３５７にて、データのエラー訂正を行う。ここで言うデータは、ＬＤＣデータ（図２参照）およびＢＩＳデータ（図３参照）を指す。なお、エラー訂正回路３５は、抽出したＢＩＳブロックデータも一旦バッファリングするが、ＢＩＳブロックデータは、不図示のメモリに格納される。
【００５１】
ところで、「フレーム（データ）」とは、一般に、複数のビットデータの集合を一塊とするブロックを指す。取り分けＥＣＣブロックデータにおいては、「フレーム（データ）」とは、図４および図５に図示するように、シンクロデータ、４個のＬＤＣデータおよび３個のＢＩＳデータで構成されたデータを指す。
【００５２】
本実施形態では、所定長のビットデータの集合を下記のように定義する。詳細には、エラー訂正回路３５がデインターリーブを行う際に、ＢＤ規格で定められたレコーディングフレーム（Recoding frame）が作成される。なお、１個のレコーディングフレームは、１５５Ｂであり、１ＲＵＢ（Recording Unit Block：記録ユニットブロック）分のレコーディングフレームでＬＤＣブロックデータおよびＢＩＳブロックデータを有するＥＣＣブロックデータが構成される。そして、このレコーディングフレームからＬＤＣブロックデータが抽出され、図７に図示する１５２Ｂのブロックが４９６個作成される。ここでは、１５２Ｂのブロックも「フレームデータ」と呼び、これをフレームデータｆｒａｍｅ（ｉ）のようにも記述する。ただし、ｉ＝０，１，…，４９５である。
【００５３】
図８（Ａ）〜（Ｃ）は、本発明の実施形態に係る内部フレームデータおよびエラー訂正データの定義を示す図である。４９６個のフレームデータｆｒａｍｅは、図８（Ａ）に図示するように配列される。具体的には、各行には、偶数番目（ｉ＝０，２，…）と奇数番目（ｉ＝１，３，…）とのフレームデータｆｒａｍｅが２個配列され、２４８×３０４Ｂのブロックデータが作成される。このブロックデータも単に「ＬＤＣブロックデータ」と呼ぶ。
【００５４】
本実施形態では、図８（Ｂ）に図示するように、各行の偶数番目と奇数番目とのフレームデータｆｒａｍｅが１個のデータとして取り扱われる。このフレームデータｆｒａｍｅ２個分のデータを「内部フレームデータ」と呼び、適宜、これを「内部フレームデータｆｒｍ（ｎ）」のようにも表記する。ただし、ｎ＝１，２，…，ｎｍａｘ（＝２４８）である。
図８（Ｂ）に図示するＬＤＣブロックデータは、データメモリ３５１に格納されるが、２１７〜２４８行目の内部フレームデータｆｒｍ（２１７）〜（２４８）はパリティに相当する。このため、このＬＤＣブロックデータを読み出す際には、図８（Ｃ）に図示するように、１列の２４８Ｂのデータが一塊として列方向に読み出しされる。
このため、図８（Ｃ）に図示する各列２４８Ｂのデータを「エラー訂正データ」と呼び、適宜、「エラー訂正データＥＣＣ（ｎ）」のように表記する。この場合、ｎ＝１，２，…，ｎｍａｘ（＝３０４）である。
内部フレームデータとエラー訂正データとを区別する必要が無い場合には、両者を単にフレームデータとも呼ぶ。
【００５５】
データメモリ３５１は、メモリのアクセス速度を考慮し、望ましくはＳＲＡＭ（Static RAM）である。その記憶容量は、１個のＬＤＣブロックデータと、これを構成する所定数のフレームデータを記憶可能な容量である。換言すれば、データメモリ３５１は、１個のＬＤＣブロックデータを格納する主格納領域と、所定数の符号語を格納する冗長格納領域とを有する。
【００５６】
データメモリ３５１は、バッファリングの際、１個のＬＤＣブロックデータを一度に格納するのではなく、フレームデータｆｒａｍｅ(図７参照)が２個分の内部フレームデータ単位で格納する。データメモリ３５１は、再生データＳ９としてのＥＣＣブロックデータから抽出されたエラー訂正すべきＬＤＣブロックデータと、エラー訂正部３５７によってエラー訂正されたフレームデータとを格納する。
データメモリ３５１は、エラー訂正すべきＬＤＣブロックデータを格納した場合には、これを読み出してエラー訂正部３５７に出力し、エラー訂正されたＬＤＣブロックデータを格納した場合には、これをメモリ４へ出力する。
【００５７】
ただし、データメモリ３５１は、１個のメモリで効率よくＬＤＣブロックデータのバッファリングを行うべく、格納済みのＬＤＣブロックデータの格納領域の少なくとも一部を使用しながら、次に入力されてくるＬＤＣブロックデータを格納していく。
【００５８】
第１アドレス回路３５２は、内部フレームデータまたはエラー訂正されたＬＤＣブロックデータを格納すべきデータメモリ３５１のアドレスを指定し、これをアドレスデータＡＤ１としてデータメモリ３５１に出力する。上記アドレスを指定する際には、第１アドレス回路３５２は、各内部フレームデータが、データメモリ３５１の行方向または列方向に連続して格納されるように、アドレス番号を１から順にインクリメントする。
更に、第２アドレス回路３５３は、フレーム番号ｎを用いてアドレスを指定し、第１アドレス回路３５２で生成した内部フレームデータのアドレスを示すポインタＰをポインタメモリ３５４の指定アドレスに格納する。
【００５９】
なお、ポインタＰは、データメモリ３５１における内部フレームデータｆｒｍ（ｎ）またはエラー訂正データＥＣＣ（ｎ）の格納場所を示すデータである。詳細については後述するが、内部フレームデータｆｒｍ（ｎ）またはエラー訂正データＥＣＣ（ｎ）がデータメモリ３５１に格納される度に、ポインタＰもポインタメモリ３５４に格納される。これにより、どの内部フレームデータを何処のアドレスに格納したかということを把握することができる。これは、バーストエラー等が発生しても、データメモリ３５１に対する内部フレームデータｆｒｍ（ｎ）の格納およびエラー訂正データＥＣＣ（ｎ）の読み出しを的確に行うためである。
【００６０】
第２アドレス回路３５３は、ポインタＰを格納すべきポインタメモリ３５４のアドレスを指定し、これをアドレスデータＰＡＤ１としてポインタメモリ３５４に出力する。
フレーム番号ｎは、内部フレームデータｆｒｍ（ｎ）に対応し、復調回路３４でのシンクの検出とアドレスの検出とを行った際に取得される。フレーム番号ｎは、この番号の内部フレームデータｆｒｍ（ｎ）がデータメモリ３５１に入力されるときに、この入力に連動してポインタメモリ３５４に入力される。
【００６１】
ポインタメモリ３５４は、第２アドレス回路３５３から入力されたアドレスデータＰＡＤ１に従って、指定アドレスにポインタＰを格納（保持）する。そして、ポインタメモリ３５４は、第４アドレス回路３５６から入力されたアドレスデータＰＡＤ２に従って、指定アドレスからポインタＰを読み出す。
ポインタメモリ３５４には、例えば、ＳＲＡＭが使用される。その記憶容量は、データメモリ３５１に格納される内部フレームデータ分のポインタＰを格納可能な容量で十分であり、データメモリ３５１の記憶容量よりも遙かに小さい。
【００６２】
第３アドレス回路３５５は、データメモリ３５１から読み出すべきアドレスを指定し、これをアドレスデータＡＤ２としてデータメモリ３５１に出力する。このアドレスも、例えば、アドレス番号１から順にインクリメントして指定される。
更に、第３アドレス回路３５５は、第４アドレス回路３５６によって指定されたポインタメモリ３５４のアドレスからポインタＰを読み出す。そして、第３アドレス回路３５５は、ポインタＰに従ってエラー訂正データＥＣＣ（ｎ）をデータメモリ３５１から読み出す。
【００６３】
第４アドレス回路３５６は、ポインタメモリ３５４のアドレスを指定し、これをアドレスデータＰＡＤ２としてポインタメモリ３５４に出力する。
【００６４】
エラー訂正部３５７は、データメモリ３５１からＬＤＣブロックデータを構成するエラー訂正データＥＣＣ（ｎ）を順次読み出し、これらのエラー訂正を行う。
詳細には、エラー訂正部３５７は、ＢＩＳブロックデータをＬＤＣブロックデータよりも先にエラー訂正し、ＥＣＣブロックデータ内でのエラー箇所を推定する。そして、エラー訂正部３５７は、エラー箇所のエラー値を基に、入力されたエラー訂正データＥＣＣ（ｎのエラー訂正を行う。なお、ＢＩＳブロックデータに対するエラー訂正方向は、図３に示す矢印ＡＹの方向である。
エラー訂正後、エラー訂正部３５７は、エラー訂正を行ったエラー訂正データを再びデータメモリ３５１に格納する。なお、エラーのないエラー訂正データは、メモリ４に格納される。
【００６５】
［２．１データメモリ３５１におけるメモリ領域の構造例］
データメモリ３５１におけるメモリ領域の構成例を図９に関連づけて説明する。図９は、本発明の実施形態に係るデータメモリにおける格納領域（メモリセルアレイ）の構成例を示す模式図である。
図９に図示するように、データメモリ３５１は、３０４×２４８ＢのＬＤＣブロックデータを格納するに当たり、これのデータ容量よりも大きい、Ｘｍａｘ（列）×Ｙｍａｘ（行）バイトの記憶容量を持つ。
説明の容易化のため、本実施形態では、Ｘｍａｘ＝Ｙｍａｘ＝３０６Ｂであるものと仮定する。実際には、例えば、Ｘｍａｘ＝Ｙｍａｘ＝３２０Ｂ、即ち、３２０×３２０Ｂの記憶容量を持つメモリが好適に使用される。これは、先に述べた冗長格納領域を設けるためである。なお、ＬＤＣブロックデータの構造に併せて、Ｘ＝３０４Ｂであり、Ｙ＝２４８Ｂである。
【００６６】
ＸｍａｘおよびＹｍａｘは、好適に選択可能であるが、１個のＬＤＣブロックデータを格納可能な値、即ち、｛Ｘｍａｘ、Ｙｍａｘ＞Ｘ｝かつ｛Ｘｍａｘ、Ｙｍａｘ＞Ｙ｝の関係を満たす値である。ただし、ＸｍａｘおよびＹｍａｘは、データメモリ３５１の記憶容量が（３０４×２４８Ｂ）×２以下となる値である。
それは、その記憶容量が（３０４×２４８Ｂ）×２以上の場合、換言すれば、ＬＤＣブロックデータ２個分のデータ容量を越えたメモリを使用した場合、本実施形態が一般的なエラー訂正装置と同様のものとなるためである。
【００６７】
データメモリ３５１は、第１格納領域ＡＲＥ１と第２格納領域ＡＲＥ２とを有する。第１格納領域ＡＲＥ１は、図中の点ＡＢＣＤで囲まれる領域であり、その大きさ（記憶容量）は、Ｘ（列）×Ｙ（行）バイトである。第２格納領域ＡＲＥ２は、図中の点ＥＦＧＨで囲まれる領域であり、その大きさは、Ｙ（列）×Ｘ（行）バイトである。
両者とも、その記憶容量は同一であり、例えば、３０４個のエラー訂正データを格納可能である。両者は、図中の点ＢＩＧＪで囲まれる領域にて重なっており、この領域を「共有格納領域ＳＡＲＥ」ともいう。
【００６８】
図１０は、図９に図示する第１格納領域ＡＲＥ１を示すための模式図である。第１格納領域ＡＲＥ１が主格納領域に相当する。図１０に図示する第２格納領域ＡＲＥ２に、１個のＬＤＣブロックデータが格納された場合、点ＡＪＧＩＣＤで囲まれるＬ字型の領域が冗長格納領域に相当する。この場合の、冗長格納領域を斜線で図示する。冗長格納領域の記憶容量は、この領域に相当する記憶容量を持つが、実際に使用されるは、（（Ｙｍａｘ−Ｘ）×Ｘ）Ｂである。１個の内部フレームデータが３０４Ｂであるならば、この冗長格納領域には、およそ２個の内部フレームデータを格納することができる。この冗長格納領域を使用することにより、納済みのＬＤＣブロックデータを読み出しながら、他のＬＤＣブロックデータを格納することができる。
【００６９】
本実施形態では、１個のＬＤＣブロックデータと所定数のフレームデータ（例えば、２個の内部フレームデータ）とをデータメモリ３５１に格納可能であればよい。したがって、第１格納領域ＡＲＥ１に１個のＬＤＣブロックデータが格納された場合、データメモリ３５１の格納領域のうち第１格納領域ＡＲＥ１以外の格納領域を冗長格納領域と見なすこともできる。
【００７０】
第１格納領域ＡＲＥ１におけるＬＤＣブロックデータの格納状態の一例を示す。図１１（Ａ），（Ｂ）は、図１０に図示する第２格納領域ＡＲＥ２にＬＤＣブロックデータが格納された場合を示す模式図である。
図１１（Ａ）に図示するように、データメモリ３５１の格納領域において、１行からＹｍａｘ行までのＹアドレスにアドレス番号Ｂ１、Ｂ２、…、Ｂｎ、…、ＢＹ、…、ＢＹｍａｘが各々割り当てられている。
内部フレームデータｆｒｍを第１格納領域ＡＲＥ１に格納する場合には、このブロックデータを構成するｎｍａｘ（＝２４８）個の内部フレームデータｆｒｍがＢ１行から順に行方向に格納される。その結果、内部フレームデータｆｒｍ（１）〜（ｎｍａｘ）が、Ｂ１〜ＢＹ行に各々格納される。
詳細については後述するが、エラー訂正データを読み出す場合には、図１１（Ｂ）に図示するように、１列のデータを一単位とするｎｍａｘ（＝３０４）個のエラー訂正データＥＣＣ（１）〜（ｎｍａｘ）が列方向に順次読み出しされる。
【００７１】
図１２は、図９に図示する第２格納領域ＡＲＥ２を示すための模式図である。第２格納領域ＡＲＥ２が主格納領域に相当する。図１２に示す第１格納領域ＡＲＥ１に、ｋ番目のＬＤＣブロックデータが格納された場合、点ＥＦＩＢＪＨで囲まれるＬ字型の領域が冗長格納領域に相当する。図１０と同じく冗長格納領域を斜線で図示する。冗長格納領域の記憶容量は、この領域に相当する記憶容量を持つが、実際に使用されるのは、（（Ｘｍａｘ−Ｙ）×Ｙ）Ｂである。１個の内部フレームデータが３０４Ｂであるならば、この冗長格納領域には、およそ２個のフレームデータを格納することができる。この冗長格納領域を使用することにより、納済みのＬＤＣブロックデータを読み出しながら、他のＬＤＣブロックデータを格納することができる。
【００７２】
上述したように、１個のＬＤＣブロックデータと所定数のフレームデータ（例えば、２個の内部フレームデータ）とをデータメモリ３５１に格納可能であればよい。したがって、第２格納領域ＡＲＥ２に１個のＬＤＣブロックデータが格納された場合、データメモリ３５１の格納領域のうち第２格納領域ＡＲＥ２以外の格納領域を冗長格納領域と見なすこともできる。
【００７３】
第２格納領域ＡＲＥ２におけるＬＤＣブロックデータの格納状態の一例を示す。図１３（Ａ）、（Ｂ）は、図１２に図示する第２格納領域ＡＲＥ２にＬＤＣブロックデータが格納された場合を示す模式図である。
図１３（Ａ）に図示するように、データメモリ３５１の格納領域において、１列からＸｍａｘ列までのＸアドレスにアドレス番号Ａ１、Ａ２、…、Ａｎ、…、ＡＹ、…、ＡＸｍａｘが各々割り当てられている。なお、これらのアドレス番号は、内部フレームデータｆｒｍ（１）が格納されているアドレス番号がＡ１となるように割り当てられているが、実際には、原点（例えば点Ｄ、図１２参照）から行方向に割り当てられている。
内部フレームデータｆｒｍ（ｎ）を第２格納領域ＡＲＥ２に格納する場合には、このブロックデータを構成するｎｍａｘ（＝２４８）個の内部フレームデータｆｒｍ（ｎ）がＡ１列から順に、列方向に格納される。その結果、１個のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（１）〜（ｎｍａｘ）が、Ａ１〜ＡＹ列に各々格納される。
詳細については後述するが、図１３（Ｂ）に図示するように、ＬＤＣブロックデータをエラー訂正部３５７に出力すべく、これを読み出す場合には、１行のデータを一単位とするｎｍａｘ（＝３０４）個のエラー訂正データＥＣＣ（１）〜（ｎｍａｘ）が行方向に順次読み出しされる。
【００７４】
［３．エラー訂正回路３５の動作例］
先ず、ＬＤＣブロックデータの格納および読み出しに係るエラー訂正回路３５の基本的な動作を図１１（Ａ）および図１３（Ｂ）に関連づけて説明する。説明を明確にするため、図１１（Ａ）に図示する第１格納領域ＡＲＥ１のみを用いて、ＬＤＣブロックデータの格納を行うものと仮定する。同様に、図１３（Ａ）に図示する第２格納領域ＡＲＥ２のみを用いて、ＬＤＣブロックデータの読み出しを行うものと仮定する。
【００７５】
［３．１．ＬＤＣブロックデータの格納方法］
ＬＤＣブロックデータの格納方法を以下に述べる。ただし、このＬＤＣブロックデータは、図１１（Ａ）に図示する内部フレームデータであるものと仮定し、これをエラー訂正部３５７に入力する前に格納する場合を例に挙げる。
【００７６】
ステップＪ１：
先ず、内部フレームデータｆｒｍ（１）をＢ１行に格納する。詳細には、第１アドレス回路３５２は、アドレス番号Ｂ１を指定し、これをアドレスデータＡＤ１としてデータメモリ３５１に出力する（Ｊ１１）。すると、データメモリ３５１は、アドレスデータＤ１を受け、内部フレームデータｆｒｍ（１）をＢ１行に格納する（Ｊ１２）。
一方で、第２アドレス回路３５３は、フレーム番号１が入力されると、ポインタメモリ３５４のアドレス番号Ｃ１を指定し、これをアドレスデータＰＡＤ１としてポインタメモリ３５４に出力する（Ｊ１３）。このとき、第１アドレス回路３５２は、アドレス番号Ｂ１を示すポインタＰ１をポインタメモリ３５４のアドレス番号Ｃ１に格納する（Ｊ１４）。
【００７７】
ステップＪ２：
次に、内部フレームデータｆｒｍ（２）をＢ２行に格納する。この場合も、ステップＪ１と同様に、アドレス番号Ｂ２を指定することにより、内部フレームデータｆｒｍ（２）を格納する。
以下、ステップＪ１、Ｊ２と同様にして、内部フレームデータｆｒｍ（３）〜（ｎｍａｘ）をＢ３行からＢＹ行まで順に格納する。
【００７８】
ここで、ポインタメモリ３５４へのポインタＰの格納方法について説明する。図１４は、本発明の実施形態に係るポインタメモリの格納領域を示す模式図である。
図１４に図示するように、ポインタメモリ３５４は、内部フレームデータ分のポインタＰを格納可能な容量、本実施形態の場合、少なくともＸｍａｘ（＝Ｙｍａｘ）Ｂの記憶容量を有する。この格納領域には、例えば、Ｃ１、Ｃ２、…、Ｃｎ、…、Ｃｎｍａｘ、…、ＣＹｍａｘ(ＣＸｍａｘ)のアドレス番号が割り当てられている。
このアドレス番号は、第２アドレス回路３５３によって、Ｃ１からＣｎｍａｘまたはＣＹｍａｘ(ＣＸｍａｘ)まで順にインクリメントされる。そして、ポインタＰ１、Ｐ２、…、Ｐｎ、…、ＰｎｍａｘまたはＰＹｍａｘ(ＰＸｍａｘ)がアドレス番号順に格納される。
【００７９】
［３．２．ＬＤＣブロックデータの読み出し方法］
ＬＤＣブロックデータの読み出し方法を以下に述べる。説明の簡略化のため、このＬＤＣブロックデータは、図１３（Ａ）に図示するＬＤＣブロックデータであるものと仮定し、内部フレームデータｆｒｍ（１）〜（ｎｍａｘ）を単純に列方向に読み出すものとする。実際には、第２格納領域ＡＲＥ２に格納されたＬＤＣブロックデータは、エラー訂正データＥＣＣとして行方向に読み出される。
【００８０】
ステップＲ１：
先ず、内部フレームデータｆｒｍ（１）をＡ１列から読み出す。詳細には、第３アドレス回路３５５は、アドレス番号Ａ１を指定し、これをアドレスデータＡＤ２としてデータメモリ３５１に出力する（Ｒ１１）。
一方で、第４アドレス回路３５６は、ポインタメモリ３５４のアドレス番号Ｃ１を指定し、これをアドレスデータＰＡＤ２としてポインタメモリ３５４に出力する（Ｒ１２）。
すると、第３アドレス回路３５５は、第４アドレス回路３５６によって指定されたポインタメモリ３５４のアドレス番号Ｃ１からポインタＰ１を読み出す（Ｒ１３）。そして、第３アドレス回路３５５は、ポインタＰ１に従って内部フレームデータｆｒｍ（１）をデータメモリ３５１から読み出す（Ｒ１４）。
【００８１】
ステップＲ２：
次に、内部フレームデータｆｒｍをＡ２列から読み出す。この場合も、ステップＲ１と同様に、アドレス番号Ａ２を指定することにより、内部フレームデータｆｒｍ（２）を読み出す。
以下、同様にして、内部フレームデータｆｒｍ（３）〜（ｎｍａｘ）をＡ３列からアドレス順に読み出す。
【００８２】
［３．３．エラー訂正（ＥＣＣ復号化）のタイミング］
図１５は、本発明の実施形態に係るエラー訂正のタイミングチャートである。図１５には、ｋ〜（ｋ＋２）番目のＥＣＣブロックデータにおけるエラー訂正のタイミングが時系列に図示されている。ｋ番目のＥＣＣブロックデータからは、ｋ番目のＬＤＣブロックデータおよびＢＩＳブロックデータが作成される。
【００８３】
ここでは、エラー訂正回路３５に入力された（ｋ＋１）番目のＥＣＣブロックデータに着目して説明する。このＥＣＣブロックデータから得られた（ｋ＋１）番目のＬＤＣブロックデータは、エラー訂正部３５７にてエラー訂正を行うべく、データメモリ３５１に格納される。
ところで、図１５に図示するように、（ｋ＋１）番目のＬＤＣブロックデータをデータメモリ３５１に格納する期間（時刻ｔ１〜ｔ３）において、時刻ｔ１に開始されるＢＩＳ訂正処理に続いて、時刻ｔ２に開始されるＬＤＣ訂正処理が行われる。ここで言う、ＢＩＳ訂正処理では、ｋ番目のＢＩＳブロックデータのエラー訂正が行われる。また、ＬＤＣ訂正処理では、ｋ番目のＬＤＣブロックデータのエラー訂正が行われる。
【００８４】
ＢＩＳ訂正処理の期間（時刻ｔ１〜ｔ２）には、エラー訂正部３５７がＢＩＳブロックデータに対する処理を実行中なので、ＬＤＣ訂正処理を同時に行うことができない。このため、データメモリ３５１には、既にエラー訂正すべきｋ番目のＬＤＣブロックデータが格納済みであるが、これをエラー訂正部３５７に出力することができない。
ところが、データメモリ３５１には、冗長格納領域が設けられているため、ＢＩＳ訂正処理の期間であっても、ＬＤＣブロックデータを構成するフレームデータ、具体的には、内部フレームデータをこの冗長格納領域に格納することができる。無論、冗長格納領域には、その記憶容量に見合うデータ量の内部フレームデータのみが格納される。
【００８５】
ＢＩＳ訂正処理の終了後、時刻ｔ２においてＬＤＣ訂正処理が開始されると、データメモリ３５１は、格納済みのｋ番目のＬＤＣブロックデータ、具体的には、エラー訂正データを読み出し、これをエラー訂正部３５７に出力する。この読み出しと共に、データメモリ３５１は、次々に入力される内部フレームデータをエラー訂正データの読み出し後に生じた空き領域に次々と格納していく。エラー訂正後のエラー訂正データは、データメモリ３５１に格納された後、メモリ４へ出力される。一方、エラーが無いエラー訂正データは、それにエラーが無いことが確認された後、メモリ４へ出力される。
【００８６】
ただし、データメモリ３５１に対するエラー訂正データの読み出しと、内部フレームデータの格納とは排他的に行われるため、データメモリ３５１へのアクセスは断続的に行われる。
読み出しに当っては、（ｋ＋２）番目のＥＣＣブロックデータがエラー訂正回路３５に入力されるまでに、データメモリ３５１に格納済みのＬＤＣブロックデータ（エラー訂正データ）の読み出しを完了させる必要がある。それには、データメモリ３５１から読み出すべきデータ量を調整すればよく、データメモリ３５１のデータバス幅あるいはその動作周波数を調整すればよい。
【００８７】
［３．４．データメモリ３５１の制御方法］
図１５に図示するエラー訂正のタイミングを踏まえて、データメモリ３５１の制御方法を以下の図に関連づけて説明する。
図１６（Ａ）〜（Ｄ）は、本発明の実施形態に係るデータメモリの制御方法を説明するための模式図である。図１７（Ｅ）〜（Ｈ）は、図１６（Ｄ）に続く模式図である。図１８（Ｉ）〜（Ｌ）は、図１７（Ｈ）に続く模式図である。図１８（Ｉ）〜（Ｌ）は、図１７（Ｈ）に続く模式図である。図１９（Ｍ）〜（Ｐ）は、図１８（Ｌ）に続く模式図である。なお、図中の斜線部分は冗長格納領域を示す。
【００８８】
［第１動作］
説明にあたって、図１６（Ａ）に図示する初期状態を仮定する。詳細には、第２格納領域ＡＲＥ２に、ｋ番目のＬＤＣブロックデータが格納されているものと仮定する。この仮定の下では、このＬＤＣブロックデータは、エラー訂正前のデータであり、第２格納領域ＡＲＥ２に内部フレームデータｆｒｍ（１）〜（ｎｍａｘ＝２４８）が列方向に各々格納されている（図１３（Ａ）参照）。以下、説明を明確にするため、一旦読み出しされたエラー訂正データＥＣＣ（ｎ）は、エラーが無いため、メモリ４に格納されるものと仮定する。また、冗長格納領域には、２個の内部フレームデータを格納するものと仮定する。
【００８９】
（ｋ−１）番目のＢＩＳブロックデータに対するＢＩＳ訂正処理後、第２格納領域ＡＲＥ２に格納されたＬＤＣブロックデータの読み出しを行うが、エラー訂正の際には、パリティが付加されたＬＤＣデータをデータメモリ３５１から行方向に読み出す必要がある。そのため、この領域に格納されたデータは、図１６（Ｂ）に図示するように、行方向のエラー訂正データＥＣＣ（１）〜（ｎｍａｘ＝３０４）として取り扱われる。
【００９０】
ステップＳＴ１：
第２格納領域ＡＲＥ２に、ｋ番目のＬＤＣブロックデータが格納された時点で、換言すれば、２４８個のｋ番目の内部フレームデータ（１）〜（ｎｍａｘ＝２４８）が揃った時点で、ＢＩＳブロックデータのエラー訂正が開始される（時刻ｔ１：図１５参照）。先に述べたように、（ｋ−１）番目のＢＩＳブロックデータのエラー訂正中には、（ｋ−１）番目のＬＤＣブロックデータのエラー訂正を行うことができない（図１５参照）。
しかしながら、ＢＩＳ訂正処理の期間であっても、（ｋ＋１）番目のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（１）が、データメモリ３５１に入力されてくる。なお、（ｋ＋１）番目のＬＤＣブロックデータも、エラー訂正前のデータである。そのため、内部フレームデータｆｒｍ（１）をデータメモリ３５１に格納する必要がある。
【００９１】
第１格納領域ＡＲＥ１の一部と第２格納領域ＡＲＥ２の一部とが重複していることから、データメモリ３５１に２個のＬＤＣブロックデータを同時に格納することはできない。しかしながら、空きの冗長格納領域が存在するため、この冗長格納領域に、（ｋ＋１）番目のＬＤＣブロックデータを構成する一部の内部フレームデータを格納することは可能である。具体的には、行方向としては、Ｂ１行、Ｂ２行に空き領域が存在するので、この２行に２個の内部フレームデータを格納することができる。
そこで、図１６（Ｃ）に図示するように、内部フレームデータｆｒｍ（１）を第１格納領域ＡＲＥ１のＢ１行に格納する。このときも、先に述べたステップＪ１１と同様にして、内部フレームデータｆｒｍ（１）を格納すればよい。
【００９２】
ステップＳＴ２：
内部フレームデータｆｒｍ（１）の格納終了後、（ｋ−１）番目のＢＩＳブロックデータのエラー訂正中であっても、（ｋ＋１）番目のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（２）がデータメモリ３５１に入力されてくる。
まだ冗長格納領域には空き領域が存在するため、図１６（Ｄ）に図示するように、内部フレームデータｆｒｍ（２）を第１格納領域ＡＲＥ１のＢ２行に格納する。
【００９３】
ステップＳＴ３：
ＢＩＳ訂正処理後、データメモリ３５１への新たな内部フレームデータｆｒｍの入力が停止しているときに、第２格納領域ＡＲＥ２に格納されているｋ番目のＬＤＣブロックデータの読み出しを開始する。先ず、図１７（Ｅ）に図示するように、第２格納領域の先頭行、即ち、Ｂ３行のエラー訂正データＥＣＣ（１）を読み出す。先に述べたステップＲ１１と同様にして、エラー訂正データＥＣＣ（１）を読み出せばよい。
【００９４】
ステップＳＴ４：
エラー訂正データＥＣＣ（１）の読み出し終了後、（ｋ＋１）番目のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（３）がデータメモリ３５１に入力されてくるまでは、ｋ番目のＬＤＣブロックデータの読み出しを続行する。即ち、図１７（Ｆ）に図示するように、Ｂ４行のエラー訂正データＥＣＣ（２）を読み出す。
【００９５】
ステップＳＴ５：
エラー訂正データＥＣＣ（２）の読み出し中に、（ｋ＋１）番目のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（３）がデータメモリ３５１に入力されてきたら、図１７（Ｇ）に図示するように、エラー訂正データＥＣＣ（２）の読み出しを一旦停止する。そして、Ｂ４行に内部フレームデータｆｒｍ（３）を格納する。このように、内部フレームデータの格納を優先させる。
【００９６】
ステップＳＴ６：
内部フレームデータｆｒｍ（３）の格納終了後、エラー訂正データＥＣＣ（２）の読み出しを再開する。この読み出し後の状態を図１７（Ｈ）に図示する。
【００９７】
その後、ステップＳＴ４からステップＳＴ６の動作を繰り返し、第２格納領域ＡＲＥ２に格納されている残りのエラー訂正データＥＣＣ（３）〜（ｎｍａｘ＝３０４）を読み出すと共に、第１格納領域ＡＲＥ１に残りの内部フレームデータｆｒｍ（４）〜（ｎｍａｘ＝２４８）を格納する。この段階の状態を図１８（Ｉ）に図示する。
【００９８】
以上、ステップＳＴ１〜ＳＴ６の動作を換言すれば、データメモリ３５１は、格納済みのｋ番目のエラー訂正されたＬＤＣブロックデータが有するエラー訂正データＥＣＣ（１）〜（ｎｍａｘ＝３０４）を行方向に順次読み出す。これに連動し、データメモリ３５１は、読み出し後の空き領域に、（ｋ＋１）番目のＬＤＣブロックデータが有する内部フレームデータｆｒｍ（１）〜（ｎｍａｘ＝３０４）を行方向に順次格納する。ここで、ステップＳＴ１〜ＳＴ６の動作を「第１動作」という。
【００９９】
［第２動作］
エラー訂正回路３５に入力されたフレーム番号ｎを用いれば、図１８（Ｉ）に図示するように、第１格納領域ＡＲＥ１に、（ｋ＋１）番目のＬＤＣブロックデータの格納が完了したことを知ることができる。即ち、第１動作の完了を把握することができる。エラー訂正回路３５が第１動作の完了を把握した後、データメモリ３５１は、このＬＤＣブロックデータを読み出ししながら、新たな（ｋ＋２）番目のＬＤＣブロックデータを格納していく。
【０１００】
ところで、第１格納領域ＡＲＥ１のＬＤＣブロックデータをエラー訂正するためには、ＬＤＣデータにパリティが付加された状態でデータを読み出す必要がある。図２０（Ｉ）を参照すれば、パリティは、下位のフレーム番号２１７〜２４８をもつ内部フレームデータに相当する。
そこで、このＬＤＣブロックデータを読み出す場合には、データがエラー訂正データＥＣＣ（１）〜ｎｍａｘ（＝３０４）として、列方向に読み出しされる。このため、図１８（Ｊ）に図示するように、列方向にフレーム番号が割り当てられる。
【０１０１】
ステップＳＴ７：
図１８（Ｊ）に図示する状態では、第２格納領域ＡＲＥ２の冗長格納領域にしか空き領域が存在しない。ただし、この状態で内部フレームデータｆｒｍを列方向に格納可能なのは、Ａ１列、Ａ２列の空き領域だけである。
そこで、図１８（Ｋ）に図示するように、内部フレームデータｆｒｍ（１）を第２格納領域ＡＲＥ２のＡ１列に格納する。
【０１０２】
ステップＳＴ８：
内部フレームデータｆｒｍ（１）の格納終了後、ｋ番目のＢＩＳブロックデータのエラー訂正中であっても、（ｋ＋２）番目のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（２）がデータメモリ３５１に入力されてくる。
まだ冗長格納領域には空き領域が存在するため、図１８（Ｌ）に図示するように、内部フレームデータｆｒｍ（２）を第２格納領域ＡＲＥ２のＡ２行に格納する。
【０１０３】
ステップＳＴ９：
ＢＩＳ訂正処理後、データメモリ３５１への新たな内部フレームデータｆｒｍの入力が停止しているときに、第２格納領域ＡＲＥ２に格納されている（ｋ＋１）番目のＬＤＣブロックデータの読み出しを開始する。先ず、図１９（Ｍ）に図示するように、第１格納領域の先頭行、即ち、Ａ３行のエラー訂正データＥＣＣ（１）を読み出す。
【０１０４】
ステップＳＴ１０：
エラー訂正データＥＣＣ（１）の読み出し終了後、（ｋ＋２）番目のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（３）がデータメモリ３５１に入力されてくるまでは、（ｋ＋１）番目のＬＤＣブロックデータの読み出しを続行する。即ち、図１９（Ｎ）に図示するように、Ａ４行のエラー訂正データＥＣＣ（２）を読み出す。
【０１０５】
ステップＳＴ１１：
エラー訂正データＥＣＣ（２）の読み出し中に、（ｋ＋２）番目のＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（３）がデータメモリ３５１に入力されてきたら、図１９（Ｏ）に図示するように、エラー訂正データＥＣＣ（２）の読み出しを一旦停止する。そして、Ａ４行に内部フレームデータｆｒｍ（３）を格納する。この場合も、内部フレームデータの格納を優先させる。
【０１０６】
ステップＳＴ１２：
内部フレームデータｆｒｍ（３）の格納終了後、エラー訂正データＥＣＣ（２）の読み出しを再開する。この読み出し後の状態を図１９（Ｐ）に図示する。
【０１０７】
その後、ステップＳＴ１０からステップＳＴ１２の動作を繰り返し、第１格納領域ＡＲＥ１に格納されている残りのエラー訂正データＥＣＣ（３）〜（ｎｍａｘ＝３０４）を読み出すと共に、第２格納領域ＡＲＥ２に残りの内部フレームデータｆｒｍ（４）〜（ｎｍａｘ＝２４８）を格納する。この段階の状態を図１９（Ｐ）に図示する。
【０１０８】
以上、ステップＳＴ７〜ＳＴ１２の動作を換言すれば、データメモリ３５１は、第１動作で格納した（ｋ＋１）番目のＬＤＣブロックデータが有する内部フレームデータｆｒｍ（１）〜（ｎｍａｘ）を列方向に順次読み出す。これに連動し、データメモリ３５１は、読み出し後の空き領域に、（ｋ＋２）番目のＬＤＣブロックデータが有するエラー訂正データＥＣＣ（１）〜（ｎｍａｘ）を列方向に順次格納する。ここで、ステップＳＴ７〜ＳＴ１２の動作を「第２動作」という。
【０１０９】
以後、第１動作と第２動作とを交互に繰り返すことにより、データメモリ３５１は、ＬＤＣブロックデータの格納および読み出しを行う。
【０１１０】
上述したように、第１動作および第２動作では、データメモリ３５１に対する内部フレームデータの格納およびエラー訂正データの読み出しが行われる。以下、図２０を参照しながら、どのような場合に内部フレームデータの格納を行い、どのような場合にエラー訂正データの読み出しを行うかということについて説明する。
【０１１１】
図２０は、本発明の実施形態に係るデータメモリに対する内部フレームデータの格納およびエラー訂正データの読み出しを説明するためのフローチャートである。この説明では、図１６および図１７に図示する第１動作を例に挙げる。無論、第２動作であっても、以下の動作と同様である。なお、説明を容易にするために、内部フレームデータの格納場所および読み出すべきエラー訂正データは任意であるものとする。
【０１１２】
ステップＳＴ２１：
先ず、図１６（Ｂ）に図示する第２格納領域ＡＲＥ２に、ｋ番目のＬＤＣブロックデータが格納されたものと仮定する。
【０１１３】
ステップＳＴ２２：
（ｋ＋１）番目のＬＤＣブロックデータを構成する１個の内部フレームデータの格納準備が完了したか否かを判断する。ここで言う格納準備とは、第１格納領域ＡＲＥ１に内部フレームデータを格納する空き領域がある場合に、この空き領域に内部フレームデータを格納できる状態を言う。
なお、この判断は、エラー訂正回路３５が行う。なお、以下のステップＳＴ２４、ＳＴ２５、ＳＴ２６およびＳＴ２８における各判断も、エラー訂正回路３５が行う。
格納準備が完了した場合には（ＹＥＳ）、ステップＳＴ２３に進む。格納準備が未完了である場合には（ＮＯ）、ステップＳＴ２５に進む。
【０１１４】
ステップＳＴ２３：
格納準備が完了したならば、１個の内部フレームデータを冗長格納領域あるいは第１格納領域ＡＲＥ１の空き領域に格納する。
【０１１５】
ステップＳＴ２４：
内部フレームデータを格納することで、第１格納領域ＡＲＥ１に（ｋ＋１）番目のＬＤＣブロックデータ１個分の内部フレームデータが格納されたか否かを判断する。
第１格納領域ＡＲＥ１に３０４個の内部フレームデータが格納された場合には（ＹＥＳ）、第１動作が終了する。そうでない場合には（ＮＯ）、ステップＳＴ２２に戻る。
【０１１６】
ステップＳＴ２５：
ＢＩＳ訂正処理が終了したか否かを判断する。ＢＩＳ訂正処理が終了した場合には（ＹＥＳ）、ステップＳＴ２６に進む。ＢＩＳ訂正処理が継続中である場合には（ＮＯ）、ステップＳＴ２４に進む。
ステップＳＴ２６：
ＬＤＣ訂正処理が終了したか否かを判断する。ＬＤＣ訂正処理が終了した場合には（ＹＥＳ）、ステップＳＴ２７に進む。ＬＤＣ訂正処理が継続中である場合には（ＮＯ）、ステップＳＴ２４に進む。
【０１１７】
ステップＳＴ２７：
第２格納領域ＡＲＥ２に格納されている１個のエラー訂正データを読み出す。
ステップＳＴ２８：
ステップＳＴ２２と同様の動作を行う。
【０１１８】
以上の動作を要約すれば、内部フレームデータの格納準備ができ次第、第１格納領域ＡＲＥ１の空き領域に内部フレームデータを順次格納する。
上記格納準備ができていない場合には、ＢＩＳ訂正処理後に行われるＬＤＣ訂正処理の終了後、第１格納領域ＡＲＥ１にＬＤＣブロックデータ１個分の内部フレームデータが格納されるまで、第２格納領域ＡＲＥ２に格納されているエラー訂正データを順次読み出す。
【０１１９】
［３．４．ポインタメモリ３５４］
ところで、光ディスクＤ表面の傷や指紋等を起因とするバーストエラーにより、光ディスクＤから読み出したデータの一部が破損している場合がある。この場合、ＬＤＣブロックデータを構成する内部フレームデータの一部が欠如することとなる。ここで、一般的なエラー訂正装置における内部フレームデータの格納方法を図２１に関連づけて説明する。
【０１２０】
図２１は、一般的なエラー訂正装置のメモリの構成例を示す模式図である。図２１には、例えば、一般的なエラー訂正装置が有する２個のメモリのうち、一方のメモリが図示されている。このメモリは、１個のＬＤＣブロックデータを格納可能な記憶容量を有する。例えば、ＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（１）〜（ｎｍａｘ）をこのメモリの行方向に格納するものと仮定する。
【０１２１】
一般的には、先ず、内部フレームデータｆｒｍ（１）がＢ１行に格納される。次に、内部フレームデータｆｒｍ（２）がＢ２行に格納される。この段階で、例えば、光ディスクＤの読み取り時にエラーが発生し、内部フレームデータｆｒｍ（３）を得ることができなかったものと仮定する。
本来ならば、内部フレームデータｆｒｍ（３）がＢ３行に格納されるが、このデータが欠如しているため、次の内部フレームデータｆｒｍ（４）がＢ４行に格納される。図２１には、欠如した内部フレームデータｆｒｍ（３）が破線で図示されている。欠落した内部フレームデータが１個の場合、このメモリには、（ｎｍａｘ−１）個の内部フレームデータが格納される。
このように、一般的なエラー訂正装置のメモリは、欠落した内部フレームデータを格納すべきアドレスを飛ばしながら、内部フレームデータを格納することができる。ＬＤＣブロックデータの読み出しにおいても、空のアドレス番号を飛ばして、内部フレームデータを順に読み出すことができる。
【０１２２】
一方、本実施形態のエラー訂正回路３５では、データメモリ３５１が、空き領域を作りながら、内部フレームデータを格納し、これを読み出す。仮に、データメモリ３５１が一般的なエラー訂正装置のように、欠落した内部フレームデータを格納すべきアドレスを飛ばしながらこれを格納するものとする。この場合、空き領域が不足し、正常に第１動作および第２動作を実行することが困難となる。
そこで、ポインタメモリ３５４、第２アドレス回路３５３および第４アドレス回路３５６が設けられている。ポインタメモリ３５４がポインタを格納するため、先に述べたとおり、何のフレームデータを何処のアドレスに格納したかということを把握することができる。
【０１２３】
［格納時］
以下、バーストエラー等によりデータの一部が破損した場合のエラー訂正部３５７の動作を図２２（Ａ）、（Ｂ）に関連づけて説明する。
図２２（Ａ）は、本発明の実施形態に係るデータメモリの一状態を示す模式図である。図２２（Ｂ）は、本発明の実施形態に係るポインタメモリの一状態を示す模式図である。
【０１２４】
始めに、ＬＣＤブロックデータをデータメモリ３５１に格納する場合を説明する。この説明では、図２２（Ａ）に図示するデータメモリ３５１の第１格納領域ＡＲＥ１に、ｋ番目のエラーすべきＬＤＣブロックデータを構成する内部フレームデータｆｒｍ（１）〜（ｎｍａｘ）が行方向に各々格納されるが、内部フレームデータｆｒｍ（３）のみが欠落していると仮定する。
【０１２５】
データメモリ３５１が内部フレームデータｆｒｍ（１）をＢ１行に格納すると、図２２（Ｂ）に図示するポインタメモリ３５４は、内部フレームデータｆｒｍ（１）の格納場所を示すポインタＰ１をアドレス番号Ｃ１に格納する。
そして、データメモリ３５１が内部フレームデータｆｒｍ（２）をＢ２行に格納すると、ポインタメモリ３５４は、内部フレームデータｆｒｍ（２）の格納場所を示すポインタＰ２をアドレス番号Ｃ２に格納する。
【０１２６】
本来であれば、データメモリ３５１は、内部フレームデータｆｒｍ（３）をＢ３行に格納するが、これが欠落しているため、次の内部フレームデータｆｒｍ（４）をＢ３行に格納する。換言すれば、データメモリ３５１は、空きの行を作ることなく、内部フレームデータを格納する。
このとき、第２アドレス回路３５３は、フレーム番号３が入力されないため、次のフレーム番号４が入力されても、ポインタメモリ３５４のアドレス番号Ｃ３を指定するのではなく、アドレス番号Ｃ４を指定する。そして、第１アドレス回路３５２は、内部フレームデータｆｒｍ（４）の格納場所を示すポインタＰ３をポインタメモリ３５４のアドレス番号Ｃ４に格納する。このため、アドレス番号Ｃ３は空白となる。
このように、内部フレームデータが欠落している場合であっても、第２アドレス回路３５３は、アドレス番号Ｃｎのインクリメントを続行する。
【０１２７】
そして、データメモリ３５１は、内部フレームデータｆｒｍ（５）をＢ４行に格納する。その後、データメモリ３５１が最後の内部フレームデータｆｒｍ（ｎｍａｘ）を（ＢＹｍａｘ−１）行に格納すると、ポインタメモリ３５４は、内部フレームデータｆｒｍ（ｎｍａｘ）の格納場所を示すポインタＰｎｍａｘ−１をアドレス番号Ｃｎｍａｘに格納する。
【０１２８】
［読み出し時］
次に、ＬＣＤブロックデータをデータメモリ３５１から読み出す場合を説明する。ただし、説明の簡単化のため、内部フレームデータをエラー訂正データとして行方向に読み出すものと仮定する。
ポインタメモリ３５４がアドレス番号Ｃ１からポインタＰ１を読み出すと、データメモリ３５１は、このポインタＰ１を参照してエラー訂正データＥＣＣ（１）をＢ１行から読み出す。
そして、ポインタメモリ３５４がアドレス番号Ｃ２からポインタＰ２を読み出すと、データメモリ３５１は、このポインタＰ２を参照してエラー訂正データＥＣＣ（２）をＢ２行から読み出す。
次に、ポインタメモリ３５４は、アドレス番号Ｃ３からポインタＸを読み出す。アドレス番号Ｃ３には、ポインタが格納されていなかったため、不定値Ｘが読み出される。すると、データメモリ３５１は、このポインタＸを参照してエラー訂正データＥＣＣ（３）を不定行から読み出す。このとき読み出されたデータは、間違っているデータであるが、誤り訂正時に訂正される。
次に、ポインタメモリ３５４は、次のアドレス番号Ｃ４からポインタＰ３を読み出す。すると、データメモリ３５１は、このポインタＰ３を参照してエラー訂正データ（４）をＢ３行から読み出す。
その後、ポインタメモリ３５４がアドレス番号ＣｎｍａｘからポインタＰｎｍａｘ−１を読み出すと、データメモリ３５１は、このポインタＰｎｍａｘ−１を参照してエラー訂正データＥＣＣ（ｎｍａｘ−１）をＢＹｍａｘ行から読み出す。
【０１２９】
以上、本実施形態によれば、データメモリ３５１は、主格納領域と冗長格納領域とを有し、第１動作と第２動作とを交互に行いながら、ＬＤＣブロックデータの格納および読み出しを行う。
したがって、一般的なエラー訂正装置が使用するメモリの個数よりも少ない個数のメモリ、延いては低メモリ容量のメモリを使用してエラー訂正が可能である。
【０１３０】
本実施形態では、データメモリ３５１を用いてエラー訂正を行ったが、メモリ４を用いてエラー訂正を行ってもよい。この場合、データメモリ３５１と同様の構成を持つメモリ４を用いればよい。
本発明は、ＢＤだけでなく、例えば、ＭＤ（Mini Disc;登録商標）、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）にも適用することができる。
【符号の説明】
【０１３１】
１…光ディスク記録再生装置、２…光ピックアップ部、３…信号処理部、４…メモリ、５…ホスト機器、３１…ＤＳＰ回路、３２…ウォブル回路、３３…サーボ回路、３４…復調回路、３５…エラー訂正回路、３６…変調回路、３７…ライトストラテジ回路、３８…ホストＩ／Ｆ回路、３５１…データメモリ、３５２…第１アドレス回路、３５３…第２アドレス回路、３５４…ポインタメモリ、３５５…第３アドレス回路、３５６…第４アドレス回路、３５７…エラー訂正部
【特許請求の範囲】
【請求項１】
所定長のデータを一単位とするフレームデータを複数有する第１ブロックデータの格納領域の少なくとも一部を使用しながら時間差をおいて第２ブロックデータを格納するメモリと、
前記メモリから読み出しされた前記第１ブロックデータと前記第２ブロックデータとにエラー訂正を各々施すエラー訂正部と
を有し、
前記メモリは、
格納済みの前記第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第２ブロックデータが有する複数のフレームデータを前記行方向に順次格納する第１動作と、
前記第１動作で格納した前記第２ブロックデータが有する前記複数のフレームデータを列方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第１ブロックデータが有する前記複数のフレームデータを前記列方向に順次格納する第２動作とを交互に行う
エラー訂正装置。
【請求項２】
前記メモリは、
前記第１ブロックデータまたは前記第２ブロックデータを格納する主格納領域と、
前記第１ブロックデータが前記主格納領域に格納されている場合には、前記第２ブロックデータが有する所定数のフレームデータを格納し、前記第２ブロックデータが前記主格納領域に格納されている場合には、前記第１ブロックデータが有する所定数のフレームデータを格納する冗長格納領域と
を有する
請求項１記載のエラー訂正装置。
【請求項３】
前記メモリは、
前記第１動作時に、前記第２ブロックデータが有する前記所定数のフレームデータを前記冗長格納領域に格納した後、前記第２ブロックデータが有する残りのフレームデータを前記主格納領域に格納し、
前記第２動作時に、前記第１ブロックデータが有する前記所定数のフレームデータを前記冗長格納領域に格納した後、前記第１ブロックデータが有する残りのフレームデータを前記主格納領域に格納する
請求項２記載のエラー訂正装置。
【請求項４】
前記メモリに格納されたフレームデータごとのアドレスを示すポインタを保持するポインタ保持部を有する
請求項３記載のエラー訂正装置。
【請求項５】
前記メモリにフレームデータが格納される度に、前記ポインタを発生させるポインタ発生部を有し、
前記ポインタ保持部は、
前記ポインタ発生部が前記ポインタを発生させる度に、前記発生したポインタを前記ポインタ保持部のアドレス順に保持する
請求項４記載のエラー訂正装置。
【請求項６】
前記ポインタ保持部のアドレスを指定するアドレス指定部を有し、
前記アドレス指定部は、
前記メモリが複数のフレームデータを格納するときに、フレームデータが欠落している場合であっても、前記ポインタ保持部のアドレスのインクリメントを続行する
請求項５記載のエラー訂正装置。
【請求項７】
前記ポインタ保持部が保持している前記ポインタを取得して、読み出すべきフレームデータが格納された前記メモリのアドレスを指定するメモリアドレス指定部を有する
請求項５記載のエラー訂正装置。
【請求項８】
前記メモリが複数のフレームデータを格納するときに、前記複数のフレームデータが前記メモリの行方向または列方向に連続して格納されるように、前記メモリのアドレスをアドレス順に指定するメモリアドレス指定部を有する
請求項１記載のエラー訂正装置。
【請求項９】
所定長のデータを一単位とするフレームデータを複数有する第１ブロックデータの格納領域の少なくとも一部を使用しながら時間差をおいて第２ブロックデータを格納するメモリを有し、前記メモリから読み出しされた前記第１ブロックデータと前記第２ブロックデータとにエラー訂正を各々施すエラー訂正装置のメモリの制御方法であり、
格納済みの前記第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第２ブロックデータが有する複数のフレームデータを前記行方向に順次格納する工程と、
格納済みの前記第２ブロックデータが有する前記複数のフレームデータを列方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第１ブロックデータが有する前記複数のフレームデータを前記列方向に順次格納する工程と
を有する
エラー訂正装置のメモリの制御方法。
【請求項１０】
定め規定された波長の光を用いて、光ディスクにデータを記録し、前記光ディスクからデータを読み出す光ピックアップ部と、
前記光ディスクに記録すべきデータと、前記光ピックアップ部によって読み出しされた再生すべきデータとにエラー訂正を各々施すエラー訂正装置と、
前記エラー訂正装置によってエラー訂正された前記記録すべきデータを符号化する記録系と、
前記エラー訂正装置による前記エラー訂正前に前記再生すべきデータを復号化する再生系と
を有し、
前記エラー訂正装置は、
所定長のデータを一単位とするフレームデータを複数有する第１ブロックデータの格納領域の少なくとも一部を使用しながら時間差をおいて第２ブロックデータを格納するメモリと、
前記メモリから読み出しされた前記第１ブロックデータと前記第２ブロックデータとにエラー訂正を各々施すエラー訂正部と
を有し、
前記メモリは、
格納済みの前記第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第２ブロックデータが有する複数のフレームデータを前記行方向に順次格納する第１動作と、
前記第１動作で格納した前記第２ブロックデータが有する前記複数のフレームデータを列方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第１ブロックデータが有する前記複数のフレームデータを前記列方向に順次格納する第２動作とを交互に行う
光ディスク記録再生装置。
【請求項１】
所定長のデータを一単位とするフレームデータを複数有する第１ブロックデータの格納領域の少なくとも一部を使用しながら時間差をおいて第２ブロックデータを格納するメモリと、
前記メモリから読み出しされた前記第１ブロックデータと前記第２ブロックデータとにエラー訂正を各々施すエラー訂正部と
を有し、
前記メモリは、
格納済みの前記第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第２ブロックデータが有する複数のフレームデータを前記行方向に順次格納する第１動作と、
前記第１動作で格納した前記第２ブロックデータが有する前記複数のフレームデータを列方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第１ブロックデータが有する前記複数のフレームデータを前記列方向に順次格納する第２動作とを交互に行う
エラー訂正装置。
【請求項２】
前記メモリは、
前記第１ブロックデータまたは前記第２ブロックデータを格納する主格納領域と、
前記第１ブロックデータが前記主格納領域に格納されている場合には、前記第２ブロックデータが有する所定数のフレームデータを格納し、前記第２ブロックデータが前記主格納領域に格納されている場合には、前記第１ブロックデータが有する所定数のフレームデータを格納する冗長格納領域と
を有する
請求項１記載のエラー訂正装置。
【請求項３】
前記メモリは、
前記第１動作時に、前記第２ブロックデータが有する前記所定数のフレームデータを前記冗長格納領域に格納した後、前記第２ブロックデータが有する残りのフレームデータを前記主格納領域に格納し、
前記第２動作時に、前記第１ブロックデータが有する前記所定数のフレームデータを前記冗長格納領域に格納した後、前記第１ブロックデータが有する残りのフレームデータを前記主格納領域に格納する
請求項２記載のエラー訂正装置。
【請求項４】
前記メモリに格納されたフレームデータごとのアドレスを示すポインタを保持するポインタ保持部を有する
請求項３記載のエラー訂正装置。
【請求項５】
前記メモリにフレームデータが格納される度に、前記ポインタを発生させるポインタ発生部を有し、
前記ポインタ保持部は、
前記ポインタ発生部が前記ポインタを発生させる度に、前記発生したポインタを前記ポインタ保持部のアドレス順に保持する
請求項４記載のエラー訂正装置。
【請求項６】
前記ポインタ保持部のアドレスを指定するアドレス指定部を有し、
前記アドレス指定部は、
前記メモリが複数のフレームデータを格納するときに、フレームデータが欠落している場合であっても、前記ポインタ保持部のアドレスのインクリメントを続行する
請求項５記載のエラー訂正装置。
【請求項７】
前記ポインタ保持部が保持している前記ポインタを取得して、読み出すべきフレームデータが格納された前記メモリのアドレスを指定するメモリアドレス指定部を有する
請求項５記載のエラー訂正装置。
【請求項８】
前記メモリが複数のフレームデータを格納するときに、前記複数のフレームデータが前記メモリの行方向または列方向に連続して格納されるように、前記メモリのアドレスをアドレス順に指定するメモリアドレス指定部を有する
請求項１記載のエラー訂正装置。
【請求項９】
所定長のデータを一単位とするフレームデータを複数有する第１ブロックデータの格納領域の少なくとも一部を使用しながら時間差をおいて第２ブロックデータを格納するメモリを有し、前記メモリから読み出しされた前記第１ブロックデータと前記第２ブロックデータとにエラー訂正を各々施すエラー訂正装置のメモリの制御方法であり、
格納済みの前記第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第２ブロックデータが有する複数のフレームデータを前記行方向に順次格納する工程と、
格納済みの前記第２ブロックデータが有する前記複数のフレームデータを列方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第１ブロックデータが有する前記複数のフレームデータを前記列方向に順次格納する工程と
を有する
エラー訂正装置のメモリの制御方法。
【請求項１０】
定め規定された波長の光を用いて、光ディスクにデータを記録し、前記光ディスクからデータを読み出す光ピックアップ部と、
前記光ディスクに記録すべきデータと、前記光ピックアップ部によって読み出しされた再生すべきデータとにエラー訂正を各々施すエラー訂正装置と、
前記エラー訂正装置によってエラー訂正された前記記録すべきデータを符号化する記録系と、
前記エラー訂正装置による前記エラー訂正前に前記再生すべきデータを復号化する再生系と
を有し、
前記エラー訂正装置は、
所定長のデータを一単位とするフレームデータを複数有する第１ブロックデータの格納領域の少なくとも一部を使用しながら時間差をおいて第２ブロックデータを格納するメモリと、
前記メモリから読み出しされた前記第１ブロックデータと前記第２ブロックデータとにエラー訂正を各々施すエラー訂正部と
を有し、
前記メモリは、
格納済みの前記第１ブロックデータが有する複数のフレームデータを行方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第２ブロックデータが有する複数のフレームデータを前記行方向に順次格納する第１動作と、
前記第１動作で格納した前記第２ブロックデータが有する前記複数のフレームデータを列方向に順次読み出し、前記読み出しに連動して前記読み出し後の空き領域に前記第１ブロックデータが有する前記複数のフレームデータを前記列方向に順次格納する第２動作とを交互に行う
光ディスク記録再生装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１１−２８７９５（Ｐ２０１１−２８７９５Ａ）
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願番号】特願２００９−１７１４６７（Ｐ２００９−１７１４６７）
【出願日】平成２１年７月２２日（２００９．７．２２）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願日】平成２１年７月２２日（２００９．７．２２）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]