説明

Fターム[5J067LS12]の内容

マイクロ波増幅器 (6,140) | 回路要素(伝送路) (242) | 線路変換器を構成する線路 (239) | マイクロストリップ線路 (147)

Fターム[5J067LS12]に分類される特許

61 - 80 / 147


【課題】高周波信号の正帰還を防止可能なマイクロ波集積回路装置及びマイクロ波集積回路装置の製造方法を提供すること。
【解決手段】マイクロ波集積回路装置1は、誘電体材料により形成された基板10の一方の主面に設けられ、マイクロストリップ線路で形成された入力端子11と、基板10の他方の主面に設けられコプレーナ線路で形成された出力端子12と、基板10の上面に配置されたマイクロ波集積回路素子20と、を備え、入力端子11と出力端子12との偏波面が直交する構成とする。 (もっと読む)


【課題】高周波成分を抑圧するためのスタブの接続位置の調整を容易化する。
【解決手段】FET10の入力端子に入力整合回路12、出力端子に出力整合回路14が接続された増幅器において、高周波成分を抑圧するためにFET10の出力端子にリング型スタブ18を接続する。リング型スタブ18は、その一辺が伝送線路16と平行になるように配置される。リング型スタブ18の全長は、n次の高調波を抑制する場合に、基本波の波長をλとしてλ/(2n)に設定される。 (もっと読む)


【課題】広帯域に高調波整合を図ることができて、広帯域で効率を高めることができるとともに、高調波整合に対する設計自由度を高めることができる高周波増幅器を得ることを目的とする。
【解決手段】整合回路3の表面に形成されている配線パターン4が、FET1と電気的に接続されている主線路5と、一端が主線路5と接続されて、主線路5の外側に配置されているオープンスタブ6と、一端が主線路5と接続されて、主線路5の外側に配置されており、FET1から発生する高調波のインピーダンスがショートになる寸法の線路長を有するオープンスタブ7とから構成されている。 (もっと読む)


放射パワー結合システムであって:
・周縁上に方形導波管(16)の形態のポートを備える放射分割器(10)と;
・放射分割器に重ねられ、周縁上に方形導波管(16’)の形態のポートを備える放射結合器(10’)と;
・第1の信号を放射分割器の中心に送信する第1の入力遷移部(11)と;
・放射結合器(10’)の出力に増幅された第1の信号を捕捉する第2の出力遷移部(11’)と;
・少なくとも2つの増幅チャネル(15)であって:
○導波管(16)と相互作用可能な第3の入力遷移部(22)と;
○導波管(16’)と相互作用可能な第4の出力遷移部(23)と;
○少なくとも1つの増幅器(24)と;を備える、増幅チャネル(15)と;を備える放射パワー結合システム。
本発明によるシステムは、増幅チャネルの位置決めを調整するための手段を備え、これにより様々なチャネルの位相シフトの調整を可能にする。 (もっと読む)


【課題】 WBGデバイス等を有する高出力増幅器を低熱伝導率の樹脂基板に搭載する場合、チップキャパシタの僅かな損失による発熱で、チップキャパシタの半田が柔らかくなる、もしくは溶けるため、高出力増幅器の信頼性が著しく低下してしまう。
【解決手段】 高出力増幅素子の出力信号をDCカットするキャパシタと電気的に接続し、キャパシタの発熱を熱伝導する誘電体棒と、グランドと接続するスルーホールを含むとともに、誘電体棒と電気的に接続し、誘電体棒を熱伝導するキャパシタの発熱をグランドへ排熱する金属島とを備える排熱回路であり、金属島の容量成分とスルーホールのインダクタ成分とを並列共振させることを特徴とする。 (もっと読む)


【課題】高周波電力増幅器の電力利用効率を向上するための小型で伝送ロスの少ない高調波制御回路を提供する。
【解決手段】増幅素子204と高調波制御回路209と出力整合回路207と負荷抵抗208にて高周波電力増幅器を構成している。入力端201から入力された高周波信号が増幅素子204で増幅され、高調波制御回路209と出力整合回路207を通過し、負荷抵抗208に供給される。高調波制御回路209は第1の誘電体共振器206と第2の誘電体共振器205により構成されている。 (もっと読む)


【課題】従来、複数のピーク増幅回路を有するドハティ増幅器は、回路構成が複雑で製造が困難であるという問題点があり、複数のピーク増幅回路を有するドハティ増幅器を、簡易な回路配置で容易に実現し、高電力効率及び良好な特性が得られる増幅器を提供する。
【解決手段】キャリア増幅回路4と、複数のピーク増幅回路5a、5bとを備え、これらの増幅回路からの出力をノード7で合成して出力するドハティ増幅器において、キャリア増幅回路4の出力段にインピーダンス変換器6を設けてキャリア増幅回路の特性を最適とし、ピーク増幅回路5a、5bの出力段に電気長が(λ/2)×n(nは1以上の整数)となる伝送線路11a、11bを設けて回路配置を容易にし、ピーク増幅回路5a、5bの入力段に移相器12a、12bを設けて合成点における各経路の信号の位相を微調整する増幅器としている。 (もっと読む)


広帯域符号分割多重アクセス及び直交周波数分割多重のような多重変調信号の高ピーク対平均電力比に対して効率領域を拡大するためのNウェイドハティ構造を使用する電力増幅器が開示される。一実施例において、本発明は、少なくとも1つのメイン増幅器と少なくとも1つのピーク増幅器とのアイソレーションを向上させるべく、かつ、高出力バックオフ電力におけるゲイン及び効率性能双方を向上させるべく、Nウェイドハティ増幅器に対してデュアルフィード分散構造を使用する。入力及び出力のいずれか又は双方においてハイブリッドカプラを使用することができる。少なくともいくつかの実装において、増幅、電力分割、及び電力結合の統合により、回路スペースを節約することもできる。
(もっと読む)


【課題】小形で、かつ、動作周波数の2分の1となる周波数での利得の抑圧が大きく、不要発振を抑圧して安定に動作することを可能にする。
【解決手段】半導体素子1と、半導体素子1に接続された整合回路2とを備えた高周波増幅器であって、整合回路2は利得抑圧回路を有しており、当該利得抑圧回路は、一端がグランド5に接地され、動作周波数において4分の1波長以下の電気長となる伝送線路4と、伝送線路4の他端に直列に接続されて、複数のコンデンサを直列接続して構成したコンデンサ部6と、コンデンサ部6に直列に接続された抵抗3とから構成されている。なお、コンデンサ部6と伝送線路4との代わりに、複数のMIMキャパシタを直列接続して構成したMIMキャパシタ部を設けてもよい。 (もっと読む)


【課題】DAT技術を利用した電力増幅器において、能動素子として高耐圧トランジスタを用いた場合に、その特性を十分に活用することができる技術を提供する。
【解決手段】3個のほぼ等価なプッシュプル増幅器を具備している。プッシュプル増幅器における1対のトランジスタ3A〜3Fのドレインは、金属配線1A〜1Hから成る電流経路により相互に接続され、電流経路の中間点が正電源Vddに接続されている。金属配線1A〜1Hのうちトランジスタのドレインからその正電源Vddに至る部分が1本の1次コイルを構成する。1次コイルが、それらと近接して配置された金属配線2から成る2次コイルと磁気的に結合することにより、1次コイルからの出力を合成し2次コイルの出力端子から出力する。1本の1次コイルに相当する金属配線の長さに対する、2次コイル全体に相当する金属配線の長さの比が、およそ3である。 (もっと読む)


【課題】入力電力の変化に対する利得変動を抑えて線形性を改善することができる高周波増幅回路を提供する。
【解決手段】分配器12で2分配された高周波信号はFET24−1,26−1で増幅されてから合成される。FET24−1のゲート端子24gには一定のバイアス電圧が印加される。FET26−1のゲート端子26gにバイアス電圧を印加するバイアス回路36は、FET26−1に入力される高周波信号の一部を分岐するカプラ42と、カプラ42で分岐された高周波信号を増幅するモニタ用FET46と、モニタ用FET46のドレイン端子46dにおけるバイアス電流が一定値に収束するようにモニタ用FET46のゲート端子46gに印加するバイアス電圧を調整する定電流バイアス回路44と、モニタ用FET46のゲート端子46gにおけるバイアス電圧を所定の利得とオフセットで補正してFET26−1のゲート端子26gに印加する電圧変換回路48と、を含む。 (もっと読む)


【課題】増幅素子(FET)の出力容量が無視できない高周波でも高効率のF級増幅回路。
【解決手段】入力信号の角周波数ωo及び高調波を含む信号を出力するFET10と、FETの出力端子NOFと接地端子を接続する第1のリアクタンス二端子回路12と、FETの出力端子NOF側に配置される基本波整合回路16と、基本波整合回路の入力端子とFETの出力端子間に接続される第2のリアクタンス二端子回路14と、基本波整合回路の出力端子と接地端子を接続する負荷22とを備え、FETの出力インピーダンスを出力抵抗Roと出力容量Coからなる並列回路とし、第1のリアクタンス二端子回路12は、DCに対して開放、角周波数bωo(0<b<1)、偶数調波に対して短絡、角周波数ωo、奇数調波に対して出力容量Coと並列共振し、第2のリアクタンス二端子回路14はDCに対して短絡、奇数調波に対して開放となる。 (もっと読む)


【課題】増幅素子(FET)の出力容量が無視できない高周波でも高効率のF級増幅回路。
【解決手段】入力信号基本角周波数ωo及び高調波成分を含む信号を出力するFET10と、FETの出力端子NOFと接地端子を接続する第1のリアクタンス二端子回路12と、FETの出力端子NOF側に配置される基本波整合回路16と、基本波整合回路の入力端子とFETの出力端子間に接続される第2のリアクタンス二端子回路14と、基本波整合回路の出力端子と接地端子を接続する負荷22とを備え、FETの出力インピーダンスを出力抵抗Roと出力容量Coからなる並列回路とし、第1のリアクタンス二端子回路12は、直流成分に対して開放、偶数高調波成分に対して短絡、奇数高調波成分に対してFETの出力容量Coと並列共振し、第2のリアクタンス二端子回路は直流成分に対して短絡、奇数高調波数成分に対して開放となる。 (もっと読む)


【課題】 従来のマイクロ波増幅器では半導体素子から発生する熱雑音レベルの種々の周波数成分の不要なマイクロ波を十分吸収させることができず、吸収されないマイクロ波が増幅器内で多重反射し、これによりマイクロ波増幅器が発振したり、不安定動作してしまう課題があった。
【解決手段】 第一の抵抗と先端短絡線路との直列回路と、この直列回路に並列に接続された第二の抵抗と先端開放線路との直列回路とからなる安定化回路を、半導体素子の入力端子、出力端子のうち少なくとも一方の端子に信号路に並列に設け、かつ、第一の抵抗と第二の抵抗、先端短絡線路の長さと先端短絡線路の長さとを等しく選び、かつ、先端短絡線路の特性インピーダンスと先端開放線路の特性インピーダンスとの積が第一の抵抗あるいは第二の抵抗の2乗になるようにした。 (もっと読む)


【課題】例えばマイクロ波増幅器において、高出力化を図りながら、実装スペース及び実装コストを低減できるようにする。
【解決手段】 増幅器を、増幅用トランジスタ1と、増幅用トランジスタ1の出力部に接続され、入力インピーダンスの異なる複数のインピーダンス変換用トランジスタ9,12を直列に接続してなるインピーダンス変換回路3とを備えるものとする。 (もっと読む)


【課題】 従来のマイクロ波装置では損失が大きいため、これをマイクロ波機器に適用した場合、例えば低雑音増幅器では雑音指数が劣化し、高出力増幅器では出力、効率が低下する課題があった。
【解決手段】 一端どおしが付き合うように配置された2個の主線路3、4と、それぞれの主線路3、4の一端から対向する主線路側に向かって設けられた高インピーダンス線路8、7と、それぞれ高インピーダンス線路7、8の先端と対向する主線路間に装着されたキャパシタ5とで構成した。 (もっと読む)


【課題】マイクロ波、ミリ波帯のMMICにおいて、製造時のキャパシタの容量のばらつきに起因する高周波特性の劣化を改善し、歩留まりを向上させる。
【解決手段】MMIC電力増幅器は、DCカットやインピーダンス整合回路に使用しているキャパシタとして、容量の異なる複数のキャパシタを互いに並列接続した構成のものを用いる。複数のキャパシタは、それぞれオンオフ切り替え可能なMEMSスイッチを有し、MEMSスイッチのオンオフ切り替えにより、複数のキャパシタの内の所望のキャパシタを選択可能に構成される。 (もっと読む)


【課題】 所要周波数帯では増幅器特性に影響を与えることなく、低周波帯から高周波帯まで広帯域に不要波を吸収でき、電圧降下を著しく小さく抑えることができるバイアス回路を得ることを目的とする。
【解決手段】 第2の伝送線路の中心位置に、長さが所望の周波数外で1/4波長を有する第2の先端開放線路を接続するとともに、第2の先端開放線路に直列に所望の周波数外の不要波を吸収するための抵抗で接続する構成とすることにより、高周波帯の不要波を全て吸収することができるようになり、広帯域に亘り安定して動作するバイアス回路を得ることができる。 (もっと読む)


【課題】利得の低下を抑え、かつ小型で高利得な差動増幅器を得る
【解決手段】逆位相の信号がそれぞれ入力される第1の入力端子1aおよび第2の入力端子1bと、基本トランジスタセルをN段(Nは2以上の整数)並列接続してなり、逆位相の信号をそれぞれ増幅する第1の増幅器11および第2の増幅器12と、第1の出力端子3aおよび第2の出力端子3bとを備えた差動増幅器において、第1の増幅器11に含まれる基本トランジスタセルと第2の増幅器12に含まれる基本トランジスタセルとが互いに隣接する箇所を2箇所以上設けるように配列する。 (もっと読む)


【課題】マルチバンド対応のバイアス回路を提供する。
【解決手段】交流回路に一端が接続された第1リアクタンス手段2と、この他端に接続された第2リアクタンス手段3と、両者の接続部210に接続されたスイッチ7と、この他端に接続された第3リアクタンス手段8と、第2リアクタンス手段3に接続された容量性手段4と、第2リアクタンス手段3と容量性手段4との接続部220に接続された、直流電圧を供給可能な直流回路5とを少なくとも備えており、接続部220が交流的に接地状態とされたバイアス回路100である。接続部210は、第1の周波数とは異なる第2の周波数において、接続部210から容量性手段4の方を見たときのインピーダンスが十分に大とされる位置であり、バイアス点800からバイアス回路の方を見たときのインピーダンスは、いずれの周波数においても十分に大とされる。 (もっと読む)


61 - 80 / 147