説明

Fターム[5J081KK02]の内容

LC分布定数、CR発振器 (9,854) | 制御手段及び要因 (1,418) | 制御対象 (468) | 周波数 (387)

Fターム[5J081KK02]に分類される特許

381 - 387 / 387


ストレインド・シリコン電圧制御発振器(VCO)は、ストレインド・シリコン層を有する第1Pチャネル金属酸化膜半導体(PMOS)装置を含み、ストレインド・シリコン層を有する第2PMOS装置に結合される。
(もっと読む)


周波数可変結合共振器回路網が1対の3端子装置の端子に広帯域周波数選択性をサポートする同調電圧回路網を介して結合されてなる回路を含む電圧制御発振器(VCO)が提供される。集積回路形態への組み込みに適した広帯域周波数可変共振器も提供される。
(もっと読む)


集積回路パッケージが、リードワイアと1つまたは複数の入出力(I/O)パッケージピンとの接続から形成されるインダクタループを含む。一実施形態では、インダクタループは、集積回路チップ上の第1のボンディングパッドをパッケージの第1のI/Oピンに接続する第1および第2のワイアと、チップ上の第2のボンディングパッドをパッケージの第2のI/Oピンに接続する第3および第4のワイアとから形成される。インダクタループを完成するために、第1のI/Oピンと第2のI/Oピンは、ピン間の第3の導体によって接続される。第3の導体は、1つまたは複数のボンディングワイアを含むことができ、I/Oピンは、互いに隣接するものであることが好ましい。しかし、ループは、例えばループ長要件、空間の考慮すべき点、および/または他の設計要因もしくは機能要因に基づいて、I/Oピンの非隣接接続から形成することができる。他の実施形態では、第1のI/Oピンと第2のI/Oピンの間の接続が、I/Oピンに単一構造を持たせることによって確立される。他の実施形態では、第1のI/Oピンと第2のI/Oピンの間の接続が、パッケージ基板の表面上に、またはこの基板内に位置するメタライゼーション層によって確立される。集積回路パッケージの境界線内でインダクタループを形成することにより、空間要件における実質的な削減が実現され、これは小型化を促進する。また、集積回路は、その少なくとも1つのパラメータがパッケージのインダクタループの長さによって制御される様々なシステムのいずれか1つで実装することができる。

(もっと読む)


【課題】 歩留まりに優れ周波数安定度が高い小型の恒温槽型水晶発振器を実現する。
【解決手段】 圧電振動子と増幅回路及び可変容量ダイオードを有する発振回路と、前記圧電振動子を一定温度に保つ為の恒温槽と、温度変化に伴う前記増幅回路の電気的特性の変化により前記圧電発振器の発振周波数が変動するのを抑圧するよう前記可変容量ダイオードの容量値を制御する為の制御電圧を出力する電圧発生回路とを備え、該電圧発生回路が正特性または負特性のサーミスタを感温素子として制御電圧を制御することにより温度変化によって生じる増幅回路の電気的特性の変動に伴う周波数変化を回路的に補償することができるので周波数温度特性に優れる小型の恒温槽型水晶発振器を容易に実現することが可能となる。 (もっと読む)


【課題】 圧電発振回路において、発振周波数の位相雑音特性が、電源電圧の低電圧化にともなって劣化することを防止するに好適な圧電発振回路を提供すること。
【解決手段】 圧電発振回路において、トランジスタのベースに流れるベース電流を決定づけるバイアス抵抗(ブリーダ抵抗)に対して、直列にコイルLを挿入するよう構成する。電源電圧の低電圧化にともなってバイアス抵抗を小さな値に設計した場合においても、発振周波数領域においてバイアス抵抗部がコイルLによってハイインピーダンスになる。このような作用によれば、回路損失が小さくですみ、発振回路の実効Q値が低下しないから、信号純度の良好な発振器を得ることができる。 (もっと読む)


【課題】 本発明の目的は電圧制御水晶発振器(VCXO)における周波数可変範囲を拡大する回路手段に関することにある。
【解決手段】 目的を達成するために、安価でしかも広範囲な周波数可変が出来るような回路構成を実現するために、発振回路に接続された圧電振動子と可変容量ダイオードと、インダクタンスと容量を並列接続した回路網とを直列に配置し電圧に対する周波数可変範囲を拡大したことで課題を解決するものである。 (もっと読む)


【課題】出力高調波が少なく安定性が高いフィルタ帰還型の特性を有し、発振周波数を広い範囲で制御することができる発振回路を提供する。
【解決手段】増幅回路10の出力は、周波数特性の異なる2つのバンドパスフィルタ13、14に分配回路11により所定の比率に分配されて供給される。バンドパスフィルタ13、14の出力は加算回路15により加算される。さらに、この加算後の出力は増幅回路10の入力に帰還され、この増幅回路10により増幅される。このような処理により、増幅回路10の出力の一部が入力側に正帰還され、所定周波数の信号の増幅が繰り返されて、所定周波数にて発振する出力信号Voutが生成される。このとき、制御回路12により、前記分配回路11によって分配される前記所定の比率を変更することにより、出力信号Voutの発振周波数が制御される。 (もっと読む)


381 - 387 / 387