発振回路

【課題】出力高調波が少なく安定性が高いフィルタ帰還型の特性を有し、発振周波数を広い範囲で制御することができる発振回路を提供する。
【解決手段】増幅回路１０の出力は、周波数特性の異なる２つのバンドパスフィルタ１３、１４に分配回路１１により所定の比率に分配されて供給される。バンドパスフィルタ１３、１４の出力は加算回路１５により加算される。さらに、この加算後の出力は増幅回路１０の入力に帰還され、この増幅回路１０により増幅される。このような処理により、増幅回路１０の出力の一部が入力側に正帰還され、所定周波数の信号の増幅が繰り返されて、所定周波数にて発振する出力信号Ｖoutが生成される。このとき、制御回路１２により、前記分配回路１１によって分配される前記所定の比率を変更することにより、出力信号Ｖoutの発振周波数が制御される。

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、発振周波数が制御可能な発振回路に関し、特にＰＬＬ検波回路、ＴＶのＰＩＦ検波などに用いられるものである。
【０００２】
【従来の技術】近年、ＴＶのＰＩＦ検波では、ＶＣＯ（電圧制御発振器）をＰＬＬ（フェーズロックドループ）で引き込んだ信号で同期検波を行う方式が主流となっている。ＰＩＦ検波に用いる発振回路は、発振周波数が数十ＭＨｚと高く、また周波数ジッタが少ない安定性の高いものが要求される。このため、図７に示すようなＬＣによる共振を利用した発振回路を一般的に用いている。
【０００３】
【発明が解決しようとする課題】上述したようなＬＣによる共振を利用した発振回路では、インダクタ素子Ｌは集積化できないため、コスト削減、回路の小型化の妨げになっている。さらに、前記発振回路では、電流源の電流量を可変とすることで発振周波数の制御が可能となるものの、発振周波数の変化幅は非常に狭い。
【０００４】一方、図８に示すように、増幅回路１０１の出力をバンドパスフィルタ（ＢＰＦ）１０２を介して帰還する発振回路は安定性が高く使いやすい。しかし、中心周波数ｆ0固定のバンドパスフィルタでは発振周波数を制御できない。そこで、図９に示すような、ｇｍアンプ１０３、１０４を使ったバイカットフィルタを用いた発振回路とすれば、中心周波数の制御が可能であるため、発振周波数を制御できる。しかし、一般にｇｍアンプは、ノイズを発生しやすくコントロール電流に比例して周波数が変化するため、感度が高くて安定性が悪く、十分な性能が得られない。
【０００５】そこで本発明は、前記課題に鑑みてなされたものであり、出力高調波が少なく安定性が高いフィルタ帰還型の特性を有し、発振周波数を広い範囲で制御することができる発振回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成するために、本発明に係る発振回路は、互いに周波数特性の異なる複数のフィルタ回路と、前記複数のフィルタ回路の出力を加算及び増幅する加算増幅手段と、前記加算増幅手段の出力を所望の比率で分割して、前記複数のフィルタ回路に供給する分配手段と、前記分配手段における前記比率を設定する制御手段とを具備することを特徴とする。
【０００７】また、本発明に係る発振回路は、差動増幅器を構成する第１、第２のトランジスタと、共にエミッタが接続され、前記エミッタが前記第１のトランジスタのコレクタに接続された第３、第４のトランジスタと、共にエミッタが接続され、前記エミッタが前記第２のトランジスタのコレクタに接続された第５、第６のトランジスタと、前記第３のトランジスタのコレクタが入力部に接続され、出力部が前記第２のトランジスタのベースに接続された第１のフィルタ回路と、前記第５のトランジスタのコレクタが入力部に接続され、出力部が前記第１のトランジスタのベースに接続された第２のフィルタ回路と、前記第３のトランジスタ及び第６のトランジスタのベースに供給される第１のベース電位と、前記第４のトランジスタ及び第５のトランジスタのベースに供給される第２のベース電位とを制御する制御手段とを具備することを特徴とする。
【０００８】この発明の発振回路は、加算増幅手段の出力を、分配手段で一旦分割して複数のフィルタ回路に供給し、互いに周波数特性の異なる前記複数のフィルタ回路を通してから、前記加算増幅手段の入力に帰還させる。このとき、複数のフィルタ回路に供給する信号の分配比率を制御手段にて変更することにより、発振周波数の制御が可能になる。
【０００９】
【発明の実施の形態】以下、図面を参照してこの発明の実施の形態について説明する。
【００１０】［第１の実施形態］図１は、この発明の第１の実施形態の発振回路の構成を示すブロック図である。
【００１１】この発振回路は、入力信号を増幅する増幅回路１０、この増幅回路１０の出力を受け取り第１信号Ｓ１、第２信号Ｓ２の２つの信号に分配する分配回路１１、分配回路１１にて２つの信号に分配するときの分配比率を制御する制御回路１２、前記第１信号を受け取り、所定の中心周波数ｆ01周辺の狭帯域を通過させるバンドパスフィルタ（ＢＰＦ）１３、前記第２信号を受け取り、前記中心周波数ｆ01と異なる中心周波数ｆ02周辺の狭帯域を通過させるバンドパスフィルタ（ＢＰＦ）１４、２つのバンドパスフィルタ１３、１４の出力を受け取り、加算処理して前記増幅回路１０に出力する加算回路１５を有している。
【００１２】このように構成された発振回路の動作は次のようになる。まず、最初の入力信号が増幅回路１０に入力されると、増幅されて分配回路１１に入力される。前記最初の入力信号は、電源をオンしたときに回路に発生するノイズ信号等である。この分配回路１１に入力された信号は、第１信号Ｓ１、第２信号Ｓ２の２つの信号に分配される。このとき、第１信号Ｓ１と第２信号Ｓ２の分配比率は、制御回路１２から分配回路１１に出力される制御信号ＣＬにより設定される。
【００１３】さらに、前記第１信号Ｓ１はバンドパスフィルタ（ＢＰＦ）１３に、第２信号Ｓ２はバンドパスフィルタ（ＢＰＦ）１４にそれぞれ入力される。このとき、バンドパスフィルタ１３、１４は、それぞれ異なる中心周波数ｆ01、ｆ02を有している。このため、第１信号Ｓ１は、中心周波数ｆ01から離れた周波数成分が除去されて加算回路１５に入力される。同様に、第２信号Ｓ２は、中心周波数ｆ02から離れた周波数成分が除去されて加算回路１５に入力される。前記加算回路１５に入力された第１信号Ｓ１、第２信号Ｓ２は、加算処理されて再び前記増幅回路１０に入力される。
【００１４】図２（ａ）は加算回路１５から出力される信号の周波数と出力レベルとの関係を示す図であり、図２R>２（ｂ）は前記信号の周波数と位相との関係を示す図である。例えば、分配回路１１により第１信号Ｓ１と第２信号Ｓ２の分配比率が、Ｓ１：Ｓ２＝１：０で分配された場合には、加算回路１５から出力される信号は図２（ａ）、（ｂ）中のＡに示すような信号となる。また、第１信号Ｓ１と第２信号Ｓ２の分配比率が、Ｓ１：Ｓ２＝０：１で分配された場合には、加算回路１５から出力される信号は図２（ａ）、（ｂ）中のＢに示すような信号となる。分配比率が、Ｓ１：Ｓ２＝０．５：０．５で分配された場合には、加算回路１５から出力される信号は図２（ａ）、（ｂ）中のＣに示すような信号となる。
【００１５】このような処理により、増幅回路１０の出力の一部が増幅回路１０の入力側に正帰還され、所定周波数の信号の増幅が繰り返されることになる。そして、前記所定周波数の信号は、ある値で飽和して発振状態を保持するようになり、所定発振周波数を有する出力信号Ｖoutとして外部に出力される。
【００１６】ここでは、制御回路１２から分配回路１１へ出力される制御信号ＣＬにて設定される分配比率により、第１信号と第２信号を加算した後の信号の周波数が変更される。この周波数は、中心周波数ｆ01と中心周波数ｆ02との間で変更が可能である。このように、増幅回路１０に入力される信号を、中心周波数ｆ01と中心周波数ｆ02との間で変更できるため、発振周波数を広い範囲で制御することが可能になる。
【００１７】前記バンドパスフィルタ１３、１４には、図３に示すようなＣＲで構成する１次のハイパスフィルタ（ＨＰＦ）とローパスフィルタ（ＬＰＦ）を組み合わせた簡単な回路を用いることができる。この回路は、コンデンサＣ１と抵抗Ｒ１からなるハイパスフィルタ（ＨＰＦ）と、抵抗Ｒ２とコンデンサＣ２からなるローパスフィルタ（ＬＰＦ）を組み合わせたフィルタである。図中のＶBは、バイアス電圧である。
【００１８】また、バンドパスフィルタ１３、１４には、アクティブフィルタ、例えば図４に示すようなオペアンプＡ１、コンデンサＣ３、Ｃ４、抵抗Ｒ３、Ｒ４で構成する２次のバンドパスフィルタを用いることができる。
【００１９】前記バンドパスフィルタ１３、１４に図３R>３、図４に示すフィルタを用いた場合、半導体基板への集積化が可能となる。これにより、コスト低減、小型化を推進することができる。さらに、図４に示すフィルタを用いた場合、高い選択度Ｑを得ることができる。これにより、発振周波数の選択特性を高め、高調波を減らすことが可能となる。
【００２０】また、前記制御回路１２には、例えば図５に示すような回路が用いられる。この回路は、トランジスタＱ１〜Ｑ４、電流源Ｉ１〜Ｉ３からなっている。電流源Ｉ１、Ｉ２の流す電流の比率を変化させることにより、制御側アンプの出力電流Ｉ01、Ｉ02の比率をコントロールする。すなわち、出力電流Ｉ01、Ｉ02の比率を、電流源Ｉ１、Ｉ２の流す電流の比率に分配できる。これにより、分配回路１１により分配される第１信号Ｓ１、第２信号Ｓ２の分配比率が変更できる。
【００２１】通常、バンドパスフィルタを用いた帰還による発振回路は、バンドパスフィルタが共振周波数ｆ0で、出力ゲインが最大で、位相が０度になるため、この帰還ゲインを１にすることにより、ほぼｆ0で発振し、高調波が少なく安定性が高い。
【００２２】この実施形態では、前述したように、それぞれｆ01、ｆ02の共振周波数（中心周波数）をもつバンドパスフィルタ１３、バンドパスフィルタ１４へ入力される電流の分配比率を変えることにより、これら電流の加算後の特性は図２（ａ）に示す中心周波数ｆ01とｆ02との間で変化する。すなわち、バンドパスフィルタ１３、１４へ出力される電流の分配比率を変えることにより、バンドパスフィルタの中心周波数ｆ0を変化させるのと同じ特性が得られる。これを用いてバンドパスフィルタの中心周波数ｆ0を制御することで、この実施形態の発振回路における発振周波数を変化させることができる。
【００２３】前記バンドパスフィルタは、図３に示すようにＣＲで構成することにより、外付けＬが不用となり集積化が可能となる。また、図４に示すような固定のアクティブフィルタを用いてＱを上げることにより、周波数の選択特性を高め、高調波を減らすことが可能である。さらに、中心周波数ｆ01と中心周波数ｆ02の間隔を狭めることにより、制御電圧などの変動に対する感度を下げることができ、純度の高い安定した発振が可能となる。
【００２４】以上説明したようにこの第１の実施形態によれば、出力高調波が少なく安定性が高いバンドパスフィルタ帰還型の特性を保ちながら、発振周波数の変更を行うことができる。
【００２５】［第２の実施形態］図６は、この発明の第２の実施形態の発振回路の構成を示す図である。
【００２６】この発振回路は、前記第１の実施形態における加算回路１５、増幅回路１０、及び分配回路１１を、図６に示すような回路構成により実現したものである。その他の構成は、前記第１の実施形態と同様である。
【００２７】この発振回路は、次のように構成されている。図６に示すように、トランジスタＱ１１、Ｑ１２のそれぞれのエミッタ間には抵抗Ｒ１１が配置され、トランジスタＱ１１のエミッタとＧＮＤ（接地電位点）との間には電流源Ｉ１１が配置されている。さらに、トランジスタＱ１２のエミッタとＧＮＤとの間には、電流源Ｉ１２が配置されている。これにより、差動増幅器が構成されている。
【００２８】前記トランジスタＱ１１のコレクタにはトランジスタＱ１３、Ｑ１４のエミッタが接続され、前記トランジスタＱ１２のコレクタにはトランジスタＱ１５、Ｑ１６のエミッタが接続される。前記トランジスタＱ１３、Ｑ１６のベース同士が接続され、この接続点が制御回路１２の第１端子に接続される。前記トランジスタＱ１４、Ｑ１５のベース同士が接続され、この接続点が制御回路１２の第２端子に接続される。
【００２９】前記トランジスタＱ１３のコレクタはバンドパスフィルタ１３の入力部に接続され、前記トランジスタＱ１５のコレクタはバンドパスフィルタ１４の入力部に接続される。そして、前記バンドパスフィルタ１３の出力部はトランジスタＱ１２のベースに接続され、前記バンドパスフィルタ１４の出力部はトランジスタＱ１１のベースに接続される。
【００３０】このように構成された発振回路は、次のように動作する。
【００３１】まず、前記トランジスタＱ１３、Ｑ１６のベース電位と、前記トランジスタＱ１４、Ｑ１５のベース電位を、制御回路１２により変化させる。これにより、トランジスタＱ１３、Ｑ１６のコレクタと、トランジスタＱ１４、Ｑ１５のコレクタとに出力を分配し、出力比率を設定する。
【００３２】こうして、トランジスタＱ１３のコレクタの出力をバンドパスフィルタ１３を通してトランジスタＱ１２のベースに帰還する。また、トランジスタＱ１５のコレクタの出力をバンドパスフィルタ１４を通してトランジスタＱ１１のベースに帰還する。前記トランジスタＱ１１、Ｑ１２から構成される差動増幅器は、入力されたコレクタの出力を加算し増幅して、分配回路として働くトランジスタＱ１３、Ｑ１４のエミッタ、及びトランジスタＱ１５、Ｑ１６のエミッタに出力する。これらエミッタに入力された電流は、前記トランジスタＱ１３〜Ｑ１６から構成される分配回路により分配されて、再びバンドパスフィルタ１３、１４に出力される。
【００３３】このような処理により、差動増幅器の出力の一部が差動増幅器の入力側に正帰還され、所定周波数の信号の増幅が繰り返されることになる。そして、前記所定周波数の信号は、ある値で飽和して発振状態を保持するようになり、所定発振周波数を有する出力信号Ｖoutとして外部に出力される。
【００３４】このような発振回路では、回路途中に余分なアンプや抵抗などが入らないため、周波数制限が少なく、バンドパスフィルタの特性がそのまま発振特性となり、高周波まで安定した発振が可能である。また、図１に示す加算回路、増幅回路、及び分配回路は、きわめて簡単な回路にて構成できる。また、この第２の実施形態においても、バンドパスフィルタ１３、１４に図３及び図４に示す回路を、制御回路１２に図５に示す回路を用いることができる。
【００３５】以上説明したようにこの第２の実施形態によれば、出力高調波が少なく安定性が高いバンドパスフィルタ帰還型の特性を保ちながら、発振周波数の変更を行うことができる。
【００３６】また、前記第１、第２の実施形態では、分配回路の出力とバンドパスフィルタを２つ設けたが、３つ以上設けてもよく、制御回路により適当な切り換え、電流の分配を行うことにより、より高いＱを保ちながら、より広範囲に発振周波数を変更することができる。
【００３７】図１に示すように、加算回路は増幅回路の前段に設けているが、各々のバンドパスフィルタの後段に増幅回路を設けて、これら増幅回路の後段に加算回路を設けても効果は同じである。出力は複数あるため、信号経路は容易に差動化でき、高周波に適した回路となる。
【００３８】
【発明の効果】以上述べたように本発明によれば、出力高調波が少なく安定性が高いフィルタ帰還型の特性を有し、発振周波数を広い範囲で制御することができる発振回路を提供することが可能である。
【図面の簡単な説明】
【図１】この発明の第１の実施形態の発振回路の構成を示すブロック図である。
【図２】前記発振回路における加算回路から出力される信号の周波数特性を示す図である。
【図３】前記発振回路におけるバンドパスフィルタの構成例を示す回路図である。
【図４】前記発振回路におけるバンドパスフィルタの他の構成例を示す回路図である。
【図５】前記発振回路における制御回路の構成例を示す回路図である。
【図６】この発明の第２の実施形態の発振回路の構成を示す図である。
【図７】従来のＬＣ発振回路の一例である。
【図８】従来の帰還型発振回路の一例である。
【図９】従来のバイカットフィルタを用いた発振回路の一例である。
【符号の説明】
１０…増幅回路
１１…分配回路
１２…制御回路
１３…バンドパスフィルタ（ＢＰＦ）
１４…バンドパスフィルタ（ＢＰＦ）
１５…加算回路
Ａ１…オペアンプ
Ｃ１〜Ｃ４…コンデンサ
Ｉ１〜Ｉ３…電流源
Ｉ１１、Ｉ１２…電流源
Ｒ１〜Ｒ４…抵抗
Ｒ１１…抵抗
Ｑ１〜Ｑ４…トランジスタ
Ｑ１１〜Ｑ１６…トランジスタ

【特許請求の範囲】
【請求項１】互いに周波数特性の異なる複数のフィルタ回路と、前記複数のフィルタ回路の出力を加算及び増幅する加算増幅手段と、前記加算増幅手段の出力を所望の比率で分割して、前記複数のフィルタ回路に供給する分配手段と、前記分配手段における前記比率を設定する制御手段と、を具備することを特徴とする発振回路。
【請求項２】前記加算増幅手段は、前記複数のフィルタ回路の出力を加算する加算手段と、前記加算手段の出力を増幅する増幅手段とからなることを特徴とする請求項１に記載の発振回路。
【請求項３】前記加算増幅手段は、前記複数のフィルタ回路の出力を増幅する複数の増幅手段と、前記複数の増幅手段の出力を加算する加算手段とからなることを特徴とする請求項１に記載の発振回路。
【請求項４】差動増幅器を構成する第１、第２のトランジスタと、共にエミッタが接続され、前記エミッタが前記第１のトランジスタのコレクタに接続された第３、第４のトランジスタと、共にエミッタが接続され、前記エミッタが前記第２のトランジスタのコレクタに接続された第５、第６のトランジスタと、前記第３のトランジスタのコレクタが入力部に接続され、出力部が前記第２のトランジスタのベースに接続された第１のフィルタ回路と、前記第５のトランジスタのコレクタが入力部に接続され、出力部が前記第１のトランジスタのベースに接続された第２のフィルタ回路と、前記第３のトランジスタ及び第６のトランジスタのベースに供給される第１のベース電位と、前記第４のトランジスタ及び第５のトランジスタのベースに供給される第２のベース電位とを制御する制御手段と、を具備することを特徴とする発振回路。
【請求項５】前記フィルタ回路は、互いに中心周波数の異なるバンドパスフィルタであることを特徴とする請求項１乃至４のいずれか１つに記載の発振回路。
【請求項６】前記バンドパスフィルタは、ハイパスフィルタとローパスフィルタを組み合わせた回路であることを特徴とする請求項５に記載の発振回路。
【請求項７】前記バンドパスフィルタは、アクティブフィルタであることを特徴とする請求項５に記載の発振回路。
【請求項８】前記加算増幅手段は、差動増幅器からなることを特徴とする請求項１乃至３のいずれか１つに記載の発振回路。

【図１】