【課題】プロセスの耐圧を超える電圧が出力でき、要求される装置性能（高速・高電圧）を満足するドライバ集積化回路の構成を提供する。
【解決手段】差動入力回路と、レベルシフト回路と、出力回路が、同一のプロセスで製造され、基板電位（サブ電位）が異なる、３つ以上のチップに分割配置されており、それぞれのチップの基板印加電圧が異なるように設定することにより、プロセス耐圧よりも大きい出力電圧を提供する。 （もっと読む）

【課題】エンベロープトラッキング方式において、過入力及び出力レベルの低下を回避するＲＦ増幅装置を提供する。
【解決手段】電力増幅器１１１は、ベースバンド信号生成部１０１によって生成されたベースバンド信号のうち、スカラ量であるエンベロープ信号を電源電圧として、同じくベースバンド信号のベクトル量であるＲＦ信号を電力増幅する。過入力検出部２００は、ベースバンド信号のキャプチャ信号と、電力増幅器１１１からフィードバックされたディジタル信号のキャプチャ信号とを用いて、電力増幅器１１１のＡＭ−ＰＭ特性を算出し、算出したＡＭ−ＰＭ特性から過入力状態を検出する。過入力状態が検出された場合、シフト補正部１２０は、電力増幅器１１１に印加する電源電圧を高電圧側へシフトする。 （もっと読む）

信号増幅を含む種々の用途のための電子回路及び方法が提供される。模範的な電子回路はカスコード構成にされたＭＯＳＦＥＴ及びデュアルゲートＪＦＥＴを備える。デュアルゲートＪＦＥＴはチャネルの上及び下に配置されたトップ及びボトムゲートを含む。ＪＦＥＴのトップゲートはＭＯＳＦＥＴのゲートを制御する信号に依存する信号で制御される。ＪＦＥＴのボトムゲートはトップゲートに依存して又は独立して制御することができる。ＭＯＳＦＥＴ及びＪＦＥＴは同じ基板上に個別の構成要素として、異なる寸法、例えばゲート幅で実装することができる。
（もっと読む）

【課題】電源電圧が低い場合においても確実に動作させることができる半導体集積回路を提供する。
【解決手段】入力端子１、２に入力される信号を、制御信号ＳＥＬ１、ＳＥＬ２に従ってオン／オフ制御するＮＭＯＳスイッチ５、６と、ＮＭＯＳスイッチ５、６によってオン／オフ制御された信号を増幅する演算増幅器８とを具備する半導体集積回路である。この集積回路は、制御信号ＳＥＬ１、ＳＥＬ２を演算増幅器８の電源電圧より高い電圧に昇圧するレベルシフタ３１を有している。 （もっと読む）

【課題】トランジスタのスイッチングに伴って出力のバイアス成分が変動するのを低減し、Ｓ／Ｎ比の低減の防止が可能な低雑音増幅回路などの提供
【解決手段】この発明は、入力信号ＩＮに基づいて動作するＭＯＳトランジスタＱ１と、ＭＯＳトランジスタＱ１と直列に接続されスイッチング信号ＳＷでオンオフ制御されるＭＯＳトランジスタＱ２と、ＭＯＳトランジスタＱ１の負荷となるインダクタＬとを備えている。そして、ＭＯＳトランジスタＱ２のオン時にはスイッチＳＷ１のみをオンにして電源電圧ＶＤＤ１を使用し、ＭＯＳトランジスタＱ２のオフ時にはスイッチＳＷ２のみをオンにして電源電圧ＶＤＤ２を使用する。電源電圧ＶＤＤ１、ＶＤＤ２は、ＶＤＤ１＞ＶＤＤ２の関係にある。 （もっと読む）

【課題】通常とは逆方向に負荷回路側から電流が流れ込んだ場合でも回路内のトランジスタを保護し得る電流供給回路を提供する。
【解決手段】
このように本実施形態に係るドライバ回路２０では、一点鎖線内のように、保護回路として、一対のトランジスタ２１Ｐ，２２Ｐで構成されたカレントミラー回路の出力側（トランジスタ２２Ｐ側）にトランジスタ２３Ｐを直列に介在させるとともに、このトランジスタ２３Ｐのベースと入力側（トランジスタ２１Ｐ側）との間でベース電流が流れる方向に順方向を向けたダイオード２５を介在させ、また順方向電圧ＶＦがトランジスタ２３Ｐのベース−エミッタ間電圧ＶBE以上に設定されたツェナーダイオード２４や、ダイオード２５の順方向電圧ＶＦ以上にその順方向降下電圧が設定されたツェナーダイオード２６を、カレントミラー回路の入力側に介在させる。 （もっと読む）

【課題】簡便な構成により、電源電圧よりも低い電圧で、かつ低消費電力で動作する信号処理装置を提供する。
【解決手段】基本電圧源４による供給電圧から互いに異なる中間電位を発生する少なくとも１つの中間電位発生回路５と、複数の信号処理回路１〜３と、各信号処理回路の電源ＶＣＣをそれぞれ、基本電圧源、またはいづれかの中間電位発生回路の出力端子に選択的に接続する第１電源切換回路６と、各信号処理回路の電源ＶＳＳをそれぞれ、接地電位ＧＮＤ、またはいづれかの中間電位発生回路の出力端子に選択的に接続する第２電源切換回路１０とを備える。第１及び第２電源切換回路の切換状態に応じて、各中間電位発生回路の出力端子に、複数の信号処理回路の電源ＶＣＣ端子および電源ＶＳＳ端子が接続され、基本電圧源から供給されて１つの信号処理回路を駆動した電流が他の信号処理回路を再び駆動して流れる縦積み回路が構成される。 （もっと読む）

【課題】本発明は受信装置の消費電力を低減することを目的とする。
【解決手段】この目的を達成するため本発明は、信号増幅回路２７を混合器の後段に接続し、この信号増幅回路２７は入力された信号の振幅を増幅器２６により増幅させる増幅経路２９及び増幅器２６を介さずに前記信号増幅回路２７に入力された信号を通過させるバイパス経路３０と、前記増幅経路２９と前記バイパス経路３０とを切り換える信号経路切替スイッチ２８とを有した構成とした。 （もっと読む）

【課題】携帯電話において、バッテリの残量に左右されずに高周波用パワーアンプの定格内の電圧を維持した電圧を供給し、安定した通信を確立する。
【解決手段】比較器２１ａは、Ｄ／Ａ変換器の電圧調整用信号と参照電圧ＶＲＥＦ２とを比較し、電源電圧ＶＣＣの電圧レベルが低下して電圧調整用信号が参照電圧ＶＲＥＦ２以上になると、参照電圧ＶＲＥＦ２を電圧調整用電圧Ｖａｄｊとしてエラーアンプ１９に入力するよう制御する。これにより、出力電圧を動作電圧の上限程度でクランプ動作させる。また、電圧調整用信号が参照電圧ＶＲＥＦ１以上となると、比較器２０ａは、参照電圧ＶＲＥＦ１を電圧調整用電圧Ｖａｄｊとしてエラーアンプ１９に入力する制御する。これにより、電圧調整用信号の電圧レベルが上昇してもＤＣ−ＤＣコンバータ６の出力電圧の上昇を抑えることが可能となる。 （もっと読む）

【課題】簡単な構成で増幅の効率を高めることができる増幅装置を提供する。
【解決手段】検波器１は供給された入力信号を検波し、入力信号の電力を電圧に変換して、入力信号のエンベロープを出力する。コンパレータ回路２は、出力された入力信号のエンベロープが基準電圧以上となった場合にＨｉｇｈレベルとなるパルス信号を出力する。そして、このコンパレータ回路３から出力されるパルス信号を増幅器３において所望の値に増幅し、コンデンサ４により固定のドレイン電圧端子にＡＣ結合させて固定電圧Ｖｄに加算する。このように構成することで、固定電圧Ｖｄの値を低下させることが可能となり、増幅の効率を高めることができる。 （もっと読む）

【課題】充分な昇圧電圧を確保しながら、挿入損失の低下を防ぐことによりアンテナスイッチの高調歪みを低減させる。
【解決手段】制御端子Ｔｘ１ｃＬにオン電圧が印加されて、アンテナ端子と送信端子Ｔｘ１との間に設けられたアンテナスイッチ部がオンとなり、ＰＣＳ／ＤＣＳ方式の送信信号が送信端子Ｔｘ１からアンテナ端子を通過する。その際、送信信号の一部分が供給された昇圧回路３０は、ダイオード３２，３３の整流作用により制御部から出力される制御電圧よりも高い昇圧電圧を出力端子ＤＣｇａｔｅに発生させ、アンテナスイッチ部のトランジスタ回路のゲートに印加する。この昇圧回路３０では、抵抗３６が出力端子ＤＣｇａｔｅに接続されているので入力された送信電力のＲＦ信号経路における抵抗通過が１個だけとなり、送信信号の減衰を小さく抑えて挿入損失特性を良好にする。 （もっと読む）

【課題】駆動電圧の低電圧化に対応した送信回路装置を提供する。
【解決手段】送信回路装置１は、電源電圧制御回路１０をアナログレギュレータで構成し、電流電圧変換回路２０を直列インダクタ２１及び並列キャパシタ２２だけで構成する。掛算器４１は、発振器４２が発生する中間周波数（ＩＦ）に、包絡線信号の周波数をアップコンバートさせる。オペアンプ１１は、アップコンバート後の包絡線信号の電圧と、電力増幅器３０に出力される供給信号Ｂの電圧とを比較し、両方の電圧を同じにさせるための制御信号Ａをバイポーラトランジスタ１２を介して電流電圧変換回路２０に出力する。電流電圧変換回路２０は、直列インダクタ２１及び並列キャパシタ２２の定数で決まる変換比ａに従って、制御信号Ａの電圧を約ａ倍しかつ電流を約１／ａ倍した供給信号Ｂを生成する。電力増幅部３１は、この供給信号Ｂに基づいてキャリア信号を増幅して出力する。 （もっと読む）

【課題】動作周波数の帯域を広くでき、インピーダンス整合回路の面積が小型化できる半導体増幅装置を提供すること。
【解決手段】複数の半導体増幅素子と、これらの半導体増幅素子間に挿入され、前記複数の半導体増幅素子を多段接続するインピーダンス整合回路と、前記複数の半導体増幅素子のそれぞれにバイアス電圧を供給する電源回路と、を備え、この電源回路は、前段の半導体増幅素子よりも後段の半導体増幅素子に高いバイアス電圧を供給するように構成されている。 （もっと読む）

【課題】 従来の増幅器を使用し、簡単な回路を追加して、業務用無線機に必要な歪率の低い高出力を得ることができるスピーカ駆動回路を提供する。
【解決手段】 第１の電圧の第１の直流電源１７の供給を受けてアナログ信号をＤ級増幅するD級増幅器１２と、第１の電圧よりも高い第２の電圧の第２の直流電源１４の供給を受けるとともに、D級増幅器の出力を入力して増幅する第１，第２のデュアルFET２１，２２と、第２のデュアルFETのそれぞれの出力をフィルタリングし、フィルタリングした出力でスピーカを駆動する第１，第２のフィルタ２３，２４とを有する。このように構成されているので、アナログ信号をＤ級増幅することにより電力効率がよく、また、増幅を２段で行なっているので歪率特性もよく、２段目の第１，第２のデュアルFETには電圧の高い電源が供給されているので大きな出力を得ることもできる。
（もっと読む）

【課題】高耐圧プロセスを使用することなく実現することが可能なＤ級増幅器を提供すること。
【解決手段】標準電源ＶＤ１（例えば５Ｖ）が供給された集積回路ＩＣ１内の変調回路ＰＣＭは、入力信号ＳＩＮをＰＷＭ変調してパルス信号ＳＰ１を出力する。このパルス信号ＳＰ１はインバータＩＶＡを介して電位シフト回路ＳＦＴに与えられ、高電源ＶＢ（例えば５０Ｖ）を基準としたパルス信号にレベル変換された後、高電源ＶＢを基準とする標準電源ＶＤ２（例えば５Ｖ）で動作する集積回路ＩＣ２に与えられ、集積回路ＩＣ２がパワーＭＯＳトランジスタＴＰを駆動する。一方、パルス信号ＳＰ１はインバータＩＶＢおよび論理積ゲート回路ＡＮＮを介してパワーＭＯＳトランジスタＴＮに与えられる。 （もっと読む）

【課題】高電圧・大電流を扱うことができ、安定且つ精密な増幅が可能な演算増幅器、及び走査電子顕微鏡を提供する。
【解決手段】差動対と、当該差動対にカスコード接続されたベース接地増幅回路と、アクティブ負荷を含む初段増幅部と、エミッタフォロア回路と定電流負荷回路を備えたインバータを含む２段目増幅部と、ソースフォロア回路又はエミッタフォロア回路を含む３段目増幅部を備えた演算増幅器。 （もっと読む）

【課題】増幅器としての周波数特性を劣化させることなくインピーダンス整合回路の小型化を図り、もって小型で低コストの高周波電力増幅回路およびこれを内蔵した高周波電力増幅用電子部品（ＲＦパワーモジュール）を提供する。
【解決手段】 複数の増幅素子（１１，１２）が従属接続されてなる多段構成の高周波電力増幅回路において、最終段の増幅素子とそれよりも前段の増幅素子の電源電圧端子を別個に設け、最終段の増幅素子には前段の増幅素子よりも高い電源電圧を印加可能にする。また、最終段の増幅素子のサイズを前段の増幅素子と同程度まで小さくして、前段の増幅素子とのインピーダンス差が小さくなるように構成した。 （もっと読む）

【課題】 入力差動信号の中心電圧の変動許容幅を広くとれ、且つ、消費電力の低減を図れる差動型回路を備えた半導体集積回路及び液晶駆動装置を提供する。
【解決手段】 差動信号を受ける差動増幅段と該差動増幅段の出力に基づき出力信号を生成するバッファ段とが設けられた差動型の入力回路を有し、該入力回路を介して表示データの信号を入力するとともに該表示データに基づき液晶を駆動する信号出力を行う液晶駆動装置において、上記入力回路の差動増幅段には、動作電圧バッファ段に供給されるロジック用の電源電圧ＶＣＣよりも大きな液晶駆動用電圧ＶＬＣＤが供給される構成とした。また、表示データの入力のない期間に上記差動増幅段の動作電流を遮断するスタンバイ機能を設けた。 （もっと読む）

【課題】微細化されて耐圧が低下しているトランジスタを用いることができるようにして、高周波化と高出力化の両立を図ることができる高出力増幅器を得ることを目的とする。
【解決手段】ゲート接地トランジスタを複数段カスコード接続し、最終段のゲート接地トランジスタ６をソース接地トランジスタ２より耐圧が高いトランジスタ（３．３ＶＴｒ）を用いて構成する。これにより、ソース接地トランジスタ２や最終段以外のゲート接地トランジスタ３を耐圧が低いトランジスタ（１．５ＶＴｒ）を用いて構成しても、耐圧のオーバーを回避することができるようになる。 （もっと読む）

【課題】オペアンプ構成の電流コンバート回路において、使用温度が高くても小さな電流信号を大きな電圧信号に変換できるようにする。
【解決手段】電流を電圧に変換するオペアンプ構成の電流コンバート回路において、オペアンプに接続される帰還回路を、少なくとも、帰還抵抗と、発光ダイオードとで構成する。 （もっと読む）