【課題】ＣＭＯＳプロセスで製造される半導体装置においてトランスリニア回路を実現する。
【解決手段】トランスリニアループを形成するｎｐｎトランジスタＱ１〜Ｑ４は、ｎ型基板を共通のコレクタとする一方、それぞれに対応して形成されたｐウェルをベースとし、ｎＭＯＳのソース、ドレインと同様にｐウェル内に形成されるｎ型領域をエミッタとする。入力トランジスタＱ１〜Ｑ３への入力電流の供給はエミッタに接続された電流源Ｉ１〜Ｉ３により行う。出力トランジスタＱ４のエミッタにトランジスタＭ１を接続する。Ｑ２，Ｑ４のエミッタ間は、演算増幅器２１０により仮想短絡する。演算増幅器２１０の出力端子はＭ１のゲートに接続する。 （もっと読む）

【課題】電力損失を低減するような傾斜増幅器システムの設計を提供する。
【解決手段】傾斜増幅器システムは、その各々が第１の切替え周波数で動作する複数のブリッジ増幅器を有する電力段と、電力段の出力端子に結合され、電力段により供給されるコイル電流信号に比例した磁場を発生する傾斜コイルと、電力段の入力端子に結合され、コイル電流信号及び基準電流信号に基づいてパルス幅変調ゲート信号を生成する制御器段とを含んでおり、基準電流信号に関連付けされたスルーレートが決定されたしきい値レート未満であること並びに基準電流信号に関連付けされた振幅レベルが決定されたレベルを超えることの発生時にパルス幅変調ゲート信号は第２の切替え周波数で生成される。制御器段は、複数のブリッジ増幅器の各々の動作周波数を第１の切替え周波数から第２の切替え周波数に変更するために、発生させたパルス幅変調ゲート信号を電力段に加える。 （もっと読む）

【課題】電圧制御によりゲイン調整を行うゲイン可変増幅器制御用の制御電圧を、基準電圧を用いることなく生成し、電圧制御ゲイン可変増幅器全体の小型化および消費電力の削減を図る。
【解決手段】ゲイン可変増幅器制御回路を構成する差動対として、ｎチャネル型トランジスタＴＲ１１とｐチャネル型トランジスタＴＲ１２とを用い、共通のゲイン制御電圧Ｓ１をこれらトランジスタＴＲ１１およびＴＲ１２のゲートに供給する。各トランジスタＴＲ１１、ＴＲ１２を流れる電流は、ゲイン制御電圧Ｓ１が増加するにつれて一方は増加し、他方は減少する特性となり、基準電圧を用いたゲイン可変増幅器制御回路と同一特性のゲイン可変増幅器制御電圧を得ることができる。よって、基準電圧発生回路を設ける必要がないため、装置全体の小型化および消費電力の削減を図ることができる。 （もっと読む）

【課題】従来よりも高効率で消費電力を抑えることが可能な高周波電力増幅器を提供する。
【解決手段】ソース接地され、ゲート端子が、信号が入力される入力ノードに接続された入力側トランジスタ１０と、ゲート接地され、ソース端子が、入力側トランジスタ１０のドレイン端子に共通に接続され、且つドレイン端子が、出力信号が出力される出力ノードに接続された複数の出力側トランジスタ２０，３０とを備え、各出力側トランジスタ２０，３０は、それぞれが異なるゲート・ソース間電圧によりバイアスされている構成とする。 （もっと読む）

本発明は、それぞれ２つのトランジスタからなる同一の差動ペア（Ｔ１、Ｔ２及びＴ３、Ｔ４）の集合を有する集積回路に関する。当該トランジスタのうち一方のトランジスタはそのベースで可変電圧（Ｖｉｎｐ、Ｖｉｎｎ）を受け、他方のトランジスタは固定基準電圧（Ｖｒｅｆｐ、Ｖｒｅｆｎ）を受ける。前記差動ペアのオフセット電圧のばらつきを低減させるために、固定基準電圧を受けるトランジスタ（Ｔ２、Ｔ４）のエミッタ表面は、そのベースで可変電圧を受けるトランジスタ（Ｔ１、Ｔ３）の少なくとも２倍の広さで提供される。
トランジスタの差動ペアを使用した信号フォールディング回路及びＡ／Ｄコンバータへのアプリケーション。 （もっと読む）

入力バイアス電流相殺回路を有したバイポーラ差動入力段は、入力ペア（Ｑ１、Ｑ２）およびバイポーラのトラッキングトランジスタ（Ｑ３）を含む。入力段は、入力ペア（Ｑ１、Ｑ２）およびトラッキングトランジスタ（Ｑ３）中のコレクタ電流、ならびに入力ペア（Ｑ１、Ｑ２）およびトラッキングトランジスタ（Ｑ３）のコレクタ・エミッタ電圧が、実質的に互いに等しい。ラテラルＰＮＰトランジスタ（Ｑ７）の第１のコレクタが、実質的に等しいコレクタ電流を得るために必要な、トラッキングトランジスタ（Ｑ３）のベース電流を供給し、第２および第３のコレクタ（Ｑ７）が、バイアス電流の相殺電流として、トラッキングトランジスタ（Ｑ３）のベース電流のコピーを入力ペア（Ｑ１、Ｑ２）のベースに供給し、それによって、入力段の入力バイアス電流が減少される。
（もっと読む）

第１出力及び第２出力を有し、第１出力が９０°だけ位相が異なる第１及び第２出力を有する主電力スプリッタ（３３２）と接続され、第２出力が９０°だけ位相が異なる第１及び第２出力を有する補助電力スプリッタ（３４２）と接続されている電力スプリッタ（１２０）と、第１（３３４）及び第２（３３５）の主対増幅器の入力が主電力スプリッタ（３３２）の第１及び第２出力と接続されて成る主最終段階増幅器（２３４）と、第１（３４４）及び第２（３４５）の補助対増幅器の入力が補助電力スプリッタ（３４２）の第１及び第２出力と接続されて成る補助最終段階増幅器（２４４）であり、第１の主対増幅器（３３４）からの出力がインピーダンス変換器（２５０）によって第１の補助対増幅器（３４４）からの出力と接続され、第２の主対増幅器（３３５）からの出力がインピーダンス変換器（２５１）によって第２の補助対増幅器（３４５）からの出力と接続され、相対的な位相シフトがインピーダンス変換器の位相シフトをオフセットすべく主及び補助の電力スプリッタへの信号入力に与えられるように、主及び補助対増幅器を配置して成る。 （もっと読む）