【課題】 抵抗及び小さな静電容量を用いた回路により、検出素子の出力信号を直流成分を除いて増幅する小型な信号処理装置を得る。
【解決手段】 入力信号が第１のインピーダンスを介して反転入力端子に入力される第１のオペアンプと、第１のオペアンプの反転入力端子と出力端子とに接続された第２のインピーダンスと、基準電圧が非反転入力端子に入力され、出力端子が第１のオペアンプの非反転入力端子に接続された第２のオペアンプと、第２のオペアンプの反転入力端子と出力端子とに接続された第１の静電容量と第１のスイッチと、第２のスイッチを介して第１のオペアンプの出力端子と前記第２のオペアンプの反転端子とに接続された第３の抵抗と、第３のスイッチを介して第１のオペアンプの出力端子と第２のオペアンプの反転端子とに接続された第４の抵抗とを備えた。 （もっと読む）

【課題】複数の入力パスの信号処理機能共有化を実現し、実用上求められる過渡応答の収束性を高めることが可能な増幅器、信号処理システムおよび光ディスク装置を提供する。
【解決手段】演算増幅器１４１と、演算増幅器の出力端子から第１の入力端子または第２の入力端子への帰還経路を含み、ゲイン制御信号に応じてゲインを調整可能なゲイン調整系１４２と、演算増幅器の第２の入力端子または第１の入力端子に接続された可変基準電圧源１４３と、演算増幅器の出力端子と制御端子間に接続され、位相補償制御信号に応じて位相補償量を調整可能な位相補償系１４４と、ゲインおよび位相補償量をゲイン制御信号および位相補償制御信号により制御する制御系と、を有し、演算増幅器の第１の入力端子に複数の入力要素が時分割的に入力され、制御系は入力される入力要素ごとにゲインの切り替え調整に合わせて、位相補償量を切り替えるように制御する。 （もっと読む）

【課題】出力負荷を駆動する電圧帰還型Ｄ級増幅回路の周波数特性を改善する。
【解決手段】入力信号のＰＷＭ変調を行なう比較回路（２６Ａ，２６Ｂ）に、ＰＷＭキャリアとなる三角波（ＴＯＳＣ）を与える三角波信号発生器（３０）に対し、三角波の勾配を補正する三角波補正回路（３２）を設ける。三角波（ＴＯＳＣ）のスルーレート（勾配）を出力回路駆動用指令値（ＣＯＭＰＯＵＴＰ，ＣＯＭＰＯＵＴＭ）のデューティが５０％近傍となる領域において小さくする。 （もっと読む）

【課題】三角波を生成し、システムクロック等の干渉による性能劣化を防ぐことが可能な半導体装置および増幅装置を提供する。
【解決手段】半導体集積回路１０１は、受けたクロックに同期して電流を入出力する電流制御回路５１と、電流制御回路５１による電流の出力および入力によって充電および放電される第１のキャパシタＣ１を含み、第１のキャパシタＣ１の充電電荷に基づいて三角波を出力する電流／電圧変換回路５２とを備える。 （もっと読む）

【課題】出力電流をより精度よく制御することが可能な電流ドライバ回路を提供する。
【解決手段】電流ドライバ回路の制御回路は、第１の入力端子の電位が第２の入力端子の電位よりもオフセット電圧分低くなる場合には、通常動作する通常動作モードにおいて、第１の接点の電圧を第１の入力端子に入力させるとともに制御電圧を第２の入力端子に入力させるように極性切換回路を制御し、一方、第１の入力端子の電位が第２の入力端子の電位よりもオフセット電圧分高くなる場合には、通常動作モードにおいて、第１の接点の電圧を第２の入力端子に入力させるとともに制御電圧を第１の入力端子に入力させ、増幅信号の極性を反転させるように極性切換回路を制御する。 （もっと読む）

【課題】２つの電源電圧の大きさが逆転しても適切なレベルシフトを行う。
【解決手段】 トランジスタＱ１，Ｑ２１，Ｑ２，Ｑ２２，Ｑ６，Ｑ２６を含むアンプは、第２電源ＶＣＣ２によって動作し、第２電源ＶＣＣ２の電圧範囲で変化する入力信号を第２電源ＶＣＣ２の電圧範囲内で増幅する。アンプの出力は、トランジスタＱ６，Ｑ７，Ｑ２６，Ｑ２７を含む変換部により、第１電源ＶＣＣ１によって動作し、アンプの出力を第１電源ＶＣＣ１の電圧範囲内の出力に変換する。アンプＯＰ１，ＯＰ２は、この変換部の出力を第１電源（１／２）ＶＣＣ１基準で増幅する。前記変換部は、第２電源ＶＣＣ２を電源とするトランジスタＱ６，Ｑ２６と、第１電源ＶＣＣを電源とするトランジスタＱ７，Ｑ２７をカレントミラーとして、変換を行う。 （もっと読む）

【課題】従来のパワーアンプは、制御対象となるモータが変更される度に、変更後のモータの駆動電流に適した設計が必要であり煩雑である。
【解決手段】本発明によるパワーアンプは、パワーアンプ部１を制御用プリアンプ部２と電流ブースト部３とで構成するとともに、電流ブースト部３を、互いに同一回路構成でモジュール化された複数のアンプモジュール３００Ａ，３００Ｂにより構成し、モータ４の駆動電流により前記各アンプモジュール３００Ａ，３００Ｂの数を増減して用いる構成である。 （もっと読む）

【課題】多段アンプ構成を形成する各増幅段の出力トランジスタに高耐圧トランジスタを使用することなく、高速応答性を向上させることができると共に耐圧性を向上させることができる演算増幅回路、その演算増幅回路を使用した定電圧回路及びその定電圧回路を使用した機器を得る。
【解決手段】ダイオードＤ１は、差動増幅回路ＡＭＰ１の出力電圧範囲を逆方向耐圧で制限をかけて電圧クランプをかけ、ダイオードＤ２は、増幅回路ＡＭＰ２の出力電圧範囲を逆方向耐圧で制限をかけて電圧クランプをかけるようにし、バイポーラダイオードの所定の逆方向耐圧で、差動増幅回路ＡＭＰ１及び増幅回路ＡＭＰ２の各出力電圧の最大値をクランプさせて電圧制限を行うようにした。 （もっと読む）

【課題】従来のアナログアンプは、出力電圧Ｖｏｕｔが小さくされる際に降下電圧Ｖｐが大きくされるので、このときに流入電流Ｉｃが大きいとパワー素子４の損失が極端に増え、エネルギー効率が悪くなっている。
【解決手段】本発明によるアナログアンプは、出力電圧Ｖｏｕｔを制御するための制御信号５が電圧設定器２に入力され、前記電圧設定器２が、駆動電源１からの一定の第１電源電圧Ｖａを前記制御信号５に基づいて変圧し、前記出力電圧Ｖｏｕｔの増減に対応して第２電源電圧Ｖｂを増減させる構成である。 （もっと読む）

【課題】簡単な回路構成により、小出力時の歪みとオフセットを改善できるようにしたインバータ電力増幅器を提案すること。
【解決手段】自励発振インバータ三相電力増幅器１においては、三角波発振器を使わずに、インバータ出力５ｓ〜７ｓを積分器１１〜１３に接続して三角波１１ｓ〜１３ｓを生成し、この三角波１１ｓ〜１３ｓをヒステリシスコンパレータ１４〜１６で閾値と比較してオンオフ２値信号２ｓ〜４ｓを生成し、この信号２ｓ〜４ｓでインバータ５〜７を駆動するようにしている。この場合、インバータ出力端から積分器１１〜１３およびヒステリシスコンパレータ１４〜１６を通ってインバータ入力端に入る信号がインバータ出力５ｓ〜７ｓを反転させる極性で接続される。 （もっと読む）

【課題】小信号出力時のおいてＳＮ比を大きくできる上に消費電流を少なくでき、かつ、ＥＭＩ（電磁的不要輻射）の少ないデジタルスイッチングアンプを提供する。
【解決手段】この発明は、入力信号を積分する積分器１１と、積分器１１の出力信号を予め設定してある信号領域により異なる分解能で量子化する量子化器１２と、量子化器１２で異なる分解能で量子化された信号ごとに異なる比例係数でパルス幅変調するパルス幅変調器１３と、パルス変調器１３で異なる比例係数でパルス幅変調された信号ごとに異なる値の電気的信号を、パルス幅変調された信号に従って負荷１５に与えるスイッチング回路１４と、量子化器１２の出力を積分器１１の入力側に負帰還する帰還回路１７と、を備えたものである。 （もっと読む）

【課題】出力電圧レベルをＧＮＤレベルに下げることができるとともに、出力電流能力を大きくした場合にも、アイドリング電流を小さく抑えることが可能な出力回路を提供する。
【解決手段】定電流源Ｉ0と、トランジスタＱ1、Ｑ2よりなるカレントミラーが出力素子であるトランジスタＱ3のソース回路を構成し、トランジスタＱ3とカレントミラーを構成するアイドリング電流制御トランジスタＱ4が出力電流値Ｉoutに応じてソース回路の電流値を制御することにより、出力段のアイドリング電流を制御する。これにより、アイドリング電流を低減することができるとともに、出力電流Ｉoutが増加すると、トランジスタＱ3に流れる電流Ｉ3が減少するため、トランジスタＱ4に流れる電流Ｉ4も減少するので、トランジスタＱ2、Ｑ1に流れる電流Ｉ2、Ｉ1が増加し、出力電流能力がアップする。
（もっと読む）

【課題】出力部の飽和状態から非飽和状態への変化応答時間を改善する。
【解決手段】第２の増幅部１１の利得を大きくとることにより、第３，第４出力端子１１ａ，１１ｂの出力が飽和しても第１，第２出力端子１０ａ，１０ｂからの出力は飽和せず、入力の変動に合わせた帰還電流を入力側に帰還でき、飽和しても仮想短絡が持続し、反転入力端子２の電位が非反転入力端子３に対して乖離しない。このため第３，第４出力端子１１ａ，１１ｂの出力を飽和状態にして、入力部１の電位をステップ入力して飽和した出力を入力範囲内に戻したとき、第３，第４出力端子１１ａ，１１ｂの出力の過渡応答時間を短縮できる。 （もっと読む）

【課題】高周波で作動でき、電力散逸量が少なく、共通モードの変化に対して耐性を有するレベルシフトデバイスを提供する。
【解決手段】第１電圧レベル（１３）で作動する入力側（１４）と、第２電圧レベル（５３）で作動する出力側（５４）と、入力側と出力側とを接続するレベルシフト回路（４８）とを備え、入力回路は、第１電圧レベルを基準とする入力信号（１４）を受信し、入力信号の変化に対応する出力信号を発生する。レベルシフト回路は、ＭＯＳＦＥＴ（２８）を備え、ＭＯＳＦＥＴのゲートは、入力回路の各出力に接続され、ソース−ドレインパスは、第２電圧と第１電圧の基準との間に結合されている。出力側は、微分回路トポロジー（５０）を有し、入力信号の変化を対応する信号をサンプリングし、その変化の間のサンプルをホールドする第１回路（５６）と、微分された形態でホールドされたサンプル信号を受信して、シングルエンド形態に変換する出力回路（５４）を有している。 （もっと読む）

増幅器(A２)、少なくとも１つの第１の抵抗素子(RN)、第２の抵抗素子(RA)、第３の抵抗素子(RB)、及び第１の容量素子(CB)を含むＤＣ−ＤＣレギュレータ用の垂下増幅器回路(４００)。各第１の抵抗素子は、出力誘導子位相ノード或いは電流センスノード(PHN)と、増幅器の非反転入力との間に結合される。第１の容量素子は、レギュレータ出力と増幅器の出力との間に結合される。第２の抵抗素子は、レギュレータ出力と増幅器の反転入力との間に結合される。第３の抵抗素子は、増幅器の反転入力と出力との間に結合される。第２の容量素子(CA)は、レギュレータ出力と増幅器の非反転入力との間に結合され得る。第４の抵抗素子(RC)は、第２の容量素子と並列に結合し得る。比較的小さく、単純で、低性能な増幅器は十分である。回路面積及び電力が減少され、低入力オフセット電圧がより容易に達成される。
（もっと読む）