【課題】単位動作時間より長い幅を有するエラー信号と基準信号とを生成することでより高速動作が可能な位相検出器を提供する。
【解決手段】本発明のクロックデータ復元回路は電圧制御発振器、クオータレート線形位相検出器、電荷ポンプ及びフィルタを具備する。また、クオータレート線形位相検出器は第１貯蔵部と、第２貯蔵部と、エラー信号検出部と、基準信号検出部と第１スイッチング部と、第２スイッチング部とを含む。 （もっと読む）

一連のクロック信号サイクルから成るクロック信号（ＣＬ）を受け取るクロック信号入力（ＲＣ）を有し、少なくとも１つの信号エッジ（０→１，１→０）がデジタルデータ信号内のデータビット毎に出現するような態様で符号化されている、該デジタルデータ信号（ＭＤ）を受け取るデータ信号入力（ＲＤ）を有するリセット回路（１）において、前記データ信号入力（ＲＤ）及びクロック信号入力（ＣＬ）に接続されており、規定数のデータ信号エッジの間に出現するクロック信号サイクルの数（Ｘ）をカウントするように設計されているカウンタ（２）と、カウンタ（２）によってカウントされた前記クロック信号サイクルの数（Ｘ）を下方の限界（ＭＩＮ）及び／又は上方の限界（ＭＡＸ）と比較するように設計されている比較手段（３）であって、前記数（Ｘ）が、比較に用いられた前記限界の値に依存して、前記下方の限界（ＭＩＮ）よりも下である又は前記上方の限界（ＭＡＸ）を超えているかのいずれかのままである場合、リセット信号（ＲＳ）を発するように設計されている比較手段（３）とが設けられている。
（もっと読む）

【課題】 本発明は、デジタル信号受信システムに関し、受信状態が悪化するなどの異常が発生した場合にも、クロック再生同期の高速化を可能にすることを目的とする。
【解決手段】 上記目的を達成するために、本発明のデジタル信号受信システムは、クロック信号の周波数の変動を検出すると、受信側ＳＴＣデータとＰＣＲデータとを取り込み、変動情報データとして記憶する。そして、受信装置１０は、受信側ＳＴＣカウンタ１４２にＰＣＲデータを設定するとともに、変動情報データをホスト装置２０に送出する。そして、ホスト装置２０は、ホスト側ＳＴＣデータと変動情報データとに基づき演算した値をホスト側ＳＴＣカウンタ２４２に設定する。 （もっと読む）

【課題】伝送データ流れの回復バージョンを発生するデータクロック回復回路を提供する。
【解決手段】データ流れを受け取り、これからもとの伝送データ流れのビット周期毎に信号レベルの評価推定値を発生する。データ回復ブロック４に信号レベルの評価推定値を記憶し、クロック回復ブロック６によってサンプリングし、もとのデータ流れを回復する。また、データ回復ブロック４については、評価推定された信号レベルの精度を表す品質係数，ワードメトリックを発生させる。クロック回復ブロック６は、受信データ流れおよびデータ回復ブロック４で発生したワードメトリックの両者を使用し、現在のサンプリング時間が正しいかどうかを決定する。正しくない場合には、現在のサンプリング時間を調節し、理想的なサンプリング時間に向けて移動させる。相関器８は、新しいデータ流れの起点をいつ受信したかを決定する。 （もっと読む）