【課題】トランスミッタ・クロック・ジッタや符号間干渉が大きい場合であっても安定してクロック信号およびデータを復元することができるクロックデータ復元装置を提供する。
【解決手段】クロックデータ復元装置１は、入力したデジタル信号に基づいてクロック信号およびデータを復元する装置であって、イコライザ部１０，サンプラ部２０，クロック生成部３０，イコライザ制御部４０および位相モニタ部５０を備える。サンプラ部２０およびクロック生成部３０によるループ処理により、入力デジタル信号に基づいて復元されたクロック信号として、クロック信号ＣＫまたはＣＫＸが生成される。イコライザ部１０，サンプラ部２０およびイコライザ制御部３０によるループ処理により、イコライザ部１０におけるデジタル信号のうちの高周波成分のレベル調整量の制御が行われる。 （もっと読む）

【課題】従来のクロック再生方法では、電源電圧や温度などの環境条件によってクロック周波数が変動した場合にクロック周波数を高速に所望の周波数に収束させることができない。
【解決手段】受信データのビットレートに基づき受信装置のクロック信号を再生するクロック再生方法において、受信データのビットレートに基づき制御値を作成し、制御値に基づきクロック信号を出力する。このクロック信号の周波数変動量を測定し、周波数偏差に対する補正感度に対して、測定された変動量が第１の閾値より小さい場合、補正感度を段階的に低くし、測定された変動量が第２の閾値を超えている場合、補正感度を高くする。 （もっと読む）

ＰＬＬのトラッキング範囲を拡張するための方法は、それに関連する第１の幅を有する、ＰＬＬの初期トラッキング・ウィンドウを確立するステップと、ＰＬＬに供給された入力信号の周波数がトラッキング・ウィンドウ外にあるとき、第１の幅よりも大きい、それに関連する第２の幅を有する拡張されたトラッキング範囲内にＰＬＬのトラッキング・ウィンドウを動的に調整するステップとを含む。
（もっと読む）

入力信号を追跡するように出力信号の周波数及び位相が調整される。前記出力信号が導き出される発振信号の周波数を制御するように制御信号が調整される。幾つかの側面においては、前記発振信号の前記周波数は、発振器回路に結合されたリアクティブ回路の再構成によって調整される。前記出力信号の位相は、前記発振信号と調整可能スレショルドの比較に基づいて調整することができる。例えば、前記調整可能スレショルドは、トランジスタ回路に関する調整可能バイアス信号を備えることができ、それにより、前記発振信号は、前記トランジスタ回路への入力として提供され、前記トランジスタ回路の前記出力は、前記出力信号を提供する。 （もっと読む）

【課題】高速シリアルデータ転送の受信回路において、低消費電力モードから通常モードに復帰する際の復帰時間を短縮する。
【解決手段】シリアルデータ転送路から転送される同期用クロックを含むシリアルデータから同期用クロック及びデータを再生するクロックデータ再生回路であって、シリアルデータ及び基準クロックを電力モードに応じて選択してクロックデータ再生回路に供給する選択回路を具備する。 （もっと読む）

【課題】三値以上の多値シリアル信号からクロックを再生する多値信号用クロック再生装置を提供する。
【解決手段】ヒステリシス付きコンパレータ１３２は、多値シリアル信号Ｓｎと遅延信号Ｓｄとの差Ｓｎ−Ｓｄが所定の正値Ｖ１よりも大きくなるとハイレベルを出力し、差Ｓｎ−Ｓｄが所定の負値Ｖ２よりも小さくなるとローレベルを出力する。これにより、信号変換回路１３０は、多値シリアル信号Ｓｎの信号値が上昇を開始してから下降を開始するまでの期間に対応してハイレベルを出力し、且つ、多値シリアル信号Ｓｎの信号値が下降を開始してから上昇を開始するまでの期間に対応してローレベルを出力することになる。クロックリカバリ回路１４０は、このようにして生成された二値シリアル信号Ｓｂから、クロックＣＬＫを再生する。 （もっと読む）

【課題】多値入力信号から高品質なクロック信号を再生するクロック再生回路を提供する。
【解決手段】クロック再生回路は、多値信号Ａの半ビット遅延信号Ｂを出力する半ビット遅延器１と、信号Ａの１ビット遅延信号Ｃを出力する１ビット遅延器２と、信号ＡとＣを加算する加算器３と、加算信号Ｄを減衰させてしきい値信号Ｅとする減衰器４と、信号Ａのレベルがしきい値信号ＥのレベルＴＨ_Ｅ以下のときに論理０となり、信号Ａのレベルがしきい値信号ＥのレベルＴＨ_Ｅより高いときに論理１となる信号Ｆと、半ビット遅延信号Ｂのレベルがしきい値信号ＥのレベルＴＨ_Ｅ以下のときに論理０となり、半ビット遅延信号Ｂのレベルがしきい値信号ＥのレベルＴＨ_Ｅより高いときに論理１となる信号ＧとのＸＯＲを計算して、ＸＯＲ信号Ｈとして出力するＸＯＲ回路５と、ＸＯＲ信号Ｈのビットレートに相当する周波数のクロック信号Ｊを出力するＢＰＦ６とを有している。 （もっと読む）

【課題】クロックアンドデータリカバリ回路において、周波数追従ループのジッタ耐性を安定させる。
【解決手段】位相検出器２１０は、位相補間器２７０からの同期クロックとシリアルデータの位相を比較して比較結果に応じた位相誤差信号を出力する。第１の積分器２３０は、位相誤差信号を積分してシリアルデータの位相変動に追従するための位相補正制御信号を得る。第２の積分器２４０は、位相補正制御信号をさらに積分してアップ／ダウン信号を得る。パターン発生器２５０は、アップ／ダウン信号からシリアルデータの周波数変動に追従するための周波数補正制御信号を生成する。パターン発生器２５０のパターン長と第２の積分器２４０のカウント幅の積は、第１の積分器２３０のカウント幅が大きいほど大きくなる大きさの閾値以上である。 （もっと読む）

【課題】ＣＤＲ回路側の原因による接続ノード間の同期化の非成立を抑制し、接続失敗を抑制することができる同期損失防止方法及び同期損失防止装置を提供する。
【解決手段】受信データから同期化クロックを生成するＣＤＲ（Clock Data Recovery ）回路と、受信データの受信開始から同期化検出時間Ｎを経過しても同期化クロックに基づく接続ノード間の同期化が非成立のときに、接続失敗処理を行う接続失敗処理段階（Ｓ１５）と、受信データの受信開始から同期化リトライ判定時間（Ｎ／２）を経過しても同期化クロックに基づく接続ノード間の同期化が非成立のときに、ＣＤＲ回路の動作を補正処理する補正処理段階（Ｓ１３）とを備える。 （もっと読む）

本発明は、ＣＡＮバスのクロック周波数を復元する方法、ＣＡＮバスのクロック周波数を復元するためのＣＡＮバスドライバ、および、ＣＡＮバスのクロック周波数を復元するためのＣＡＮバスシステムを提供する。ＣＡＮバスは、クロック周波数を提供するためのクロック周波数発生器を有するマスタ装置と、少なくとも１つのスレーブ装置とを接続する。その際、スレーブ装置では、基準信号として所定のビットパターンを利用する位相ロックループが使用される。所定のビットパターンは、マスタ装置によりバスシステムを介して送信されたフレームから抽出される。 （もっと読む）

【課題】デジタル位相推定器、デジタル位相ロックループ、及び光コヒーレント受信器を提供する。
【解決手段】光コヒーレント受信器は、ローカル発信器光信号を供給するローカル発信器レーザと、受信光信号を前記ローカル発信器光信号とミックスする光９０°周波数ミキサと、前記光９０°周波数ミキサから出力された光信号をベースバンド電気信号に変換する第１と第２のバランス光電子検出器と、前記第１と第２のバランス光電子検出器からの出力信号をデジタル信号にそれぞれ変換する第１と第２のアナログ・デジタル変換器と、受信光信号のキャリア信号とローカル発信器光信号の間の位相差を補償して補償信号を出力するデジタル位相ロックループと、前記補償信号からデータを回復するデータ回復部とを有する。 （もっと読む）

【課題】 端末装置の上り方向の伝送レートが複数種類であるマルチレートＰＯＮシステムにおいて、各伝送レートの上り信号に対して迅速に同期を確立することができる局側装置を提供する。
【解決手段】 本発明は、光ファイバ５，７〜９を介して一対多接続された複数の端末装置２〜４と共にＰＯＮシステムを構成し、当該端末装置２〜４から送信される複数の伝送レートの上り信号を時分割多重方式で管理する局側装置１である。この局側装置１は、複数の伝送レートを記憶して端末装置２〜４に上り方向への通信のグラントを与えるとともに、当該グラントに対応する次の上り信号を受信する時期及びその伝送レートを特定する管理部１０６と、この管理部１０６で特定された時期及び伝送レートに合わせて上り信号のクロック及びデータ再生を行う再生部１１３とを備えている。 （もっと読む）

【課題】 多重化およびトランスポート・パケット化装置の同期をとる。
【解決手段】 圧縮された多層のビデオ信号のトランスポート層または多重層のような、中間層の信号の同期を発生させる装置は、システムの符号化端末において、システム・クロック２２に応答する計数器２３を含んでおり、計数値は処理装置１３により所定のスケジュールに従ってトランスポート層における信号に詰め込まれる。システムの受信端末において、逆トランスポート処理装置１８は、補助トランスポート・データからのＰＣＲ、および制御信号をシステム・クロック発生器２７に供給する。クロック発生器２７はこれらの信号に応答し、少なくとも逆トランスポート処理装置１８の動作に同期するシステム・クロック信号を発生する。このシステム・クロック信号は、処理要素のタイミングを制御する為に、受像機システム制御装置２６に供給される。 （もっと読む）

【課題】本発明は光転送システムの開放型クロック抽出装置に関する。
【解決手段】入力されたデータ信号を２個の信号に分岐して出力する電力分配器ブロックと、上記電力分配器ブロックから出力されたデータ信号に含まれた第１クロック周波数成分を抽出する第１帯域通過フィルタブロックと、上記電力分配器ブロックから出力されたデータ信号に含まれた第２クロック周波数成分を抽出する第２帯域通過フィルタブロックと、上記第１帯域通過フィルタブロックから抽出された第１クロック周波数成分を増幅する第１クロック増幅ブロックと、上記第２帯域通過フィルタブロックから抽出された第２クロック周波数成分を増幅する第２クロック増幅ブロックとを含み、相互異なる転送速度のデータから各々の転送速度に該当するクロック信号を抽出することが出来るものである。 （もっと読む）

【課題】本発明は非同期網におけるクロック同期システムに関し、非同期網（例えばＩＰ網）等が介在していても、クロック成分を非同期網を通して伝送することにより、網同期を確立し、同期転送モードを実現することができる非同期網におけるクロック同期システムを提供することを目的としている。
【解決手段】第１の伝送装置１ｂと第２の伝送装置１ｄとが非同期網２ｄを介して接続されたデータ伝送システムにおいて、前記第１の伝送装置１ｂと非同期網２ｄ、及び非同期網２ｄと第２の伝送装置１ｄとの間にデータの送受信を行なうためのインターフェイス装置２ｃ，２ｅを設け、該インターフェイス装置内に、データを送信する側にクロック成分を数値化してパケットに挿入して伝送する数値化手段と、データを受信する側に受信したパケットからクロックを抽出生成するクロック生成手段とを設けて構成される。 （もっと読む）

【課題】バーストデータを伝送する通信装置に使用されるバーストビット同期回路において、どのようなプリアンブルのデータパターンに対しても、好適なサンプリング位相を選択することができるようにしたい。
【解決手段】バーストデータの中の連続する２つの変化点に挟まれた部分のパターンに対して、前記連続する２つの変化点の中心以外の位相に最適なサンプリング位相を選択する。
【効果】前記連続する２つの変化点がどのように選ばれたとしても、選択された位相が、バーストデータの変化点に近接するおそれがなくなる。従って、常に最適なサンプリング位相を決定することができ、ビットエラーのない正しいバーストデータを取り込むことができるようになる。 （もっと読む）

【課題】位相の変化に迅速に追従しつつ、クロックスリップが起こり難い（安定した）クロック信号を再生するクロック信号発生装置等を提供することである。
【解決手段】位相比較器１Ａは、データ信号と、デジタルＶＣＯ１Ｃの再生クロック信号を基準としたデータ信号の位相の遅れ及び進みを検出する。ランダムウォークフィルタ１Ｂは、この遅れ進みの回数差を計測して、回数差の絶対値が所定値に達すると、差を打ち消す方向に再生クロック信号の位相を変化させるようデジタルＶＣＯ１Ｃを制御し、計測結果をリセットして計測を再開する。再生位相比較器３は、デジタルＶＣＯ１Ｃ及び２Ｃの各再生クロック信号の位相差を検出してランダムウォークフィルタ１Ｂに通知する。ランダムウォークフィルタ１Ｂは、通知された位相差が所定量に達している間は、計測結果のリセットやデジタルＶＣＯ１Ｃの再生クロック信号の位相の変更を行わない。 （もっと読む）

【課題】自走ＲＴＳ値生成のための自走作成パラメータの計算をする回路の複雑化を回避
【解決手段】ＣＲＴＳ差分周期検出部２３は受信ＲＴＳ値が増減するまでの周期を検出し、ＣＢＲ信号周波数予測部２４はＲＴＳ差分周期検出部からのＲＴＳ値差分周期からＣＢＲ信号周波数偏差を求める。初期演算部２５は、ＣＢＲ信号周波数予測部で予測したＣＢＲ信号周波数偏差からＶＣＸＯ制御用デジタルデータを生成する。ＰＬＬ３０は、初期演算部からのＶＣＸＯ制御用デジタルデータ、またはＣＤＶ吸収バッファからの受信ＲＴＳ値に基づくＶＣＸＯ制御用デジタルデータを切替指示信号４３により選択してＣＢＲ信号のクロックを発生しＣＤＶ吸収バッファに供給する。 （もっと読む）

【課題】 ＤＱＰＳＫ受信器において、より簡単な構成で２つのデータ信号の遅延差を削減する。
【解決手段】 第１の光電変換手段１０２および第２の光電変換手段１０３は、分岐手段１０１から入射する光信号から、第１および第２の位相変調成分をそれぞれ抽出し、第１および第２のデータ信号にそれぞれ変換する。クロック再生手段１０４は、いずれかのデータ信号からクロック信号を再生する。反転手段１０５は、再生されたクロック信号を反転させて反転クロック信号を生成し、再生クロック信号または反転クロック信号を選択して出力する。第１の識別手段１０６は、反転手段１０５からのクロック信号を用いて第１のデータ信号をラッチし、第２の識別手段１０７は、再生クロック信号を用いて第２のデータ信号をラッチする。 （もっと読む）

【課題】 高速応答（高速同期）を損なうことなく、回路規模が小さく高速動作可能であり、ビット誤りを起こし難いクロック再生回路を得る。
【解決手段】 入力データ信号のパルスのエッジを検出するゲート回路と、ゲート回路で検出したエッジを基にしたリングオシレータ機能を有する電圧制御発振回路と、電圧制御発振回路の出力信号の位相雑音を抑圧する帯域通過フィルタとを有する。また、帯域通過フィルタは、所望の同期時間及び所望の同符号連続耐性を満たすＱ値を有するのが好ましい。 （もっと読む）