【課題】外乱によるビットずれを防止するクロック再生回路を提供する。
【解決手段】２以上のある整数をＮとして、検波波形の位相情報を抽出した検波クロックを１／Ｎに分周する検波クロック分周器３と、任意の正の整数をＭとして、制御発振器２の出力である発振クロックを１／（Ｍ・Ｎ）に分周する制御発振器用分周器４と、制御発振器２の出力である発振クロックを１／Ｍに分周する再生クロック分周器５と、を備え、位相比較器１の一方の入力は検波クロック分周器３の出力であり、位相比較器１の他方の入力は制御発振器用分周器４の出力であり、位相比較器１は、１／Ｎに分周された検波クロックと、１／（Ｍ・Ｎ）に分周された発振クロックとの位相を比較し、制御発振器２は、１／Ｎに分周された検波クロックと、１／（Ｍ・Ｎ）に分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、再生クロック分周器５の出力を再生クロックとする。 （もっと読む）

【課題】クロック信号の周波数を目標とする周波数（目標とする周波数のキャプチャレンジ）に安定して到達させることが可能な周波数制御装置を提供すること。
【解決手段】周波数制御装置は、回転する光ディスクから読み取られた信号に基づきクロック信号を生成する生成手段と、前記生成手段により生成されたクロック信号のドリフト量を検出する検出手段と、前記検出手段により検出されたドリフト量に基づき前記クロック信号の周波数を補正する補正手段とを備えている。 （もっと読む）

【課題】安定性の高いバンバンＣＤＲループを提供すること。
【解決手段】本発明によるクロックデータリカバリループ（３０）は、非線形（例えば、バンバン）位相検出器（３１１）、チャージポンプ（３１）、ＲＣループフィルタ（３２）、および、信号生成器（例えば、電圧制御発振器（ＶＣＯ）（３３））を含む。データ速度が遅いときは、ループ（３０）はチャージポンプ（３１）と、安定な二次挙動を示すループフィルタ（３２）とともに、動作され得る。このとき、ループフィルタ（３２）の抵抗器Ｒは比例経路として機能する。また、別途の比例経路（３１２）も提供され、ＶＣＯ（３３）の制御入力に位相検出器（３１１）の出力を直接提供する。その間、ループフィルタ（３２）の抵抗器Ｒもバイパスされる。データ速度の増加が、三次の影響を生じさせるとき、別途の比例経路（３１２）が二次挙動を維持するように活性化され得る。 （もっと読む）

通信システムは、データシンボルａ_１，．．．，ａ_Ｎのレシーバ（１３０）への時間同期転送のための通信チャネル（１１０）を含む。サンプリング部（１３２）を使用して、データシンボルの伝送と同期したサンプリングクロック信号の制御下で、チャネルを時間順次サンプリングする。各サンプルはデータシンボルとノイズの表示を含む。データ支援タイミングエラー検出器（１３３）はサンプルの表示を受信する。検出器は、予測ノイズシーケンス
【数９０】


を発生するデータ依存ノイズ予測器（３１０）を含み、シーケンスのｋ番目のサンプルの各予測ノイズ値
【数９１】


はサンプリングされた複数のデータシンボルのクラスタに依存する。また、予測ノイズ値
【数９２】


を削除することによりサンプルシーケンス中のノイズを白色化するノイズ白色化部（３２０）も含む。検出器は、白色化されたサンプルシーケンスに応じてサンプリングクロック信号を補正する信号を供給するように構成されている。
（もっと読む）

【課題】出力信号における低周波ジッタを低減すると同時に、クロックスリップによるデータ誤りを効果的に防止すること。
【解決手段】この光データリンク１は、電気信号Ｓ_ｉｎからクロック信号ＣＬ_１を抽出する第１のＰＬＬ回路４と、クロック信号ＣＬ_１に同期して電気信号Ｓ_ｉｎから出力信号Ｓ_１を生成する第１のデータ識別回路５と、出力信号Ｓ_１をクロック信号ＣＬ_１に同期して保持するＦＩＦＯデータバッファ７と、第１のＰＬＬ回路４よりも周波数同期範囲が狭く設定されており、クロック信号ＣＬ_１からクロック信号ＣＬ_２を抽出する第２のＰＬＬ回路６とを備え、出力信号Ｓ_１は、クロック信号ＣＬ_２に同期してＦＩＦＯデータバッファ７から読み出される。 （もっと読む）

【課題】 本発明は、クロック信号の間引き処理にともなう特性劣化を防止したタイミングリカバリ回路及び間引きクロック生成方法を提供することを目的とする。
【解決手段】タイミングリカバリ回路は、第１のタイミング信号を出力端に出力する第１の発振回路と、第２のタイミング信号を出力端に出力する第２の発振回路と、第１のクロック信号の供給端と第１の発振回路の出力端とに結合され第１のタイミング信号に応じて第１のクロック信号のパルスを間引いた第２のクロック信号を出力端に出力する第１の間引き回路と、第１の間引き回路の出力端と第２の発振回路の出力端に結合され第２のタイミング信号に応じて第２のクロック信号のパルスを間引いた第３のクロック信号を生成する第２の間引き回路を含み、第１のタイミング信号及び第２のタイミング信号の何れか一方は固定の周期を有し他方はフィードバック制御に応じた周期を有することを特徴とする。 （もっと読む）

本発明は、差動位相偏移（ＤＰＳＫ）変調を用いた通信チャネル、特に、ＲＦ無線通信チャネル上の受信機で、送信されたデータ・パケット（５）とのタイミング同期化（３０）の改善された方法を開示する。本発明は、ディジタル信号処理のため必要な回路、特に、乗算器の複雑さを低減する。本発明はまた、従来の既知の方法と比べて性能を増大する。
（もっと読む）

【課題】ＰＬＬ回路が発生するクロックを基準クロックとし、入力信号であるアナログ信号をデジタル変換してデジタル処理を施し、処理結果をアナログ変換して出力するデジタルシステムにおいて、ＰＬＬ回路が発生するクロックに含まれるジッタの影響を最小限に抑制すること。
【解決手段】遅延器４の遅延時間は、デジタル処理回路３と遅延器４の合計遅延時間がクロックのジッタの周期と等しくなるように調整してある。これによって、基準クロックに含まれるジッタ周期の倍数の時間分だけデジタル処理した信号を遅延させてからアナログ変換するので、入力段のＡ／Ｄ変換器２から出力段のＤ／Ａ変換器５までの遅延時間をジッタ周期と合致させることができ、出力アナログ信号に対するクロックに含まれるジッタの影響を最小限に抑えることができる。 （もっと読む）

【課題】 基準パルス信号を生成するための複雑なパルス発生器が不要となり、構成が簡略となる同期装置を提供すること。
【解決手段】 パルス変調された信号を受信し、同期獲得および同期保持を行なう同期装置において、パルス位置検出部１０１は、受信信号ＳＧの位置を検出する。位相比較部１０７は、受信信号ＳＧの位置と、受信信号ＳＧをサンプリングするための受信用クロックＣＬとの位相差を検出する。遅延量算出部１０９は、検出された位相差から受信用クロックＣＬの遅延量を算出して、遅延部１１０に出力する。遅延部１１０は、算出された遅延量に応じて、受信用クロックＣＬに基づくサンプリングのタイミングを調整する。
（もっと読む）

【課題】 入力されるデータ信号の位相によらず、位相検出誤差の小さい位相検出回路を提供する。
【解決手段】 ＮＲＺデータ信号の位相をＴ／Ｎ（Ｔはクロックの周期、Ｎは３以上の整数）遅延する第ｍ（ｍは１以上Ｎ以下の整数）の遅延回路１〜５と、ＮＲＺデータ信号を直接、あるいは第ｍの遅延回路によりそれぞれ、遅延された信号を周期Ｔの基準クロックに同期してラッチする第１、第２及び第ｍ＋２のラッチ回路６〜１１と、前記第ｍのラッチ回路の出力信号と前記第ｍ＋２のラッチ回路の出力信号の排他的論理和を行う第ｍのＸＯＲ回路１７〜２３と、第ｍのＸＯＲ回路の出力端にそれぞれ、接続される第ｍのカウンタ回路２４〜２７と、第ｍのカウンタ回路の出力信号の比較結果に基づいて前記ＮＲＺデータ信号の振幅が変化する位相を検出する判定回路２８とを有する。 （もっと読む）

【課題】 非同期通信網を介して同期通信を行う伝送システムで冗長なクロック同期パケット等を転送し、高い信頼性とパケットロスによる長時間の周波数変動を抑止する。
【解決手段】 第１の伝送装置は、クロック同期用のパケットを複製して２つの経路に送信し、第２の伝送装置は、２つの経路で冗長に転送されたクロック同期用のパケットを受信し、装置内クロック発振器に基づく周期でそれぞれの受信パケット数をカウントし、各経路の受信パケット数の加算値を用いて装置内クロック発振器の発振周波数を調整するとともに、該周期ごとに各経路の受信パケット数を１減算しながらそれぞれ積算し、一方の経路に対応する受信パケット数のみが０になってから受信パケット数の積算値が０〜１のときに他方の経路の受信パケット数による補完処理を行い、補完後の各経路の受信パケット数の加算値を用いて装置内クロック発振器の発振周波数を調整する。 （もっと読む）

【課題】タイミング復元方法及びタイミング復元装置が開示される。
【解決手段】サンプリングクロックによって一定の位相間隔で入力信号をサンプリングして、２つの連続したサンプリング値を生成する段階、２つの連続したサンプリング値に基づいてサンプリング傾斜を算出する段階、及び算出されたサンプリング傾斜とターゲット傾斜との差異を利用してサンプリングクロックの位相を補正する段階を含んでタイミング復元方法を構成する。又、２つの連続したサンプリング値を合算して入力信号ゲインを算出する段階、及び算出された入力信号ゲインとターゲットゲインの比率を前記ターゲット傾斜にかけて前記ターゲット傾斜を補正する段階を更に含んでタイミング復元方法を構成することによって、サンプリングクロックの位相は算出されたサンプリング傾斜と補正されたターゲット傾斜との差異に基づいて補正されることができる。 （もっと読む）

【課題】多値ＱＡＭ信号のシンボルタイミングを確実に検出する多値シンボルタイミング信号検出回路を提供する。
【解決手段】オーバーサンプリングＩ信号がＩ信号ヒストグラム形成部６１０に入力されると、この信号を絶対値演算して１シンボル長分バッファリングする。このバッファリングされたデータからオーバーサンプリング周波数に応じたサンプリングタイミングとこのタイミングでの振幅データとを抽出して、サンプルタイミング毎に振幅データを所定期間に亘りバッファリングする。これらのバッファリングされた振幅データから各サンプリングタイミングでの振幅データのヒストグラムを形成する。この振幅データのヒストグラムから、最も発生頻度の高い振幅データに対応するサンプリングタイミングを検出して、シンボルタイミングを取得する。 （もっと読む）

【課題】信号光から、その信号光に同期した安定な電気クロックを簡単に抽出できるクロック抽出方法および装置を提供する。
【解決手段】本発明のクロック抽出装置１０は、信号光処理部１１に入射される信号光列のビット間隔を周期的に不等間隔配置にして、所定の信号光に隣接する信号光とのビット間隔を電気−光ゲート１２のスイッチ時間よりも広げ、その信号光列から、電気−光ゲート１２を用いて上記所定の信号光を選択的に時分割多重分離し、その選択分離された信号光から前記信号光列に同期したクロックを電気的に抽出する。
（もっと読む）

【課題】 耐ノイズ性の低下を抑制しつつ、パルス同期を高速化することができる受信装置を提供する。
【解決手段】 通信フレームを受信するアンテナ２と、同期用パルスのパルス周期内に複数回周期的に設けられたウィンドウ期間において、アンテナ２で受信された同期部の信号レベルの平均値を、取得信号レベルとして取得する平均処理部４４と、各ウィンドウ期間のうち、平均処理部４４により取得された取得信号レベルが、基準値レジスタ４９に記憶された基準値を超えたウィンドウ期間のタイミングをパルス同期タイミングとして取得する同期判定部４６と、同期判定部４６により取得されたパルス同期タイミングに基づいて、アンテナ２で受信された通信フレームからデータを取得するデータ取得部５とを備えた。 （もっと読む）

【課題】 伝送信号のＳ／Ｎ比が低い場合であっても正確にビット判定を行うことができて、ビット誤りを低減可能な位相比較器、ＰＬＬ回路、ＦＬＬ回路、ビット同期回路、受信装置を提供する。
【解決手段】 位相比較器９は、積分器１〜３と、積分器１の出力と積分器２の出力との差を出力する加算器４と、積分器１の出力と積分器２の出力との和を出力する加算器５と、加算器４の出力の極性から各ビットを判定し、ビット判定結果を復調データＳｄとして出力するビット判定器６と、加算器５の出力の１／２（半値）と積分器３の出力との差を出力する加算器７と、加算器７の出力にビット判定器６の出力を乗じて位相誤差信号Ｓｐとして出力する乗算器８とから構成される。積分器１〜３は、前半積分区間信号Ｓａ、後半積分区間信号Ｓｂ、中間積分区間信号ＳｃがＨレベルのときのみ積分動作を各々行う。 （もっと読む）

【課題】
クロックアンドデータリカバリ回路において、シリアルデータの周波数および位相変動に追従し、良好なジッタ耐力特性となるクロックアンドデータリカバリ回路の提供。
【解決手段】
クロックアンドデータリカバリ回路を構成するフィードバック制御器１０７が、シリアルデータの周波数および位相変動に対する抽出クロックの追従速度を監視し、時々刻々と適応的に積分器１０２に対して、フィードバック制御を行なうことで、抽出クロックの追従速度の向上と、ジッタ耐力特性の向上を実現する。 （もっと読む）

【課題】デジタル変調信号に基づき、シンボルクロックを再生するに際し、同期ワードを用いる必要なく、シンボルタイミングを精確に検出する技術を提供する。
【解決手段】シンボルクロック再生装置において、デジタル変調信号に基づき、それについて再生するシンボルクロックのｍ（ｍは３以上の整数）倍の周波数のサンプリングクロックによるサンプリングタイミングでのシンボル値を取得するシンボル値取得手段１、２と、順次得られる各シンボル値について、１つ前のシンボル値と同一か否かを示す演算値を求める演算手段４と、順次求められる各演算値をｎ（ｎは１又は２以上の整数）行ｍ列のバッファに順次保存するバッファ手段４と、バッファの各列に対応するサンプリングタイミング及びバッファに蓄積された演算値に基づき、シンボルタイミングを検出するタイミング検出手段７とを設ける。 （もっと読む）

【課題】 部分相関法を用いた従来の周期性信号の周期検出方法では、パラメータの組み合わせの数が多く周期を検出するのに時間がかかり、また、ヘッダ情報の長さが短い際には、ピーク検出しにくく、ヘッダ情報の周期を求めることが困難である。
【解決手段】 フレーム周期が未知の周期性信号を受信する受信装置において、フレーム長検出器はＡＲモデル推定法によって、フレーム長の検出を行う。すなわち、フレーム長検出器は、検出対象のデータを切り出して、ＡＲモデルにおける係数｛ａｉ｝を計算した後、加算平均ＡＶｓｉ（＝ｓｉ／Ｎ）を算出する（ステップＳ２〜Ｓ５）。最後に、加算平均結果ＡＶｓｉを並べてピーク検出を行い、ピーク周期を求める（ステップＳ６）。このようにして得られるピーク周期がヘッダであるＵＷの周期と検出でき、これがフレーム周期に相当する。 （もっと読む）

【課題】光パルス信号に大きなタイミングジッタが含まれていても、タイミングジッタが除去されたクロック信号を抽出することができる。
【解決手段】光変調部120とクロック信号/帰還信号生成部100とを具えて構成されるクロック信号抽出装置125である。光変調部は、光パルス信号を変調する第1 EAM 92と、この第1 EAM 92の光出力信号93を増幅する光増幅器94と、この光増幅器の出力95を変調する第2 EAM 96とが、第1 EAM、光増幅器、第2 EAMの順にカスケード接続されて構成される。光変調部には、光パルス信号48が入力されて、電気信号79によって変調されて、変調光パルス信号51として出力される。クロック信号/帰還信号生成部には、この変調光パルス信号が入力されて、周波数f/N GHzのクロック信号80が抽出される。 （もっと読む）