【課題】配線層の空きスペースを利用して電源補償容量を形成する。
【解決手段】Ｙ方向に配列された複数のメモリマットＭＡＴと、Ｙ方向に隣接するメモリマットＭＡＴ間にそれぞれ配置されたセンス領域ＳＡと、カラム選択信号を生成するカラムデコーダ１３と、複数のメモリマットＭＡＴ上をＹ方向に延在し、カラム選択信号をカラムデコーダ１３から複数のセンス領域ＳＡに供給するカラム選択線ＹＳと、カラムデコーダ１３からみて最も遠いメモリマットＭＡＴａ上に設けられた電源補償容量３０とを備える。電源補償容量３０は、容量電極として機能する電源配線ＶＬ１，ＶＬ２を含み、その少なくとも一方がカラム選択線ＹＳと同じ配線層に形成されている。本発明によれば、カラム選択線ＹＳを形成する必要のないメモリマットＭＡＴａ上に電源補償容量３０を設けていることから、チップ面積を縮小することが可能となる。 （もっと読む）

【課題】従来の半導体装置は、チップ面積を抑制しながら内部電源電圧の変動を抑制することができなかった。
【解決手段】本発明の半導体装置は、電源電圧の電圧値を他の電圧値に変換して内部電源電圧を生成する第１の電源回路ＰＷＲ０、第２の電源回路ＰＷＲ１と、第１の配線ＭＴ０２を介して第１の電源回路ＰＷＲ０から内部電源電圧ＶＤＬ０の供給を受ける第１の内部回路ＭＡ０と、第２の配線ＭＴ１２を介して第２の電源回路ＰＷＲ１から内部電源電圧ＶＤＬ１の供給を受ける第２の内部回路ＭＡ１と、第１の配線ＭＴ０２と第２の配線ＭＴ１２とを互いに接続するブロック間配線ＭＴ３と、第１の内部回路ＭＡ０と第２の内部回路ＭＡ１が同時に動作する期間の長さを制御する制御回路ＣＮＴ０、ＣＮＴ１と、を有する。 （もっと読む）

【課題】クロック生成回路の消費電力を低減する。
【解決手段】内部クロック信号ＬＣＬＫを生成するディレイライン１１０と、ディレイライン１１０を制御することによって内部クロック信号ＬＣＬＫの位相を調整する位相制御部１２０と、位相制御部１２０の動作モードを切り替えるモード切り替え回路１３０とを備える。位相制御部１２０は、サンプリングクロック信号ＳＹＮＣＬＫ２に同期して内部クロック信号ＬＣＬＫの位相を変化させる第１の動作モードと、内部クロック信号ＬＣＬＫの位相を固定させる第２の動作モードを有しており、モード切り替え回路１３０は、リフレッシュ信号ＲＥＦＢなどのトリガ信号に応答して位相制御部１２０を第１の動作モードに遷移させ、内部クロック信号ＬＣＬＫが所望の位相に達したことに応答して位相制御部１２０を第２の動作モードに遷移させる。 （もっと読む）

【課題】複数の内部電圧発生回路を備える半導体装置において、負荷回路の特性に応じた内部電圧生成回路を割り当てることのできる半導体装置を提供する。
【解決手段】半導体装置３００は、内部電圧生成回路１１と内部電圧生成回路１２ａを備える。スイッチ回路ＳＷは、入力端子Ｔ１、入力端子Ｔ３、出力端子Ｔ２及び出力端子Ｔ４を備える。スイッチ回路ＳＷは、スイッチ制御回路３２３が出力するゲート信号ＧＡＴＥにより制御され、ｍ^ｎ通り（図３においてｍ＝ｎ＝２）のスイッチングで、内部電圧生成回路と負荷回路とを接続し、負荷回路へ負電圧ＶＢＢまたは負電圧ＶＫＫを供給する。 （もっと読む）

【課題】コマンド制御が行われるメモリ装置において、コマンド実行による動作時の電源電圧の降下分を補償する。
【解決手段】半導体メモリ装置は、コントローラと、このコントローラからの複数のコマンドに其々対応する複数の制御が行われるメモリ装置と、このメモリ装置に電源を供給する電源発生回路とを備える。電源発生回路の電源の電位は、メモリ装置に入力される複数のコマンドに其々対応した複数の電位に設定される。 （もっと読む）

【課題】半導体装置において、内部電源電圧を安定供給する。
【解決手段】本発明は、基準電圧のレベルに対応するクロック情報を有する第１クロック信号と内部電源電圧のレベルに対応するクロック情報を有する第２クロック信号とを比較するためのクロック比較手段２１０と、該クロック比較手段２１０の出力信号に対応する電圧レベルを有する駆動制御電圧を生成するための制御信号生成手段２３０と、前記駆動制御電圧に応答して内部電源電圧端を駆動するための駆動手段２５０を備える内部電源電圧生成回路を提供する。 （もっと読む）

【課題】本発明は、半導体メモリ装置のパワーダウン装置のパワーダウンモード又はセルフリフレッシュモードにおいて、漏れ電流を減少させるための半導体メモリ装置を提供する。
【解決手段】本発明は、バルク端子に第１の電圧が印加されるＭＯＳトランジスタ；及び、前記ＭＯＳトランジスタのソース端子に接続され、パワーダウンモードイネーブル信号及びセルフリフレッシュモードイネーブル信号を受信して、パワーダウンモード又はセルフリフレッシュモードでは、前記ソース端子に第２の電圧を印加し、その他のモードでは、前記ソース端子に第１の電圧を印加する電流制御部を含む。 （もっと読む）

【課題】フィードバック電圧に基づき出力電圧を制御する電圧発生回路において、出力電圧制御の不感帯の範囲を検出するための方法を提供する。
【解決手段】自己の出力電圧を検出し、その検出電圧に基づき出力電圧を一定範囲内に制御する電圧発生回路（１１）に、プルアップ抵抗（１９）またはプルダウン抵抗（２３）からなるリークパスを接続する。電圧発生回路（１１）の出力に、プルアップ抵抗（１９）を介して所定の電流を流入させ、電圧発生回路（１１）の出力電圧値を測定し、測定した電圧値を不感帯の上限値として検出する。また、電圧発生回路（１１）の出力から、プルダウン抵抗（２３）を介して所定の電流を引き抜き、電圧発生回路（１１）の出力電圧値を測定し、測定した電圧値を不感帯の下限値として検出する。 （もっと読む）

【課題】外部クロックの周波数の変動にかかわらず、常に安定した電圧レベルを維持できるようにする半導体素子の内部電圧生成回路を提供すること。
【解決手段】本発明は、内部電圧端の電圧レベルが所定の目標レベルより低くなる期間において、前記内部電圧端をプルアップ駆動する第１電圧駆動手段２０と、外部クロックの周波数に対応する周期の１周期毎に、所定時間の間、前記内部電圧端をプルアップ駆動する第２電圧駆動手段２２とを備える半導体素子の内部電圧生成回路を提供する。 （もっと読む）

【課題】ＭＯＳトランジスタの閾値電圧の製造プロセスの変動や温度依存性によるシングルエンドセンスアンプの特性変動をキャンセルすることができ、以って、センスアンプの動作マージンを向上させることができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置において、メモリセルはローカルビット線及びグローバルビット線を介してローカルセンスアンプとグローバルセンスアンプに接続される。ローカルセンスアンプは、メモリセルのデータの読出・書込時に変動するローカルビット線の電位を検出する単一のＭＯＳトランジスタを含むシングルエンド型センスアンプである。ＭＯＳトランジスタの閾値電圧はモニタして高レベル書込電圧と低レベル書込電圧を生成し、これらはモニタ結果に基づいて補正・シフトされ、以って、グローバルセンスアンプによるメモリセルの再書込動作を適正に実行する。 （もっと読む）

【課題】消費電流が小さな半導体記憶装置を提供する。
【解決手段】このＳＤＲＡＭでは、アドレス信号に応答して導通するトランジスタ２１，４５を主電源線ＭＬと副電源線ＳＬ１，ＳＬ１０との間にそれぞれ接続し、列デコーダブロックＤＢ１および冗長列デコーダ１２ａを、それぞれ主電源線ＭＬから副電源線ＳＬ１，ＳＬ１０を介して与えられる電源電位Ｖｃｃによって駆動する。したがって、列デコーダブロックＤＢ１および冗長列デコーダ１２ａにアドレス信号の入力時のみ電源電位Ｖｃｃを与えるので、サブスレッショルド・リーク電流が小さくなる。 （もっと読む）

【課題】電荷の再利用効率を高める。
【解決手段】電荷蓄積キャパシタの代わりに２次電池２０１を設け、第１のスイッチ回路２０３を介する第１の回路（電荷を放出する回路）２０２からの放出電荷の２次電池２０１への充電タイミングと第２のスイッチ回路２０５を介する第２の回路（電荷を必要とする回路）２０４への２次電池２０１からの充電電荷の放電タイミングとを駆動回路２０６によって制御する。２次電池２０１は、電荷蓄積用キャパシタと異なり、充電電荷の全てを第２の回路２０４へ送ることが可能である。これにより、例えば、２次電池２０１の起電力を第１の回路２０２および第２の回路２０４の電源電圧Ｖｃｃの１／２とし、２次電池２０１に第１の回路２０２の電荷の１／２を充電させた場合、この１／２の電荷が第２の回路２０４へ送られるものとなり、電荷の再利用効率が高まる。 （もっと読む）

【課題】ブロックリペア装置及び方法を提供する。
【解決手段】本発明によるブロックリペア装置は、複数のセルブロック１０と、前記複数のセルブロックのリペア信号を出力するブロックリペアヒューズ部３０と、前記ブロックリペア信号に応じて、前記複数のセルブロックを活性化するか、又は前記複数のセルブロックのうち不良セルブロックを電気的に孤立させるための制御信号を出力するブロックアイソレーション制御部４０と、セルブロックアドレス信号に応じて、前記不良セルブロックを他のセルブロックで代替するためのブロックリペア選択信号を出力するブロックリペア選択部５０と、を含む。 （もっと読む）

【課題】本発明は、多くの数の機能及び多くの数のオプションを指定可能なコード割り当てに対応する構成の設定レジスタを有する半導体集積回路を提供することを目的とする。
【解決手段】半導体集積回路は、複数の端子と、複数の端子から入力される複数のビットのうちの一部である第１の所定数のビットにより一意に特定されると、複数のビットから第１の所定数のビットを除いた残りのビットのうちの少なくとも一部である第２の所定数のビットを格納する第１のラッチと、複数の端子から入力される複数のビットのうちの一部である第３の所定数のビットにより一意に特定されると、複数のビットから第３の所定数のビットを除いた残りのビットのうちの少なくとも一部である第４の所定数のビットを格納する第２のラッチを含み、第１の所定数と第３の所定数とは異なり、第２の所定数と第４の所定数とは異なることを特徴とする。 （もっと読む）

【課題】負荷回路の動作状態の切り替わりに伴う内部電源電圧の上昇を抑制することができる電源降圧回路を実現する。
【解決手段】本発明の電源降圧回路は、ドレインがＶＤＤに接続され、負荷のアクティブ動作時に、ゲートに入力される制御電圧ＮＧＡＡによってＶＤＤを降圧してソースに接続された負荷へ内部電源電圧ＶＡＡを供給するＴｒａｃｔと、ドレインがＶＤＤに接続され、負荷のスタンドバイ動作時に、ゲートに入力されるＮＧＡＡによってＶＤＤを降圧してソースに接続された負荷へＶＡＡを供給するＴｒｓｔｂｙと、負荷のアクティブ動作からスタンドバイ動作への遷移時に、ＶＡＡからＧＮＤへ制御電流Ｉｍを流す電流制御回路１１を有する。 （もっと読む）

【課題】温度変化に対して出力電圧の変動を抑えることができる昇圧回路を提供する。
【解決手段】温度依存クロック生成部１１は、温度に依存して、温度が高くなるほど周波数が高くなる昇圧回路駆動クロック１５を生成する。昇圧電圧生成部１２は、チャージポンプとして構成され、昇圧回路駆動クロック１５で駆動される。負荷回路１４におけるリーク電流を主成分とする定常電力消費は、温度が高くなるほど大きくなるが、昇圧電圧生成部１２を、温度が高くなるほど周波数が高くなる昇圧回路駆動クロック１５で駆動することにより、昇圧電圧生成部１２が供給する電力が増加するため、負荷回路１４の定常電力消費の増加に起因する出力電圧の変動を抑えることができる。 （もっと読む）

【課題】低Ｖｔトランジスタを用いた回路において、プロセスばらつきや温度変動に起因する遅延時間のばらつきを低減可能な基準電圧発生回路等を提供する。
【解決手段】本発明の基準電圧発生回路は、低ＶｔＰＭＯＳトランジスタＬＰと低ＶｔＮＭＯＳトランジスタＬＮと所定の抵抗値を有する抵抗Ｒとを直列接続して構成され、一端に基準電圧ＶＣＬＲを発生するモニタ回路２０を備えている。モニタ回路２０にはモニタ電流ＩＲが供給され、その他端（ノードＮＤ５）が定電圧ＶＦＱに制御される。プロセスばらつきに応じて変化するモニタ電流ＩＲに基づき、基準電圧ＶＣＬＲの電圧値が所定の中心電圧値からプロセスばらつきに応じた範囲内で補正される。これにより、基準電圧ＶＣＬＲに基づく電源電圧を供給される低Ｖｔトランジスタを含む回路の遅延時間のばらつきを小さくすることができる。 （もっと読む）

【課題】 半導体記憶装置のワード線の非活性化時のレベルとして負電位が使用されている。負電位の場合には冗長回路に置換されたショート欠陥によるリーク電流や、リーク電流のために負電位生成回路のポンピング電流が増加する。そのためセルフリフレッシュ電流規格をオーバーするという問題がある。
【解決手段】 ワード線の非活性時の電位レベルをセルフリフレッシュ動作の電位と、それ以外の動作での電位とで異ならせる。セルフリフレッシュ時には接地電位ＧＮＤとし、それ以外の動作時には負電位とする。セルフリフレッシュ時に接地電位ＧＮＤとすることでリーク電流の抑制、負電位生成回路のポンピング電流を削減できる。これらの電流削減によりセルフリフレッシュ電流規格を満足させることが可能となる。 （もっと読む）

【課題】回路規模を増大させることなく、電圧発生回路の出力電圧を所定の時間内に所望の電圧に設定する。
【解決手段】セットアップ時においてオーバードライブ電源のオーバードライブ後の降圧時に、出力端がオーバードライブ電源との結合容量Ｃ２によって駆動されるＶＢＢ発生回路１２と、ＶＢＢ発生回路１２の出力電圧と接地電圧との間の電圧を出力するＶＮＮ発生回路１１と、ＶＮＮ発生回路１１とＶＢＢ発生回路１２の出力端間に存在する結合容量Ｃ１と、オーバードライブ後の降圧時に、ＶＮＮ発生回路１１の出力端の電位を接地電圧方向に減ずるように出力端に対して電流を供給する電流供給回路１０と、を備える。電流供給回路１０は、電流供給能力を、ＶＮＮ発生回路１１の出力における電流駆動能力に比べて低く設定し、ＶＢＢ発生回路１２の出力電圧が所定の電圧に達するまで電流供給を行い、所定の電圧に達したならば電流供給を停止する。 （もっと読む）

【課題】内部電圧発生回路の動作マージンを容易にテストすることができる半導体装置を実現する。
【解決手段】本発明の半導体装置は、チップ内部で定電圧を生成するＶＩＮＴ発生回路１１と、テストモードにおいて、外部からの電位を供給する電源配線ＶＤＤとＶＩＮＴ発生回路１１からの電位を供給する配線ＶＩＮＴとを制御入力に基づいて所定の抵抗値で接続するテスト回路１２を有する。 （もっと読む）