【課題】 リフレッシュ動作が必要なメモリセルを有する半導体メモリにおいて、低消費電力モード中の消費電力を削減する。
【解決手段】 半導体メモリは、ビット線に接続されているメモリセルのうち、１つの第１メモリセルと少なくとも１つの第２メモリセルを含む複数のパーシャル領域を有している。動作制御回路は、低消費電力モード中に、リフレッシュ制御信号に応答して、第１および第２メモリセルを同時にリフレッシュする。リフレッシュ制御回路は、低消費電力モードから通常動作モードに移行するときに、リフレッシュ制御信号を通常動作モード時と同じ間隔で出力するとともに、前回のリフレッシュ動作から所定時間が経過したメモリセルのみにリフレッシュ動作を実行する。 （もっと読む）

【課題】発振信号の周期のばらつきを考慮して発振信号の周期に適切なマージンを持たせることができる発振装置、発振方法及びメモリ装置を提供することを課題とする。
【解決手段】発振周期指示信号を出力する第１の設定部（１０２〜１０４）と、前記発振周期指示信号に対して演算する演算器（１１１）と、前記演算された発振周期指示信号に応じた周期の発振信号を生成する発振部（１０５，１０６）とを有することを特徴とする発振装置が提供される。 （もっと読む）

【課題】電源オフからの回復期間に入力されたコマンドによりメモリが誤動作するのを防ぐ。
【解決手段】メモリデバイスはコマンドデコーダと制御インターフェース論理回路を含んでいる。１個以上の行と列のアドレスストローブのような外部入力は制御インターフェース論理回路を通じてコマンドデコーダと通信する。制御信号も制御インターフェース論理回路と通信する。メモリデバイスで休眠モードの動作中、セルフリフレッシュ信号は外部入力を無効にする制御信号の原因である。外部入力が無効にすることで、休眠モードから抜け出す際にコマンドハザードが減少させられる。 （もっと読む）

【課題】 ＤＲＡＭ装置および他の混載ＤＲＡＭを組込んだ集積回路装置におけるプリチャージ技術を提供する。
【解決手段】 ＤＲＡＭ装置および他の混載ＤＲＡＭを組込んだ集積回路装置における、アクティブなメモリサブアレイのためのクロック信号に起動されるプリチャージ技術であって、各クロックの立上がりエッジが、アクティブであったメモリサブアレイにプリチャージを開始する技術。サブアレイがプリチャージされてクロックの立上がりエッジにおいて用意が整い、次にアクティブサイクルを開始する従来の技術よりも長いリストアタイムが使用可能であり、より良い論理「１」レベルと「０」レベルとのメモリセルへの導入が達成され、および／またはクロック周期を低減して、他の機能がプリチャージ機能と並行して実行可能となる。 （もっと読む）

【課題】キャッシュメモリにおける漏洩電力を低減する方法及び装置を提供する。
【解決手段】キャッシュメモリ３００は、各キャッシュラインと関連する２ビット飽和カウンタ３２０−ｎと、Ｎビットグローバルカウンタ３１０を含む。さらに、各キャッシュラインは、主メモリの特定のブロックがキャッシュラインに現在格納されていることを示すタグと、格納されているデータが有効か否かを示す有効ビットとを含む。カウンタ３２０における状態遷移を最小にすることにより動作電力消費を最小にするために、いつも１ビットだけが状態変化するようにグレイコーディングを用いる。さらに、カウンタ３２０を簡単にし、トランジスタカウントを最小にするために、カウンタ３２０は、非同期的に実行することができる。 （もっと読む）

【課題】 擬似ＳＲＡＭのアクセス動作を高速化できるようにする。
【解決手段】 メモリセルに記憶されているデータを保持するためのメモリセルアレイ８でのリフレッシュ動作を、外部からのリフレッシュ要求又は内部で生成する内部のリフレッシュ要求の何れに基づいて実行するかをリフレッシュ制御部１１により切り替え可能にすることで、外部からのリフレッシュ要求に基づいてリフレッシュ動作を実行するようにした場合には、リフレッシュ動作の実行に必要な時間を含まずにアクセス要求に応じた動作の実行に必要な時間のみで、外部からのアクセス要求に応じたメモリセルアレイに対するアクセス動作を実行できるようにする。 （もっと読む）

【課題】半導体プロセスの微細化が進んだ場合であってもさらに省電力化を図ることができ、その電力制御を自動で行うことができる揮発性メモリを搭載する半導体装置を提供する。
【解決手段】半導体装置は、外部から揮発性メモリへのアクセスを認識すると活性状態となり、所定時間が経過すると非活性状態となる第１の制御信号を出力するアクセス認識部と、第１の制御信号が活性状態になると活性状態となり、アクセスがない状態で第１の所定時間が経過すると非活性状態となる状態表示信号を外部へ出力するとともに、第１の制御信号が活性状態になると非活性状態となり、アクセスがない状態でさらに第２の所定時間が経過すると活性状態となる第２の制御信号を出力する制御シーケンサと、第１の制御信号が活性状態になると揮発性メモリに電源を供給し、第２の制御信号が活性状態になると揮発性メモリへの電源の供給を停止する電源制御部とを備える。 （もっと読む）