【課題】小規模な論理回路によって基準レイテンシとオフセットレイテンシを用いた演算を行う。
【解決手段】例えば、基準レイテンシＣＬの値を示す複数のビットＡ０〜Ａ３のそれぞれと、オフセットレイテンシＳＲＬの値を示す複数のビットＣ０〜Ｃ２のそれぞれと、を論理合成して複数の制御信号Ｅ０〜Ｅ３を生成する論理回路１００と、複数の制御信号Ｅ０〜Ｅ３をデコードして複数の制御信号ＵＬＰＣＬ４〜ＵＬＰＣＬ１５を生成する論理回路２００とを備える。本発明によれば、基準レイテンシＣＬの値とオフセットレイテンシＳＲＬの値をデコードする前に演算していることから、より小規模な論理回路によって調整レイテンシＵＬＰＣＬを算出することが可能となる。 （もっと読む）

【課題】アドレス入力バッファによる電力消費を低減可能な半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、アドレス端子に接続される第１入力バッファと、データ入力の基準となるクロック信号を受けるクロック端子と、前記クロック端子に接続されるクロック信号を受ける第２入力バッファとを具備する。前記第１入力バッファは、ライトコマンドが入力された場合に活性化され、ライトコマンドが入力された後、前記クロック信号の所定サイクル後に非活性化される。 （もっと読む）

【課題】セルフリフレッシュモードにエントリしている期間中においてもデータ端子のインピーダンス制御を可能とする。
【解決手段】例えば、コントローラ５０は、半導体装置１０に対してセルフリフレッシュコマンドＳＲＥを発行することによってセルフリフレッシュモードにエントリさせる。半導体装置１０は、インピーダンス制御信号ＯＤＴを受信する入力バッファ回路７２をセルフリフレッシュモード中においても常時活性化させるとともに、セルフリフレッシュモード中においては、内部クロック信号ＩＣＬＫ０に同期してインピーダンス制御信号ＩＯＤＴ０をラッチするラッチ回路８４をバイパスさせる。これにより、外部クロック信号ＣＫを使用することなく、セルフリフレッシュモード中におけるインピーダンス制御信号ＯＤＴの入力が可能となる。 （もっと読む）

【課題】ギアダウンモードのオン／オフによるラッチタイミング差をなくす。
【解決手段】クロック信号ＣＬＫ１を分周することによってクロック信号ＣＬＫ２を生成する分周回路２と、チップ選択信号ＣＳ１とクロック信号ＣＬＫ２を論理合成することによりチップ選択信号ＣＳ２を生成する論理回路４と、チップ選択信号ＣＳ２に基づいて活性化されコマンド信号ＣＭＤ１に基づいてコマンド信号ＣＭＤ２を生成するコマンド生成回路６とを備える。本発明によれば、分周されたクロック信号に同期してコマンド信号のラッチを行うのではなく、分周されたクロック信号に同期してコマンド生成回路を活性化させていることから、分周されていないクロック信号に同期してコマンド信号のラッチ動作を行うことができる。これにより、ギアダウンモードのオン／オフによるラッチタイミングに差が生じなくなる。 （もっと読む）

【課題】レイテンシー制御回路及びその方法、そして、自動プリチャージ制御回路及びその方法を提供する。
【解決手段】基準信号及び内部クロック信号に基づいて少なくとも一つの基準信号を活性化するマスタユニットと、少なくとも一つのマスタ信号及び複数の信号を受信する複数のスレーブユニットと、を備え、複数のスレーブユニットの各々は、受信された複数の信号のうち少なくとも一つに基づいて出力信号を発生させるレイテンシー制御回路。ライトオートプリチャージ命令信号及び内部クロック信号に応答して、複数の第１ プリチャージ命令遅延信号を発生させるプリチャージ命令遅延部と、遅延されたバンクアドレス信号を発生させる少なくとも一つのバンクアドレス遅延部と、遅延されたバンクアドレス信号に基づいてプリチャージメイン信号を出力するプリチャージメイン信号生成部と、を備える自動プリチャージ制御回路。 （もっと読む）

【課題】レプリカ回路の精度を抜本的に向上する。
【解決手段】半導体装置１０は、少なくともフィードバッククロック信号ＲＣＬＫ１に基づいて外部クロック信号ＣＫ，／ＣＫを遅延させてなる内部クロック信号ＲＬＣＬＫを出力するＤＬＬ回路７０と、内部クロック信号ＲＬＣＬＫに同期してデータを出力する複数の出力バッファ６４ａと、出力バッファ６４ａのレプリカであり、内部クロック信号ＲＬＣＬＫに同期してフィードバッククロック信号ＲＣＬＫ１を生成し、ＤＬＬ回路７０に供給する出力レプリカ７３と、ＤＬＬ回路７０から内部クロック信号ＲＬＣＬＫを受け、複数の出力バッファ６４ａ及び出力レプリカ７３に伝送するクロックツリー７２とを備え、クロックツリー７２は、それぞれＤＬＬ回路７０から複数の出力バッファ６４ａ及び出力レプリカ７３に至る内部クロック信号ＲＬＣＬＫの複数の伝送経路の信号線負荷が互いに実質的に等しくなるよう構成される。 （もっと読む）

【課題】連続するカラムコマンドに対応するカラムデータを連続的に入出力する場合、データの間に空白なく入出力できる半導体メモリ装置及びこの半導体メモリ装置を含むメモリシステムを提供すること。
【解決手段】本半導体メモリ装置は、外部クロック信号EX_CLKの周期を分周して内部クロック信号IN_CLKを生成する内部クロック信号生成部310と、信号を出力する際の基本レイテンシALを設定する基本レイテンシ設定部320と、連続するコマンドRD_CMD<1:3>の各々に対して、基本レイテンシALに内部クロック信号IN_CLKの半周期と等しいハーフレイテンシをハーフレイテンシ選択情報信号HAL<1:3>に応じて選択的に付加するレイテンシ反映部330とを備える。 （もっと読む）

【課題】より少ない素子数で回路を構成する。
【解決手段】動作制御の開始に係る一連の第１のコマンド信号を計数するカウンタ回路１１ａと、動作制御の終了に係る一連の第２のコマンド信号を計数する第２のカウンタ回路１１ｂと、カウンタ回路１１ａ、１１ｂにおける計数値の一致を検出するカウンタ一致検出回路１２と、第１のコマンド信号でセットされ、カウンタ一致検出回路が一致を検出した場合にリセットされるＲＳフリップフロップ回路１３と、を備え、カウンタ回路１１ａ、１１ｂは、バイナリカウンタを構成要素として備える。 （もっと読む）

【課題】データの送受信中でも内部クロックをストロボ信号によりトラッキングしてすべてのデータをその有効ウィンドウの範囲内でサンプリングすることができ、よって、データ伝達の信頼性を高めることが可能な、高速で動作する半導体システムのデータ送受信装置および方法を提供すること。
【解決手段】本半導体メモリ装置はストロボ信号の入力を受けてトラッキングクロックを生成するストロボ信号受信部２２０と、クロックの入力を受けて内部クロックを生成するクロック受信部２４０と、内部クロックに応じて並列データの入力を受けて内部データを生成する複数のデータ受信部２００＿０と、データの送受信の間、内部クロックの位相が変動するのを補償するために、トラッキングクロックに応じて内部クロックをトラッキングして内部クロックの位相を調整する位相制御部２６０を備える。 （もっと読む）

【課題】 クロック同期式の半導体メモリにおいて、内部回路の動作を必要最小限にすることで消費電流を削減する。
【解決手段】 コマンドバッファは、メモリ動作を指示するコマンド信号を、チップの選択を指示するチップセレクト信号の活性化時に受け付け、内部コマンド信号として出力する。第１クロック発生回路は、チップセレクト信号が供給されたクロックサイクルおよびその次のクロックサイクルに、外部クロック信号に同期して第１内部クロック信号を生成する。コマンドラッチ回路は、第１内部クロック信号に同期して内部コマンド信号を取り込む。 （もっと読む）

集積回路は、バッファ（２４）に結合されたクロック入力ピンを有してもよい。バッファは、メモリ等の集積回路チップにクロック信号（２８）を供給してもよい。電力を節約するために、バッファはパワー・ダウンされる。使用する準備ができたとき、バッファは急速にパワー・アップ状態に戻る。一実施形態では、クロック信号の所定数のトグルに応答して、バッファは自動的にパワー・アップされる。 （もっと読む）

【課題】高い周波数のクロックを用いずに並列に入力させるデータを高レートの直列データに変換するマルチブレクサを備えた半導体装置、その制御方法、その半導体装置を用いたデータ処理システムを提供する。
【解決手段】マルチプレクサと、出力バッファと、を備え、マルチプレクサが、入力側にそれぞれ異なるデータ信号を受けて出力側が出力バッファの入力ノードに接続されたｎ個（ｎは２以上の整数）のスイッチと、スイッチ毎に設けられ、スイッチをそれぞれ１／ｎ周期ずつ位相の異なる第１の周期でオンさせ、対応する入力側のデータ信号が出力側の端子に表れたことを検出して対応するスイッチをオフさせる複数のスイッチ制御回路と、を備え、ｎ個のスイッチへ並列に入力される第１の周期で変化するデータを第１の周期の１／ｎの周期で変化する直列データに変換して出力バッファから出力する。 （もっと読む）

【課題】 マルチポートメモリのページ動作を容易に実行する。
【解決手段】 マルチポートメモリは、メモリセルを有する複数のメモリコアと、クロック信号を受けるクロック端子、メモリセルを選択するためにクロック信号に同期して供給されるアドレス信号を受けるアドレス端子、およびデータ信号を入出力するデータ入出力端子をそれぞれ有する複数の入出力ポートと、メモリコアにそれぞれ対応し、入出力ポートから供給されるアドレス信号のいずれかを選択し、選択したアドレス信号に応じてメモリセルをアクセスする制御回路と、複数個のメモリセルに対応するデータを保持するバッファとを有する。メモリセルに対して読み書きされるデータは、バッファを介してデータ入出力端子およびメモリセルに伝達される。 （もっと読む）

【課題】バッファ制御信号生成回路及びこれを用いた半導体メモリ装置を提供する。
【解決手段】このバッファ制御信号生成回路は、ライトパルスを第１区間分だけクロックシフティングして第１バースト開始信号を生成し、前記ライトパルスを第２区間分だけクロックシフティングして第２バースト開始信号を生成するもので、前記第２区間は、前記第１区間よりも短く設定されるバースト開始信号生成部と、前記第２バースト開始信号及びカラム制御信号に応答してバースト区間パルス及びカラムアクティブパルスを生成するコマンドデコーダと、前記カラムアクティブパルスを受信して、前記バースト区間パルスをバッファリングしてバースト終了信号を生成するバースト制御部と、前記バースト終了信号及び前記カラムアクティブパルスを受信して前記カラム制御信号を生成するバーストカラム制御部と、を含む。 （もっと読む）

【課題】適切なタイミングで内部でレイテンシを設定する半導体記憶装置を提供する。
【解決手段】トリガ生成回路１０４は、トリガ信号を出力する。遅延回路１１０は、トリガ信号を受けて、トリガ信号を遅延させた遅延信号を出力する。クロックカウンタ１０６は、クロックを受け、トリガ信号が受けてから遅延信号を受けるまでの間、受けたクロックの数をカウントし、カウント結果を出力する。判定回路１０７は、クロックの数とレイテンシとの対応関係を記憶し、クロックカウンタから出力されるカウント結果に対応するレイテンシを判定する。レイテンシ用レジスタ１０８は、判定されたレインテンシを保持する。ＷＡＩＴ制御回路１０９は、レイテンシ用レジスタ１０８に保持されたレインテンシに基づき、外部にＷＡＩＴ信号を出力する。 （もっと読む）

【課題】オートプリチャージ機能を持つ半導体記憶装置の消費電力を低減する。
【解決手段】それぞれ内部クロックＩＣＬＫＷ，ＩＣＬＫＷＡを生成するクロック生成回路７０，８０と、内部クロックＩＣＬＫに同期してレイテンシをカウントするレイテンシカウンタと、内部クロックＩＣＬＫＷＡに同期してライトリカバリ期間をカウントするリカバリカウンタとを備える。クロック生成回路８０は、オートプリチャージが指定されている場合には内部クロックＩＣＬＫＷＡを活性化させ、オートプリチャージが指定されていない場合には内部クロックＩＣＬＫＷＡを非活性化させる。これにより、オートプリチャージ機能を使用しない場合にリカバリカウンタ６０がカウント動作を行わないことから、無駄な電力消費を防止することが可能となる。 （もっと読む）

【課題】メモリチップの共有化を図ったメモリデバイスを提供することを課題とする。
【解決手段】
複数の電源電圧値を検出し、いずれの電源電圧値を検出したかを表す検出結果を出力する電源電圧検出部と、前記電源電圧検出部の検出結果に基づき、クロック信号の立ち上がり又は立ち下がりに同期して、前記検出結果に応じた複数のデータレートを設定するデータレート設定部と、前記データレート設定部によって設定される前記複数のデータレートでリードライトが行われるメモリセルアレイとを含む。 （もっと読む）

【課題】消費電流の増加を抑制し、高速な外部クロックを用いる際の動作上のマージンを確保しつつ、多様なレイテンシをカウント可能な半導体装置を提供する。
【解決手段】本発明の半導体装置は、レイテンシ設定回路と、正相（逆相）コマンド信号ＣＭＤ０（ＣＭＤ１）を出力する入力コマンド回路と、正相コマンド信号ＣＭＤ０をシフトする複数のラッチ回路２１〜２５（第１のカウンタ回路）と、逆相コマンド信号ＣＭＤ１をシフトする複数のラッチ回路３１〜３５（第２のカウンタ回路）と、レイテンシに応じて信号経路を選択制御するセレクタ４１〜４４とを備え、上記各カウンタ回路のラッチ回路の一部又は全部は、入力コマンド信号に応答して起動し、所定の動作期間経過後に停止するように制御される。 （もっと読む）

【課題】メモリ装置のクロック分配網を改善することにより、クロックの特性を向上させること。
【解決手段】本発明に係る半導体メモリ装置は、外部クロックを受信してメモリ装置内に伝達するクロック供給部と、該クロック供給部から伝達されたクロックをメモリ装置内の各部に伝達するクロック伝達部と、該クロック伝達部から伝達されたクロックを用いてデータを出力する複数のデータ出力部とを備え、前記クロック供給部から前記クロック伝達部までにおける前記クロックが、ＣＭＬ（Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）レベルでスイングすることを特徴とする。 （もっと読む）