【課題】試験装置のハードウェア仕様および試験装置用のプログラム言語に詳しくないユーザでも、試験パターンを容易に作成させる装置を提供する。
【解決手段】複数の端子を有する被試験デバイスとの間で通信する試験パターンを生成する試験パターン生成装置であって、基本サイクル中に複数の端子のそれぞれとの間で通信する信号パターンを示すサイクルプリミティブをユーザの指示に基づき生成するプリミティブ生成部と、ユーザの指示に基づき複数のサイクルプリミティブを配列して、複数の基本サイクル分の信号パターンを示すデバイスサイクルを生成するデバイスサイクル生成部と、ユーザの指示に基づき複数のデバイスサイクルを配列して、被試験デバイスに供給する試験パターンのシーケンスを生成するシーケンス生成部と、を備える試験パターン生成装置を提供する。 （もっと読む）

【課題】高速動作可能な疑似ランダムビット列発生器を提供する。
【解決手段】疑似ランダムビット列発生器は、ハーフレート・クロック信号の所定のタイミングで入力信号を識別再生する、縦続接続された（Ｎ−１）／２個（Ｎは奇数）のＤＦＦ１−３，・・・，１−Ｎと、ハーフレート・クロック信号によって決定される動作タイミングがＤＦＦ１−３，・・・，１−Ｎの動作タイミングと１８０度位相が異なるタイミングで入力信号を識別再生する、縦続接続された（Ｎ−１）／２個のＤＦＦ１−２，・・・，１−Ｎ−１と、排他的論理和回路２と、ハーフレート・クロック信号の２倍の周波数のフルレート・クロック信号により排他的論理和回路２の出力信号を識別再生するＤＦＦ１−１とを備える。 （もっと読む）

【課題】各種テスタに共通なテストデータから、個々のテスタの制約に合致したテストデータを自動的に生成することのできるテストデータ生成装置および方法を提供する。
【解決手段】実施形態のテストデータ生成装置１は、タイミング記述検証部１１が、共通テストデータ１００に記述された１サイクル当たりのタイミングエッジ数が指定されたテスタの制約範囲内かを検証し、タイミングエッジ数が前記制約を超えている場合は、サイクライズ期間設定部１２が、タイミングエッジ数および１サイクルの期間がテスタの制約範囲内となるサイクライズ期間を設定し、イベントデータ展開部１３が、テストデータ１００をイベントデータに展開し、サイクライズ処理部１４が、そのイベントデータをサイクライズ期間でサイクライズし、テストデータ出力部１５が、サイクライズ後のイベントデータを元の記述形式へ逆変換し、修正版共通テストデータ２００を出力する。 （もっと読む）

【課題】任意のジッタが付加された良好な信号波形を有する信号を容易に生成することができる信号生成装置を提供する。
【解決手段】基準クロックを基に制御データに応じた周波数の出力クロックを生成し出力するダイレクトデジタルシンセサイザ（ＤＤＳ）と、ジッタ設定に応じてＤＤＳの出力周波数を制御するための一連の設定データが格納されたジッタ制御テーブルを有し、基準クロックに同期させてＤＤＳに制御データを供給する制御部とを備え、基準クロックに同期したタイミングで制御データをジッタ制御テーブルに格納されている設定データで順次書き替えることで、短時間かつ一定の時間間隔で制御データの切り替えを行い、周期的に周波数が変化する、すなわちジッタが付加された出力クロックをＤＤＳにより生成できるようにする。 （もっと読む）

【課題】テスト時間をより短縮するテストパターンを作成する半導体集積回路検査装置，および，半導体集積回路の検査方法を提供する。
【解決手段】半導体集積回路検査装置20は，テストパターンを複数の区間に分割した分割テストパターン毎に，分割テストパターンに対する論理演算を異なる周期のクロック信号に基づき半導体集積回路に実行させることにより得られた半導体集積回路31の故障判定結果に基づき，分割テストパターン毎の最適クロック周期を算出する最適周期算出部213と，テストパターンと，テストパターンに係る分割テストパターン毎の最適クロック周期を有するテストパターンファイルを生成する新テストパターンファイル生成部214を有する。 （もっと読む）

【課題】並列処理に起因するテストパターンの増加を抑止する。
【解決手段】第２の演算処理装置２０は、複数の第１の演算処理装置１０が要求値の設定対象となる同じ回路素子に対してそれぞれ異なる要求値を設定するコンフリクトが発生するか否かを要求値バッファ２２ａに格納された要求値に基づいて判定する。そして、第１の演算処理装置１０が要求値の設定対象となる入力点に設定しようとする要求値が、他の第１の演算処理装置１０が当該入力点に設定する要求値と異なるコンフリクトが発生すると、第２の演算処理装置２０が判定した場合、当該第１の演算処理装置１０は当該要求値の設定を抑止する。 （もっと読む）

【課題】試験対象の周波数範囲全体にわたって位相特性を推定して位相特性の平坦化に資することができる位相特性推定装置並びにそれを備えた位相補正装置及び信号発生装置並びに位相特性推定方法を提供する。
【解決手段】信号発生装置１は、互いに異なる周波数の２つのＣＷを合成した合成ＣＷを出力する信号出力部１０と、合成ＣＷを直交変調して直交変調信号を出力する直交変調器１６と、直交変調信号の電力レベルを調整するレベル調整器２０と、位相特性を推定する位相特性推定器３０とを備え、位相特性推定器３０は、合成ＣＷの振幅値に基づいて隣接間位相差を算出する位相差算出部３１と、隣接間位相差のデータに基づいて所定の周波数帯域における位相特性を推定する位相特性推定部３３とを備える。 （もっと読む）

【課題】 テストパワー考慮型のテスト生成において、テストパターン安全性を保証することを達成するテスト装置等を提供する。
【解決手段】 論理回路の故障の有無を判定するテスト装置であって、初期テストキューブが与えられ、初期未定値ビットに論理値を割り当てて中間テストパターンを生成する手段と、テストパターンが印加された論理回路に故障がなければ危険ビットが存在しないというテストパターン安全性を判定する手段と、テストパターン安全性を保証することに寄与しうる候補ビットを特定する手段と、初期未定値ビットにも候補ビットにも対応した中間テストパターンの入力ビットを新規未定値ビットとして新規テストキューブを生成する手段と、新規未定値ビットに論理値を割り当てて最終テストパターンを生成する手段と、最終テストパターン安全性を判定する手段と、論理回路テストにおいて危険ビットを使用させないマスク手段とを備える。 （もっと読む）

【課題】ＩＣ，ＬＳＩやそれらを含む装置等を試験対象部として試験を行う試験装置及び試験方法に関する。
【解決手段】測定制御部３により制御されるＰＲＢＳ発生部１と、このＰＲＢＳ発生部１からのＰＲＢＳ信号を試験信号として試験対象部４に入力し、この試験対象部４から出力されたＰＲＢＳ信号の正常性を検査するＰＲＢＳ検出部２とを備え、ＰＲＢＳ発生部１は、ＰＲＢＳパターン信号にＰＲＢＳパターンのヘッダーを付加した試験信号を出力して前記試験対象部４に入力する構成を有し、ＰＲＢＳ検出部２は、試験対象部４から出力された試験信号のヘッダーを検出し、このヘッダーのパターンに従ったＰＲＢＳ比較パターンを発生して、試験対象部４から出力されたＰＲＢＳパターンの試験信号と照合する構成及び処理過程を有する。 （もっと読む）

【課題】高速なパターンと低速なパターンとを混在させて被試験デバイスの試験を行うときに、試験時間の短縮化を図りつつ同期を取ることを目的とする。
【解決手段】低速パターンジェネレータ２Ｌと、低速パターンジェネレータ２Ｌよりも高速に動作する高速パターンジェネレータ２Ｈと、パターンを記述した記述パターンに基づいて、低速パターンジェネレータ２Ｌが１回の動作を行う間に高速パターンジェネレータ２Ｈが動作する回数を動作回数Ｎとして検出する動作回数検出部２３と、低速パターンジェネレータ２Ｌが１回の動作を行ったときに要する時間と高速パターンジェネレータ２Ｈが動作回数Ｎの動作を行ったときに要する時間との間の時間差を補正時間ΔＴとして検出する補正時間検出部２４と、を備え、高速パターンジェネレータ２Ｈは、動作回数Ｎおよび補正時間ΔＴに基づいて動作を行っている。 （もっと読む）