【課題】装置のコストアップを招くことなく、装置の出荷後にユーザーが使用しない機能を装置本体に組み込む必要をなくす。
【課題を解決するための手段】演算処理装置としての制御部１０は、ＰＬＬ回路１００と、ＣＰＵ１０１と、調整工程用プログラムを記憶している外部デバイス３０との接続が可能なインターフェイス１０５と、フラグ１０１１とを備え、ＣＰＵ１０１は、フラグ１０１１が調整工程モードを示すとき、外部デバイス３０から調整工程用プログラムの命令コードをフェッチする速度に対応するクロック数にＰＬＬ回路１００によって変更された動作クロックに基づいて、外部デバイス３０から命令コードをフェッチするとともに、当該フェッチした命令コードのデコードにより解析した命令内容を実行する。 （もっと読む）

【課題】 ２８ｎｍ以降の半導体プロセスでは、チップ内バラツキが顕著になったため、フィードバックパスにトランジションフォルトが発生する頻度が上がった。従来技術ではフィードバックパスのトランジションフォルトが発生した場合の対策がなく、歩留まり低下につながる。
【解決手段】 クロック信号が分配されるクロックツリーと、クロックツリーの異なる分岐点から出力される複数のフィードバッククロック信号を受信し、各フィードバッククロック信号の位相差を検知する位相比較回路とを有する。位相比較回路によって検知した位相差に基づいて、半導体集積回路内の製造バラツキを補正するためのバラツキ補正済フィードバッククロック信号を生成するフィードバッククロック信号生成回路を有する。フィードバッククロック信号生成回路によって生成されたバラツキ補正済フィードバッククロック信号と基準クロック信号との位相差が小さくなるようにクロック信号を遅延する位相調整回路を有する。 （もっと読む）

【課題】周波数誤差に基づく送信クロックを生成し、送信データに対して任意にＳＳＣの適用が選択可能な半導体装置が、望まれる。
【解決手段】半導体装置は、受信信号を入力し、動作クロック信号に基づいて受信信号からクロック信号とデータ信号を取り出すクロックアンドデータリカバリ部と、受信信号から取り出したクロック信号と動作クロック信号との周波数誤差信号を求める周波数誤差調整部と、周波数誤差信号を記憶する周波数誤差信号記憶部と、周波数誤差信号に基づいて動作クロック信号の周波数を制御する動作クロック生成部と、周波数誤差信号記憶部が記憶する周波数誤差信号の値に基づいて、動作クロック生成部が生成する動作クロック信号をスペクトラム拡散させて変動させるＳＳＣＧ部と、を備えている。 （もっと読む）

【課題】低消費電力モードから復帰時にその受信シンボルでスキュー調整を実施することができ、通常通信状態への迅速な復帰を行う。
【解決手段】符号化された複数のレーンのシリアル受信信号からクロックの再生を行い、受信シンボルを各レーン毎に再生し、バイトアライン及びＳＰ変換後、復号化して複数のレーンの受信シンボルを同一のクロックに同期した受信シンボルに変換して出力する物理層受信回路と、複数のレーンの受信シンボルに対してレーン間のシンボルスキューを調整するレーン間スキュー調整回路とを備えたシリアル通信回路において、所定の検出基準シンボルを受信シンボルからレーン毎に検出し、カウンタ回路により検出信号に応答して検出信号の計数を開始し、カウンタ値の選択信号に対応する遅延量だけ、物理層受信回路から出力される複数のレーンの受信シンボルに対して遅延させてレーン間のシンボルスキューを調整する。 （もっと読む）

【課題】マイコンが生成するＰＷＭパルスの周波数精度を向上する「電子システム」を提供する。
【解決手段】サブマイコン２１は、低精度発振子２２が生成する動作クロックを、設定された分周比ｎで分周した周期を持つＰＷＭパルスを出力する。高精度発振子１２が生成する動作クロックで動作するメインマイコン１１は、サブマイコン２１が出力するＰＷＭパルスの周期Ｔｐｒを計測し、計測した周期Ｔｐｒと現在サブマイコン２１に設定されている分周比ｎとより、サブマイコン２１の動作クロックの真の周期Ｔｓｒを算出する。そして、算出したサブマイコン２１の動作クロックの真の周期Ｔｓｒより、ＰＷＭパルスの周期がＰＷＭパルスの所望周期Ｔｐtに最も近くなる分周比ｎを求め、マイコン間通信を用いてサブマイコン２１に設定する。 （もっと読む）

【課題】 複数のプロセッサが同一処理を同期を取りながら同時に行う、同期状態を保ったまま、各プロセッサの動作周波数を変更するモジュールを提供する。
【解決手段】 本発明のモジュールは、同期して同一処理を実行するプロセッサを有する、同一構成の複数のモジュールを含み、前記複数のモジュールのプロセッサに対して通知される割り込みが、同時に全てのモジュールのプロセッサに対して通知されるフォールトトレラントコンピュータの、前記複数のモジュールに含まれ、周波数変更指示を入力する指示入力手段と、前記周波数変更指示を入力すると前記プロセッサに割り込みを通知するプロセッサ制御手段と、前記割り込みを受信すると、前記同一処理を中断し、当該プロセッサの周波数の変更を行い、周波数の変更の時刻から、前記複数のモジュール全てのプロセッサの周波数が切り替わる時間以上の所定時間経過後に、中断した前記同一処理を再開する前記プロセッサとを含む。 （もっと読む）

【課題】より安定してクロックの乗せ換えを行う。
【解決手段】２ポートRAMは、独立して書き込みと読み出しが可能であり、書き込みアドレス制御部は、２ポートRAMにおいて、入力データが書き込まれる書き込みアドレスを制御し、ブランクアドレス検出部は、書き込みアドレスにおいて、入力データが書き込まれないブランクアドレスを検出し、読み出しアドレス変換部は、２ポートRAMにおいて、ブランクアドレス以外の書き込みアドレスを、出力データが読み出される読み出しアドレスに変換する。本技術は、例えば、データ伝送システムに適用することができる。 （もっと読む）

【課題】併走クロックを使用する信号伝送において、併走クロックの周波数を落とすことなく、信号の長距離伝送を行うことを可能とする。
【解決手段】送信側の通信装置１と受信側の通信装置４との間で、クロック信号と併走してデータ信号の伝送を行う伝送装置である。送信側の通信装置１は、１クロック周期の中に複数ビットのデータを入れ込み、その際、前記複数ビットの内少なくとも連続する２ビットを同一データとして持つ複数のデータ群として前記受信側の通信装置４送信する。受信側の通信装置は、受信したデータの少なくとも連続する２ビットの同一データを持つデータ群の内、２ビット目以降の何れか１ビットのデータを有効なデータとして受信する。 （もっと読む）

【課題】データ送信回路とデータ受信回路とが互いに同期していないときに、データ受信回路においてデータ過多又はデータ欠損を生じさせることなく、ディジタルオーディオデータに含まれる音声又は音楽の再生品質を向上する。
【解決手段】周期測定部１は、受信ＬＲクロックＬＲｒに同期しかつ受信ＬＲクロックＬＲｒの周波数より高い所定の周波数を有する高速サンプリングクロックｆｓｒを用いて、送信ＬＲクロックＬＲｓの周期を所定の時間間隔で測定する。データ補間部２は、測定された送信ＬＲクロックＬＲｓの周期と受信ＬＲクロックＬＲｒの周期との周期差を算出し、受信ＬＲクロックＬＲｒの各出力タイミングにおいて、算出された周期差に基づいて当該各出力タイミングにおける送信ＬＲクロックＬＲｓの位相を算出し、当該各出力タイミングの前後のオーディオデータＤａを、算出された位相に基づいて線形補間して補間オーディオデータＤｉｎｓｒを生成する。 （もっと読む）