説明

国際特許分類[G06F11/28]の内容

物理学 (1,541,580) | 計算;計数 (381,677) | 電気的デジタルデータ処理 (228,215) | エラー検出;エラー訂正;監視 (10,741) | 処理順序の正しさを検査することによるもの (1,742)

国際特許分類[G06F11/28]に分類される特許

1,001 - 1,010 / 1,742


【課題】テスト・評価の工程の低減化・短期化・標準化を図ることができるテスト実行システムを提供する。
【解決手段】動作スクリプト生成環境201は動作スクリプト生成モジュール204を備え、各テスト実行環境はスクリプト実行モジュールを備え、動作スクリプト生成モジュール204は、第1のアプリケーションの動作スクリプトを生成して、該生成した動作スクリプトを各テスト実行環境へ転送し、スクリプト実行モジュール308は、テスト実行環境での第2のアプリケーションの領域スクリプトを生成して、転送された動作スクリプトと当該生成された領域スクリプトとを統合して第2のアプリケーションの実行スクリプトを生成し、該生成された実行スクリプトを実行すると共に、実行結果を表示する。 (もっと読む)


【課題】コンテンツに含まれるコードに関する詳細な知識がなくても、再生時に近い状態でしかも簡易な操作でデバッグを行えるようにしたデバッグ装置およびデバッグ方法を提供する。
【解決手段】デバッグ装置は、コンテンツが再生されているときにイベントを発行するイベント発行手段と、発行されたイベントにしたがった処理を実行し、その実行記録を示すイベントログを出力する1または2以上のイベント処理手段と、イベント処理手段のそれぞれを実行可能状態または実行不能状態のいずれかに切り替えるイベント処理制御手段と、イベント処理制御手段に対し、イベント処理手段のそれぞれを実行可能状態または実行不能状態のいずれかに切り替えるための指示を入力する指示入力手段と、イベント処理手段が出力するイベントログを表示させるイベントログ表示制御手段とを有する。 (もっと読む)


【課題】トレース条件設定回路による回路の複雑化やトレースメモリの物理的規模の拡大を抑えてソースプログラムの関数ID又はOSによって管理されるタスクの処理順序を把握すること。
【解決手段】トレース制御中、マイクロコンピュータ(2)が実行するオブジェクトプログラムの命令アドレスに対応するソースプログラムの関数IDが変化したとき、変化した関数IDをトレースメモリ(5)に格納するように制御する。また、OSの管理の下でマイクロコンピュータが処理するタスクのタスクIDを監視し、タスクIDが変化したとき、変化したタスクIDをトレースメモリに格納するように制御する。これにより、変化した関数ID又はタスクIDがトレースメモリに逐次格納されるため、トレース結果からマイクロコンピュータが実行したソースプログラムの関数IDの処理順序又はマイクロコンピュータが実行したタスクIDの処理順序を容易に把握することができる。 (もっと読む)


【課題】ソフトウェアの要件の記述方法として機能要件と非機能要件を抜け・漏れなく記載することを可能にし、要件仕様書に対し抜け・漏れのない適格性試験仕様書の作成が可能な仕様書作成支援装置および支援方法を提供する。
【解決手段】要件仕様書作成の指示がユーザ端末8のユーザから入力・選択処理部6に出されたとすると、入力・選択処理部6は要件仕様書作成部3を起動する。要件仕様書作成部3は、構文記憶装置2をアクセスし構文記憶装置2に記憶されている構文要素データを参照して要件仕様書入力フォームを作成してユーザ端末8の端末画面に表示する。ユーザ端末8のユーザは、端末画面に表示された要件仕様書入力フォームに構文要素データの必要な項目に入力または修正を施して画面データを作成する。作成された画面データはユーザ端末8からサーバ1内の要求仕様作成部3に送られ、構文記憶装置2に格納される。 (もっと読む)


【課題】電子機器の開発初期段階でのデバッグ環境を高価なロジックアナライザを使用しなくても構築でき、しかも、プローブの浮遊容量や浮遊インダクタンス等による悪影響を排除できるようにする。
【解決手段】組込マイコン11およびFPGA15を搭載した電子機器10において、バス_A12からパラレルデータを取り込んでSPIのフォーマットのシリアルデータに変換する手段(データ取込部31、FIFO32およびシフトレジスタ33)およびそれを制御する手段(DSPIコントローラ34)を有するデバッグ用バスモニター30をFPGA15に実装するとともに、ロジックアナライザよりも安価なSPI析機能付汎用オシロスコープ40を測定器として用いるようにしてデバッグシステム20を構築する。 (もっと読む)


【課題】高速かつ精度の高いハードウェア/ソフトウェア協調シミュレーションを実現可能とする。
【解決手段】本発明の一態様としてのソフトウェア実行装置は、ハードウェア回路またはハードウェアシミュレータと協調して動作するソフトウェア実行装置であって、検証対象となるソフトウェアを実行するソフトウェア実行手段と、前記ソフトウェアの実行を監視し、前記ソフトウェアの実行状態を表す情報を取得する実行監視手段と、前記ソフトウェアの実行状態に基づき、前記ソフトウェア実行手段と、前記ハードウェア回路または前記ハードウェアシミュレータとを同期させるか否かを判定する判定手段と、前記ソフトウェア実行手段と前記ハードウェア回路または前記ハードウェアシミュレータとの同期を制御する同期制御手段と、を備えることを特徴とする。 (もっと読む)


【課題】オペレータとターゲットプラットフォームに配置された電子装置の機能コアとのソフトウェアインタフェースの作成サイクルを短くし、設計上の柔軟性を与えられるようにする。
【解決手段】プラットフォームの制御要素に対応するインタフェース視覚要素が配置された設計ウィンドウと、要素が機能的に接続している状態機械とを含む設計モジュール200と、設計モジュール200から発せられたデータが機能コア331,332,333の特性とマッチするかどうかをテストする検証モジュール210と、検証モジュール210から発せられたデータを変換しプラットフォームの管理要素に送信する翻訳ユニット231を含む、制御要素によって機能コア331,332,333をシミュレートするためのターゲットプラットフォーム300のシミュレーションモジュール230と、を備える。 (もっと読む)


【課題】デバッガ装置を用いたデバッグ作業中のページイン発生を防ぎ、かつ、タスク切り替えの時間的オーバヘッドを抑制する
【解決手段】複数のタスクを各々の仮想アドレス空間にて実行させるマルチタスク処理を実行するコンピュータを、例外事象が発生すると起動され、コンピュータに接続されたデバッガ装置を起動する命令を、実行中のタスクに例外処理から復帰したときに実行される命令が格納されているメモリに格納するとともに、仮想アドレス空間に物理メモリを割り当てるページイン処理部に例外事象の発生時に実行中のタスクの仮想アドレス空間のうち少なくとも実行中のタスクが使用する仮想アドレスに物理メモリを割り当てさせる例外処理部として機能させるためのプログラム。 (もっと読む)


【課題】実行アドレスのデータに基づき、簡易な構成でプログラムのC1カバレッジを測定できるC1カバレッジ測定装置を提供する。
【解決手段】オブジェクトプログラム62を記憶するハードディスク60aと、実行アドレスリストを取得する実行アドレスリスト取得部52と、オブジェクトプログラム62の中から1以上の分岐命令と1以上の分岐命令の各々の複数の分岐先とを抽出し、1以上の分岐命令の各々に対応する分岐命令アドレスと複数の分岐先の各々に対応する分岐先アドレスとを求めるとともに、分岐命令と分岐先とを対にした分岐命令アドレスと分岐先アドレスとを記録したオブジェクト構文解析データを生成するオブジェクト構文解析部54と、実行アドレスリストとオブジェクト構文解析データとに基づきオブジェクトC1カバレッジデータを生成して、オブジェクトプログラムのC1カバレッジを算定するオブジェクトC1算定部56とを備える。 (もっと読む)


【課題】ハードウェアコンポーネント間のバス信号の衝突をモニタし、ソフトウェアのデバッグ処理効率を向上させる。
【解決手段】マイクロコンピュータ10は、デバッグ装置と通信を行ってオンチップデバッグ機能を実現するデバッグコントロールユニットDCUを有するマイクロコンピュータであって、マイクロコンピュータ10の外部バスBUSに接続された機器の通信を制御する外部バスコントローラ13と、外部バスコントローラ13から出力され、外部バスBUSへ出力されるべき第1外部バス信号B1をモニタする外部バスモニタ14と、外部バスモニタ14によってモニタされた第1外部バス信号B1が記憶されるメモリ(リングバッファ22)と、を有するものである。 (もっと読む)


1,001 - 1,010 / 1,742