【課題】効率よく一様な乱数を生成する乱数生成装置を提供する。
【解決手段】本発明に係る乱数生成装置は、乱数を生成する乱数生成部５０１と、前記乱数生成手段により生成された乱数と、加算部５０２により生成された加算結果との加算を任意の回数繰り返す補正処理手段と、を備えることを特徴とする。 （もっと読む）

予め記憶された初期化シードを使用することによる擬似乱数生成器のためのセキュアなシーディングおよび再シーディング方式が提供される。この方式は、エントロピー収集が利用できないときでも、擬似乱数生成器を未知状態に初期化する。プライマリシードファイルおよびシャドーシードファイルが初期化シード情報とともにセキュアなファイルシステム中に保持される。プライマリシードファイルが壊れている場合、擬似乱数生成器はシャドーシードファイルのコンテンツをシードされる。さらに、予め記憶されたシード情報が損なわれているときでも、信頼できるタイマまたはクロックを予め記憶された初期化シードと混合して、エントロピーを追加することができる。
（もっと読む）

【課題】クライアント側の負担を少なくし、質の高い乱数を適切に得る。
【解決手段】ネットワーク１を介して到達する送信要求信号の到達毎に、ランダムな遅延時間の経過後に返信信号を送出するランダム返信手段２２を備えるサーバ２と、ネットワーク１を介して前記サーバ２に対して送信要求信号を送出し、返送される返信信号の到達時刻を検出し、当該到達時刻情報に基づき乱数を生成する乱数生成手段４を備えるクライアント３とを具備する。 （もっと読む）

【課題】回路規模を抑えつつ高速な乱数生成ビットレートが達成可能な乱数生成装置を提供する。
【解決手段】ノイズ信号と基準信号の差成分を増幅して増幅信号を出力する増幅器１０１と；増幅信号をそれぞれが持つ互いに異なる固有の閾値を基準に２値化することにより、複数の２値化信号を得る複数の２値化回路１０２−１乃至１０２−ｎと；複数の２値化信号の排他的論理和を演算して乱数のパルス列を出力する論理演算回路１０３と；を具備する。 （もっと読む）

【課題】乱数発生回路に対して衝突が発生しない乱数を発生させるための動作時間の設定を簡単に行うことができる乱数発生回路用テスト回路及び乱数発生回路用テスト方法を提供する。
【解決手段】リセット信号９の直後の乱数発生起動信号１０が印加されることにより、乱数を発生するまでに過渡的応答を示す乱数発生回路２は、初期状態から起動して乱数発生の動作を開始し、動作時間設定信号１３により設定される終了信号１５後のタイミングでその出力データをバッファメモリ６に取り込む。所定回数分、取り込まれた出力データ１６における２つを比較回路７により比較して、一致する組が１つでも存在した場合には動作時間を長くして、同様の動作を繰り返すことにより、衝突が発生しないで十分にランダムな乱数の発生ができる動作時間が算出される。 （もっと読む）

【課題】ユーザが所望する安全性レベルの混合乱数を生成する。
【解決手段】安全性レベルＬと要求混合乱数サイズＳ_Ｐが入力され（４０、Ｓ２２）、要求混合乱数サイズＳ_Ｐの混合乱数Ｐを生成するために必要な真性乱数のサイズＳ_Ｍと対策擬似乱数のサイズＳ_Ｒを求め（４２２、Ｓ２４、Ｓ２６）、暗号危殆化に対する対策処理をして、サイズＳ_Ｒ以上のサイズで対策擬似乱数Ｒ_ａを生成し（４４、Ｓ２７）サイズＳ_Ｍの真性乱数Ｍと対策擬似乱数Ｒ_ａとを混合させて要求混合乱数サイズＳ_Ｐの混合乱数Ｐを生成する（４２、Ｓ２８）。 （もっと読む）

【課題】ハードウェアによるノイズ発生処理を容易にし且つ処理部へのノイズデータの供
給速度を向上するのに好適なノイズ生成装置、ノイズ生成システム及びノイズ生成方法を
提供する。
【解決手段】ノイズ生成システム２を、ノイズ発生源１０と、ノイズデータ生成装置２０
とを含んだ構成とし、ノイズ発生源１０は、比較的再現性の周期が長い乱数を発生する第
１の擬似乱数発生方法を用いて作成された第１のノイズデータを出力し、ノイズデータ生
成装置２０は、ノイズデータ発生源１０から、画素数Ｎの画像データの画素毎に、各画素
の各色に対応したｎ個の画素データに対して、１つの第１のノイズデータを取得する。更
に、前記取得した１つの第１のノイズデータに基づき、前記第１の擬似乱数発生方法より
も単純なアルゴリズムの第２の擬似乱数発生方法を用いて、ｎ個以上の第２のノイズデー
タを生成し、当該生成した第２のノイズデータを画像処理部４に出力する。 （もっと読む）

【課題】故障検出率の高いテストパターンによるＢＩＳＴをより効率的かつ短時間でおこなうこと。
【解決手段】ＬＦＳＲ１００は、主にＦ／Ｆを用いた４ビットのシフトレジスタが形成されている。また、先頭ビットと最終ビットとの排他的論理和を先頭ビットに帰還させるＥＯＲ回路が設けられており、これにより、最大周期を１５としたテストパターンを出力することができる。また、ＬＦＳＲ１００には、最大クロック数４、平均クロック数ｌｏｇ₂４の制御信号の入力により、テストパターンの任意の位相変更をおこなうことができる位相変更回路が形成されている。これにより、ＬＦＳＲ１００は、ＡＴＰＧから自動生成されたテストパターンとのマッチングを考慮したテストパターンを、より少ないクロック数で出力することができる。 （もっと読む）

【課題】高い周波数のクロック信号を用いることなくパラレル化した擬似乱数データを発生させることができる擬似乱数発生回路及び電子装置を得る。
【解決手段】本発明に係る擬似乱数発生回路は、１から順に番号を付けたＭ（１５以上の自然数）個のシフトレジスタと、各シフトレジスタを接続する接続回路とを備え、各シフトレジスタは入力した信号を同一のクロック信号に合わせてシフトし、降番順のｎ（Ｍ以下の自然数）個のシフトレジスタの出力が、パラレル化した擬似乱数データとして出力され、接続回路は、ｍ（Ｍ以下の自然数）番目のシフトレジスタに対して、関数Ｆ（ｍ−ｎ）の値を計算して入力し、関数Ｆ（ｘ）は、０＜ｘの場合はｘ番目のシフトレジスタの出力であり、ｘ≦０の場合はＦ（ｘ＋１４）とＦ（ｘ＋１５）の排他的論理和で表される。 （もっと読む）

【課題】計算機アプリケーションに必要な乱数の品質や所要の区間を統計的手法を用いて簡単かつ短時間に検査し、確認することができる乱数検査技術を提供する。
【解決手段】本発明に係る乱数検査装置１０は、乱数発生手段１１で生成された乱数ａを保存する乱数保存手段１２と、この乱数保存手段１２から出力される乱数の統計量を計算すべく、必要に応じて設けられる統計量計算手段１３と、計算された統計量を判定し、かつ、その判定値保存機能を備えた統計量判定手段１４と、この統計量判定手段１４からの判定結果に応じた乱数を出力する出力制御手段１５とを備え、統計量判定手段１４は、アプリケーション１６が必要となる判定結果を生じさせるように構成したものである。 （もっと読む）