【課題】表示装置に最適な乱数発生回路を実現する。
【解決手段】表示装置は表示パネルと、制御回路と、乱数発生回路とを備え、乱数発生回路は複数のシフトレジスタと、出力回路と、初期値を保持するレジスタとからなり、複数の初期値を備えることで乱数のランダム性を向上させる。また、複数のシフトレジスタからそれぞれ異なる乱数を出力させることが可能なことから、出力回路にて周波数を増加させて出力することが可能となる。また、デジタル信号の反転数を抑えるノイズコントロール信号を付加して液晶表示装置から発生する電磁波ノイズを低減する。また、複数のシフトレジスタの基本クロックを、断続的に停止を繰り替える間欠駆動クロックとすることで、表示装置から発生する電磁波ノイズを低減する。基本クロックは、表示データの転送クロックに同期するクロック、あるいは、表示データの転送クロックに非同期なクロックであってもよい。 （もっと読む）

【課題】 ＩＰｖ６のアドレスの生成時までに品質の良い乱数を低コストで迅速に得られるようにすること。
【解決手段】 ルータ要請を送信する送信手段と、前記ルータ要請に応じて、ランダム時間が経過した後に送信されるルータ広告を受信する受信手段と、前記ルータ要請の送信から前記ルータ広告の受信までの経過時間を計測する計測手段と、前記経過時間をシードソース値とし、前記計測手段による計測を繰り返すことにより得られる複数のシードソース値を記憶する記憶手段と、前記複数のシードソース値を組み合わせることにより、要求される乱数の品質に依存する一定以上のビット長を有する複数のシード値を生成するシード値生成手段とを具備し、前記複数のシード値が擬似乱数の生成に用いられる。 （もっと読む）

【課題】真の乱数を、毎秒１Ｇビット以上の速度で簡単に生成する。
【解決手段】この発明の超高速物理乱数生成装置は、複合共振レーザの出力光強度信号が不規則に振動するカオス発振状態に設定されたカオス発振器からなる第１レーザ発振部と第２レーザ発振部と、第１と第２レーザ発振部の出力光強度信号を交流電気信号に変換する第１と第２光検出部と、周期クロックを発生する周期クロック発生部と、第１と第２光検出部が出力する交流電気信号を周期クロックのタイミングで２値信号に変換する第１と第２しきい値処理部と、第１しきい値処理部と第２しきい値処理部の出力する２値信号の排他的論理和を演算する排他的論理和手段と、を具備する。 （もっと読む）

【課題】物理現象に基づいて独立に発生する事象から、時間間隔の計測以外の方法で真正乱数値を発生させることを目的とする。
【解決手段】ノイズ源からランダムな信号を発生する回路と、所定の周期で時間とともに電圧が単調増加する出力波形を発生させる回路と、前記ランダムな信号が発生したことを検出して、前回に前記ランダムな信号が発生した時点の電圧値を前記出力波形から取得する電圧値取得回路と、前記電圧値をデジタル値に変換して乱数値として出力する回路とを備えるので、所定の周期内で時間とともに電圧が単調増加する電圧波形における電圧値を基に乱数値を決定することが可能となり、カウンタによる計測手段がなくても乱数値を発生することができる。 （もっと読む）

【課題】 システム構成などを複雑にすることなく、多量の情報をのせることができ、耐雑音性に優れた、しかも、重畳によっても弁別可能な信号系列を生成する。
【解決手段】 本発明の信号系列生成回路は、２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成する複数Ｍ系列生成手段と、生成された複数のＭ系列にそれぞれ、遅延を付与する可変遅延付与手段と、遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、加算手段から出力された信号系列のＰビット毎に、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換するビット幅拡張手段とを備える。 （もっと読む）

【課題】 雑音による位相変化が容易であり、かつラッチ回路によるラッチが容易である、デジタル回路と発振器を組み合わせた乱数生成回路を提供する。
【解決手段】 選択回路１０１の入力に接続され、選択回路１０１により選択されるバッファ回路１０３_１〜１０３_ｎを有する並列回路と、並列回路の入力及び選択回路１０１の出力に接続される制御端子付インバータ回路１０２とを有する。 （もっと読む）

【課題】簡単な回路構成で予測不能性の高い乱数を発生させ、かつ回路に備わるＩ／Ｏセルのテストにも兼用させることによって、回路規模の拡大を抑制できる。
【解決手段】第１〜第ｎ（ｎは、３以上の整数）の入力信号ＩＳ１〜ＩＳｎに基づいて乱数のシードとなるシード出力信号ＳＧＯを生成して出力するシード生成回路１１０と、シード出力信号の信号処理を行う信号処理回路１２０と、を含む乱数発生回路１００であって、シード生成回路１１０は、第１〜第ｎの入力信号のうちの少なくとも第ｊ（１≦ｊ≦ｎ）の入力信号ＩＳｊの信号レベルが変化した場合に、第１〜第ｎの入力信号のうちの第ｊの入力信号以外の入力信号の信号レベルに依存せずその信号レベルが変化するシード出力信号を出力する。 （もっと読む）

【課題】乱数生成回路から出力される１ビットのシードの不規則性を高める。
【解決手段】乱数生成回路５０には発振回路１１、平滑化回路１２、及び真性化回路１３が設けられる。発振回路１１と平滑化回路１２の間は、信号線路ＤＬ１で接続される。信号線路ＤＬ１の発振回路１１側には、クロック信号ＣＬＫＡを伝送する信号線路ＤＬ１1が所定の長さの期間Ｌだけ信号線路ＤＬ１に近接配置される。近接配置された信号線路ＤＬ１1を伝送するクロック信号ＣＬＫＡにより、信号線路ＤＬ１を伝送する発振回路の出力信号Ｓ１にクロストークノイズが付加され、時系列的に見て乱数性が非常に高い乱数データとしての出力信号Ｓ１Ａが平滑化回路１２に入力され、平滑化回路１２で平滑された出力信号Ｓ２が真性化回路１３に入力される。 （もっと読む）

【課題】 本発明の課題は、攻撃免疫性を備えた真性乱数生成装置に係る発明を提供することである。
【解決手段】
本発明の一特徴は、少なくとも１つのセキュリティアプリケーションに従ってランダムビットを生成するよう構成される集積回路を有する装置であって、前記集積回路は、アナログコアを有する真性乱数生成装置を有し、前記真性乱数生成装置は、前記アナログコアに電力を供給するよう構成される内部的に生成された電源を有するよう構成される電圧レギュレータを有する装置に関する。 （もっと読む）

【課題】消費電力が可及的に少ない、物理乱数を生成する乱数生成回路を提供することを可能にする。
【解決手段】電流ノイズ源２および電流ノイズ源の出力を受けるシュミット・インバータ４を有する組を少なくとも１組含むリング発振器と、リング発振器の出力の周波数揺らぎを乱数化し、乱数を出力する乱数化回路２０と、を備えている。 （もっと読む）