【課題】シフト演算器において、タイミング上のペナルティを抑えながら回路規模を比較的小さくし、電力を比較的小さくすることを目的とする。
【解決手段】入力シフト量のうち３ビット以下のシフト量に基づいてデータ幅がＮビットの入力データに対して左右選択信号に応じた０〜３ビットの右シフトを実行する右シフタ及び左シフトを実行する左シフタを有するシフタ部と、入力シフト量のうち４ビット以上のシフト量に基づいて前記シフタ部の出力データに対して前記左右選択信号に応じた０〜Ｎ−４ビットの右ローテートシフト又は左ローテートシフトを実行するローテータ部と、マスク信号に基づいて前記ローテータ部の出力データに対して４ビット単位のマスク処理を施すマスク回路を備えるようにする。 （もっと読む）

【課題】同一データを用いた乗算結果を固定小数点フォーマット及び浮動小数点フォーマットで同時に出力できる情報処理装置、演算処理方法及び電子機器等を提供する。
【解決手段】情報処理装置は、第１及び第２の設定データの読み出し及び書き込み可能に構成される第１及び第２の入力レジスターと、前記第１の入力レジスターに設定された前記第１の設定データと前記第２の入力レジスターに設定された前記第２の設定データとを用いた乗算処理の結果を、固定小数点フォーマットの第１の乗算データとして出力する第１の処理ユニットと、前記第１の入力レジスターに設定された前記第１の設定データと前記第２の入力レジスターに設定された前記第２の設定データとを用いた乗算処理の結果を、浮動小数点フォーマットの第２の乗算データとして出力する第２の処理ユニットと、前記第１及び第２の乗算データが格納される第１及び第２の出力レジスターとを含む。 （もっと読む）

【課題】ＩＥＥＥ７５４Ｒ規格に準拠した浮動小数点積和演算を行う。
【解決手段】浮動小数点演算器において、浮動小数点乗算器と浮動小数点加算器を個別に有し、通常はそれぞれが独立で動作するが、浮動小数点積和命令時には、浮動小数点乗算器は、浮動小数点乗算の中間結果を浮動小数点加算器に受け渡し、浮動小数点加算器は、中間結果幅に対応した桁合わせシフト（左右シフト）と仮数部絶対値加算と正規化シフトを行い、浮動小数点加算を行う。 （もっと読む）

【解決手段】
浮動小数点ユニットは、各々が指数及び仮数を有する第１及び第２の浮動小数点数の間で浮動小数点加算動作を実行する浮動小数点加算器を含む。浮動小数点ユニットはまた、第２の指数の値が第１の指数の値と同一になるように第２の仮数をシフトするビット位置の数に対応するシフト値を計算し得るアライメントシフト器を含む。アライメントシフト器はオーバーシフト状態を検出してよく、オーバーシフト状態においては、シフト値は、選択されたオーバーシフトスレッショルド値以上である。選択されたオーバーシフトスレッショルド値は、最小オーバーシフトスレッショルド値及び最大オーバーシフトスレッショルド値を含むオーバーシフト値の範囲内の２進数を備えると共に最下位ビットで始まる最多数の連続するゼロのビットを有している。 （もっと読む）

【課題】条件データに基づいて浮動小数点型データの符号を高速に変換する。
【解決手段】信号線１４９には、符号が付加される対象である浮動小数点型の対象データが供給される。信号線１４８には、その対象データに符号を付加する条件を含む条件データが供給される。符号データ生成部２００は、信号線１４８からの条件データに含まれている条件を抽出して、この抽出された条件に基づいて、信号線１４９からの対象データに符号を付加するための符号データを生成する。符号付加部３００は、信号線１４９を介して供給される対象データを整数型のデータとして整数演算することによって、符号データ生成部２００からの符号データと信号線１４９からの対象データとに基づいて対象データに符号を付加する。 （もっと読む）

【課題】整数と浮動小数点数が混在して実行される制御演算を実行する場合、フォーマット変換が必要であり、このために演算性能が低下するという課題があった。
【解決手段】命令にオペランドで指示される入力および出力データに対してフォーマット変換を指示する変換フラグを備え、パイプラインのデコード段に、変換フラグを参照し入力データに対してフォーマット変換を行い、実行段の入力データを作成するフォーマット変換部を備え、パイプラインのライトバック段に、変換フラグを参照し実行段の演算器の演算結果に対してフォーマット変換を行い、ライトバック段のデータおよびフォワーディングのため実行段に与える入力データを作成するフォーマット変換部を備えた。 （もっと読む）

【課題】複数のＮビットバレルシフタに対して僅かなハードウェアを追加することで、ビット幅のより広いＰビットバレルシフタを実現したバレルシフタ装置及びバレルシフト方法を提供する。
【解決手段】Ｐ個のMto1セレクタ２と、シフト方向及びシフト幅を基に各Mto1セレクタ２のセレクト信号を生成するシフト量制御部３とを備え、下位Ｋ番目のMto1セレクタ２には、Ｍ個のＮビットバレルシフタ１の下位(K mod N)ビット目のシフト結果が接続されており、下位Ｋ番目のMto1セレクタ２のセレクト信号がＬである場合に、下位Ｋ番目のMto1セレクタ２は、下位Ｒ(K/N≧Lの場合はR=K/N-L、K/N＜Lの場合はR=K/N-L+M)番目のＮビットバレルシフタ１の下位(K mod N)番目のシフト結果を選択し、下位Ｋ番目のMto1セレクタ２の選択結果を、Ｐビットバレルシフタ１０の下位Ｋビット目のシフト結果とする。 （もっと読む）

本発明は、閾値演算手段の入力の先頭の零の数が閾値（ｂ）よりも小さくなる状況であって最大で２^m−１回発生する第１の状況と、閾値演算手段の閾値が更新された状況であって最大で２^m−１回発生する第２の状況と、の一方または両方の状況にないときに、閾値演算手段、プライオリティエンコード手段、反転手段、および１検出手段のスイッチング動作を無くすことによって、スイッチング動作を減少させる低電力ブロックスケールファクタ検出器である。 （もっと読む）

【課題】単精度演算を行う回路で切り捨てられるガードビットを有効に利用して、ゲート数が少なく、コスト面、高速性に優れ、また、特に累算において精度の高い浮動小数点数演算回路を提供する。
【解決手段】仮数演算部４に付加ビット列を生成する付加ビット生成器９を備え、余りビット列から余り仮数と指数調整値を生成する余り仮数生成部１２と、指数と指数調整値から余りビット列の余り指数を生成する余り指数生成部１１とを有する余り正規化部７と、余り正規化部７で生成された余り指数と余り仮数を用いて余りの丸めを行い余り出力を生成する余り丸め部８とを浮動小数点演算部１に備えると共に、余り出力を記憶する余り記憶部１３を備える。 （もっと読む）

【課題】本発明は加算時に桁落ちが発
生せず、精度の高い計算が可能な浮動小数点ＤＤＡ処理を実現することが出来る浮動小数点演算器及びＤＤＡ演算処理を提供することを課題とする。
【解決手段】入力された浮動小数点形式のデータをデータ分離部１１で符号部、指数部、及び仮数部に分離する。分離した指数部を固定小数点形式のデータに変換し、加算結果保持レジスタ１４内の値と固定小数点形式の変換したデータとの累積加算演算をｎ回繰り返して結果を加算結果保持レジスタ１４に保持する。前記累積加算演算をｎ回繰り返した後、加算結果保持レジスタ１４内の値を浮動小数形式のデータに変換することにより演算結果が得られる。 （もっと読む）