【課題】演算プログラムにおける浮動小数点演算を、所望精度を確保しながら固定小数点演算に変換する演算プログラム変換装置、演算プログラム変換プログラム、演算プログラム変換方法を提供する。
【解決手段】浮動小数点演算を行う演算プログラムにおける浮動小数点型の変数を対象変数とし、演算プログラムの実行時に対象変数の値の変化が履歴として出力されるように、演算プログラムの変更を行って実行を行い、該実行により得られる履歴に基づいて対象変数の値の範囲を検出するプロファイル部と、プロファイル部により検出された対象変数の値の範囲に基づいて、対象変数を固定小数点型に変換するように、演算プログラムの変更を行って実行を行い、該実行により得られる実行結果の精度が予め設定された所望精度を満たすか否かの判断を行う変換部とを備えた。 （もっと読む）

【課題】浮動小数点演算プロセッサの異常を検出するための技術を提供する。
【解決手段】制御装置１において、マイコン１０のＣＰＵ１１は、異常検出処理にてＦＰＵ１７により演算された制御パラメータ，および，ＣＰＵ１１自身が演算した制御パラメータにより算出された目標トルクそれぞれを、固定小数点型のデータにて比較する。ここで、ＦＰＵ１７に異常が発生している場合、ＦＰＵ１７による目標トルクは、ＣＰＵ１１自身による目標トルクとは異なるものとなる。そして、ＣＰＵ１１は、そのような目標トルクの相違をもって、ＦＰＵ１７に異常が発生しているか否かを判定して検出することができる。 （もっと読む）

【課題】 非数の発生箇所を正確に特定し、非数の発生に伴う制御不良を未然に防止することを目的とする。
【解決手段】 制御ＥＣＵ１は、関数の演算を行う演算手段と、関数の演算の処理過程で導出された変数が非数であるか否かを判定する非数判定手段と、関数又は関数内の所定演算ごとの非数判定結果を、関数又は所定演算の識別情報に関連付けてＲＡＭ３０に書き込む書込み手段とを備えている。従って、非数の発生箇所を正確に特定し、非数の発生に伴う制御不良を未然に防止することができる。 （もっと読む）

【課題】スティッキービットを生成するためのハードウェア資源を低減しながら、スティッキービットを生成するために必要となるサイクルタイムを削減して、スティッキービットを効率良く生成できるようにする。
【解決手段】演算結果の正規化の際に演算結果がシフトされたか否かを表す情報の生成を行なう演算処理装置において、演算結果を出力する演算手段と、複数のシフト手段を有し、演算結果に対する正規化処理を複数のシフト手段により分割して行なう正規化処理手段３０と、複数のシフト手段に対する複数のシフト量を算出するシフト量算出手段と、複数のシフト量を用いて、演算結果の正規化の際に演算結果がシフトされるか否かの予測結果である仮情報の生成を行なう予測手段５１と、仮情報を用いて、前記情報の生成を行なう生成手段５２とをそなえる。 （もっと読む）

オペランド・ローテータ（１００）及びオペランドを回転させる方法が開示される。オペランド・ローテータ（１００）は、オペランド・サイズのうちの１つを指示するオペランド・サイズを受け取る第１の入力と、回転量信号を受け取る第２の入力と、複数の制御信号を与える制御出力とを含む。オペランド・ローテータ（１００）はまた、第１のデコーダ（１０２）の制御出力に結合された第１の入力と、データ・エレメントを受け取る第２の入力と、回転されたデータを与える出力とを有するローテータ（１０４）を含む。ローテータ（１０４）は、複数の制御信号に応答して、複数のオペランド・サイズのうちの１つに対応するデータ・エレメントの一部を、回転量信号に対応する量だけ回転させる。
（もっと読む）

選択可能な下位精度を有する浮動小数点プロセッサ
選択可能な下位精度を有する浮動小数点プロセッサは浮動小数点フォーマット内の複数のビットを蓄積するように構成されたレジスタ、コントローラ、および浮動小数点数学演算子を含む。コントローラは、ユーザ入力に応じて、浮動小数点演算子のための下位精度を選択するように構成される。コントローラは、選択された下位精度に従って、ビットのサブセットを決定するように構成される。浮動小数点演算子はビットのサブセットのみを使用して浮動小数点演算を実行するように構成される。浮動小数点演算子内で使用されない過剰ビットは低漏洩状態内に押し込まれてもよい。浮動小数点演算に起因する出力値は選択された下位精度に切り詰められるかまたはまるめられる。
（もっと読む）

本発明の一実施形態は、浮動小数点演算を行う技術である。浮動小数点（ＦＰ）二乗器は第一の引き数を二乗して中間の引き数を生成する。第一の引き数および中間の引き数は、第一の仮数／指数および中間の仮数／指数を有す。ＦＰ乗加算（ＭＡＤ）部は、中間の引き数、第二の引き数、および第三の引き数に乗加算演算を行い、結果仮数と結果指数とを有す結果を生成する。第二の引き数および第三の引き数は、それぞれ第二の仮数／指数および第三の仮数／指数を有す。 （もっと読む）

【課題】 正規化又は丸め処理前にフィードバックを行う浮動小数点ユニットの性能を改善すること。
【解決手段】 オペランドを受け取るようにされた入力レジスタを含む浮動小数点算術演算を実行するためのシステムである。このシステムは、さらに、オペランドが非正規化フォーマットであるという判断に応答して、シフト又はマスキング演算を実行するための機構を含む。このシステムは、さらに、オペランドが単精度であること、該オペランドが先行する演算の結果に基づいて増分を要求していること、および、該先行する演算が該増分を実行しなかったことを判断したのに応答して、該オペランドの単精度増分を実行するための命令を含む。オペランドは先行する演算で作成された。このシステムは、さらに、オペランドが倍精度であること、該オペランドが先行する演算の結果に基づいて増分を要求していること、および、該先行する演算が該増分を実行しなかったことを判断したのに応答して、該オペランドの倍精度増分を実行するための命令を含む。 （もっと読む）

浮動小数点数は２進数の文字列にエンコードされる。２進数の文字列の左から右の比較は、浮動小数点数の相対的な大きさを決定する。浮動小数点数が負である場合には、浮動小数点数の絶対値がとられる。結果として２進数の文字列の変換は次いで補数をとられる。浮動小数点数が０である場合には、２進数の文字列に対する値が指定される。値は「１」の後に複数の「０」が続く。２進数の文字列の各々のバイトの一部は、２進数の文字列に別のバイトが続くかどうかを決定する。２進数の文字列の各々のバイトのビットの値は、別のバイトが続くかどうかを決定する。別の局面において、浮動小数点数は、浮動小数点数の仮数および指数の関数として長さを有する２進数の文字列にエンコードする。
（もっと読む）

本発明は、マイクロプロセッサの演算論理ユニット（ＡＬＵ）において、近距離処理経路（１１０）指数差を実行するための改善された技術を提供する。一つの実施形態では、近距離処理経路（１１０）減算および遠距離処理経路（１４０）減算のための別々の論理回路を有する装置（１００）が、二つの浮動小数点式オペランドの指数の二つの最下位ビットのみを使用して指数差信号を発生させて、指数差を実行する。 （もっと読む）