説明

国際特許分類[G06F9/46]の内容

国際特許分類[G06F9/46]の下位に属する分類

国際特許分類[G06F9/46]に分類される特許

1,481 - 1,490 / 1,490


【目的】 物理計算機を構成するハ−ドウェア資源を論理的に分割して、複数の論理計算機を実現する情報処理装置において、これらの論理計算機単位でハ−ドウェア資源情報をトレ−スして情報を採取することができるようにする。
【構成】 テストによりハ−ドウェア機構モ−ドで実行中か否かを調べ、モ−ドオフであれば評価装置に対して測定開始命令を即座に発行し、モ−ドオンであれば、物理計算機内のメモリエリアに上記命令と指定した論理計算機アドレスを格納する。ハ−ドウェア機構が起動/停止したい論理計算機アドレスと上記メモリエリア内のアドレスとを比較して、一致するとき、評価装置に対する測定開始/停止命令を発行する。 (もっと読む)


【目的】 少ないハードウェアで、命令実行完了の同期と例外発生時の命令アドレス退避及び命令処理無効化を実現する。
【構成】 同期情報管理部300は、連続した命令アドレスを持つ命令群毎に命令群の番号を示す第1の情報311と、各命令群中の個々の命令の番号を示す第2の情報312とを生成し、両情報を個々の命令212に付加するようにいずれかの命令実行部400又は500に供給する。アドレス管理部600は、例外発生時に退避すべき命令アドレスを導出できるように、各命令群中の最先の命令のアドレスを保持する。各命令実行部400、500では、最先の命令群中の最先の命令のみの実行完了が許可され、1命令の実行が完了する毎に第1及び第2の情報が更新される。例外発生時には新たな命令の供給が停止され、命令実行部400、500は、例外を検出した命令より先に供給された全命令の実行完了時点で残りの命令の処理を全て無効化する。 (もっと読む)


【目的】 この発明は、メモリアクセスならびにプログラムステップ数をともに削減し、セマフォを実行する処理の高速化を達成し得るマイクロプロセッサを提供することを目的とする。
【構成】 この発明は、条件オペランド書込み演算命令をデコードした際に条件オペランド書込み信号を出力する命令デコーダ2と、前記命令デコーダ2における命令のデコード結果にしたがってオペランドデータを演算する演算器4と、前記演算器4における演算結果の条件フラグが設定されるフラグレジスタ5と、前記フラグレジスタ5に設定された条件フラグの内容と前記デコーダ2から出力される条件オペランド書込み信号に基づいて演算結果のオペランドデータ書込みを禁止する禁止信号を出力するANDゲート6と、前記ANDゲート6から出力される禁止信号にしたがって演算結果のオペランドデータ書込みを禁止制御するオペランド書込み制御ユニット7とからなる。 (もっと読む)


【目的】 システム資源の使用状況をシステム資源管理ジョブ動的情報記憶域を使ってジョブ毎にきめ細かく管理する。
【構成】 システム資源管理制御プログラム7の制御中でシステム資源動的要求ジョブ6からのシステム資源5の動的要求が発生した際に、システム資源管理ジョブ動的情報管理手段2は、システム資源管理ジョブ動的情報をシステム資源管理ジョブ動的情報記憶域1に管理する。システム資源管理ジョブ動的情報表示手段3は、システム操作者からのシステム資源管理ジョブ動的情報表示要求4に対して、システム資源管理ジョブ動的情報記憶域1を参照しシステム資源管理ジョブ動的情報を表示する。 (もっと読む)


【目的】操作不能時のCPU及びメモリ等の状態を記録できて、操作不能の原因の調査を容易に行うことができる。
【構成】NMIの割込みを実行するためのNMIスイッチ5と、フロッピーディスクにデータを書込むためのフロッピーディスク装置3とを設け、NMIスイッチ5が押下されると、割込みベクターテーブル13aで指定された参照番地に設定された処理に基づいて、NMIが実行された時のCPUのレジスタの内容のデータ、日付及び時間のデータ、起動していたプログラムのバージョンのデータがヘッター情報としてフロッピーディスクに書込まれ、DRAM13及び拡張メモリボード22に記憶されていたデータが1MByteづつ、フロッピーディスク装置3に順次挿入される複数枚のフロッピーディスクに書込まれる。 (もっと読む)


【目的】 割込制御回路に於いて、優先度の低い割込みであっても、それが出力されてから一定時間以内には必ず処理されるようにする。
【構成】 割込信号6より優先度の低い割込信号7が第2のデバイス3から出力れることにより、タイマ4が起動される。割込信号7が発生してから所定時間が経過してもそれがCPU1によって受け付けられないと、タイマ4はタイムアウト信号8を出力する。タイムアウト信号8が出力されると、制御回路5は優先度の高い割込信号6を一時マスクする。これにより、優先度の低い割込信号7がCPU1に受け付けられ、割込信号7に対応した割込処理がCPU1で実行される。 (もっと読む)






1,481 - 1,490 / 1,490