【課題】高圧モジュール内のゲル状絶縁物中で発生した部分放電などを検出し、高圧モジュールの主要機能回路における絶縁破壊を未然に防ぐための機構を備えた高圧モジュールを提供する。
【解決手段】半導体素子４が搭載される素子搭載用表面金属基板２ａが絶縁基板１表面に接合されるとともに、接地電位とされる裏面金属基板３が絶縁基板１裏面に接合され、ゲル状絶縁物５で封止された高圧モジュールにおいて、絶縁基板１表面に素子搭載用表面金属基板２ａとは分離して部分放電発生用表面金属基板２１を設け、部分放電発生用表面金属基板２１の電位は素子搭載用表面金属基板２ａと同電位とし、部分放電発生用表面金属基板２１の端部の位置は絶縁基板１を挟んで対向する裏面金属基板３の端部に対して絶縁基板端部側により突出した位置とし、裏面金属基板３側で発生する部分放電を検出する部分放電検出手段３１を設ける。 （もっと読む）

【課題】過電圧保護素子などを不要としながら、耐ノイズ性を大幅に向上させる。
【解決手段】バッテリ監視モジュール３に用いられる半導体集積回路装置４において、ＭＣＵ１０には、Ｉ２Ｃなどのシリアル通信の制御を行うＩ２Ｃ制御ブロック１２を有しており、アナログフロントエンド１１は、Ｉ２Ｃ制御ブロック１２のインタフェースとなる入出力バッファ１３を有している。Ｉ２Ｃ制御ブロック１２は、たとえば、耐圧５Ｖ程度の耐圧を有する低耐圧素子から構成されており、入出力バッファ１３は、たとえば、耐圧３５Ｖ程度の耐圧を有する高耐圧素子から構成されている。入出力バッファ１３を高耐圧素子で構成することにより、過電圧保護素子などを設けることなく、入出力バッファ１３をＥＳＤなどの異常電圧による素子破壊などから保護することができる。 （もっと読む）

【課題】複数のパワー半導体素子と保護回路部品の実装密度を高め、かつ浮遊インダクタンスを抑制した構造の、高信頼度のパワー半導体モジュールを提供する。
【解決手段】リードフレーム５１の一方の面に、パワー半導体素子１が直接電気接続され、これに対向するように、リードフレーム５１の他方の面に、保護回路素子２が直接電気接続され、パワー半導体素子１を計測する温度センサ２３、電流センサ３２、電圧センサが、個々のパワー半導体素子に設置されている。電流センサ３２は、パワー半導体素子１の電極に電気的に接続された電流端子３に設けられ、電流端子３はリードフレーム５２に接続される。温度センサ２３は、パワー半導体素子１と保護回路素子２と電流端子３とにより生じる空隙に配置される。 （もっと読む）

【課題】専用のスイッチング素子を設けずに、製品出荷前検査のときに電圧制限回路を出力素子から切り離すことが可能な、半導体集積回路を提供する。
【解決手段】能動素子である出力素子１０は、ドレインが第１のパッド３１に接続され、ソースが第３のパッド３３に接続されて、ゲートが出力素子駆動回路１１に接続されている。電圧制限回路２０は、２つのツェナーダイオード２１及び２２を直列に逆バイアス方向で接続した構成であり、第２のパッド３２に印加される電圧を所定のクランプ電圧に制限する。このように、通常動作時には電気的に接続されるべき出力素子１０のドレインと電圧制限回路２０のカソードとを、半導体集積回路１のウェーハ状態では２つのパッド３１及び３２で分離している。 （もっと読む）

【課題】チップの上面から下面を貫通し、目的回路に電源を供給する複数の貫通配線を有するチップを複数積層して形成した積層チップシステムを有する半導体装置の信頼性を向上させる。
【解決手段】複数のチップ２０、３０、４０を積層してそれぞれのチップ内の各貫通配線２１、２２、３１、３２、４１、４２内に少なくとも２つのヒューズ回路を形成することにより、特定の貫通配線内において短絡が発生した場合に、短絡箇所に接続された複数のヒューズ回路を遮断し、短絡箇所のみを電源回路から分離する。これにより、積層チップシステム内の上下に連結する全ての貫通配線２１、２２、３１、３２、４１、４２を電源回路から分離することなく、積層チップシステム全体に安定して電源を供給することができる。 （もっと読む）

【課題】小型で、しかも、金属接合部の劣化を精度良く検知できる電力変換装置を提供することにある。
【解決手段】パワー半導体素子２の表面電極と電極用の金属板３は、金属ワイヤ８により金属接合される。接合部特性検出回路２０は、金属接合の接合部の特性を検出し、接合部の劣化による抵抗ＲＴ８の上昇と寿命の関係から決定したしきい値ＶＬを用いて、接合部の劣化を予測する。第１端子は、第１金属製ワイヤの一端及び他端の接続部の特性を検出するためにパワー半導体素子２の他方の主面に形成された電極面の電位に係る情報を伝達し、第２端子は、第１金属製ワイヤの一端及び他端の接続部の特性を検出するために金属板の電位に係る情報を伝達する。 （もっと読む）

マルチダイパッケージの１つのダイ上の保護システムは、パッケージの１以上の他のダイからもたらされる過剰電圧のためのディスチャージパスを提供する。グラウンドパスが高ノイズセンシティビティを有するパッケージ内のある回路のために与えられ、グラウンドパスが高ノイズセンシティビティ回路に対して相対的に低ノイズセンシティビティを有するパッケージ内のある回路のために与えられる。複数のダイの高ノイズセンシティビティ回路のグラウンドどうしはショートされ、コモン高ノイズセンシティビティグラウンドとなる。複数のダイの低ノイズセンシティビティ回路のグラウンドどうしはショートされ、コモン低ノイズセンシティビティグラウンドとなる。予め指定されたリムーバブルパスがダイの外部のパッケージ上に含まれ、それはコモン高ノイズセンシティビティグラウンドとコモン低ノイズセンシティビティグラウンドとをショートする。
（もっと読む）

本発明は半導体構成要素１およびキャリアを有する電気的構成要素アセンブリに関する。前記キャリアは高熱伝導性セラミックを有し、バリスタ素子に接続される。半導体構成要素からの熱はバリスタ素子を介してキャリア３へと少なくとも部分的に消散されることが可能である。 （もっと読む）

本発明は半導体構成要素１およびバリスタ体２を有する電気的構成要素アセンブリに関する。前記バリスタ体は前記半導体構成要素を静電放電から保護するように前記半導体構成要素に接点接続される。前記半導体構成要素および前記バリスタ体は高熱伝導性セラミックを有する共通の支持体３に配置される。 （もっと読む）

【課題】 小型であるとともに、配線の信頼性が高い半導体装置を提供する。
【解決手段】 半導体装置１０は、半導体基板１２と電極パッド２０ｂを備えている。その電極パッド２０ｂは、その半導体基板１２の表面に形成されている。その半導体基板１２の表面に臨む領域に複数個の半導体素子領域３０、５０が形成されている。その半導体基板１２の表面において隣接する半導体素子領域３０、５０を分離している範囲にトレンチ１００が形成されている。そのトレンチ１００の壁面が絶縁膜１０２で被覆されている。壁面が絶縁膜１０２で被覆されているトレンチ１００の内部に導体１０４が充填されている。前記複数個の半導体素子領域３０、５０のうちの少なくとも１つが、前記導体１０４を介して前記電極パッド２０ｂに接続されている。 （もっと読む）