【課題】半絶縁性ＳｉＣ基板を用いずとも良好な高周波数特性を得ることができる半導体装置及びその製造方法を提供する。
【解決手段】導電性ＳｉＣ基板１上に化合物半導体領域２が形成されている。化合物半導体領域２には、順次積層されたバッファ層２ａ、電子走行層２ｂ、電子供給層２ｃ及び表面層２ｄが含まれている。化合物半導体領域２には、活性領域を画定する素子分離領域３が設けられている。そして、活性領域と整合するようにして、導電性ＳｉＣ基板１に開口部１ａが形成されている。表面層２ｄには、電子供給層２ｃを露出する２個の開口部が形成されており、開口部の各々に、オーミック電極がソース電極４又はドレイン電極５として形成されている。更に、開口部１０ａを介して表面層２ｄと接するゲート電極６がシリコン窒化膜１０上に形成されている。 （もっと読む）

【課題】ゲート絶縁膜におけるリーク電流を抑制し、安定なＦＥＴ特性を得ること。
【解決手段】本半導体装置の製造方法は、基板上１０にＧａＮ系半導体層１５を形成する工程と、ＧａＮ系半導体層上１５に、ＴＭＡと、Ｏ_２またはＯ_３とを用い、酸化アルミニウムからなるゲート絶縁膜１８をＡＬＤ法により形成する工程と、ゲート絶縁膜１８の上にゲート電極２４を形成する工程と、を含む。本半導体装置の製造方法によれば、ゲート絶縁膜中のリーク電流を抑制し、安定なＦＥＴ特性を得ることができる。 （もっと読む）

【課題】双方向スイッチは、オン抵抗を下げるためにゲートの閾値電圧が低くする必要がある。閾値電圧を下げた場合、外来ノイズやスイッチング時のノイズ等によりゲート電位が振られ、誤動作が発生し、短絡故障などを起こす可能性があるため、そのような場合でも、冗長な動作が得られるよう基準電位を負電圧として電圧偏差を確保するような回路構成とし、誤動作などによる短絡故障を未然に防止することを目的とする。
【解決手段】第一ゲート端子２、第二ゲート端子３を各オンオフすることで４つの動作モードを有する双方向スイッチ１を直列接続したハーフブリッジ回路に適用するゲート駆動回路であり、第一ゲート端子２あるいは第二ゲート端子３のオン電圧とオフ電圧との偏差を確保する最適電圧生成部を備え、ゲート閾値電圧を下げてオン抵抗を下げ、ノイズが重畳した際であっても、不要なターンオンあるいはターンオフを回避することができる。 （もっと読む）

【課題】金属酸化物半導体（ＭＯＳ）デバイス中の、ＧｅやＩＩＩ−Ｖ化合物（例えばＧａＡｓまたはＩｎＧａＡｓ）のような高移動度半導体化合物チャネル中の、フェルミレベルピンニング（ＦＬＰ）を低減（回避）する方法の提供。
【解決手段】半導体化合物１１上のゲート誘電体１９上にゲート電極２０を形成し、水素アニール２１を実施する。水素はゲート電極のＰｔやＰｄのような貴金属による触媒作用により原子状水素を形成しアニールを行い半導体化合物１１とゲート誘電体１９との界面を界面をパッシベートし、更には欠陥を回復する。 （もっと読む）

【課題】耐圧性が高く反りが小さくオン抵抗が低い半導体電子デバイスおよびその製造方法を提供すること。
【解決手段】基板と、前記基板上に形成された、該基板よりも格子定数が小さく熱膨張係数が大きい窒化物系化合物半導体からなる第一半導体層と該第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが交互に積層した２層以上の複合層を有するバッファ層と、前記バッファ層上に形成された、窒化物系化合物半導体からなる半導体動作層と、窒化物系化合物半導体からなり、前記バッファ層直下から前記電子走行層内部までのいずれかの位置に形成され、凹凸形状の境界面を有する下層領域と上層領域とを有し、該下層領域から該上層領域へ延伸する貫通転位が該境界面において屈曲している転位低減層と、を備える。 （もっと読む）

【課題】特性の優れた電子デバイスを、クラックを生じさせることなく形成できるエピタキシャル基板、および該電子デバイスを提供する。
【解決手段】六方晶ＳｉＣ基材の上に、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎなる緩衝層を、緩衝層下部と緩衝層上部とで結晶粒の形態とが相異なるように、両者の間の結晶粒の形態変化が局所的ではあるが漸次的であるように形成する。さらに、緩衝層上部が、基板面に対して略垂直方向に存在する粒界を含むとともにｃ軸に配向した柱状多結晶からなり、緩衝層下部に存在する粒界の数が緩衝層上部に存在する粒界の数より多く、緩衝層上部についてのＸ線ロッキングカーブ（０００２）ωスキャンの半値幅が３００秒以上３０００秒以下であり、緩衝層の表面のＲＭＳが０．２ｎｍ以上６ｎｍ以下であり、基材表面に平行な方向における緩衝層上部の結晶粒の粒界幅と、緩衝層の形成厚みとの比が、０．５以上１．５以下であるようにする。 （もっと読む）

【課題】縦型のＧａＮ系半導体装置の耐圧性能を向上する。
【解決手段】 ｎ⁻型のＧａＮ層６にp型のＧａＮ層１０が積層されており、ｐ型のＧａＮ層１０にｐ型のＧａＮ層１０を貫通するアパーチャー２８が形成されており、そのアパーチャー２８にｎ型のＧａＮ層２６が充填されている。ｎ型のＧａＮ層６の一部に浮遊電流ブロック領域８が形成されている。半導体装置のオフ時に、浮遊電流ブロック領域８からｎ型のＧａＮ層６に向かって空乏層が広がり、アパーチャー２８を充填しているｎ型のＧａＮ層２６の電位が低下し、ゲート絶縁膜２０の表面と裏面の間にかかる電位差が減少する。半導体装置の耐圧性能が改善される。浮遊電流ブロック領域８は、ｐ型領域であってもよく、深い準位をもった領域であってもよい。 （もっと読む）

【課題】ＧａＮ−ＨＥＭＴにおいて、オーミックコンタクト抵抗を０．１Ω／ｍｍ以下に低減する。
【解決手段】ＧａＮ層１９、及びＧａＮ層に起因して発生した活性領域１１ａを含む下地１３と、活性領域上に形成されているゲート電極１５と、活性領域に形成されており、ゲート電極を挟んで互いに離間しかつ対向して形成されている第１及び第２主電極１７ａ及び１７ｂとを具える。そして、第１及び第２主電極と活性領域とが重なる第１及び第２重なり領域２９ａ及び２９ｂの、ゲート幅方向３１に沿った幅Ｗ_Ｃ１及び幅Ｗ_Ｃ２は、ゲート電極と活性領域とが重なる第３重なり領域３５の、ゲート幅方向に沿った幅Ｗ_Ｇの１０倍以上である。 （もっと読む）

【課題】 半導体下層と半導体上層が積層された半導体積層体において、半導体下層の表面に損傷を与えることなく、半導体下層の一部を露出させる技術を提供する
【解決手段】 半導体下層１８の表面の一部に、半導体上層１５とは格子定数の異なる格子不整合層３０を形成する工程と、格子不整合層３０の表面と格子不整合層３０で被覆されていない半導体下層１８の表面に、半導体上層１５を結晶成長させる工程と、格子不整合層３０上の半導体上層１５に形成された転位４０を介してウェットエッチング液を導入し、格子不整合層３０とその格子不整合層３０上の半導体上層１５を除去して半導体下層１８の一部を露出させる工程を備える。ドライエッチングにより半導体下層１８に損傷を与えることなく、半導体下層１８の一部を露出させることができる。 （もっと読む）

【課題】高周波高出力増幅に用いるＦＥＴを具えた半導体装置において、交差部に起因の寄生容量を防止し、かつチップ面積を拡大せずに発熱の集中を分散させる。
【解決手段】半導体装置は、ゲート幅方向１５に互いに平行にかつ離間して形成されている複数のゲート電極１３と、ゲート長方向１１に延在して形成されている基線部１７と、複数の主電極１９とが下地２１の上側に設けられている。ゲート電極は、基線部とそれぞれ交差し、かつこの基線部と一体的に形成されている。主電極は、基線部、及び隣り合うゲート電極の間に囲まれた領域に１つずつ配置形成されている （もっと読む）