【目的】端子部を改良した半導体素子に関し、接合拡張部を減少させながら表面破壊電圧を上昇させた高電圧半導体素子を提供することである。
【構成】本発明の高電圧半導体素子は、表面破壊接合電圧を増加させるために、第１電界シールドプレート４５を素子の表面上に形成し、電界を緩和している。さらに、第２電界シールドプレート４８を素子の表面上に形成し、電界を分散し、接合部の幅を狭くしている。 （もっと読む）

【目的】 少ないマスク数でＬＤＤ構造のＭＯＳ型トランジスタを制御性良く実現し、かつドレイン接合容量の低減を図る。
【構成】 Ｐ型シリコン基板（１−ａ）上にＰ型ウェル（２）を形成後、フィールド絶縁膜（３）とチャネルストッパー（１７）を形成する。その後第１酸化膜（４−ａ）と第２酸化膜（４−ｂ）を堆積し、それらをパターニングする。そしてイオン注入によりチャネル注入領域（５）を形成する。チャネル注入領域（５）に対して自己整合的に逆テーパー型のゲート電極（８）が形成される。斜め回転イオン注入によりＮ⁻型ＬＤＤ領域（１０）が形成され、基板に対して垂直な方向からのイオン注入によりＮ^＋型ソース・ドレイン領域（１１）が形成される。 （もっと読む）

【目的】炭化珪素を用いた半導体デバイスにおいて、炭化珪素と結晶整合性のよい材料をデバイスの構成要素に使用することで、炭化珪素が有する物理的性能を効果的に引き出し、大電力変換容量を有し、かつ高速動作する高性能な半導体素子を実現すること。
【構成】高不純物濃度の炭化珪素あるいは電気的導電性に優れた炭化チタンを基板とし、ドレイン領域になるｎ形の炭化珪素層と，ウェル層になるｐ形の炭化珪素層と，ソース領域になるｎ形の炭化珪素層が順次重ねられた構造の絶縁ゲート形電界効果トランジスタにおいて、素子の表面からドレイン領域へ達するように掘り込まれた凹部にゲート電極を設け、さらにソース電極とｐ形のウェル層の電気的接続に炭化珪素と結晶整合性のよい炭化チタンを使用する。 （もっと読む）