【課題】差動回路の特性を損なうことなく、高速に信頼性の高いラッチ出力を行うラッチト・コンパレータを提供する。
【解決手段】ラッチト・コンパレータ（１）は、ドレイン・ソース間が、第１の電流経路上の第１のＭＯＳトランジスタ（Ｑ１）と第３のＭＯＳトランジスタ（Ｑ３）との間の第１のノード（Ｎ１）と、第２の電流経路上の第２のＭＯＳトランジスタ（Ｑ２）と第５のＭＯＳトランジスタ（Ｑ４）との間の第２のノード（Ｎ２）との間に接続されているとともに、ゲートが第１のＣＭＯＳインバータの出力に接続された、第７のＭＯＳトランジスタ（ＱＮ３）と、ドレイン・ソース間が第１のノード（Ｎ１）と第２のノード（Ｎ２）との間に接続されているとともに、ゲートが第２のＣＭＯＳインバータの出力に接続された、第８のＭＯＳトランジスタ（ＱＮ４）と、の少なくとも一方をさらに備えている。 （もっと読む）

【課題】構成を簡略化して消費電力を低減させることができる交流電源駆動の半導体集積回路装置を提供する。
【解決手段】入力信号に応じた論理計算を行わない任意の負荷１ａと当該負荷１ａに直列に接続し、入力信号に応じた論理計算を行う第１の計算部２ａとを備える第１のロジック演算部１０ａと、同様の構成で第１の計算部２ａの代わりに第１の計算部２ａの計算結果と相補的な計算結果が得られるような論理計算を行う第２の計算部２ｂとを備え、前記第１のロジック演算部１０ａと並列に接続される第２のロジック演算部１０ｂと、第１のロジック演算部１０ａ及び第２のロジック演算部１０ｂの間に接続され、演算された計算結果を保持する保持回路５と、第１のロジック演算部１０ａ及び第２のロジック演算部１０ｂに高電圧と低電圧とを相補的に変化させて印加する交流電源３とを備え、論理計算の処理と、計算結果を増幅させて出力する処理とが半周期ごとに交互に実行される。 （もっと読む）

【課題】回路面積が小さく、かつ省電力化したラッチ回路を提供する。
【解決手段】複数の論理回路（第１の論理回路１１、第２の論理回路１３、第３の論理回路１５、及び第４の論理回路１７）によりラッチ回路１を構成し、選択信号の論理レベルに応じて差動動作とシングルエンド動作の切り替えを行う。また、これらの複数の論理回路１１，１３，１５，１７へのクロック入力信号に応じて個々の論理回路をＯＮ状態又はＯＦＦ状態にすることで、差動動作とシングルエンド動作それぞれにおいてスルー動作とホールド動作をさせる。 （もっと読む）

【課題】断熱動作を行う回路への電源電圧の供給を最適化することで好適な動作特性を実現する。
【解決手段】集積回路装置が、ＣＰＵ１０と電源生成回路４０とを具備している。当該集積回路装置が高速モードに設定されると、電源生成回路４０が直流の電源電圧をＣＰＵ１０に供給する。この場合、ＣＰＵ１０は、通常のＣＭＯＳ動作を行う。一方、当該集積回路装置が小電力モードに設定されると、電源生成回路４０が交流の電源電圧をＣＰＵ１０に供給する。ＣＰＵ１０は、複数の交流の電源電圧が供給されることで断熱動作を行う。該交流の電源電圧の少なくとも２つの電源電圧は、互いに、プルアップ及び／又はプルダウンのタイミングと、デューティ比とが異なっている。 （もっと読む）

【課題】ディジタル信号処理回路及び車載用電子機器において、消費電力を低減し、発熱量を低減する。
【解決手段】車載用電子機器に搭載されるディジタル信号処理回路は、クロック信号に同期して信号取込を行う入力段のフリップフロップ回路と、クロック信号に同期して信号取込を行う出力段のフリップフロップ回路と、順次処理を行う複数の組み合わせ回路が直列に接続されて構成されるとともに、クロック信号に同期して入力段のフリップフロップ回路から処理対象の信号が入力されて前記出力段のフリップフロップ回路に処理後の信号を出力する組み合わせ回路群と、クロック信号に同期して、組み合わせ回路毎に、クロック信号の１周期内において、駆動用電源の供給期間及び非供給期間を設けて駆動用電源の供給を行う電源供給回路と、を備える。 （もっと読む）

【課題】飛び込みの影響を軽減できるブートストラップ回路を提供する。
【解決手段】同一導電型の第１乃至第４ＴＲから構成され、第１ＴＲにおいて、一方のＳ／Ｄ領域は第２ＴＲの一方のＳ／Ｄ領域に接続され、他方のＳ／Ｄ領域には、２相のクロックのうち一方のクロックが印加され、ゲート電極は、第３ＴＲの一方のＳ／Ｄ領域に接続され、第２ＴＲにおいて、他方のＳ／Ｄ領域は電圧供給線に接続され、第３ＴＲにおいて、他方のＳ／Ｄ領域には入力信号が印加され、ゲート電極には他方のクロックが印加され、第１ＴＲのゲート電極と第３ＴＲの一方のＳ／Ｄ領域とは、第３ＴＲがオフ状態になると浮遊状態となるノード部を構成し、第４ＴＲにおいて、一方のＳ／Ｄ領域は、反転回路の入力側に接続されると共に、該反転回路の出力側と第２ＴＲのゲート電極とが接続されており、他方のＳ／Ｄ領域は入力信号が印加され、ゲート電極には他方のクロックが印加される。 （もっと読む）

【課題】安定な断熱的回路動作を実現し、消費電力を抑制することができる電源回路、回路装置及び電子機器等を提供すること。
【解決手段】電源回路２００は、第１の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第１の電源電圧ＶＰと、第２の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第２の電源電圧ＶＭとを共振により出力する電圧出力回路１００と、電圧出力回路１００の発振を制御する発振制御回路２１０とを含む。発振制御回路２１０は、第１の電源電圧ＶＰが出力されるノード及び第２の電源電圧ＶＭが出力されるノードのいずれか一方のノードである第１のノードＮ１に接続される駆動回路２２０と、駆動回路２２０を制御する制御回路２３０とを含む。発振制御回路２１０は、制御信号ＳＣに基づいて、第１、第２の電源電圧ＶＰ、ＶＭの振幅を可変に制御する発振制御を行う。 （もっと読む）

【課題】高速に伝送されてくるデータを安定して受信する差動入力インターフェース回路を提供する。
【解決手段】一対の差動信号を受信して正相データ信号ＰＡ１１を出力する第１の差動アンプ１０３と、一対の差動信号を受信して負相データ信号ＮＡ１１を出力する第２の差動アンプ１０４と、一対の差動クロック信号を受信して正相クロック信号ＦＸ１１を出力する第３の差動アンプ１０５と、正相データ信号ＰＡ１１と負相データ信号ＮＡ１１とを正相クロック信号ＦＸ１１に同期してラッチすることにより、ラッチ出力信号ＰＤを出力するデータラッチ回路３０３と、ラッチ出力信号ＰＤよりシングルエンドのデータ信号Ｌ１３を生成するデータ生成回路３０２とを備える。 （もっと読む）

【課題】電源が遮断されてもデータが保持される新規な論理回路を提供する。また、消費電力を低減できる新規な論理回路を提供する。
【解決手段】２つの出力ノードを比較する比較器と、電荷保持部と、出力ノード電位確定部とを電気的に接続することにより、論理回路を構成する。それにより、電源が遮断されてもデータが保持される論理回路を得ることができる。また、論理回路を構成するトランジスタの総個数を低減させることができる。更に、酸化物半導体を用いたトランジスタとシリコンを用いたトランジスタを積層させることで、論理回路の面積の削減が可能になる。 （もっと読む）

【課題】作製コストが低減され、かつ歩留まりが向上された半導体装置、および消費電力が低減された半導体装置を提供することである。
【解決手段】第１のトランジスタおよび第２のトランジスタと、第１のトランジスタ群および第２のトランジスタ群を具備し、第１のトランジスタ群は、第３のトランジスタ、第４のトランジスタおよび４の端子を有しており、第２のトランジスタ群は、第５乃至第８のトランジスタおよび４の端子を有しており、第１のトランジスタ、第３のトランジスタ、第６のトランジスタ、第８のトランジスタはｎチャネル型トランジスタが用いられ、第２のトランジスタ、第４のトランジスタ、第５のトランジスタ、第７のトランジスタはｐチャネル型トランジスタが用いられる半導体装置である。 （もっと読む）