【課題】周波数を記憶する装置、周波数を装置に記憶する方法、さらに記憶された周波数を装置から読み出す方法、および記憶装置の駆動方法、ならびに対応するコンピュータプログラムを提供する。
【解決手段】周波数を記憶する装置（１００）であって、入力端と出力端、および供給電圧入力端と供給電圧出力端を備えるコンパレータ（１０２）と、前記コンパレータ（１０２）の入力端と当該コンパレータ（１０２）の出力端との間の接続されたメモリスタ（１０４）とを有することを特徴とする装置（１００）。 （もっと読む）

【課題】従来技術に比較して周波数が一定のクロックを発生できる弛張発振回路を提供する。
【解決手段】クロック発生サブ回路１は、基準電圧Ｖｒｅｆとコンパレータ１４の誤差電圧ΔＶ１とを含む比較電圧Ｖｃｍｐ１を発生して出力電圧Ｖｓｕｂ１としてコンパレータ１４の反転入力端子に出力する比較電圧発生期間と、電流電圧変換回路１１からの出力電圧Ｖｃ１を比較電圧Ｖｃｍｐ１と比較するクロック発生期間とを交互で繰り返すように制御される。クロック発生サブ回路２も、クロック発生サブ回路１と同様のクロック発生期間とを交互で繰り返すように制御される。制御回路５は、クロック発生サブ回路１及び２を、一方の回路が比較電圧発生期間であるときに他方の回路がクロック発生期間であるように制御する。 （もっと読む）

【課題】電流源、比較回路および外付け容量で構成される従来技術による発振回路では、外付け容量の容量値によって発振周波数の精度が悪くなる問題があった。外付け容量の放電時間は、その容量値と、電荷を引き抜く抵抗成分の時定数とで決定される。そのため、容量値が大きい場合は放電時間が長くなり、放電時間に合わせて遅延時間を長く設定する必要があった。逆に、容量値が小さい場合は、発振周波数の周期に対して遅延時間が相対的に大きくなるので、やはり発振周波数の精度が悪くなる。
【解決手段】発振回路に２つの外付け容量を設け、充電および放電を交互に行うことで、発振周波数の精度が外付け容量に溜まった電荷の放電時間に影響されない。すなわち、発振周波数の精度は外付け容量の容量値よって変わることが無い。 （もっと読む）

【課題】積分回路を構成する積分用コンデンサが飽和状態になることにより積分回路が正常に動作しなくなる事態を回避する。
【解決手段】積分回路７の積分用コンデンサＣ１の一方の端子および接地電位が与えられる電源線６の間には第３スイッチＳＷ３が接続される。第１コンパレータＣＰ１は、電圧Ｖｏおよび最大値規定電圧Ｖth2を比較する。第２コンパレータＣＰ２は、電圧Ｖｏおよび最小値規定電圧Ｖth1を比較する通常状態と電圧Ｖｏおよび飽和検出電圧Ｖth3を比較する飽和検出状態とを切替可能に構成されている。制御ロジック１３は、第２コンパレータＣＰ２を、積分回路７が放電状態である期間に通常状態に切り替え、充電状態である期間に飽和検出状態に切り替える。制御ロジック１３は、比較信号Ｓｃ２に基づいて電圧Ｖｏが電圧Ｖth3に達すると第３スイッチＳＷ３をオンして積分用コンデンサＣ１の電荷を放電する。 （もっと読む）

【課題】高精度発振が必要な場合には発振周波数の温度依存性を低減して高精度発振を可能とすると共に、高精度発振が不要な場合には発振回路の消費電流を低減することができる発振回路を提供する。
【解決手段】発振回路は、温度依存性が調整された出力電圧を出力するバンドギャップ回路と、第１の可変抵抗を備え、バンドギャップ回路から出力された出力電圧を第１の可変抵抗の抵抗値に応じた出力電流に変換し、変換された出力電流に基づいてバイアス電流を出力する電圧−電流変換回路と、第２の可変抵抗、容量及び比較部を備え、第２の可変抵抗の抵抗値と容量の容量値とに基づく発振周波数で発振すると共に、比較部が電圧−電流変換回路から入力されたバイアス電流の電流値に応じて動作するＣＲ発振回路と、を備える。 （もっと読む）

【課題】発振器の出力端子間に直接寄生する容量Ｃparaの大きさが無視できない場合でも温度特性を補償する発振器及び発振器を内蔵する半導体集積回路装置を提供する。
【解決手段】インダクタンス素子Ｌと、容量素子Ｃと、増幅器３０と、をそれぞれ第１の端子と第２の端子との間に並列に接続し、インダクタンス素子と容量素子とによって生じる共振を増幅器によって増幅し、第１の端子と第２の端子とから出力する発振器であって、第１の端子と第２の端子との間にインダクタンス素子の寄生抵抗Ｒ_Ｌより抵抗値の大きな第１の抵抗素子Ｒｃが第１の端子と第２の端子との間に容量素子と直列に接続されている。 （もっと読む）

【課題】巨大磁気抵抗効果接合部を有する発振回路を提供する。
【解決手段】巨大磁気抵抗効果を有する接合部を基盤とした発振器。発振器は電流が横断する巨大磁気抵抗効果を有するｎ個（ｎは、１以上の整数）の基本接合部のグループを２つ備え、２つのグループ各々における接合部は直列接続され、かつそれぞれの主電流（Ｉ_０）によってエネルギーを得、両グループの端子の両端間の電圧が加算されることにより発振回路の出力Ｓにおいて電圧を供給する。第１のグループの１個以上の接合部の端子の両端間の電圧は位相比較器ＰＨＣの第１の入力Ｅ１に印加され、他方のグループの１個以上の接合部の端子の両端間の電圧は位相比較器の別の入力Ｅ２に印加される。位相比較器は２つの出力Ｓ１、Ｓ２において、入力に印加された電圧間の平均位相差によって決まる同じ振幅で逆符号の二次電流＋ｉ、−ｉを供給する。 （もっと読む）

【課題】安定したクロック信号を生成可能な発振回路を提供する。
【解決手段】発振回路は、第１の比較回路と、第２の比較回路と、第１の電圧制御回路と、第２の電圧制御回路と、クロック生成回路を備える。第１の比較回路は、第１の電圧と第１の閾値電圧とを比較して、第１の比較結果を生成する。第２の比較回路は、第２の電圧と第２の閾値電圧とを比較して、第２の比較結果を生成する。第１の電圧制御回路は、前記第１の比較結果が変化するタイミングに同期して前記第１の電圧を第１の電圧値だけ減少させ、その後、前記第２の比較結果が変化するタイミングに同期して前記第１の電圧を上昇させる。第２の電圧制御回路は、前記第２の比較結果が変化するタイミングに同期して前記第２の電圧を第２の電圧値だけ減少させ、その後、前記第１の比較結果が変化するタイミングに同期して前記第２の電圧を上昇させる。 （もっと読む）

【課題】起動時にＴＤＣにキャリブレーション処理を加えることで、時間分解能のばらつきが発生することを防ぎ、合わせて、遅延用の素子の冗長度を減らすことで回路規模の増大を防ぐ手段を提供する。
【解決手段】電源投入時等に多相発振器型ＴＤＣであるＰＤＣ＿ｃ及びバーニア型ＴＤＣであるＰＤＣ＿ｆのキャリブレーションを実行する。キャリブレーション時にはＰＤＣ＿ｆに入力するタイミング入力を参照クロックＣＬＫ＿ＲＥＦからＤＣＣＯの出力信号のうち一つを選択する。またデータは、先のＤＣＣＯの出力信号に隣接し、位相が進んだ出力信号とし、その間の遅延を導出する。これを全出力信号繰り返すことで、ＤＣＣＯの出力信号1周期を導出する。 （もっと読む）

【課題】デューティ比を変化させることができる新規な発振回路およびそれを用いた半導体装置を提供する。
【解決手段】一方の入力端子に与えられた電位と、他方の入力端子に与えられた電位とを比較し、高電源電位または低電源電位を出力する比較回路と、比較回路の一方の入力端子に電気的に接続された容量素子と、容量素子を充放電する充放電回路と、を有し、充放電回路は、第１の電流源回路と、第２の電流源回路と、を有し、第１の電流源回路の電流値および第２の電流源回路の電流値はそれぞれデジタル制御信号により制御可能である。 （もっと読む）