【課題】従来の半導体集積回路は、スキャンテスト結果の暗号化において秘匿性が低い等の問題があった。
【解決手段】本発明にかかる半導体集積回路は、スキャンパス回路を含む半導体集積回路であって、チップＩＤを秘密鍵Ａを用いて暗号化することにより生成された秘密鍵Ｂを格納する暗号化用データ格納部と、前記秘密鍵Ｂに基づいて前記スキャンパス回路の出力データを暗号化し、出力する暗号化回路と、を備える。このような回路構成により、スキャンテスト結果の暗号化において秘匿性を向上させることができる。 （もっと読む）

【課題】本発明は、ネットワークに適してコンテンツデータを送信する。
【解決手段】本発明は、ストリーミング形式で配信されるコンテンツデータＤ２をＦＩＦＯ１２に記憶し、記憶された順に読み出して暗号化部１４により暗号化して受信装置４に送信する際、ネットワークＮＴの状況によりＦＩＦＯ１２の残容量が閾値以下になった場合、ＦＩＦＯ１２から読み出したコンテンツデータＤ２を破棄するようにしたことにより、コンテンツデータＤ２を暗号化する前に破棄することができ、かくしてネットワークＮＴに適してコンテンツデータＤ２を送信することができる。 （もっと読む）

【課題】セキュリティを保ちつつ、使い勝手の良いICチップおよびこれを搭載した情報処理装置を提供する。
【解決手段】本発明にかかるICチップは、暗号処理を実行するための制御プログラムを記憶する第１のメモリと、アプリケーションを記憶する第２のメモリと、前記アプリケーションの所定領域に記憶された暗号秘密鍵の少なくとも一部から構成された第１のデータを受け取り、前記制御プログラムに基づいて暗号処理を行う演算処理部と、前記演算処理部の制御により所定の演算処理を行う補助演算処理部とを備える。前記第１のデータが前記補助演算処理部のソフトウェアインタフェースで規定されたデータ形式に適合していない場合、前記演算処理部は、前記データ形式に適合するように前記第１のデータに処理を施した第２のデータを生成し、前記生成された第２のデータを前記第２のメモリに備えたデータテーブルに記憶するように制御する。 （もっと読む）

記憶装置が、記憶装置によってストアされたデータのハードウェア暗号化及び復号化を提供し得る。ハードウェア暗号化機能は、通信的かつ物理的に分離可能なキーデバイスの暗号化情報を参照し適用され得る。分離可能なキーデバイスの分離が、暗号化データをアクセス不可能な状態にし得る。分離可能なキーデバイスの破壊が、暗号化データの仮想的な破壊をもたらし得る。分離可能なキーデバイス上の暗号化情報は、記憶装置の製造業者か又は情報供給計算装置によって提供され得る。分離可能なキーデバイスは、情報供給計算装置と通信的に直接接続されるか、又は分離可能なキーデバイスが通信的に接続されている計算装置を介して情報供給装置とセキュア通信トンネルを確立し得る。暗号化情報は、情報供給計算装置の起動完了前にその装置によって提供され得、削除され得る。 （もっと読む）

【課題】
従来、マスク化に伴う複雑な回路の追加が必要で、ゲート規模や演算量が増大し、回路の消費電力が増加するという問題があった。
【解決手段】
本発明では、所定回数の繰り返し処理で構成される処理単位の初回は外部入力データを選択し以降の回の処理は内部入力データを選択する入力選択部と、関数処理部と、乱数生成部と、関数処理部の出力データと乱数生成部が生成する乱数データとの排他的論理和を求める第１の排他的論理和演算部と、第１の排他的論理和演算部の演算結果を保持するデータ保持部と、データ保持部の出力データと乱数生成部が生成する乱数データとの排他的論理和を求めて内部入力データとする第２の排他的論理和演算部と、処理単位毎の各部の処理タイミングを制御し、入力選択部から第２の排他的論理和演算部までの一連の処理を所定回数実行後の第２の排他的論理和演算部の演算結果を暗号データとして外部に出力する処理タイミングを制御する制御部とを設けた。 （もっと読む）

【課題】乱数発生回路からの乱数を用いない、データマスキング法による暗号処理を行う暗号処理装置を提供する。
【解決手段】暗号処理装置１は、入力された第１のデータDin1に対して第１の暗号処理を行う第１の暗号処理回路２５ａと、入力された第２のデータDin2に対して、第１の暗号処理回路２５ａの処理結果をマスクデータとして用いて、第１の暗号処理とは異なる第２の暗号処理を行う第２の暗号処理回路２５ｂとを有する。 （もっと読む）

【課題】
従来、マスク化に伴う複雑な回路の追加が必要で、ゲート規模や演算量が増大し、回路の消費電力が増加するという問題があった。
【解決手段】
本発明では、入力データに所定の関数処理を施して出力データを生成する関数処理部を有し、初回の処理では外部からの入力データに前記関数処理を実行し、以降の処理では生成された出力データを次回の入力データとして前記関数処理行う一連の処理を所定回数繰り返して得られた出力データを暗号データとして外部に出力する暗号演算回路装置において、前記関数処理部の出力データに等しいビット幅の乱数データを生成する乱数生成部と、前記関数処理部の出力データまたは前記乱数データを一時的に格納する２つのデータ保持部と、前記乱数生成部と前記関数処理部と前記データ保持部の処理タイミングを制御する制御部とを設けたことを特徴とする。 （もっと読む）

【課題】暗号化演算回路の消費電流を低く抑えることができ、電力解析に対する耐性を向上させることが可能な暗号処理装置を提供する。
【解決手段】所定ビットずつのフラグ演算を行う第１フラグ演算部１０２と、第１および第２データにフラグ演算によるフラグとのＥＸＯＲによるフラグ制御を行う第１演算部１０３と、第２データレジスタのデータと第２フラグレジスタのフラグとのＥＸＯＲを行う第２演算部１０９と、その出力データに対してラウンド演算を行うラウンド演算部１１０と、その出力と第１データレジスタの格納値および第１フラグレジスタのフラグとのＥＸＯＲを行う第３および第４演算部１１１，１１２と、その出力データで所定ビットずつの新たなフラグ演算を行う第２フラグ演算部１１４と、その出力データに第２フラグ演算部によるフラグとのＥＸＯＲによりフラグ制御を行う第５演算部１１５とを有する。 （もっと読む）

【課題】より効率的に検算処理を行うことができる携帯可能電子装置、及び携帯可能電子装置の制御方法を提供する。
【解決手段】携帯可能電子装置は、前記入力されるデータに対して第１の演算処理を行い、前記第１の演算処理による第１の演算結果を記憶し、前記第１の演算結果に基づいて第２の演算処理を行い、前記第２の演算処理による第２の演算結果を記憶し、前記第２の演算結果に基づいて第３の演算処理を行い、前記第３の演算処理による第３の演算結果と、前記記憶されている第１の演算結果とを比較し、前記比較の結果において一致した場合、前記記憶されている第２の演算結果を出力するように制御する。 （もっと読む）

【課題】店頭でクレジットカードを利用する場合と同様に、安心してネットワーク上でクレジットカード決済を利用することが可能な決済システムを提供する。
【解決手段】ネットワークを介した決済を行う第１情報処理装置と、第１情報処理装置に決済を要求する第２情報処理装置と、を含み、第１情報処理装置は、決済に必要な第１明細書を作成する第１明細書作成部と、第２情報処理装置から受信した購入書を検証して決済を確定する第１決済情報検証部と、確定した決済の情報を保管する決済情報データベースと、を備え、第２情報処理装置は、文字入力が可能なタッチパネルと、タッチパネルに入力された文字情報を手書き署名情報として取得するタッチパネル読取部と、クレジットカードのカード情報を取得するカードリーダ部と、第１明細書に少なくとも手書き署名情報およびカード情報を含めて第２明細書を作成する第２明細書作成部と、を備える決済システム。 （もっと読む）