アウトバンドシグナリングのための汎用バッファ回路および方法
1対の極性が互いに逆の信号上の第1の周波数の差動信号(INN、IPP)をマルチギガビットトランシーバ(11)に結合するための差動信号インターフェイスおよび第1の周波数よりも低い第2の周波数のアウトバンド信号を受信、送信または送受信するための汎用バッファ(12、13、14、15)のための回路および方法が開示される。アウトバンド信号を受信するために汎用入力バッファ(13、15)を1対の極性が互いに逆の信号のうちの対応する信号に結合するための終端ネットワーク(T1、T2)が設けられる。極性が互いに逆の信号の電圧は、これら電圧の間の差動電圧がしきい値電圧よりも低くなるようにされる。汎用バッファ(12、13、14、15)を、アウトバンド信号を差動信号インターフェイス上で受信および送信するためのマルチギガビットトランシーバ(11)と共に与えるための方法が提供される。アウトバンド信号は、アウトバンドシグナリングプロトコルがわかっていないときに受信される。
【発明の詳細な説明】
【技術分野】
【0001】
発明の分野
本発明の実施の形態は、アウトバンド信号を高速差動シグナリングインターフェイスを通して受信および送信するための回路および方法に関する。特に、本発明の実施の形態は、アウトバンド信号を汎用バッファ回路を用いて受信し送信することに向けられた回路および方法に関する。
【背景技術】
【0002】
背景
信号をシステムおよび集積回路に与え信号をシステムおよび集積回路から受ける際の、シグナリングまたはデータ速度を高めるための技術が開発されている。ある周知の取組みでは、シリアルデータが高周波シリアル差動信号インターフェイスを通して送信される。差動シグナリングは、比較的小さい差動電圧によって隔てられた、通常は極性が互いに逆の信号の対を送信する。差動信号受信機は、この差動電圧を検知し、受信したこれら入力からクロックおよびデータ信号を復元することができる。送信機も同様に、データ信号に対応する差動信号をインターフェイス上で送信することができる。このインターフェイス上で送信される差動電圧が、高信号レベルから低信号レベルに移行するのに必要なのは、全論理レベル電圧信号振幅に満たないため、より高速でスイッチングを実現し得る。これら高周波信号は、最大毎秒10ギガビット(Gps)までのデータ速度で送信し得る。技術の進歩に伴い、これらデータ速度は増し続けている。さらに、これらマルチギガビット差動信号の群を用いることにより、非常に高いデータ送信速度を達成し得る。
【0003】
図1Aは、先行技術のマルチギガビットシグナリングインターフェイス上の典型的な信号の電圧波形を示す。図1Aにおいて、極性が互いに逆の2つの信号は、TX+およびTX−で示されている。差動電圧は、たとえばおよそ2ボルトでもよく、信号データを表わす。この2つの信号間の差動電圧は、正の場合、たとえば論理「1」という1つのデータ値を表わすことができる。この2つの電圧間の差動電圧は、負の場合、たとえば論理「0」という別のデータ値を表わすことができる。この論理値の割当ては任意であって当該技術では周知のように逆でもよい。
【0004】
マルチギガビットトランシーバ(MGT)を利用する、あるシグナリング規格では、アウトバンド(OOB)信号を用いて、高速データの送信および受信以外の種類のメッセージを伝達する。MGTインターフェイスの場合、OOB信号は、同一電圧の通常は極性が互いに逆の差動信号ライン双方を用いて送信される信号である。限定されない例として、OOB信号を用いて、パワーアップまたはリセット時の装置の初期化、MGAバッファ内のパラメータの設定、さもなければ装置内の他のパラメータの設定または読出、試験または構成動作の実行などを行なってもよい。
【0005】
OOBシグナリング中は、通常は互いに逆の2つの差動信号ラインが同じ電位にされる、すなわち差動電圧は低電圧しきい値よりも低く保たれゼロに近づく。これら2つの電圧に差がないことにより、OOB信号の存在はかなり直接的かつ着実に検出される。
【0006】
図1Bは、マルチギガビット信号インターフェイス上のOOB信号を示す。この図に示されるように、通常は極性が互いに逆の2つの信号TX+およびTX−がほぼ同じ電圧値をとるとき、すなわち差動電圧がしきい値電圧未満のとき、OOB信号の存在を検出できる。OOB信号は、一般的には比較的低い周波数で送信され、たとえば初期化、観察、試験およびリセット型の機能をシステムに与えてもよい。OOB信号を使用することによって、さらなるピンまたは端子を与えるまたは使用する必要なく、さらなる入力、出力または入力/出力機能が装置または回路に与えられる。
【発明の概要】
【発明が解決しようとする課題】
【0007】
現在、OOBシグナリングを用いるMGTに基づく新たな差動シグナリング規格が開発中である。限定されない例として、現在開発中のインテルクイックパス(Intel QuickPath)インターフェイスとして知られているバス規格は、OOBシグナリングプロトコルを使用するMGTインターフェイスを含む。このOOBプロトコルの詳細はまだ知られていないので、OOB回路を用いる既存のMGTトランシーババッファは、これらまだ規定されていないOOBプロトコル信号を用いるシグナリングをサポートできない。加えて、将来規定される他のOOBシグナリングプロトコルを、先行技術のMGTトランシーバは受けることができない。先行技術のMGTトランシーバのこの特徴のため、これら開発中のOOBプロトコルを受けるために回路の再設計が必要である。
【0008】
したがって、マルチギガビット信号インターフェイス上で差動信号を受信、送信、および/または送受信するためのトランシーバ回路および回路を提供する方法であって、さらにこのマルチギガビットインターフェイス上でOOB信号を受信、送信または送受信することができるトランシーバ回路および回路を提供する方法が、引続き必要である。OOB信号はまだ規定されていないOOB信号プロトコルを含み得る。
【課題を解決するための手段】
【0009】
概要
差動MGT信号を差動シグナリングインターフェイス上で受信、送信、および送受信し、汎用バッファを用いてOOB信号を同じインターフェイス上で受信および送信するための方法および装置を含む本発明の好都合な実施の形態によって、上記およびその他の問題は全般的に解決または回避され、技術的利点が得られる。
【0010】
ある代表的な実施の形態において装置が提供され、この装置は、1対の極性が互いに逆の信号上の第1の周波数の差動信号を結合するための差動信号インターフェイスと、差動信号インターフェイスに結合され受信したデータ信号を出力する差動信号受信機と、1対の極性が互いに逆の信号のうちの一方の信号に結合され、第1のアウトバンド信号出力を有する、第1の周波数よりも低い第2の周波数のアウトバンド信号を受信するための第1の汎用入力バッファと、1対の極性が互いに逆の信号のうちの他方の信号に結合され、第2のアウトバンド信号出力を有する、第2の周波数のアウトバンド信号を受信するための第2の汎用入力バッファとを含む。OOB信号は、1対の極性が互いに逆の信号双方の上の同一電圧レベルを有する差動信号インターフェイス上で受信される。別の代表的な実施の形態では、上記回路は、差動受信機回路を極性が互いに逆の差動信号に結合するための送信ネットワークを含み、この送信ネットワークはさらに、汎用入力バッファをそれぞれ対応する差動信号に結合するための端子を有する。
【0011】
別の代表的な実施の形態において、構成可能な集積回路は、ユーザ定義機能を有し、マルチギガビット受信機回路を含む。マルチギガビット受信機回路は、1対の極性が互いに逆の信号上の第1の周波数の差動信号を受けるように結合される。この実施の形態はさらに、1対の極性が互いに逆の信号のうちの一方の信号に結合され、第1のアウトバンド信号出力を有する、第1の周波数よりも低い第2の周波数のアウトバンド信号を受信するための第1の汎用入力バッファと、1対の極性が互いに逆の信号のうちの他方の信号に結合され、第2のアウトバンド信号出力を有する、第2の周波数のアウトバンド信号を受信するための第2の汎用入力バッファとを含む。アウトバンド信号は、1対の極性が互いに逆の信号双方の上の同一電圧レベルを有する差動信号インターフェイス上で受信される。別の代表的な実施の形態では、上記回路は、マルチギガビット受信機回路を極性が互いに逆の差動信号に結合するための送信ネットワークを含み、この送信ネットワークはさらに、汎用入力バッファをそれぞれ対応する差動信号に結合するための端子を有する。別の代表的な実施の形態では、上記回路はさらに、極性が互いに逆の差動信号上のアウトバンド信号を送信するための汎用出力バッファを含む。
【0012】
ある代表的な方法の実施の形態において、この方法は、第1の周波数の1対の極性が互いに逆の差動信号をマルチギガビット差動信号インターフェイス上で受信するステップと、1対の極性が互いに逆の差動信号のうちの一方の信号に結合され、受信アウトバンド信号出力を有する、第1の周波数よりも低い第2の周波数のOOB信号を受信するための第1の汎用入力バッファを与えるステップと、1対の極性が互いに逆の差動信号のうちの他方の信号に結合され、受信アウトバンド信号出力を有する、第1の周波数よりも低い第2の周波数のアウトバンド信号を受信するための第2の汎用入力バッファを与えるステップとを含み、アウトバンド信号を受信するステップは、同一電圧レベルの極性が互いに逆の差動信号上の信号を受信するステップを含む。さらなる方法の実施の形態では、上記方法が、実行され、さらに、差動受信機回路を極性が互いに逆の差動信号に結合するための送信ネットワークを与えるステップを含み、送信ネットワークはさらに、汎用入力バッファをそれぞれ対応する差動信号に結合するための端子を有する。
【0013】
ここまで、以下の発明の詳細な説明がよりよく理解されるように、本発明のある代表的な実施の形態の特徴および技術的利点をやや広く概説してきた。本発明の請求項の主題を構成する本発明のさらなる特徴および利点を以下に述べる。開示されている概念および特定の実施の形態は、同じ目的を果たすために本発明の他の構造またはプロセスを変形または設計するための基礎として容易に利用できることが、当業者には理解される筈である。
【0014】
本発明および本発明の利点のより完璧な理解のために、添付の図面と併せて以下の説明を参照する。
【図面の簡単な説明】
【0015】
【図1A】極性が互いに逆の2つの信号を用いてデータを送信する差動信号の時間−電圧波形を示す。
【図1B】図1Bの時間−電圧波形上に示されたアウトバンドシグナリング期間を示す。
【図2】アウトバンド信号が送信される場合に差動シグナリングインターフェイスから受信される信号を示す。
【図3】高周波差動信号を受信し復元したデータを出力するための先行技術の受信機を示す。
【図4】マルチギガビット信号を差動シグナリングインターフェイス上で受信および送信するための入力/出力回路を含むFPGA装置を示す。
【図5】アウトバンド信号を受信および送信するための汎用バッファおよびTネットワークを含むMGT受信機である本発明の第1の実施の形態を示す。
【図6】アウトバンド信号を受信および送信するための出力ドライブトランジスタと共に汎用バッファおよびTネットワークを含むMGT受信機である本発明の第2の実施の形態を示す。
【図7】アウトバンド信号を受信および送信するための汎用バッファおよび抵抗器を含むMGT受信機である本発明の第3の実施の形態を示す。
【図8】アウトバンド信号を受信するための汎用バッファおよび抵抗器を含むMGT受信機である本発明の実施の形態を示す。
【図9】アウトバンド信号を受信および送信するための汎用入力および出力バッファ、出力トランジスタおよびTネットワークを含むMGT受信機である本発明の別の実施の形態を示す。
【図10】アウトバンド信号を送信するための汎用出力バッファを含むMGT送信機装置である本発明の別の実施の形態を示す。
【図11】アウトバンド信号を送信するための汎用出力バッファおよびTネットワークを含むMGT送信機装置である本発明の他の実施の形態を示す。
【図12】アウトバンド信号を送信および受信するための汎用出力バッファおよびTネットワークを含むMGT送信機装置である本発明のさらに他の実施の形態を示す。
【図13】アウトバンド信号を送信および受信するための汎用入力および出力バッファ、Tネットワーク、および駆動トランジスタを含むMGT送信機装置である本発明のさらに他の実施の形態を示す。
【発明を実施するための形態】
【0016】
詳細な説明
現在MGTインターフェイスと共にOOBシグナリングを利用している通信規格の例は、シリアルATA(SATA)、XAUI、およびPCIエクスプレス規格を含む。これら先行技術のOOBシグナリングプロトコルを受信するための回路を含むあるMGTトランシーバ回路が、設計され、民間の集積回路製造業者から提供されている。たとえば、本願の譲受人であるザイリンクス社(Xilinx Inc.)から入手可能なVirtexファミリーのフィールドプログラマブルゲートアレイ(FPGA)を用いる、入手可能な入力出力バッファは、これら周知のプロトコルのOOB信号のうちいくつかを検出し受信することができる「RocketIO」と呼ばれる選択可能なI/Oバッファを含む。カリフォルニア州95124、サンホセ(San Jose)、ロジックドライブ(Logic Drive)2100のザイリンクス社から入手可能な、2008年2月11日に公表された「Virtex−5 FPGA RocketIO GTPトランシーバユーザーズガイド(Virtex-5 FPGA RocketIO GTP Transceiver Users Guide)」v.1.6と題された文献には、これらMGTトランシーバが記載されている。周知のOOBプロトコルの場合、OOBシグナリングを示す信号をインターフェイス上で検出し得る。これらプロトコルはOOB「ビーコン」と呼ばれることがある。
【0017】
図2は、受信したMGT信号RXPおよびRXN上の一連の波形に対し、受信した差動データ信号を示す。RXPおよびRXNの電圧が変化して一方または他方が対応する極性が反対の信号よりも高い電圧になると、図示のように受信した差動電圧は正または負となり得る。この代表的な例では、差動電圧の範囲は+2Vレベルから−2Vレベルである。これら電圧レベルは変化し得る。従来の「P」および「N」という名称は、「正」および「負」の極性の信号を表わすが、これらは任意の名称であり逆でもよい。
【0018】
この図面にさらに示されているように、2つの差動信号RXPおよびRXNがある期間に亘って同じまたはほぼ同じ電圧レベルを有するとき、しきい値電圧よりも小さい差動信号DIFF SIGが生じる。このことが検出されると、これはOOB信号を示す。OOB信号は一般的に、図面では分断するバー記号で示されているように、マルチギガビット差動信号の周波数よりも数桁低い周波数で切換わる。OOB信号は、差動信号よりも(時間が)遥かに長い。しきい値よりも低いゼロまたは非常に低い差動電圧の存在およびより低い周波数は、OOB信号をMGT差動信号から区別する、OOB信号の特徴である。
【0019】
図3は、先行技術のMGT受信機11の簡単な概略図を示す。示されているバッファの、差動入力は+および−で表わされ、高または低差動出力電圧を示す出力信号はHSINで表わされている。この差動入力バッファ11は、高周波MGT信号を受信するように設計され、OOB信号を認識しない。これはOOB信号が存在するときの差動電圧が非常に低いからである。
【0020】
図3のMGT受信機11は、たとえば回路基板上で使用するための個別部品として提供することができる。より典型的には、このバッファは、集積回路内のMGT信号のための入力受信機回路として配置されるであろう。MGTバッファ11の複数のインスタンスをまとめて配置して、利用できるデータスループットを高めてもよい。
【0021】
市場で重要性が高まっているのは、マルチギガビット差動信号を受信および送信する、入力、出力および入力/出力回路を含み得るユーザ定義可能な集積回路である。プログラマブルロジックデバイス(PLD)は一種のユーザ定義可能な集積回路である。PLDは、ある形態ではコンプレックスPLD(CPLD)であろう。CPLD内では、コンフィギュレーションデータは一般的にオンチップの不揮発性メモリ内に格納される。いくつかのCPLDでは、コンフィギュレーションデータは、オンチップの不揮発性メモリ内に格納され、その後初期コンフィギュレーションシーケンスの一部として揮発性メモリにダウンロードされる。
【0022】
CPLDに関するさらなる情報は、たとえば2002年10月15日に発行されたディーバ(Diba)他による米国特許第6,466,049号B1にある。
【0023】
市場で重要性が高まっている別の種類のPLDは、フィールドプログラマブルゲートアレイ(FPGA)回路である。FPGAでは、集積回路装置は半導体製造プロセスによって完全な状態になるように製造される。しかしながら、製造後、この装置の実際の機能は、装置の最終機能がユーザによって決定されユーザによってプログラムされるよう、(その名の通りフィールド内で)プログラム可能である。FPGAの構成は、装置を再度プログラムすることによっても修正し得る。
【0024】
FPGAは一般的に、プログラマブルタイルのアレイを含む。これらプログラマブルタイルは、たとえば、入力/出力ブロック(IOB)、コンフィギュラブルロジックブロック(CLB)、専用ランダムアクセスメモリブロック(BRAM)、乗算器、デジタル信号処理ブロック(DSP)、プロセッサ、クロックマネージャ、遅延ロックループ(DLA)などを含むことができる。
【0025】
各プログラマブルタイルは一般的に、プログラマブルインターコネクトおよびプログラマブルロジック双方を含む。プログラマブルインターコネクトは一般的に、プログラマブルインターコネクトポイント(PIP)によって相互に接続された長さが異なる多数のインターコネクトラインを含む。プログラマブルロジックは、たとえばファンクションジェネレータ、レジスタ、算術論理などを含み得るプログラマブル素子を用いてユーザ設計のロジックを実現する。
【0026】
プログラマブルインターコネクトおよびプログラマブルロジックは一般的に、コンフィギュレーションデータのストリームを、プログラマブル素子をどのようにして構成するかを定める内部コンフィギュレーションメモリセルにロードすることによってプログラムされる。コンフィギュレーションデータは、外部装置によって、メモリから(たとえば外部PROMから)読出すまたはFPGAに書込むことができる。こうして、個々のメモリセルの集合的な状態が、FPGAの機能を決定する。
【0027】
FPGAは、よりコストが高く時間を要する集積回路製造方法に移行する前に、最終製品として、または提案された集積回路設計を試す手段として使用するための集積回路を設計し製造するための迅速な方法を提供する。FPGAは再プログラムし得るので、FPGAを使用すると、集積回路の機能を修正可能にすることによって、最終製品の設計の「将来を保証する」何らかの機能も提供される。これは、インターフェイスまたはその他の要件が変わったときに装置の有用性を維持するのに重要である。
【0028】
市場で入手可能な先行技術のFPGAの限定されない例が、図4のブロック図に示される。このVirtex−4FPGA装置は、ザイリンクス社から入手可能であり、カリフォルニア州95124、サンホセ、ロジックドライブ2100のザイリンクス社から入手可能な、2008年6月17日に公表された「Virtex−4 FPGAユーザーズガイド(Virtex-4 FPGA Users Guide)」と題されたザイリンクスデータシートに詳述されている。ヤング(Young)他はさらに、1999年6月22日に発行され、「階層相互接続線を有するFPGA繰返し可能相互接続構成体」と題された米国特許第5,914,616号に、Virtex FPGAの相互接続構造を記載している。
【0029】
図4は、多数の異なるプログラマブルタイルを含むFPGAアーキテクチャ100を示す。上記異なるプログラマブルタイルは、マルチギガビットトランシーバ(MGT101)、コンフィギュラブルロジックブロック(CLB102)、ランダムアクセスメモリブロック(BRAM103)、入力/出力ブロック(IOB104)、コンフィギュレーションおよびクロッキングロジック(CONFIG/CLOCKS105)、デジタル信号処理ブロック(DSP106)、専用入力/出力ブロック(I/O107)(たとえばコンフィギュレーションポートおよびクロックポート)、ならびに、デジタルクロックマネージャ、アナログ−デジタル変換器、システムモニタロジックなどの他のプログラマブルロジック108を含む。FPGAの中には、専用プロセッサブロック(PROC110)を含むものもある。
【0030】
いくつかのFPGAでは、各々のプログラマブルタイルは、各々の隣接するタイル中の対応のインターコネクト素子へおよびそれからの標準化された接続部を有するプログラマブルインターコネクト素子(INT111)を含む。したがって、プログラマブルインターコネクト素子は、図示されるFPGAのためのプログラマブルインターコネクト構造を共に実現する。プログラマブルインターコネクト素子(INT111)は、図4の上部に含まれる例によって示されるように、同じタイル内にプログラマブルロジック素子へのおよびそれからの接続部も含む。
【0031】
たとえば、CLB102は、単一のプログラマブルインターコネクト素子(INT111)と共にユーザロジックを実現するようにプログラム可能なコンフィギュラブルロジック素子(CLE112)を含むことができる。BRAM103は、1つ以上のプログラマブルインターコネクト素子に加えてBRAMロジック素子(BRL113)を含むことができる。典型的に、1つのタイルに含まれるインターコネクト素子の数は、このタイルの高さに依存する。図示される実施の形態では、BRAMタイルは4つのCLBと同じ高さを有するが、他の数(たとえば5つ)を用いることも可能である。DSPタイル106は適切な数のプログラマブルインターコネクト素子に加えてDSPロジック素子(DSPL114)を含むことができる。IOB104は、たとえば、プログラマブルインターコネクト素子(INT111)の1つのインスタンスに加えて入力/出力ロジック素子(IOL115)の2つのインスタンスを含むことができる。当業者には明らかなように、たとえばI/Oロジック素子115に接続される実際のI/Oパッドは、図示されているさまざまなロジックブロックよりも上に積層される金属を用いて製造され、典型的に、入力/出力ロジック素子115の領域に限られない。
【0032】
図示される実施の形態では、(図4において網掛けされて示される)ダイの中央近くの列状の領域がコンフィギュレーションロジック、クロックロジックおよび他の制御ロジックのために用いられる。この列から延在する水平方向の領域109は、FPGAの幅に亘ってクロックおよびコンフィギュレーション信号を分配するのに用いられる。
【0033】
なお、図4は、ある代表的なFPGAアーキテクチャを図示することしか意図していない。たとえば、1列の中のロジックブロックの数、列の相対的な幅、列の数および順序、列に含まれるロジックブロックの種類、ロジックブロックの相対的なサイズ、ならびに図4の上部に含まれるインターコネクト/ロジック実現例は単に代表的なものである。たとえば、実際のFPGAでは、CLBの2つ以上の隣接する列は典型的にCLBが現れる場所であればどこでも含まれて、ユーザロジックの効率的な実現を容易にするが、隣接するCLB列の数はFPGAの全体的なサイズによって変化する。
【0034】
周知のMGTを用いてOOB信号をマルチギガビットシグナリングインターフェイス上で適切に受信するためには、正しいOOBビーコンロジックおよびデコード回路がマルチギガビットトランシーバ内に含まれるよう、受信するOOBプロトコルがわかっていなければならない。したがって、OOB信号を正しく受信する完成した集積回路を提供するためには、集積回路装置のピンにあると予測され、MGTのI/Oトランシーバの構成時に適切な内蔵トランシーバ機能を有効にしなければならない、OOBシグナリングプロトコルを、ユーザが知っていなければならない。
【0035】
図5を参照して、示されているのは、本発明の回路の第1の代表的な実施の形態である。MGT受信機11は、極性が互いに逆の差動信号INNおよびIPPの差動対に結合される。受信機11の出力は、図示のとおり、INNおよびIPP間の差動電圧が正のときは正であり、この差動電圧が負のときは負である、時間と共に変化する出力HSINである。MGT受信機11は、OOB信号を受信および送信することができる汎用バッファ12、13、14および15と結合される。
【0036】
汎用入力バッファ13および15はそれぞれ入力INNおよびIPPに結合される。これらバッファは、終端ネットワーク(Tネットワーク)T1およびT2を通して上記入力に結合される。図5に示されているように、各Tネットワークは、この限定されない例では3つの抵抗器を含む。T1は抵抗器R1、R2、およびR3を含み、T2は抵抗器R4、R6およびR5を含む。汎用出力バッファ14および12は、TネットワークT1およびT2を通してOOB信号を差動信号INNおよびIPPに出力するように結合される。OOB信号が信号INNおよびIPP上にあるとき、信号は、この特定の代表的な実施の形態では入力/出力信号であるが、この代表的な実施の形態では、MGT信号は受信されるだけなのでMGTバッファ11は受信機でしかない。半導体製造では、TネットワークT1、T2内の抵抗器を製造するさまざまな方法が周知である。たとえばポリシリコン抵抗器を使用してもよい。
【0037】
図5の受信機回路の実施の形態におけるTネットワークT1およびT2は、いくつかの重要な目的を果たす。Tネットワークは送信ライン終端を提供し、これにより、差動信号が減衰し共通モード電圧が低下する。これは、MGT受信機11の入力を、信号INNおよびIPPを受信機11に与えるMGT信号送信機(図示せず)が提供する信号レベルに一致させるためには重要である。共通モード電圧が不一致の場合、Tネットワークは、共通モード電圧を調整する手段を提供する。共通モード電圧の不一致は、たとえば異なる製造業者によって提供された装置が結合された場合、または送信装置および受信機に与えられた電源電圧が異なる場合に生じることがある。限定されない1つの例では、受信機11は、第1の製造業者の集積回路の一部で、別の製造業者の集積回路上のMGT送信機に結合されていてもよい。この例では、共通モード電圧シフトは、適切な高速差動モード動作を保証するのに重要である。
【0038】
Tネットワークの別の重要な機能は、汎用出力バッファがイネーブルにされOOB信号を差動信号対上に供給することができるときに、差動信号対を選択的に、出力が論理「1」信号を駆動するときには正電圧で、または出力が論理「0」を駆動するときは接地で、終端することができることである(「1」と高またはVcc電源電圧との相関関係および「0」と接地電圧との相関関係は任意であり、当該技術では周知のように逆でもよい)。また、高周波差動信号をMGTインターフェイス上で駆動するときに、VccまたはGNDで終端したMGT受信機と共にTネットワークを適切に動作させることも重要である。このようにして、Tネットワークは、信号を正しく伝達できるよう、終端電圧が異なる回路を両立させる機能を果たし得る。TネットワークT1、T2は、高速MGTシグナリング中それぞれVccおよびVssで終端した送信機装置両者と共に受信機11を使用できるようにする。
【0039】
Tネットワークのもう1つの重要な機能は、受信機バッファ13および15が動作しているときに、Tネットワークが、さもなければ高速信号の動作を妨げるかまたは損なうことなく、低速OOBシグナリングデータの抽出のための「タップポイント(tap point)」を提供することである。なお、受信機13および15は、受信機11よりも低い周波数で動作するように設計された汎用入力バッファである。高周波MGT信号がMGTインターフェイス上にあるとき、汎用入力バッファは、このより高い周波数の信号を検出しない。なぜなら、これら汎用バッファはローパスフィルタの性質を有するからである。
【0040】
図5の基準電圧Vrefは、共通モード電圧とは異なる電圧レベルとなるように選択しなければならない。このことは、OOBシグナリング事象中の電圧シフト(差動電圧がVref入力によって設定されるしきい値よりも低いとき)を用いて、汎用入力バッファ13および15によって復元されたOOBデータをトリガできるようにするのに、重要である。電圧Vrefは、OOB信号を示す、通常は極性が互いに逆の2つの信号間の差動電圧に対するしきい値電圧を決定する。
【0041】
図5の右側に示されている波形は、復元された典型的な信号を表わす。高速データ入力を受信するための信号HSINは、入力で受信された差動MGT信号に対応する、時間と共に変化する波形である。これらの信号の周波数は比較的高く、これらの信号上のデータ速度はたとえば毎秒1ギガビットを上回ることがある。これらの信号の範囲は現在最高毎秒10ギガビットまでが可能であり、将来はさらに高い速度が実現されるであろう。信号OOBINNおよびOOBIPPは、汎用入力バッファが受信するOOB信号を表わす。これらOOB信号の周波数は、波形の中の分断された線で示されるように、差動信号よりも遥かに低く、この周波数は500kHzを下回るかまたはそれよりもかなり低い場合がある。MGT信号入力INNおよびIPP上でのOOBシグナリング中、通常は極性が互いに逆の2つの信号は同一電圧にされるので、受信した2つの信号OOBIPPおよびOOBINNは同一電圧のはずである。この特徴によって、信号が正しく受信されていること、およびこれらが実際OOB信号であることを確認することができる。バッファ12および14へのOOBOUT出力信号も同一電圧レベルであろう。なぜなら、この2つのOOB信号は、これらの信号に結合される受信機(図示せず)によって正しく認識され受信されるべき、差動インターフェイス信号INNおよびIPP上の同一電圧でなければならないからである。このようにして、本発明の実施の形態は、OOBシグナリングプロトコルがわかっていないときでも、受信されるOOB信号を検出することができる。
【0042】
図6は、別の代表的なMGT受信機回路の実施の形態の回路図を示す。図6において、MGT受信機11は、差動マルチギガビットシグナリング対INNおよびIPPに結合される。この実施の形態において、送信装置(図示せず)は、そのMGT信号のための駆動出力バッファをトライステートまたはディスエーブルにしてOOBシグナリングが行なえるようにできなくてもよい。このことは、汎用出力バッファ12および14が、OOBシグナリング期間中に、バス上に存在するMGT信号をオーバドライブすることができなければならないことを意味する。トランジスタM1、M2、M3およびM4は各々、差動信号と電圧供給源との間に結合される。トランジスタM1およびM2は結合されて正電圧を差動バス上に置き、トランジスタM3およびM4は結合されて接地電圧を差動バス上に置く。このようにして、出力バッファ12および14はバス上の電圧を制御できる。バッファ12および14は、OOBシグナリング中、適切なトランジスタを、トランジスタのゲートに信号を駆動することによってイネーブルにすることができる。このように、MGT対上でのOOB信号の送信は、送信装置が提供するであろういかなる信号でもオーバドライブする大きさにされたトランジスタのゲートの制御によって提供される。通常のMGT動作中、これら出力バッファ12および14は、イネーブル信号ENを用いてディスエーブルにされるため、トランジスタM1、M2、M3およびM4は通常の動作に干渉しない。好ましくは、トランジスタM1、M2、M3およびM4に大きさの必要条件があるため、外部トランジスタを使用してもよい。しかしながら、他の実施の形態では、これら大きなトランジスタをバッファと共に集積回路内で形成し得ることも意図されている。
【0043】
トランジスタM1、M2、M3およびM4を使用して差動信号上に高電圧および接地電圧を与えることによって、図6の高電圧に対してはVttであり接地電圧に対してはVssであるこれらの電圧を、汎用出力バッファ12および14に対する電源電圧と異なるようにすることができる。この特徴は、信号電圧レベルを受信装置に適合させるさらなる調整によって、もう1つの設計自由度をもたらす。これら出力バッファに対するEN入力により、これらを、MGT差動信号動作に対してディスエーブルにするとともに、回路がOOB受信機として作用しているときにも、ディスエーブルにすることができる。こういったときOOB信号は入力バッファ13および15が受信する。
【0044】
いくつかの応用例では、OOB回路にMGT受信機を設けるのに必要な部品は上記よりも少なくてもよい。こういった応用例に適した代替の実施の形態について次に説明する。
【0045】
図7には別の実施の形態が示される。この代表的な実施の形態において、汎用バッファによって与えられるOOBシグナリング機能を有するMGT受信機におけるTネットワークT1およびT2は簡略化してもよい。この例では、信号INNおよびIPPに結合される送信装置(図示せず)および受信機は、同一の共通モード電圧を有する。したがって、MGT受信機11において共通モード電圧調整は不要であり、抵抗器のいくつかを省いてもよい。MGT信号受信のための残りのバッファ11ならびにバッファ12、13、14、および15は、図5と同じやり方で動作する。抵抗器R1およびR5は、受信機13、15でOOB信号を受信するのに好都合な終端を提供するとともに、出力バッファ12および14からのOOB信号を供給するための終端も提供する。
【0046】
図8は、別の代替の実施の形態を示し、この実施の形態ではOOB信号は受信機回路によって受信されるだけでよい。この実施の形態では、上記実施の形態においてOOBを送信または駆動するために使用される汎用出力バッファを省いてもよい。この代表的な実施の形態では、送信装置(図示せず)が、汎用入力バッファの通過周波数よりも低い周波数を有しかつ基準Vrefによって設定されたしきい値よりも低い差動電圧を有する信号を送信すると、TネットワークT1およびT2ならびに汎用入力バッファ13および15が、差動信号INNおよびIPPからOOB信号を受信する。周波数がより高いMGT差動信号が受信されたときは、汎用バッファはこれに反応せず(これらのバッファがローパス周波数フィルタの性質を有するため)、周波数がより高いMGT入力バッファ11が差動信号を受ける。
【0047】
図9は、OOB信号の受信および送信も可能であり、かつMGT信号の受信が可能な、図8の受信回路の代替の実施の形態を示す。図9において、この応用例は送信機装置(図示せず)および受信機が同一の共通モード電圧を有する例であり、したがって上記実施の形態で示されているTネットワークT1およびT2は省いてもよく、抵抗器R2、R3およびR4、R6はレベルシフト機能が不要であるため省いてもよい。これ以外は、この回路および構成要素のバッファ11、汎用入力バッファ13および15ならびに送信または出力バッファ12および14はトランジスタM1、M2、M3およびM4と共に、上記実施の形態と同様に動作する。
【0048】
図10は、もう1つの代表的な実施の形態を示す。図10において、MGT送信機21は、OOB信号を提供するために追加された追加の汎用バッファ12および14、ならびに単一の抵抗器R1およびR5を有する。この実施の形態において、送信機21および受信機(図示せず)の共通モード電圧を一致させて、共通モード電圧シフトの実施の形態について先に示したTネットワークが不要となるようにする。
【0049】
動作時、図10の送信機の実施の形態は、高速データ出力HSOUTに応答して差動信号を出力ONNおよびOPP上で送信するように動作する。OOB信号が送信される場合、出力バッファ12および14がイネーブルにされ、信号OOBOUT上のデータが出力ONNおよびOPP上で送信される。なお、2つのバッファ12および14は、ONNおよびOPP双方の上で同じ電圧を送信しており、受信機(図示せず)に対するOOB信号を示す。信号ONNおよびOPP間の差動電圧が受信機におけるしきい値電圧よりも低いからである。抵抗R1およびR5は、OOB信号が送信されるときに出力電圧を調整するための手段を提供する。イネーブル信号ENを用いて、差動シグナリングが実行されているときに、汎用出力バッファ12および14の出力をトライステートにすることによって、通常の場合これら汎用出力バッファがMGT差動信号に干渉しないようにする。
【0050】
図11は、TネットワークT1およびT2と共に、MGT送信機21を含みさらにOOB信号送信機12および14を含む代表的な代替の実施の形態を示す。この実施の形態では、汎用出力バッファを用いることによって、共通モード電圧を調整して受信機(図示せず)における共通モード電圧と一致させることができる。この回路はMGT信号およびOOB信号双方の送信機である。汎用出力バッファに結合されたイネーブル信号ENは、通常のMGTシグナリング動作中にこれらのバッファをトライステートにするまたはディスエーブルにすることによって、これらがMGTドライバ21からの高速差動シグナリングに干渉しないようにすることができる。
【0051】
図12は、別の回路の実施の形態を示し、この実施の形態では、MGT出力ドライバ21が差動信号ONNおよびOPPを駆動するために設けられ、汎用出力バッファ12および14がOOB信号を差動出力ONNおよびOPP上に駆動するために設けられ、汎用入力バッファ13および15がOOB信号を入力として受信するために設けられる。TネットワークT1およびT2は、上記実施の形態と同一の機能を提供する。
【0052】
図13は、送信機の代替の実施の形態を示し、この送信機は、高速シリアル通信のためのMGT差動信号を差動信号対ONNおよびOPP上に与え、トランジスタM1、M2、M3およびM4を用いてOOB出力信号も与える。この代表的な実施の形態において、MGT送信機21は、その出力をディスエーブルまたはトライステートにできなくてもよい。この例では、OOB信号を送信するために、汎用バッファ12および14は、差動信号ONNおよびOPP上にある差動信号をオーバドライブすることができなければならない。したがって、トランジスタM1、M2、M3およびM4を、差動信号を高電圧または低電圧に駆動して論理「1」または論理「0」を送信するのに十分な大きさにする必要がある。OOB信号がONNおよびOPP両者の上でローでなければならないとき、トランジスタM3およびM4の正しいゲート動作のためには、バッファ14の入力にインバータが必要である。イネーブル信号ENによって、汎用出力バッファ12および14を、OOB信号のシグナリング中でないときにディスエーブルにしてこれらバッファが通常の差動シグナリング動作に干渉しないようにすることができる。
【0053】
図13の実施の形態を、TネットワークT1およびT2が送信機にとって不要である応用例のために変形してもよい。送信機21および受信機(図示せず)が同じ共通モード電圧を有する差動信号ONNおよびOPPに結合される場合、図13の回路を、上記実施の形態に記載のTネットワークの抵抗器R2、R3、R4およびR6なしで設けてもよい。
【0054】
本発明の実施の形態は、MGT信号を受信および送信するための、かつOOB信号を受信および送信するための汎用バッファを用いてOOB信号をMGTインターフェイス上で受信および送信するための、回路および方法を提供する。好都合なことに、この回路は、OOBプロトコルがまだわかっていないときでも提供できる。上記実施の形態の使用は、将来のまたはまだ規定されていないOOBプロトコルのためのOOB信号を受信できる回路を設計者が完成できるようにする方法を提供することにより、将来のシステムのコストを下げ高コストの再設計をしなくてもよいようにする。
【0055】
上記実施の形態は、MGT受信機にOOB信号入力および出力バッファを与えるとともに、MGT送信機にOOB信号入力および出力バッファを与える。MGT受信機およびMGT送信機を組合せてMGTトランシーバを形成することは、本発明の一部とみなされるもう1つの代替の実施の形態であり添付の請求項の範囲に含まれる。このMGTトランシーバは、上記受信機および送信機の実施の形態のように、適用可能な場合はTネットワーク、適用可能な場合は抵抗器R1およびR5、および適用可能な場合は高および低OOB信号を与えるトランジスタM1、M2、M3およびM4と共に配置することができる。
【0056】
上記実施の形態は、回路基板上のまたはシステム内の独立型回路として提供し得る。より典型的には、上記回路の実施の形態は、好都合なことに集積回路上の入力および出力バッファとして実現し得る。これら実施の形態の使用は特に、FPGAといったプログラム可能または再プログラム可能な集積回路にとって好都合である。よって、これら集積回路を、回路をプログラムすることによって任意のOOB信号プロトコルと共に使用して、受信したOOB信号を認識する、または送信するOOB信号を形成することができる。新たなバッファ回路を製造するまたは集積回路を再設計する必要はない。プログラミング工程によって設計を完成または更新することにより設計プロセスの「将来を保証する」ことができる。上記実施の形態が提供するOOB信号を、最終的に明らかになるOOBプロトコルを認識するように変更することができるFPGA上のプログラマブル回路によって処理することができる。
【0057】
上記実施の形態は独立型集積回路として提供してもよい。これら代替の実現化例は、本発明のさらなる実施の形態とみなされ、添付の請求項の範囲に含まれる。当業者は、代表的な実施の形態に対する数多くの明らかな変形を、開示されている発明を使用しながらでも行なうことができることを理解するであろう。たとえば、上記説明および添付の請求項において使用されている用語のいくつかは、関連技術で現在使用されている用語および現在作成中の規格の草案で使用されている用語を基準にして選択されている。産業界および規格の作成において使用されることによって時間の経過に伴い生じるこういった用語および略語の変化は考慮されており開示されている発明の範囲を変更するまたは添付の請求項の範囲を限定するものではない。これら変形は、追加の実施の形態であるとみなされ、本発明の範囲に含まれると考えられ、添付の請求項の範囲に含まれる。
【技術分野】
【0001】
発明の分野
本発明の実施の形態は、アウトバンド信号を高速差動シグナリングインターフェイスを通して受信および送信するための回路および方法に関する。特に、本発明の実施の形態は、アウトバンド信号を汎用バッファ回路を用いて受信し送信することに向けられた回路および方法に関する。
【背景技術】
【0002】
背景
信号をシステムおよび集積回路に与え信号をシステムおよび集積回路から受ける際の、シグナリングまたはデータ速度を高めるための技術が開発されている。ある周知の取組みでは、シリアルデータが高周波シリアル差動信号インターフェイスを通して送信される。差動シグナリングは、比較的小さい差動電圧によって隔てられた、通常は極性が互いに逆の信号の対を送信する。差動信号受信機は、この差動電圧を検知し、受信したこれら入力からクロックおよびデータ信号を復元することができる。送信機も同様に、データ信号に対応する差動信号をインターフェイス上で送信することができる。このインターフェイス上で送信される差動電圧が、高信号レベルから低信号レベルに移行するのに必要なのは、全論理レベル電圧信号振幅に満たないため、より高速でスイッチングを実現し得る。これら高周波信号は、最大毎秒10ギガビット(Gps)までのデータ速度で送信し得る。技術の進歩に伴い、これらデータ速度は増し続けている。さらに、これらマルチギガビット差動信号の群を用いることにより、非常に高いデータ送信速度を達成し得る。
【0003】
図1Aは、先行技術のマルチギガビットシグナリングインターフェイス上の典型的な信号の電圧波形を示す。図1Aにおいて、極性が互いに逆の2つの信号は、TX+およびTX−で示されている。差動電圧は、たとえばおよそ2ボルトでもよく、信号データを表わす。この2つの信号間の差動電圧は、正の場合、たとえば論理「1」という1つのデータ値を表わすことができる。この2つの電圧間の差動電圧は、負の場合、たとえば論理「0」という別のデータ値を表わすことができる。この論理値の割当ては任意であって当該技術では周知のように逆でもよい。
【0004】
マルチギガビットトランシーバ(MGT)を利用する、あるシグナリング規格では、アウトバンド(OOB)信号を用いて、高速データの送信および受信以外の種類のメッセージを伝達する。MGTインターフェイスの場合、OOB信号は、同一電圧の通常は極性が互いに逆の差動信号ライン双方を用いて送信される信号である。限定されない例として、OOB信号を用いて、パワーアップまたはリセット時の装置の初期化、MGAバッファ内のパラメータの設定、さもなければ装置内の他のパラメータの設定または読出、試験または構成動作の実行などを行なってもよい。
【0005】
OOBシグナリング中は、通常は互いに逆の2つの差動信号ラインが同じ電位にされる、すなわち差動電圧は低電圧しきい値よりも低く保たれゼロに近づく。これら2つの電圧に差がないことにより、OOB信号の存在はかなり直接的かつ着実に検出される。
【0006】
図1Bは、マルチギガビット信号インターフェイス上のOOB信号を示す。この図に示されるように、通常は極性が互いに逆の2つの信号TX+およびTX−がほぼ同じ電圧値をとるとき、すなわち差動電圧がしきい値電圧未満のとき、OOB信号の存在を検出できる。OOB信号は、一般的には比較的低い周波数で送信され、たとえば初期化、観察、試験およびリセット型の機能をシステムに与えてもよい。OOB信号を使用することによって、さらなるピンまたは端子を与えるまたは使用する必要なく、さらなる入力、出力または入力/出力機能が装置または回路に与えられる。
【発明の概要】
【発明が解決しようとする課題】
【0007】
現在、OOBシグナリングを用いるMGTに基づく新たな差動シグナリング規格が開発中である。限定されない例として、現在開発中のインテルクイックパス(Intel QuickPath)インターフェイスとして知られているバス規格は、OOBシグナリングプロトコルを使用するMGTインターフェイスを含む。このOOBプロトコルの詳細はまだ知られていないので、OOB回路を用いる既存のMGTトランシーババッファは、これらまだ規定されていないOOBプロトコル信号を用いるシグナリングをサポートできない。加えて、将来規定される他のOOBシグナリングプロトコルを、先行技術のMGTトランシーバは受けることができない。先行技術のMGTトランシーバのこの特徴のため、これら開発中のOOBプロトコルを受けるために回路の再設計が必要である。
【0008】
したがって、マルチギガビット信号インターフェイス上で差動信号を受信、送信、および/または送受信するためのトランシーバ回路および回路を提供する方法であって、さらにこのマルチギガビットインターフェイス上でOOB信号を受信、送信または送受信することができるトランシーバ回路および回路を提供する方法が、引続き必要である。OOB信号はまだ規定されていないOOB信号プロトコルを含み得る。
【課題を解決するための手段】
【0009】
概要
差動MGT信号を差動シグナリングインターフェイス上で受信、送信、および送受信し、汎用バッファを用いてOOB信号を同じインターフェイス上で受信および送信するための方法および装置を含む本発明の好都合な実施の形態によって、上記およびその他の問題は全般的に解決または回避され、技術的利点が得られる。
【0010】
ある代表的な実施の形態において装置が提供され、この装置は、1対の極性が互いに逆の信号上の第1の周波数の差動信号を結合するための差動信号インターフェイスと、差動信号インターフェイスに結合され受信したデータ信号を出力する差動信号受信機と、1対の極性が互いに逆の信号のうちの一方の信号に結合され、第1のアウトバンド信号出力を有する、第1の周波数よりも低い第2の周波数のアウトバンド信号を受信するための第1の汎用入力バッファと、1対の極性が互いに逆の信号のうちの他方の信号に結合され、第2のアウトバンド信号出力を有する、第2の周波数のアウトバンド信号を受信するための第2の汎用入力バッファとを含む。OOB信号は、1対の極性が互いに逆の信号双方の上の同一電圧レベルを有する差動信号インターフェイス上で受信される。別の代表的な実施の形態では、上記回路は、差動受信機回路を極性が互いに逆の差動信号に結合するための送信ネットワークを含み、この送信ネットワークはさらに、汎用入力バッファをそれぞれ対応する差動信号に結合するための端子を有する。
【0011】
別の代表的な実施の形態において、構成可能な集積回路は、ユーザ定義機能を有し、マルチギガビット受信機回路を含む。マルチギガビット受信機回路は、1対の極性が互いに逆の信号上の第1の周波数の差動信号を受けるように結合される。この実施の形態はさらに、1対の極性が互いに逆の信号のうちの一方の信号に結合され、第1のアウトバンド信号出力を有する、第1の周波数よりも低い第2の周波数のアウトバンド信号を受信するための第1の汎用入力バッファと、1対の極性が互いに逆の信号のうちの他方の信号に結合され、第2のアウトバンド信号出力を有する、第2の周波数のアウトバンド信号を受信するための第2の汎用入力バッファとを含む。アウトバンド信号は、1対の極性が互いに逆の信号双方の上の同一電圧レベルを有する差動信号インターフェイス上で受信される。別の代表的な実施の形態では、上記回路は、マルチギガビット受信機回路を極性が互いに逆の差動信号に結合するための送信ネットワークを含み、この送信ネットワークはさらに、汎用入力バッファをそれぞれ対応する差動信号に結合するための端子を有する。別の代表的な実施の形態では、上記回路はさらに、極性が互いに逆の差動信号上のアウトバンド信号を送信するための汎用出力バッファを含む。
【0012】
ある代表的な方法の実施の形態において、この方法は、第1の周波数の1対の極性が互いに逆の差動信号をマルチギガビット差動信号インターフェイス上で受信するステップと、1対の極性が互いに逆の差動信号のうちの一方の信号に結合され、受信アウトバンド信号出力を有する、第1の周波数よりも低い第2の周波数のOOB信号を受信するための第1の汎用入力バッファを与えるステップと、1対の極性が互いに逆の差動信号のうちの他方の信号に結合され、受信アウトバンド信号出力を有する、第1の周波数よりも低い第2の周波数のアウトバンド信号を受信するための第2の汎用入力バッファを与えるステップとを含み、アウトバンド信号を受信するステップは、同一電圧レベルの極性が互いに逆の差動信号上の信号を受信するステップを含む。さらなる方法の実施の形態では、上記方法が、実行され、さらに、差動受信機回路を極性が互いに逆の差動信号に結合するための送信ネットワークを与えるステップを含み、送信ネットワークはさらに、汎用入力バッファをそれぞれ対応する差動信号に結合するための端子を有する。
【0013】
ここまで、以下の発明の詳細な説明がよりよく理解されるように、本発明のある代表的な実施の形態の特徴および技術的利点をやや広く概説してきた。本発明の請求項の主題を構成する本発明のさらなる特徴および利点を以下に述べる。開示されている概念および特定の実施の形態は、同じ目的を果たすために本発明の他の構造またはプロセスを変形または設計するための基礎として容易に利用できることが、当業者には理解される筈である。
【0014】
本発明および本発明の利点のより完璧な理解のために、添付の図面と併せて以下の説明を参照する。
【図面の簡単な説明】
【0015】
【図1A】極性が互いに逆の2つの信号を用いてデータを送信する差動信号の時間−電圧波形を示す。
【図1B】図1Bの時間−電圧波形上に示されたアウトバンドシグナリング期間を示す。
【図2】アウトバンド信号が送信される場合に差動シグナリングインターフェイスから受信される信号を示す。
【図3】高周波差動信号を受信し復元したデータを出力するための先行技術の受信機を示す。
【図4】マルチギガビット信号を差動シグナリングインターフェイス上で受信および送信するための入力/出力回路を含むFPGA装置を示す。
【図5】アウトバンド信号を受信および送信するための汎用バッファおよびTネットワークを含むMGT受信機である本発明の第1の実施の形態を示す。
【図6】アウトバンド信号を受信および送信するための出力ドライブトランジスタと共に汎用バッファおよびTネットワークを含むMGT受信機である本発明の第2の実施の形態を示す。
【図7】アウトバンド信号を受信および送信するための汎用バッファおよび抵抗器を含むMGT受信機である本発明の第3の実施の形態を示す。
【図8】アウトバンド信号を受信するための汎用バッファおよび抵抗器を含むMGT受信機である本発明の実施の形態を示す。
【図9】アウトバンド信号を受信および送信するための汎用入力および出力バッファ、出力トランジスタおよびTネットワークを含むMGT受信機である本発明の別の実施の形態を示す。
【図10】アウトバンド信号を送信するための汎用出力バッファを含むMGT送信機装置である本発明の別の実施の形態を示す。
【図11】アウトバンド信号を送信するための汎用出力バッファおよびTネットワークを含むMGT送信機装置である本発明の他の実施の形態を示す。
【図12】アウトバンド信号を送信および受信するための汎用出力バッファおよびTネットワークを含むMGT送信機装置である本発明のさらに他の実施の形態を示す。
【図13】アウトバンド信号を送信および受信するための汎用入力および出力バッファ、Tネットワーク、および駆動トランジスタを含むMGT送信機装置である本発明のさらに他の実施の形態を示す。
【発明を実施するための形態】
【0016】
詳細な説明
現在MGTインターフェイスと共にOOBシグナリングを利用している通信規格の例は、シリアルATA(SATA)、XAUI、およびPCIエクスプレス規格を含む。これら先行技術のOOBシグナリングプロトコルを受信するための回路を含むあるMGTトランシーバ回路が、設計され、民間の集積回路製造業者から提供されている。たとえば、本願の譲受人であるザイリンクス社(Xilinx Inc.)から入手可能なVirtexファミリーのフィールドプログラマブルゲートアレイ(FPGA)を用いる、入手可能な入力出力バッファは、これら周知のプロトコルのOOB信号のうちいくつかを検出し受信することができる「RocketIO」と呼ばれる選択可能なI/Oバッファを含む。カリフォルニア州95124、サンホセ(San Jose)、ロジックドライブ(Logic Drive)2100のザイリンクス社から入手可能な、2008年2月11日に公表された「Virtex−5 FPGA RocketIO GTPトランシーバユーザーズガイド(Virtex-5 FPGA RocketIO GTP Transceiver Users Guide)」v.1.6と題された文献には、これらMGTトランシーバが記載されている。周知のOOBプロトコルの場合、OOBシグナリングを示す信号をインターフェイス上で検出し得る。これらプロトコルはOOB「ビーコン」と呼ばれることがある。
【0017】
図2は、受信したMGT信号RXPおよびRXN上の一連の波形に対し、受信した差動データ信号を示す。RXPおよびRXNの電圧が変化して一方または他方が対応する極性が反対の信号よりも高い電圧になると、図示のように受信した差動電圧は正または負となり得る。この代表的な例では、差動電圧の範囲は+2Vレベルから−2Vレベルである。これら電圧レベルは変化し得る。従来の「P」および「N」という名称は、「正」および「負」の極性の信号を表わすが、これらは任意の名称であり逆でもよい。
【0018】
この図面にさらに示されているように、2つの差動信号RXPおよびRXNがある期間に亘って同じまたはほぼ同じ電圧レベルを有するとき、しきい値電圧よりも小さい差動信号DIFF SIGが生じる。このことが検出されると、これはOOB信号を示す。OOB信号は一般的に、図面では分断するバー記号で示されているように、マルチギガビット差動信号の周波数よりも数桁低い周波数で切換わる。OOB信号は、差動信号よりも(時間が)遥かに長い。しきい値よりも低いゼロまたは非常に低い差動電圧の存在およびより低い周波数は、OOB信号をMGT差動信号から区別する、OOB信号の特徴である。
【0019】
図3は、先行技術のMGT受信機11の簡単な概略図を示す。示されているバッファの、差動入力は+および−で表わされ、高または低差動出力電圧を示す出力信号はHSINで表わされている。この差動入力バッファ11は、高周波MGT信号を受信するように設計され、OOB信号を認識しない。これはOOB信号が存在するときの差動電圧が非常に低いからである。
【0020】
図3のMGT受信機11は、たとえば回路基板上で使用するための個別部品として提供することができる。より典型的には、このバッファは、集積回路内のMGT信号のための入力受信機回路として配置されるであろう。MGTバッファ11の複数のインスタンスをまとめて配置して、利用できるデータスループットを高めてもよい。
【0021】
市場で重要性が高まっているのは、マルチギガビット差動信号を受信および送信する、入力、出力および入力/出力回路を含み得るユーザ定義可能な集積回路である。プログラマブルロジックデバイス(PLD)は一種のユーザ定義可能な集積回路である。PLDは、ある形態ではコンプレックスPLD(CPLD)であろう。CPLD内では、コンフィギュレーションデータは一般的にオンチップの不揮発性メモリ内に格納される。いくつかのCPLDでは、コンフィギュレーションデータは、オンチップの不揮発性メモリ内に格納され、その後初期コンフィギュレーションシーケンスの一部として揮発性メモリにダウンロードされる。
【0022】
CPLDに関するさらなる情報は、たとえば2002年10月15日に発行されたディーバ(Diba)他による米国特許第6,466,049号B1にある。
【0023】
市場で重要性が高まっている別の種類のPLDは、フィールドプログラマブルゲートアレイ(FPGA)回路である。FPGAでは、集積回路装置は半導体製造プロセスによって完全な状態になるように製造される。しかしながら、製造後、この装置の実際の機能は、装置の最終機能がユーザによって決定されユーザによってプログラムされるよう、(その名の通りフィールド内で)プログラム可能である。FPGAの構成は、装置を再度プログラムすることによっても修正し得る。
【0024】
FPGAは一般的に、プログラマブルタイルのアレイを含む。これらプログラマブルタイルは、たとえば、入力/出力ブロック(IOB)、コンフィギュラブルロジックブロック(CLB)、専用ランダムアクセスメモリブロック(BRAM)、乗算器、デジタル信号処理ブロック(DSP)、プロセッサ、クロックマネージャ、遅延ロックループ(DLA)などを含むことができる。
【0025】
各プログラマブルタイルは一般的に、プログラマブルインターコネクトおよびプログラマブルロジック双方を含む。プログラマブルインターコネクトは一般的に、プログラマブルインターコネクトポイント(PIP)によって相互に接続された長さが異なる多数のインターコネクトラインを含む。プログラマブルロジックは、たとえばファンクションジェネレータ、レジスタ、算術論理などを含み得るプログラマブル素子を用いてユーザ設計のロジックを実現する。
【0026】
プログラマブルインターコネクトおよびプログラマブルロジックは一般的に、コンフィギュレーションデータのストリームを、プログラマブル素子をどのようにして構成するかを定める内部コンフィギュレーションメモリセルにロードすることによってプログラムされる。コンフィギュレーションデータは、外部装置によって、メモリから(たとえば外部PROMから)読出すまたはFPGAに書込むことができる。こうして、個々のメモリセルの集合的な状態が、FPGAの機能を決定する。
【0027】
FPGAは、よりコストが高く時間を要する集積回路製造方法に移行する前に、最終製品として、または提案された集積回路設計を試す手段として使用するための集積回路を設計し製造するための迅速な方法を提供する。FPGAは再プログラムし得るので、FPGAを使用すると、集積回路の機能を修正可能にすることによって、最終製品の設計の「将来を保証する」何らかの機能も提供される。これは、インターフェイスまたはその他の要件が変わったときに装置の有用性を維持するのに重要である。
【0028】
市場で入手可能な先行技術のFPGAの限定されない例が、図4のブロック図に示される。このVirtex−4FPGA装置は、ザイリンクス社から入手可能であり、カリフォルニア州95124、サンホセ、ロジックドライブ2100のザイリンクス社から入手可能な、2008年6月17日に公表された「Virtex−4 FPGAユーザーズガイド(Virtex-4 FPGA Users Guide)」と題されたザイリンクスデータシートに詳述されている。ヤング(Young)他はさらに、1999年6月22日に発行され、「階層相互接続線を有するFPGA繰返し可能相互接続構成体」と題された米国特許第5,914,616号に、Virtex FPGAの相互接続構造を記載している。
【0029】
図4は、多数の異なるプログラマブルタイルを含むFPGAアーキテクチャ100を示す。上記異なるプログラマブルタイルは、マルチギガビットトランシーバ(MGT101)、コンフィギュラブルロジックブロック(CLB102)、ランダムアクセスメモリブロック(BRAM103)、入力/出力ブロック(IOB104)、コンフィギュレーションおよびクロッキングロジック(CONFIG/CLOCKS105)、デジタル信号処理ブロック(DSP106)、専用入力/出力ブロック(I/O107)(たとえばコンフィギュレーションポートおよびクロックポート)、ならびに、デジタルクロックマネージャ、アナログ−デジタル変換器、システムモニタロジックなどの他のプログラマブルロジック108を含む。FPGAの中には、専用プロセッサブロック(PROC110)を含むものもある。
【0030】
いくつかのFPGAでは、各々のプログラマブルタイルは、各々の隣接するタイル中の対応のインターコネクト素子へおよびそれからの標準化された接続部を有するプログラマブルインターコネクト素子(INT111)を含む。したがって、プログラマブルインターコネクト素子は、図示されるFPGAのためのプログラマブルインターコネクト構造を共に実現する。プログラマブルインターコネクト素子(INT111)は、図4の上部に含まれる例によって示されるように、同じタイル内にプログラマブルロジック素子へのおよびそれからの接続部も含む。
【0031】
たとえば、CLB102は、単一のプログラマブルインターコネクト素子(INT111)と共にユーザロジックを実現するようにプログラム可能なコンフィギュラブルロジック素子(CLE112)を含むことができる。BRAM103は、1つ以上のプログラマブルインターコネクト素子に加えてBRAMロジック素子(BRL113)を含むことができる。典型的に、1つのタイルに含まれるインターコネクト素子の数は、このタイルの高さに依存する。図示される実施の形態では、BRAMタイルは4つのCLBと同じ高さを有するが、他の数(たとえば5つ)を用いることも可能である。DSPタイル106は適切な数のプログラマブルインターコネクト素子に加えてDSPロジック素子(DSPL114)を含むことができる。IOB104は、たとえば、プログラマブルインターコネクト素子(INT111)の1つのインスタンスに加えて入力/出力ロジック素子(IOL115)の2つのインスタンスを含むことができる。当業者には明らかなように、たとえばI/Oロジック素子115に接続される実際のI/Oパッドは、図示されているさまざまなロジックブロックよりも上に積層される金属を用いて製造され、典型的に、入力/出力ロジック素子115の領域に限られない。
【0032】
図示される実施の形態では、(図4において網掛けされて示される)ダイの中央近くの列状の領域がコンフィギュレーションロジック、クロックロジックおよび他の制御ロジックのために用いられる。この列から延在する水平方向の領域109は、FPGAの幅に亘ってクロックおよびコンフィギュレーション信号を分配するのに用いられる。
【0033】
なお、図4は、ある代表的なFPGAアーキテクチャを図示することしか意図していない。たとえば、1列の中のロジックブロックの数、列の相対的な幅、列の数および順序、列に含まれるロジックブロックの種類、ロジックブロックの相対的なサイズ、ならびに図4の上部に含まれるインターコネクト/ロジック実現例は単に代表的なものである。たとえば、実際のFPGAでは、CLBの2つ以上の隣接する列は典型的にCLBが現れる場所であればどこでも含まれて、ユーザロジックの効率的な実現を容易にするが、隣接するCLB列の数はFPGAの全体的なサイズによって変化する。
【0034】
周知のMGTを用いてOOB信号をマルチギガビットシグナリングインターフェイス上で適切に受信するためには、正しいOOBビーコンロジックおよびデコード回路がマルチギガビットトランシーバ内に含まれるよう、受信するOOBプロトコルがわかっていなければならない。したがって、OOB信号を正しく受信する完成した集積回路を提供するためには、集積回路装置のピンにあると予測され、MGTのI/Oトランシーバの構成時に適切な内蔵トランシーバ機能を有効にしなければならない、OOBシグナリングプロトコルを、ユーザが知っていなければならない。
【0035】
図5を参照して、示されているのは、本発明の回路の第1の代表的な実施の形態である。MGT受信機11は、極性が互いに逆の差動信号INNおよびIPPの差動対に結合される。受信機11の出力は、図示のとおり、INNおよびIPP間の差動電圧が正のときは正であり、この差動電圧が負のときは負である、時間と共に変化する出力HSINである。MGT受信機11は、OOB信号を受信および送信することができる汎用バッファ12、13、14および15と結合される。
【0036】
汎用入力バッファ13および15はそれぞれ入力INNおよびIPPに結合される。これらバッファは、終端ネットワーク(Tネットワーク)T1およびT2を通して上記入力に結合される。図5に示されているように、各Tネットワークは、この限定されない例では3つの抵抗器を含む。T1は抵抗器R1、R2、およびR3を含み、T2は抵抗器R4、R6およびR5を含む。汎用出力バッファ14および12は、TネットワークT1およびT2を通してOOB信号を差動信号INNおよびIPPに出力するように結合される。OOB信号が信号INNおよびIPP上にあるとき、信号は、この特定の代表的な実施の形態では入力/出力信号であるが、この代表的な実施の形態では、MGT信号は受信されるだけなのでMGTバッファ11は受信機でしかない。半導体製造では、TネットワークT1、T2内の抵抗器を製造するさまざまな方法が周知である。たとえばポリシリコン抵抗器を使用してもよい。
【0037】
図5の受信機回路の実施の形態におけるTネットワークT1およびT2は、いくつかの重要な目的を果たす。Tネットワークは送信ライン終端を提供し、これにより、差動信号が減衰し共通モード電圧が低下する。これは、MGT受信機11の入力を、信号INNおよびIPPを受信機11に与えるMGT信号送信機(図示せず)が提供する信号レベルに一致させるためには重要である。共通モード電圧が不一致の場合、Tネットワークは、共通モード電圧を調整する手段を提供する。共通モード電圧の不一致は、たとえば異なる製造業者によって提供された装置が結合された場合、または送信装置および受信機に与えられた電源電圧が異なる場合に生じることがある。限定されない1つの例では、受信機11は、第1の製造業者の集積回路の一部で、別の製造業者の集積回路上のMGT送信機に結合されていてもよい。この例では、共通モード電圧シフトは、適切な高速差動モード動作を保証するのに重要である。
【0038】
Tネットワークの別の重要な機能は、汎用出力バッファがイネーブルにされOOB信号を差動信号対上に供給することができるときに、差動信号対を選択的に、出力が論理「1」信号を駆動するときには正電圧で、または出力が論理「0」を駆動するときは接地で、終端することができることである(「1」と高またはVcc電源電圧との相関関係および「0」と接地電圧との相関関係は任意であり、当該技術では周知のように逆でもよい)。また、高周波差動信号をMGTインターフェイス上で駆動するときに、VccまたはGNDで終端したMGT受信機と共にTネットワークを適切に動作させることも重要である。このようにして、Tネットワークは、信号を正しく伝達できるよう、終端電圧が異なる回路を両立させる機能を果たし得る。TネットワークT1、T2は、高速MGTシグナリング中それぞれVccおよびVssで終端した送信機装置両者と共に受信機11を使用できるようにする。
【0039】
Tネットワークのもう1つの重要な機能は、受信機バッファ13および15が動作しているときに、Tネットワークが、さもなければ高速信号の動作を妨げるかまたは損なうことなく、低速OOBシグナリングデータの抽出のための「タップポイント(tap point)」を提供することである。なお、受信機13および15は、受信機11よりも低い周波数で動作するように設計された汎用入力バッファである。高周波MGT信号がMGTインターフェイス上にあるとき、汎用入力バッファは、このより高い周波数の信号を検出しない。なぜなら、これら汎用バッファはローパスフィルタの性質を有するからである。
【0040】
図5の基準電圧Vrefは、共通モード電圧とは異なる電圧レベルとなるように選択しなければならない。このことは、OOBシグナリング事象中の電圧シフト(差動電圧がVref入力によって設定されるしきい値よりも低いとき)を用いて、汎用入力バッファ13および15によって復元されたOOBデータをトリガできるようにするのに、重要である。電圧Vrefは、OOB信号を示す、通常は極性が互いに逆の2つの信号間の差動電圧に対するしきい値電圧を決定する。
【0041】
図5の右側に示されている波形は、復元された典型的な信号を表わす。高速データ入力を受信するための信号HSINは、入力で受信された差動MGT信号に対応する、時間と共に変化する波形である。これらの信号の周波数は比較的高く、これらの信号上のデータ速度はたとえば毎秒1ギガビットを上回ることがある。これらの信号の範囲は現在最高毎秒10ギガビットまでが可能であり、将来はさらに高い速度が実現されるであろう。信号OOBINNおよびOOBIPPは、汎用入力バッファが受信するOOB信号を表わす。これらOOB信号の周波数は、波形の中の分断された線で示されるように、差動信号よりも遥かに低く、この周波数は500kHzを下回るかまたはそれよりもかなり低い場合がある。MGT信号入力INNおよびIPP上でのOOBシグナリング中、通常は極性が互いに逆の2つの信号は同一電圧にされるので、受信した2つの信号OOBIPPおよびOOBINNは同一電圧のはずである。この特徴によって、信号が正しく受信されていること、およびこれらが実際OOB信号であることを確認することができる。バッファ12および14へのOOBOUT出力信号も同一電圧レベルであろう。なぜなら、この2つのOOB信号は、これらの信号に結合される受信機(図示せず)によって正しく認識され受信されるべき、差動インターフェイス信号INNおよびIPP上の同一電圧でなければならないからである。このようにして、本発明の実施の形態は、OOBシグナリングプロトコルがわかっていないときでも、受信されるOOB信号を検出することができる。
【0042】
図6は、別の代表的なMGT受信機回路の実施の形態の回路図を示す。図6において、MGT受信機11は、差動マルチギガビットシグナリング対INNおよびIPPに結合される。この実施の形態において、送信装置(図示せず)は、そのMGT信号のための駆動出力バッファをトライステートまたはディスエーブルにしてOOBシグナリングが行なえるようにできなくてもよい。このことは、汎用出力バッファ12および14が、OOBシグナリング期間中に、バス上に存在するMGT信号をオーバドライブすることができなければならないことを意味する。トランジスタM1、M2、M3およびM4は各々、差動信号と電圧供給源との間に結合される。トランジスタM1およびM2は結合されて正電圧を差動バス上に置き、トランジスタM3およびM4は結合されて接地電圧を差動バス上に置く。このようにして、出力バッファ12および14はバス上の電圧を制御できる。バッファ12および14は、OOBシグナリング中、適切なトランジスタを、トランジスタのゲートに信号を駆動することによってイネーブルにすることができる。このように、MGT対上でのOOB信号の送信は、送信装置が提供するであろういかなる信号でもオーバドライブする大きさにされたトランジスタのゲートの制御によって提供される。通常のMGT動作中、これら出力バッファ12および14は、イネーブル信号ENを用いてディスエーブルにされるため、トランジスタM1、M2、M3およびM4は通常の動作に干渉しない。好ましくは、トランジスタM1、M2、M3およびM4に大きさの必要条件があるため、外部トランジスタを使用してもよい。しかしながら、他の実施の形態では、これら大きなトランジスタをバッファと共に集積回路内で形成し得ることも意図されている。
【0043】
トランジスタM1、M2、M3およびM4を使用して差動信号上に高電圧および接地電圧を与えることによって、図6の高電圧に対してはVttであり接地電圧に対してはVssであるこれらの電圧を、汎用出力バッファ12および14に対する電源電圧と異なるようにすることができる。この特徴は、信号電圧レベルを受信装置に適合させるさらなる調整によって、もう1つの設計自由度をもたらす。これら出力バッファに対するEN入力により、これらを、MGT差動信号動作に対してディスエーブルにするとともに、回路がOOB受信機として作用しているときにも、ディスエーブルにすることができる。こういったときOOB信号は入力バッファ13および15が受信する。
【0044】
いくつかの応用例では、OOB回路にMGT受信機を設けるのに必要な部品は上記よりも少なくてもよい。こういった応用例に適した代替の実施の形態について次に説明する。
【0045】
図7には別の実施の形態が示される。この代表的な実施の形態において、汎用バッファによって与えられるOOBシグナリング機能を有するMGT受信機におけるTネットワークT1およびT2は簡略化してもよい。この例では、信号INNおよびIPPに結合される送信装置(図示せず)および受信機は、同一の共通モード電圧を有する。したがって、MGT受信機11において共通モード電圧調整は不要であり、抵抗器のいくつかを省いてもよい。MGT信号受信のための残りのバッファ11ならびにバッファ12、13、14、および15は、図5と同じやり方で動作する。抵抗器R1およびR5は、受信機13、15でOOB信号を受信するのに好都合な終端を提供するとともに、出力バッファ12および14からのOOB信号を供給するための終端も提供する。
【0046】
図8は、別の代替の実施の形態を示し、この実施の形態ではOOB信号は受信機回路によって受信されるだけでよい。この実施の形態では、上記実施の形態においてOOBを送信または駆動するために使用される汎用出力バッファを省いてもよい。この代表的な実施の形態では、送信装置(図示せず)が、汎用入力バッファの通過周波数よりも低い周波数を有しかつ基準Vrefによって設定されたしきい値よりも低い差動電圧を有する信号を送信すると、TネットワークT1およびT2ならびに汎用入力バッファ13および15が、差動信号INNおよびIPPからOOB信号を受信する。周波数がより高いMGT差動信号が受信されたときは、汎用バッファはこれに反応せず(これらのバッファがローパス周波数フィルタの性質を有するため)、周波数がより高いMGT入力バッファ11が差動信号を受ける。
【0047】
図9は、OOB信号の受信および送信も可能であり、かつMGT信号の受信が可能な、図8の受信回路の代替の実施の形態を示す。図9において、この応用例は送信機装置(図示せず)および受信機が同一の共通モード電圧を有する例であり、したがって上記実施の形態で示されているTネットワークT1およびT2は省いてもよく、抵抗器R2、R3およびR4、R6はレベルシフト機能が不要であるため省いてもよい。これ以外は、この回路および構成要素のバッファ11、汎用入力バッファ13および15ならびに送信または出力バッファ12および14はトランジスタM1、M2、M3およびM4と共に、上記実施の形態と同様に動作する。
【0048】
図10は、もう1つの代表的な実施の形態を示す。図10において、MGT送信機21は、OOB信号を提供するために追加された追加の汎用バッファ12および14、ならびに単一の抵抗器R1およびR5を有する。この実施の形態において、送信機21および受信機(図示せず)の共通モード電圧を一致させて、共通モード電圧シフトの実施の形態について先に示したTネットワークが不要となるようにする。
【0049】
動作時、図10の送信機の実施の形態は、高速データ出力HSOUTに応答して差動信号を出力ONNおよびOPP上で送信するように動作する。OOB信号が送信される場合、出力バッファ12および14がイネーブルにされ、信号OOBOUT上のデータが出力ONNおよびOPP上で送信される。なお、2つのバッファ12および14は、ONNおよびOPP双方の上で同じ電圧を送信しており、受信機(図示せず)に対するOOB信号を示す。信号ONNおよびOPP間の差動電圧が受信機におけるしきい値電圧よりも低いからである。抵抗R1およびR5は、OOB信号が送信されるときに出力電圧を調整するための手段を提供する。イネーブル信号ENを用いて、差動シグナリングが実行されているときに、汎用出力バッファ12および14の出力をトライステートにすることによって、通常の場合これら汎用出力バッファがMGT差動信号に干渉しないようにする。
【0050】
図11は、TネットワークT1およびT2と共に、MGT送信機21を含みさらにOOB信号送信機12および14を含む代表的な代替の実施の形態を示す。この実施の形態では、汎用出力バッファを用いることによって、共通モード電圧を調整して受信機(図示せず)における共通モード電圧と一致させることができる。この回路はMGT信号およびOOB信号双方の送信機である。汎用出力バッファに結合されたイネーブル信号ENは、通常のMGTシグナリング動作中にこれらのバッファをトライステートにするまたはディスエーブルにすることによって、これらがMGTドライバ21からの高速差動シグナリングに干渉しないようにすることができる。
【0051】
図12は、別の回路の実施の形態を示し、この実施の形態では、MGT出力ドライバ21が差動信号ONNおよびOPPを駆動するために設けられ、汎用出力バッファ12および14がOOB信号を差動出力ONNおよびOPP上に駆動するために設けられ、汎用入力バッファ13および15がOOB信号を入力として受信するために設けられる。TネットワークT1およびT2は、上記実施の形態と同一の機能を提供する。
【0052】
図13は、送信機の代替の実施の形態を示し、この送信機は、高速シリアル通信のためのMGT差動信号を差動信号対ONNおよびOPP上に与え、トランジスタM1、M2、M3およびM4を用いてOOB出力信号も与える。この代表的な実施の形態において、MGT送信機21は、その出力をディスエーブルまたはトライステートにできなくてもよい。この例では、OOB信号を送信するために、汎用バッファ12および14は、差動信号ONNおよびOPP上にある差動信号をオーバドライブすることができなければならない。したがって、トランジスタM1、M2、M3およびM4を、差動信号を高電圧または低電圧に駆動して論理「1」または論理「0」を送信するのに十分な大きさにする必要がある。OOB信号がONNおよびOPP両者の上でローでなければならないとき、トランジスタM3およびM4の正しいゲート動作のためには、バッファ14の入力にインバータが必要である。イネーブル信号ENによって、汎用出力バッファ12および14を、OOB信号のシグナリング中でないときにディスエーブルにしてこれらバッファが通常の差動シグナリング動作に干渉しないようにすることができる。
【0053】
図13の実施の形態を、TネットワークT1およびT2が送信機にとって不要である応用例のために変形してもよい。送信機21および受信機(図示せず)が同じ共通モード電圧を有する差動信号ONNおよびOPPに結合される場合、図13の回路を、上記実施の形態に記載のTネットワークの抵抗器R2、R3、R4およびR6なしで設けてもよい。
【0054】
本発明の実施の形態は、MGT信号を受信および送信するための、かつOOB信号を受信および送信するための汎用バッファを用いてOOB信号をMGTインターフェイス上で受信および送信するための、回路および方法を提供する。好都合なことに、この回路は、OOBプロトコルがまだわかっていないときでも提供できる。上記実施の形態の使用は、将来のまたはまだ規定されていないOOBプロトコルのためのOOB信号を受信できる回路を設計者が完成できるようにする方法を提供することにより、将来のシステムのコストを下げ高コストの再設計をしなくてもよいようにする。
【0055】
上記実施の形態は、MGT受信機にOOB信号入力および出力バッファを与えるとともに、MGT送信機にOOB信号入力および出力バッファを与える。MGT受信機およびMGT送信機を組合せてMGTトランシーバを形成することは、本発明の一部とみなされるもう1つの代替の実施の形態であり添付の請求項の範囲に含まれる。このMGTトランシーバは、上記受信機および送信機の実施の形態のように、適用可能な場合はTネットワーク、適用可能な場合は抵抗器R1およびR5、および適用可能な場合は高および低OOB信号を与えるトランジスタM1、M2、M3およびM4と共に配置することができる。
【0056】
上記実施の形態は、回路基板上のまたはシステム内の独立型回路として提供し得る。より典型的には、上記回路の実施の形態は、好都合なことに集積回路上の入力および出力バッファとして実現し得る。これら実施の形態の使用は特に、FPGAといったプログラム可能または再プログラム可能な集積回路にとって好都合である。よって、これら集積回路を、回路をプログラムすることによって任意のOOB信号プロトコルと共に使用して、受信したOOB信号を認識する、または送信するOOB信号を形成することができる。新たなバッファ回路を製造するまたは集積回路を再設計する必要はない。プログラミング工程によって設計を完成または更新することにより設計プロセスの「将来を保証する」ことができる。上記実施の形態が提供するOOB信号を、最終的に明らかになるOOBプロトコルを認識するように変更することができるFPGA上のプログラマブル回路によって処理することができる。
【0057】
上記実施の形態は独立型集積回路として提供してもよい。これら代替の実現化例は、本発明のさらなる実施の形態とみなされ、添付の請求項の範囲に含まれる。当業者は、代表的な実施の形態に対する数多くの明らかな変形を、開示されている発明を使用しながらでも行なうことができることを理解するであろう。たとえば、上記説明および添付の請求項において使用されている用語のいくつかは、関連技術で現在使用されている用語および現在作成中の規格の草案で使用されている用語を基準にして選択されている。産業界および規格の作成において使用されることによって時間の経過に伴い生じるこういった用語および略語の変化は考慮されており開示されている発明の範囲を変更するまたは添付の請求項の範囲を限定するものではない。これら変形は、追加の実施の形態であるとみなされ、本発明の範囲に含まれると考えられ、添付の請求項の範囲に含まれる。
【特許請求の範囲】
【請求項1】
1対の極性が互いに逆の信号上の第1の周波数の差動信号を結合するための差動信号インターフェイスと、
前記差動信号インターフェイスに結合され受信したデータ信号を出力するための差動信号受信機と、
前記1対の極性が互いに逆の信号のうちの第1の信号に結合され、第1のアウトバンド信号出力を有する、前記第1の周波数よりも低い第2の周波数のアウトバンド信号を受信するための第1の汎用入力バッファと、
前記1対の極性が互いに逆の信号のうちの第2の信号に結合され、第2のアウトバンド信号出力を有する、前記第2の周波数のアウトバンド信号を受信するための第2の汎用入力バッファとを備える装置であって、
前記アウトバンド信号は、しきい値電圧よりも低い前記1対の極性が互いに逆の信号上の差動電圧レベルを有する前記差動信号インターフェイス上で受信される、装置。
【請求項2】
前記第1の汎用入力バッファを、前記1対の極性が互いに逆の信号のうちの前記第1の信号に結合する第1の抵抗器と、
前記第2の汎用入力バッファを、前記1対の極性が互いに逆の信号のうちの前記第2の信号に結合する第2の抵抗器とをさらに備え、
前記第1の抵抗器および前記第2の抵抗器は、前記差動信号インターフェイスに対して減衰を与える、請求項1に記載の装置。
【請求項3】
前記1対の極性が互いに逆の信号のうちの前記第1の信号を前記差動信号受信機の第1の入力に結合し、前記第1の汎用入力バッファを前記1対の極性が互いに逆の信号のうちの前記第1の信号に結合するための端子を有する、第1の終端ネットワークと、
前記1対の極性が互いに逆の信号のうちの前記第2の信号を前記差動信号受信機の第2の入力に結合し、前記第2の汎用入力バッファを前記1対の極性が互いに逆の信号のうちの前記第2の信号に結合するための端子を有する、第2の終端ネットワークとをさらに備える、請求項1に記載の装置。
【請求項4】
前記第1の終端ネットワークおよび前記第2の終端ネットワークは各々さらに、
前記差動信号インターフェイスとノードとの間に結合された第1の抵抗器と、
前記端子と前記ノードとの間に結合された第2の抵抗器と、
前記ノードと前記差動信号受信機への対応する入力との間に結合された第3の抵抗器とを含む、請求項3に記載の装置。
【請求項5】
1対の差動信号のうちの前記第1の信号に結合され、前記第2の周波数のアウトバンド信号を送信するための第1の汎用出力バッファと、
1対の差動信号のうちの前記第2の信号に結合され、前記第2の周波数のアウトバンド信号を送信するための第2の汎用出力バッファとをさらに備える、請求項1から4のいずれか1つに記載の装置。
【請求項6】
前記第1および第2の汎用出力バッファ各々に結合されたイネーブル信号をさらに含む、請求項5に記載の装置。
【請求項7】
高電圧源と第1および第2の差動信号各々との間に結合され、前記第1の汎用出力バッファの出力に結合されたゲート端子を有する、第1のトランジスタおよび第2のトランジスタと、
低電圧源と第1および第2の差動信号各々との間に結合され、前記第2の汎用出力バッファの出力に結合されたゲート端子を有する、第3のトランジスタおよび第4のトランジスタとをさらに備える、請求項5または6に記載の装置。
【請求項8】
前記第1および第2のトランジスタは、前記第1の汎用出力バッファに応答して、高アウトバンド信号を前記差動信号インターフェイス上で送信するように動作可能であり、
前記第3および第4のトランジスタは、前記第2の汎用出力バッファに応答して、低アウトバンド信号を前記差動信号インターフェイス上で送信するように動作可能である、請求項5から7のいずれか1つに記載の装置。
【請求項9】
1対の差動信号のうちの前記第1の信号に結合され、前記第2の周波数のアウトバンド信号を送信するための第1の汎用出力バッファと、
1対の差動信号のうちの前記第2の信号に結合され、前記第2の周波数のアウトバンド信号を送信するための第2の汎用出力バッファとをさらに備える、請求項1から4のいずれか1つに記載の装置。
【請求項10】
前記第1および第2の汎用出力バッファ各々に結合されたイネーブル信号をさらに含む、請求項9に記載の装置。
【請求項11】
高電圧と第1および第2の差動信号各々との間に結合され、前記第1の汎用出力バッファの出力に結合されたゲート端子を有する、第1のトランジスタおよび第2のトランジスタと、
低接地電圧と第1および第2の差動信号各々との間に結合され、前記第2の汎用出力バッファの出力に結合されたゲート端子を有する、第3のトランジスタおよび第4のトランジスタとをさらに備える、請求項10に記載の装置。
【請求項12】
送信データ信号に応答して、極性が互いに逆の差動信号を前記差動信号インターフェイス上で前記第1の周波数で送信するように結合された差動信号送信機をさらに備える、請求項1から11のいずれか1つに記載の装置。
【請求項13】
前記第1の周波数は1ギガヘルツよりも大きいかまたはこれに等しく、前記第2の周波数は500キロヘルツよりも小さいかまたはこれに等しい、請求項1から12のいずれか1つに記載の装置。
【請求項14】
アウトバンド信号を受信するための方法であって、
第1の周波数の1対の極性が互いに逆の差動信号をマルチギガビット差動信号インターフェイス上で受信するステップと、
前記1対の極性が互いに逆の差動信号のうちの一方の信号に結合され、第1の受信アウトバンド信号出力を有する、前記第1の周波数よりも低い第2の周波数のアウトバンド信号を受信するための第1の汎用入力バッファを与えるステップと、
前記1対の極性が互いに逆の差動信号のうちの他方の信号に結合され、第2の受信アウトバンド信号出力を有する、前記第2の周波数のアウトバンド信号を受信するための第2の汎用入力バッファを与えるステップと、
しきい値よりも低い差動電圧を有する前記極性が互いに逆の差動信号上の前記第2の周波数のアウトバンド信号を受信するステップとを含む、方法。
【請求項15】
前記1対の極性が互いに逆の差動信号のうちの第1の信号を差動信号受信機の入力に結合し、前記第1の汎用入力バッファを前記1対の極性が互いに逆の信号のうちの前記第1の信号に結合するための端子を有する、第1の終端ネットワークを与えるステップと、
前記1対の極性が互いに逆の信号のうちの第2の信号を前記差動信号受信機の第2の入力に結合し、前記第2の汎用入力バッファを前記1対の極性が互いに逆の信号のうちの前記第2の信号に結合するための端子を有する、第2の終端ネットワークを与えるステップとをさらに含む、請求項14に記載の方法。
【請求項1】
1対の極性が互いに逆の信号上の第1の周波数の差動信号を結合するための差動信号インターフェイスと、
前記差動信号インターフェイスに結合され受信したデータ信号を出力するための差動信号受信機と、
前記1対の極性が互いに逆の信号のうちの第1の信号に結合され、第1のアウトバンド信号出力を有する、前記第1の周波数よりも低い第2の周波数のアウトバンド信号を受信するための第1の汎用入力バッファと、
前記1対の極性が互いに逆の信号のうちの第2の信号に結合され、第2のアウトバンド信号出力を有する、前記第2の周波数のアウトバンド信号を受信するための第2の汎用入力バッファとを備える装置であって、
前記アウトバンド信号は、しきい値電圧よりも低い前記1対の極性が互いに逆の信号上の差動電圧レベルを有する前記差動信号インターフェイス上で受信される、装置。
【請求項2】
前記第1の汎用入力バッファを、前記1対の極性が互いに逆の信号のうちの前記第1の信号に結合する第1の抵抗器と、
前記第2の汎用入力バッファを、前記1対の極性が互いに逆の信号のうちの前記第2の信号に結合する第2の抵抗器とをさらに備え、
前記第1の抵抗器および前記第2の抵抗器は、前記差動信号インターフェイスに対して減衰を与える、請求項1に記載の装置。
【請求項3】
前記1対の極性が互いに逆の信号のうちの前記第1の信号を前記差動信号受信機の第1の入力に結合し、前記第1の汎用入力バッファを前記1対の極性が互いに逆の信号のうちの前記第1の信号に結合するための端子を有する、第1の終端ネットワークと、
前記1対の極性が互いに逆の信号のうちの前記第2の信号を前記差動信号受信機の第2の入力に結合し、前記第2の汎用入力バッファを前記1対の極性が互いに逆の信号のうちの前記第2の信号に結合するための端子を有する、第2の終端ネットワークとをさらに備える、請求項1に記載の装置。
【請求項4】
前記第1の終端ネットワークおよび前記第2の終端ネットワークは各々さらに、
前記差動信号インターフェイスとノードとの間に結合された第1の抵抗器と、
前記端子と前記ノードとの間に結合された第2の抵抗器と、
前記ノードと前記差動信号受信機への対応する入力との間に結合された第3の抵抗器とを含む、請求項3に記載の装置。
【請求項5】
1対の差動信号のうちの前記第1の信号に結合され、前記第2の周波数のアウトバンド信号を送信するための第1の汎用出力バッファと、
1対の差動信号のうちの前記第2の信号に結合され、前記第2の周波数のアウトバンド信号を送信するための第2の汎用出力バッファとをさらに備える、請求項1から4のいずれか1つに記載の装置。
【請求項6】
前記第1および第2の汎用出力バッファ各々に結合されたイネーブル信号をさらに含む、請求項5に記載の装置。
【請求項7】
高電圧源と第1および第2の差動信号各々との間に結合され、前記第1の汎用出力バッファの出力に結合されたゲート端子を有する、第1のトランジスタおよび第2のトランジスタと、
低電圧源と第1および第2の差動信号各々との間に結合され、前記第2の汎用出力バッファの出力に結合されたゲート端子を有する、第3のトランジスタおよび第4のトランジスタとをさらに備える、請求項5または6に記載の装置。
【請求項8】
前記第1および第2のトランジスタは、前記第1の汎用出力バッファに応答して、高アウトバンド信号を前記差動信号インターフェイス上で送信するように動作可能であり、
前記第3および第4のトランジスタは、前記第2の汎用出力バッファに応答して、低アウトバンド信号を前記差動信号インターフェイス上で送信するように動作可能である、請求項5から7のいずれか1つに記載の装置。
【請求項9】
1対の差動信号のうちの前記第1の信号に結合され、前記第2の周波数のアウトバンド信号を送信するための第1の汎用出力バッファと、
1対の差動信号のうちの前記第2の信号に結合され、前記第2の周波数のアウトバンド信号を送信するための第2の汎用出力バッファとをさらに備える、請求項1から4のいずれか1つに記載の装置。
【請求項10】
前記第1および第2の汎用出力バッファ各々に結合されたイネーブル信号をさらに含む、請求項9に記載の装置。
【請求項11】
高電圧と第1および第2の差動信号各々との間に結合され、前記第1の汎用出力バッファの出力に結合されたゲート端子を有する、第1のトランジスタおよび第2のトランジスタと、
低接地電圧と第1および第2の差動信号各々との間に結合され、前記第2の汎用出力バッファの出力に結合されたゲート端子を有する、第3のトランジスタおよび第4のトランジスタとをさらに備える、請求項10に記載の装置。
【請求項12】
送信データ信号に応答して、極性が互いに逆の差動信号を前記差動信号インターフェイス上で前記第1の周波数で送信するように結合された差動信号送信機をさらに備える、請求項1から11のいずれか1つに記載の装置。
【請求項13】
前記第1の周波数は1ギガヘルツよりも大きいかまたはこれに等しく、前記第2の周波数は500キロヘルツよりも小さいかまたはこれに等しい、請求項1から12のいずれか1つに記載の装置。
【請求項14】
アウトバンド信号を受信するための方法であって、
第1の周波数の1対の極性が互いに逆の差動信号をマルチギガビット差動信号インターフェイス上で受信するステップと、
前記1対の極性が互いに逆の差動信号のうちの一方の信号に結合され、第1の受信アウトバンド信号出力を有する、前記第1の周波数よりも低い第2の周波数のアウトバンド信号を受信するための第1の汎用入力バッファを与えるステップと、
前記1対の極性が互いに逆の差動信号のうちの他方の信号に結合され、第2の受信アウトバンド信号出力を有する、前記第2の周波数のアウトバンド信号を受信するための第2の汎用入力バッファを与えるステップと、
しきい値よりも低い差動電圧を有する前記極性が互いに逆の差動信号上の前記第2の周波数のアウトバンド信号を受信するステップとを含む、方法。
【請求項15】
前記1対の極性が互いに逆の差動信号のうちの第1の信号を差動信号受信機の入力に結合し、前記第1の汎用入力バッファを前記1対の極性が互いに逆の信号のうちの前記第1の信号に結合するための端子を有する、第1の終端ネットワークを与えるステップと、
前記1対の極性が互いに逆の信号のうちの第2の信号を前記差動信号受信機の第2の入力に結合し、前記第2の汎用入力バッファを前記1対の極性が互いに逆の信号のうちの前記第2の信号に結合するための端子を有する、第2の終端ネットワークを与えるステップとをさらに含む、請求項14に記載の方法。
【図1A】
【図1B】
【図2】
【図3】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図4】
【図1B】
【図2】
【図3】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図4】
【公表番号】特表2012−516111(P2012−516111A)
【公表日】平成24年7月12日(2012.7.12)
【国際特許分類】
【出願番号】特願2011−547924(P2011−547924)
【出願日】平成21年11月18日(2009.11.18)
【国際出願番号】PCT/US2009/065021
【国際公開番号】WO2010/085294
【国際公開日】平成22年7月29日(2010.7.29)
【出願人】(591025439)ザイリンクス インコーポレイテッド (58)
【氏名又は名称原語表記】XILINX INCORPORATED
【Fターム(参考)】
【公表日】平成24年7月12日(2012.7.12)
【国際特許分類】
【出願日】平成21年11月18日(2009.11.18)
【国際出願番号】PCT/US2009/065021
【国際公開番号】WO2010/085294
【国際公開日】平成22年7月29日(2010.7.29)
【出願人】(591025439)ザイリンクス インコーポレイテッド (58)
【氏名又は名称原語表記】XILINX INCORPORATED
【Fターム(参考)】
[ Back to top ]