インタフェースモジュール，通信装置，及び通信方法
【課題】データブロックの処理の設定を容易にする。
【解決手段】インタフェースモジュールは、ポートと、該ポートに対応付けて、データブロックの処理動作を示す識別子を保持する第１のメモリと、少なくとも１つのポートと識別子とを含むキーを保持する連想メモリと、連想メモリの各キーに対応付けられており、対応付けられたキーに含まれる識別子が示す処理動作に連動してデータブロックの処理動作を示す処理情報を保持する第２のメモリと、データブロックを受信した場合に、受信ポートに対して設定された識別子を第１のメモリから取得する取得回路と、受信データブロックを受信したポートと取得回路によって取得された識別子とからキーを生成する生成回路と、生成回路によって生成されたキーによる連想メモリの検索の結果得られる生成されたキーに対応づけられた処理情報に従って、受信データブロックの処理を決定する判定回路と、を備える。
【解決手段】インタフェースモジュールは、ポートと、該ポートに対応付けて、データブロックの処理動作を示す識別子を保持する第１のメモリと、少なくとも１つのポートと識別子とを含むキーを保持する連想メモリと、連想メモリの各キーに対応付けられており、対応付けられたキーに含まれる識別子が示す処理動作に連動してデータブロックの処理動作を示す処理情報を保持する第２のメモリと、データブロックを受信した場合に、受信ポートに対して設定された識別子を第１のメモリから取得する取得回路と、受信データブロックを受信したポートと取得回路によって取得された識別子とからキーを生成する生成回路と、生成回路によって生成されたキーによる連想メモリの検索の結果得られる生成されたキーに対応づけられた処理情報に従って、受信データブロックの処理を決定する判定回路と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データブロックの処理を決定する通信装置に関する。
【背景技術】
【０００２】
近年のインターネットやモバイルネットワークの普及により、キャリアネットワークにおいて、Ｅｔｈｅｒｎｅｔ（登録商標）技術やＩＰ（Internet Protocol）技術を利用し
たパケット系ネットワークの利用が進んでいる。尚、本明細書においては、パケットとフレームとは同義であるとする。
【０００３】
ＩＰネットワークやＥｔｈｅｒｎｅｔネットワークのようなパケット系ネットワークで利用される通信装置においては、制御フレームとユーザフレームとが同一の物理ポート上に混在している。制御フレームは、受信した通信装置内で終端されるフレームである。ユーザフレームは、受信した通信装置によってネットワークに転送されるフレームである。通信装置は、フレーム受信時に、受信フレームの種別を判別して、該受信フレームの廃棄，終端，転送等の制御を行う。このようなフレームの種別の判定，及び，フレームの種別に基づいた廃棄，終端，転送等の処理はパケットフィルタリングと呼ばれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００５／０１５８５１号
【特許文献２】特開平８−１８５９３号公報
【特許文献３】特開２００２−２７１３９６号公報
【特許文献４】特開２０００−３３２８１７号公報
【特許文献５】特開２００２−３３５２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば、パケットフィルタリングがフレームの種別，受信ポート等に応じて設定される場合には、その設定数は膨大な数になる。そのため、例えば、ネットワーク管理者が、保守管理の目的でパケットフィルタリングの設定を変更する場合には、膨大な数のパケットフィルタリングの設定を一つずつ変更しなければならず、この変更処理に時間と手間とを要する。
【０００６】
本発明の一態様は、データブロックの処理を容易に設定可能なインタフェースモジュール，通信装置，及び通信方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の態様の一つは、インタフェースモジュールである。このインタフェースモジュールは、
ポートと、
前記ポートに対応付けて、データブロックの処理動作を示す識別子を保持する第１のメモリと、
少なくとも１つのポートと前記識別子とを含むキーを保持する連想メモリと、
前記連想メモリの各キーに対応付けられており、対応付けられたキーに含まれる前記識別子が示す前記処理動作に連動してデータブロックの処理動作を示す処理情報を保持する第２のメモリと、
データブロックを受信した場合に、該受信データブロックを受信したポートに対して設
定された識別子を前記第１のメモリから取得する取得回路と、
前記受信データブロックを受信したポートと前記取得回路によって取得された前記識別子とからキーを生成する生成回路と、
前記生成回路によって生成されたキーによる前記連想メモリの検索の結果得られる前記生成されたキーに対応づけられた前記処理情報に従って、前記受信データブロックの処理を決定する判定回路と、
を備える。
【０００８】
本発明の他の態様の一つは、上述した通信方法である。また、本発明の他の態様の一つは、上述したインタフェースモジュールを備える通信装置である。この通信装置は、
ポートと、
前記ポートに対応付けて、データブロックの処理動作を示す識別子を保持する第１のメモリと、
少なくとも１つのポートと前記識別子とを含むキーを保持する連想メモリと、
前記連想メモリの各キーに対応付けられており、対応付けられたキーに含まれる前記識別子が示す前記処理動作に連動してデータブロックの処理動作を示す処理情報を保持する第２のメモリと、
データブロックを受信した場合に、該受信データブロックを受信したポートに対して設定された識別子を前記第１のメモリから取得する取得回路と、
前記受信データブロックを受信したポートと前記取得回路によって取得された前記識別子とからキーを生成する生成回路と、
前記生成回路によって生成されたキーによる前記連想メモリの検索の結果得られる前記生成されたキーに対応づけられた前記処理情報に従って、前記受信データブロックの処理を決定する判定回路と、
を備える複数のインタフェースモジュールと、
前記複数のインタフェースモジュール間でデータブロックの中継を行うスイッチ回路と、
を備える。
【発明の効果】
【０００９】
開示のインタフェースモジュール，通信装置，及び通信方法によれば、データブロックの処理を容易に設定することができる。
【図面の簡単な説明】
【００１０】
【図１】ネットワーク構成の一例を示す図である。
【図２】通信装置の構成例を示す図である。
【図３】Ｅｔｈｅｒｎｅｔフレームのフォーマットを示す図である。
【図４】通信装置内において用いられる装置内ヘッダが付与されたＥｔｈｅｒｎｅｔフレームの例を示す図である。
【図５】回線ＩＦ回路のフレーム受信側の構成例を示す図である。
【図６】連想メモリのエントリの構成例を示す図である。
【図７】アソシエイトメモリに格納されるエントリの例を示す図である。
【図８】第１実施形態における回線ＩＦ回路の構成例を示す図である。
【図９】第１実施形態におけるポートＡＣテーブルのエントリの例を示す図である。
【図１０】第１実施形態における連想メモリのエントリの例を示す図である。
【図１１】第１実施形態におけるアソシエイトメモリのエントリの例を示す図である。
【図１２】第１実施形態における、回線ＩＦ回路におけるフレーム受信処理のフローチャートの例である。
【図１３】第２実施形態におけるポートＡＣテーブルのエントリの構成例を示す図である。
【図１４】第２実施形態における連想メモリのエントリの構成例を示す図である。
【図１５】第２実施形態におけるアソシエイトメモリのエントリの構成例を示す図である。
【図１６】第３実施形態におけるポートＡＣテーブルのエントリの例である。
【図１７】第３実施形態における連想メモリのエントリの構成例を示す図である。
【図１８】第３実施形態におけるアソシエイトメモリのエントリの構成例である。
【図１９】第４実施形態におけるアソシエイトメモリのエントリの構成例を示す図である。
【図２０】第５実施形態における回線ＩＦ回路の構成例を示す図である。
【図２１】第５実施形態における統計情報テーブルの構成例を示す図である。
【図２２】第６実施形態におけるアソシエイトメモリのエントリの構成例を示す図である。
【図２３】第６実施形態における統計情報テーブルの構成例を示す図である。
【図２４】第７実施形態における回線ＩＦ回路の構成例を示す図である。
【図２５】第７実施形態におけるアソシエイトメモリのエントリの構成例を示す図である。
【図２６】第７実施形態におけるポートＡＣテーブルの例を示す図である。
【図２７】ＡＣフィルタ回路の受信フレームのＡＣフィルタ判定処理のフローチャートの例である。
【図２８Ａ】第７実施形態における回線ＩＦ回路のフレーム受信処理のフローチャートの例である。
【図２８Ｂ】第７実施形態における回線ＩＦ回路のフレーム受信処理のフローチャートの例である。
【図２９】第８実施形態における回線ＩＦ回路の構成例を示す図である。
【図３０】第８実施形態におけるＶＬＡＮ ＡＣテーブルの例を示す図である。
【図３１】第８実施形態におけるＡＣフィルタ回路のＡＣフィルタ判定処理のフローチャートの例である。
【図３２】第９実施形態における回線ＩＦ回路の構成例を示す図である。
【図３３Ａ】第９実施形態におけるＡＣフィルタ回路によるＡＣフィルタ判定処理のフローチャートの例である。
【図３３Ｂ】第９実施形態におけるＡＣフィルタ回路によるＡＣフィルタ判定処理のフローチャートの例である。
【図３４】第１０実施形態における装置内ヘッダが付与されたＥｔｈｅｒｎｅｔフレームのフォーマットを示す図である。
【図３５】第１０実施形態におけるポートＡＣテーブルの例を示す図である。
【図３６】第１０実施形態におけるＶＬＡＮ ＡＣテーブルの例を示す図である。
【図３７Ａ】第１０実施形態におけるＡＣフィルタ回路のＡＣフィルタ判定処理のフローチャートの例である。
【図３７Ｂ】第１０実施形態におけるＡＣフィルタ回路のＡＣフィルタ判定処理のフローチャートの例である。
【図３８】第１０実施形態における回線ＩＦ回路のフレーム送信処理のフローチャートの例である。
【図３９】第１１実施形態における装置内ヘッダが付与されたＥｔｈｅｒｎｅｔフレームのフォーマットを示す図である。
【図４０】第１１実施形態における回線ＩＦ回路のフレーム送信処理のフローチャートの例である。
【図４１】第１２実施形態における回線ＩＦ回路の構成例を示す図である。
【図４２】第１２実施形態における回線ＩＦ回路のフレーム受信処理のフローチャートの例である。
【図４３】第１２実施形態における回線ＩＦ回路のフレーム送信処理のフローチャートの例である。
【発明を実施するための形態】
【００１１】
以下、図面に基づいて、本発明の実施の形態を説明する。以下の実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。
【００１２】
＜通信装置の構成＞
図１は、ネットワーク構成の一例を示す図である。ネットワーク５００は、複数の通信装置１００と複数のユーザ端末２００とを含む。ユーザ端末２００は、例えば、パーソナルコンピュータ，携帯電話端末，携帯情報端末，スマートフォン等の通信機能を有する端末装置である。通信装置１００は、ユーザ端末２００から送信されるフレームを受信し、フレーム内に格納されたアドレス情報等に基づいて、フレームの転送処理を行う。例えば、ユーザ端末２００がＥｔｈｅｒｎｅｔフレームを送信する場合には、通信装置１００は、アドレス情報として受信したＥｔｈｅｒｎｅｔフレーム内に格納されたＭＡＣアドレスに基づいて転送処理を行う。また、例えば、ユーザ端末２００がＩＰフレームを送信する場合には、通信装置１００は、アドレス情報として受信したＩＰフレーム内に格納されたＩＰアドレスに基づいて転送処理を行う。なお、以降は、一例として、通信装置１００がＥｔｈｅｒｎｅｔフレームの転送処理を行う場合について説明する。Ｅｔｈｅｒｎｅｔフレームは、態様におけるデータブロックの一例である。
【００１３】
図２は、通信装置１００の構成例を示す図である。通信装置１００は、複数の回線インタフェース（ＩＦ）回路１，スイッチ（ＳＷ）回路２，制御回路３を含む。回線ＩＦ回路１は、回線ポートを収容し、外部装置とのインタフェース機能，フレームの受信機能，フレームの送信機能等を提供する回路である。回線ＩＦ回路は、態様におけるインタフェースモジュールの一例である。ＳＷ回路２は、通信装置１００内において回線ＩＦ回路１とデータ信号のやり取りを介して接続され、回線ＩＦ回路１間のフレーム転送のスイッチ機能を提供する回路である。ＳＷ回路２は、態様におけるスイッチ回路の一例である。制御回路３は、通信装置１００内において回線ＩＦ回路１とＳＷ回路２とに制御信号のやり取りを介して接続され、通信装置１００内の各回路の各種設定，アラーム，統計情報の収集等を制御する回路である。制御回路３は、外部モニタ等の外部端末とも接続される。
【００１４】
通信装置１００は、例えば、レイヤ２スイッチ，レイヤ３スイッチ等の中継装置である。また，例えば、通信装置１００は、中継機能を備えた装置である。また、回線ＩＦ回路１，ＳＷ回路２，制御回路３は、それぞれ、例えば、通信装置１００に着脱可能なモジュール又はカードとして提供される。また、回線ＩＦ回路１，ＳＷ回路２，制御回路３は、通信装置１００のマザーボード又はマザーカードと一体化されていてもよい。
【００１５】
図３は、Ｅｔｈｅｒｎｅｔフレームのフォーマットを示す図である。図３では、ＶＬＡＮ（Virtual Local Area Network）タグなしＥｔｈｅｒｎｅｔフレーム９１，ＶＬＡＮタグ１段付与のＥｔｈｅｒｎｅｔフレーム９２，ＶＬＡＮタグ２段付与のＥｔｈｅｒｎｅｔフレーム９３のそれぞれのフレームフォーマットが示される。これら３つのフレームは、通信装置１００の同一ポート内に混在することが可能である。
【００１６】
ＶＬＡＮタグなしＥｔｈｅｒｎｅｔフレーム９１のフレームフォーマットは以下の通りである。ＭＡＣ ＤＡは、宛先のＭＡＣアドレスを示し、６バイトのフィールドである。ＭＡＣ ＳＡは、送信元のＭＡＣアドレスを示し、６バイトのフールドである。Ｅ−ＴＹＰＥは、Ｅｔｈｅｒｎｅｔ Ｔｙｐｅであり、後段のＰＤＵ（Protocol Data Unit）に格納されるメッセージのタイプが格納されるフィールドである。例えば、Ｅ−ＴＹＰＥに０ｘ０８００が格納されている場合には、後段のＰＤＵはＩＰｖ４（IP version 4）のパケ
ットであることが示される。Ｅ−ＴＹＰＥは、２バイトである。また、Ｅ−ＴＹＰＥに格納されるメッセージタイプは、ＩＡＮＡ（Internet Assigned Number Authority）によって規定されている。
【００１７】
ＰＤＵには、ＩＰｖ４フレーム等の上位レイヤのメッセージが格納される。ＦＣＳ（Frame Check Sequence）はフレームの誤り検出のためのＣＲＣ−３２符号が格納され、４バイトのフィールドである。
【００１８】
ＶＬＡＮタグ１段付与のＥｔｈｅｒｎｅｔフレーム９２は、ＶＬＡＮタグなしＥｔｈｅｒｎｅｔフレーム９１のＭＡＣ ＳＡのフィールドとＥ−ＴＹＰＥのフィールドとの間にＶＬＡＮタグが１つ付与されたフレームである。ＶＬＡＮタグは、ＴＰＩＤ（Tag Protocol ID）とＶＬＡＮ ＩＤとを含む。ＴＰＩＤは、Ｅｔｈｅｒｎｅｔ Ｔｙｐｅの一種で
あり、ＶＬＡＮ ＩＤが後段に格納されていることを示すＩＤである。ＴＰＩＤには、例えば、ＩＥＥＥ８０２．１Ｑを示す０ｘ８１００が設定される。ＴＰＩＤは、２バイトのフィールドである。ＶＬＡＮ ＩＤは、ユーザを特定するためのＶＬＡＮ ＩＤ値が格納される。
【００１９】
ＶＬＡＮタグは、連続してスタックすることができる。ＶＬＡＮタグ２段付与のＥｔｈｅｒｎｅｔフレーム９３には、ＶＬＡＮタグが２つ連続して付与されている。
【００２０】
ＶＬＡＮタグなしＥｔｈｅｒｎｅｔフレーム９１は、各種のＥｔｈｅｒｎｅｔフレームが混在する回線ポートにおいて、例えば、特定のユーザ用や、通信装置１００間で送受信される制御フレーム用に用いられる。
【００２１】
ＶＬＡＮタグ有りフレームＥｔｈｅｒｎｅｔは、例えば、ユーザＡにはＶＬＡＮ ＩＤ＝１００，ユーザＢにはＶＬＡＮ ＩＤ＝２００のように異なるユーザに対して、異なるＶＬＡＮ ＩＤを割り当てて用いられる。異なるユーザに対して異なるＶＬＡＮ ＩＤを割り当てることにより、ネットワーク上でＶＬＡＮ ＩＤによるユーザ識別を行うことが可能となる。
【００２２】
ＶＬＡＮタグ２段付与のＥｔｈｅｎｅｔフレーム９３は、下位ネットワークのフレームが上位ネットワークで転送されるような場合において使用される。この場合、２段目（ＰＤＵに近い方）のＶＬＡＮタグは、下位ネットワークにおけるユーザ識別タグや管理用タグとして使用される。１段目（ＭＡＣ ＳＡに近い方）のＶＬＡＮタグは、上位ネットワークにおけるユーザ識別タグや管理用タグとして使用される。
【００２３】
図４は、通信装置１００内において用いられる装置内ヘッダが付与されたＥｔｈｅｒｎｅｔフレームの例を示す図である。通信装置１００の回線ＩＦ回路１は、フレームを受信すると、この受信フレームに装置内における宛先情報を含む装置内ヘッダを付与する。装置内ヘッダは、装置内宛先情報として宛先カード番号と宛先ポート番号とを含む。
【００２４】
通信装置１００では、フレームを受信した回線ＩＦ回路１によって、受信フレームに装置内ヘッダが付与される。装置内ヘッダに含まれる宛先カード番号と宛先ポート番号とは、受信フレーム内の宛先ＭＡＣアドレスに基づいて、フレームを受信した回線ＩＦ回路１によって決定される（詳細は後述）。装置内ヘッダを付与された受信フレームは、ＳＷ回路２に転送される。ＳＷ回路２は、受信フレームの装置内ヘッダにしたがって、受信フレームを装置内ヘッダに含まれる宛先カード番号が示す回線ＩＦ回路１に転送する。装置内ヘッダは、装置内ヘッダに含まれる宛先カード番号と宛先ポート番号とによって示されるポートから回線に出力される際に、装置内ヘッダに含まれる宛先カード番号が示す回線ＩＦ回路１によって外される。
【００２５】
図５は、回線ＩＦ回路１のフレーム受信側の構成例を示す図である。回線ＩＦ回路１は、ＰＨＹ／ＭＡＣ回路１１，検索キー生成回路１２，連想メモリアクセス制御回路１３，連想メモリ１４，アソシエイトメモリアクセス制御回路１５，アソシエイトメモリ１６，受信判定回路１７，ＣＰＵ１８を含む。また、ＰＨＹ／ＭＡＣ回路１１、連想アクセスメモリアクセス制御回路１３，アソシエイト制御回路１５，ＣＰＵ１８は、互いに制御バス１９で接続される。
【００２６】
ＰＨＹ／ＭＡＣ回路１１は、受信フレームの物理レイヤとＭＡＣレイヤの終端処理を行う。ＭＡＣレイヤでは、ＰＨＹ／ＭＡＣ回路１１は、受信フレームのＦＣＳチェック等を行い、ＦＣＳエラーフレームを廃棄する。エラー無しフレームは、装置内部へ受信される。
【００２７】
検索キー生成回路１２は、例えば、ＰＨＹ／ＭＡＣ回路１１でエラー無しフレームとして受信されたＥｔｈｅｒｎｅｔフレームの先頭から２０バイト目までのデータを取り出し、この２０バイト分のデータと受信ポート番号とを結合して検索キーを生成する。検索キー生成回路１２は、生成した検索キーを連想メモリアクセス制御回路１３に送信する。
【００２８】
連想メモリアクセス制御回路１３は、検索キー生成回路１２から受信した検索キーによる連想メモリ１４の検索処理と、ＣＰＵ１８から連想メモリ１４に対するアクセス処理の調停制御と、を行う。連想メモリ１４は、例えば、ポート番号とＥｔｈｅｒｎｅｔフレームの先頭から２０バイト分のデータとを、すなわち、検索キーをエントリとして保持する。連想メモリ１４は、連想メモリアクセス制御回路１３から検索キーが入力されると、検索キーに合致するエントリを検索し、検索キーに合致するエントリが格納されているアドレスを出力する。このアドレスは、アソシエイトメモリ１６のエントリのインデックスとなるアドレスと対応している。連想メモリ１４から出力された検索キーに合致するエントリが格納されているアドレスは、アソシエイトメモリアクセス制御回路１５に送信される。連想メモリ１４の詳細については、後述の図６において説明する。
【００２９】
アソシエイトメモリアクセス制御回路１５は、連想メモリ１４から入力されたアソシエイトメモリ１６のアドレスに対するアクセス処理と、ＣＰＵ１８からアソシエイトメモリ１６に対するアクセス処理の調停制御と、を行う。アソシエイトメモリ１６は、フレームの装置内ヘッダに含まれる装置内宛先情報（宛先カード番号と宛先ポート番号）と、エントリに対する受信許可を示す受信有効フラグとをエントリとして保持する。アソシエイトメモリアクセス制御回路１５は、連想メモリ１４から入力されたアドレスをインデックスとして、アソシエイトメモリ１６からエントリを読み出す。アソシエイトメモリアクセス制御回路１５は、アソシエイトメモリ１６から読み出した該当アドレスのエントリを受信判定回路１７に送信する。アソシエイトメモリ１６の詳細については、後述の図７において説明する。
【００３０】
受信判定回路１７は、アソシエイトメモリアクセス制御回路１５から受信するアソシエイトメモリ１６のエントリに基づいて、例えば、受信フレームの装置内宛先の判定と、廃棄判定とを行う。また、受信判定回路１７は、検索キー生成回路１２から受信フレームを受信する。受信判定回路１７は、受信したアソシエイトメモリ１６のエントリに含まれる受信有効フラグに基づいて、受信フレームの廃棄判定を行う。また、受信判定回路１７は、受信フレームを廃棄しないことを判定した場合には、受信したアソシエイトメモリ１６のエントリに装置内宛先情報として含まれる宛先カード番号及び宛先ポート番号を装置内ヘッダに格納し、受信フレームにこの装置内ヘッダを付与する。受信フレームは、宛先に応じてＳＷ回路２又はＣＰＵ１８のいずれかに送信される。受信判定回路１７が受信したアソシエイトメモリ１６のエントリの宛先カード番号が通信装置１００内の回線ＩＦ回路
１のいずれかを示す場合には、受信フレームは、ＳＷ回路２に送信され、ＳＷ回路２によって宛先の回線ＩＦ回路１に転送される。受信判定回路１７が受信したアソシエイトメモリ１６のエントリの宛先カード番号がＣＰＵを示す場合には、受信フレームはＣＰＵ１８に送信される。
【００３１】
ＰＨＹ／ＭＡＣ回路１１，検索キー生成回路１２，連想メモリアクセス制御回路１３，アソシエイトメモリアクセス制御回路１５，受信判定回路１７は、例えば、ＩＣロジック素子，ＦＰＧＡ（Field Programmable Gate Array），ＮＰＵ（Network Processing Unit）等である。ＰＨＹ／ＭＡＣ回路１１，検索キー生成回路１２，連想メモリアクセス制御回路１３，アソシエイトメモリアクセス制御回路１５，受信判定回路１７は、それぞれ、個別の素子，デバイス等であってもよい。また、ＰＨＹ／ＭＡＣ回路１１，検索キー生成回路１２，連想メモリアクセス制御回路１３，アソシエイトメモリアクセス制御回路１５，受信判定回路１７は、これらの回路の少なくとも２つを有する１つ又は複数の素子，デバイス等であってもよい。
【００３２】
図６は、連想メモリ１４のエントリの構成例を示す図である。連想メモリ１４は、例えば、ＴＣＡＭ（Ternary Content Addressable Memory）である。連想メモリ１４のエントリには、エントリ有効フラグ，ポート番号，フレームの先頭から２０バイト分のデータが含まれる。
【００３３】
エントリ有効フラグは、エントリの有効性を示すフラグである。例えば、エントリ有効フラグが１である場合には、エントリが有効であることが示される。例えば、エントリ有効フラグが０である場合には、エントリが無効であることが示される。
【００３４】
ポート番号は、受信ポート番号を示す。ポート番号のフィールドのサイズは、図６に示される例では１バイトである。したがって、図６に示される例では、最大２５６ポートについて、連想メモリ１４のエントリを設定することができる。ただし、ポート番号のサイズは、１バイトに限定されず、通信装置１００の仕様等に応じて設定される。
【００３５】
フレームの先頭から２０バイト分のデータは、ＶＬＡＮタグが２段付与されたＥｔｈｅｒｎｅｔフレームにおいて、先頭から２段分のＶＬＡＮタグまでを含むことを意味する。ただし、連想メモリ１４のエントリに含まれるフレームの先頭からのデータ長は、先頭から２０バイトに限定されない。通信装置１００が配置されるネットワークの構成等に応じて、連想メモリ１４のエントリに含まれるフレームの先頭からのデータ長は、設定可能である。ただし、連想メモリ１４のエントリに含まれるフレームの先頭からのデータ長と、検索キーに用いられるフレームの先頭からのデータ長とは、一致する。
【００３６】
図６に示される例では、連想メモリ１４のアドレス１００には、ポート１用のＶＬＡＮタグ１段付与のフレームのエントリが登録されている。このエントリのＶＬＡＮタグは、ＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝１００である。１段目のＶＬＡＮタグは、Ｅｔｈｅｒｎｅｔフレームの先頭から１３バイト目から１６バイト目に位置する。そのため、図６に示される連想メモリ１４のアドレス１００のエントリでは、Ｅｔｈｅｒｎｅｔフレームの先頭から１３バイト目と１４バイト目とにＴＰＩＤの値０ｘ８１００と、１５バイト目と１６バイト目とにＶＬＡＮ ＩＤの値１００とが格納されている。
【００３７】
また、図６に示される例では、連想メモリ１４のアドレス１０１には、ポート１用の制御フレームの一つであるＢＰＤＵ（Bridge Protocol Data Unit）フレームのエントリが
登録されている。ＢＰＤＵフレームには、宛先ＭＡＣアドレスとして、マルチキャストの０ｘ０１８０ Ｃ２００ ００００が予約されている。そのため、図６に示されるアドレス１０１のエントリでは、Ｅｔｈｅｒｎｅｔフレームの宛先ＭＡＣアドレスに該当する先
頭から６バイト目までに、ＢＰＤＵフレームであることを示すＭＡＣアドレス０ｘ０１８０ Ｃ２００ ００００が格納されている。
【００３８】
また、図６に示される例では、連想メモリ１４のアドレス２００には、ポート１用のＶＬＡＮタグ１段付与のフレームのエントリが登録されている。このエントリのＶＬＡＮタグは、ＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝２００である。そのため、図６に示される連想メモリ１４のアドレス２００のエントリでは、ＶＬＡＮタグに該当する、Ｅｔｈｅｒｎｅｔフレームの先頭から１３バイト目と１４バイト目とにＴＰＩＤの値０ｘ８１００と、１５バイト目と１６バイト目とにＶＬＡＮ ＩＤの値２００とが格納されている。
【００３９】
また、図６に示される例では、連想メモリ１４のアドレス２０１には、ポート２用のＶＬＡＮタグ２段付与のフレームのエントリが登録されている。このエントリの１段目（外側）のＶＬＡＮタグは、ＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝３００である。このエントリの２段目（内側）のＶＬＡＮタグは、ＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝４００である。１段目のＶＬＡＮタグは、Ｅｔｈｅｒｎｅｔフレームの先頭から１３バイト目から１６バイト目に位置する。２段目（内側）のＶＬＡＮタグは、１段目のＶＬＡＮタグに続いて、Ｅｔｈｅｒｎｅｔフレームの先頭から１７バイト目から２０バイト目に位置する。そのため、図６に示されるアドレス２０１のエントリでは、Ｅｔｈｅｒｎｅｔフレームの先頭から１３バイト目から１６バイト目までに１段目（外側）のＶＬＡＮタグ（ＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝３００）が格納されている。また、Ｅｔｈｅｒｎｅｔフレームの先頭から１７バイト目から２０バイト目までに２段目（内側）のＶＬＡＮタグ（ＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝４００）が格納されている。
【００４０】
また、図６に示される例では、連想メモリ１４のアドレス２０２にポート１用の制御フレームの一つであるＬＡＣＰ（Link Aggregation Control Protocol）フレームのエント
リが登録されている。ＬＡＣＰフレームは、宛先ＭＡＣアドレスとして、０ｘ０１８０ Ｃ２００ ０００２が予約されている。そのため、図６に示されるアドレス２０２のエントリでは、Ｅｔｈｅｒｎｅｔフレームの宛先ＭＡＣアドレスに該当する先頭から６バイト目までに、ＬＡＣＰフレームであることを示すＭＡＣアドレス０ｘ０１８０ Ｃ２００ ０００２が格納されている。
【００４１】
連想メモリ１４の検索キーによる検索処理は、若番アドレスから老番アドレスの順に実行される。検索キーと完全一致するエントリが見つかった場合には、その時点で検索処理は終了し、このエントリより老番のエントリについては検索されない。検索キーと完全一致するエントリが格納されている連想メモリ１４のアドレス値が連想メモリ１４より出力される。なお、連想メモリ１４中の「マスク」に該当するビットは、「０」でも「１」でもよいビットである。
【００４２】
また、図６に示される例では、連想メモリ１４の最終アドレスに全マスクのエントリが設定されている。このように設定することによって、検索キーに対応するエントリが連想メモリ１４に登録されていない場合でも、この検索キーは最終アドレスのエントリに一致することが可能となる。
【００４３】
図７は、アソシエイトメモリ１６に格納されるエントリの例を示す図である。アソシエイトメモリ１６は、例えば、ＲＡＭである。アソシエイトメモリ１６のエントリには、受信有効フラグ，装置内宛先情報（宛先カード番号，宛先ポート番号）が含まれる。アソシエイトメモリ１６の各エントリが格納されるアドレス値は、連想メモリ１４のアドレス値と対応している。アソシエイトメモリ１６のエントリは、例えば、通信装置１００のソフトウェアによってＣＰＵ１８経由で設定される。
【００４４】
受信有効フラグは、エントリに該当する受信フレームの受信許可又は受信拒否を示すフラグである。例えば、受信有効フラグが１である場合には、受信有効が示され、エントリに該当する受信フレームは受信許可される。例えば、受信有効フラグが０である場合には、受信無効が示され、エントリに該当する受信フレームは廃棄される。
【００４５】
宛先カード番号と宛先ポート番号とは、エントリに該当する受信フレームの通信装置１００内の宛先となる回線ＩＦ回路１とそのポート番号とが設定される。
【００４６】
例えば、通信装置１００が、回線ＩＦカード１のポート１でＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝１００のＶＬＡＮタグを有するＥｔｈｅｒｎｅｔフレームを受信した場合を想定する。この場合、連想メモリアクセス制御回路１３が、検索キー生成回路１２から、ポート番号＝ポート１と、ＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝１００を含む受信フレームの先頭から２０バイト分のデータと、を検索キーとして受信する。この検索キーは、連想メモリ１４のアドレス１００のエントリに合致するので、連想メモリアクセス制御回路１３からこの検索キーが入力されると、連想メモリ１４は、アドレス１００をアソシエイトメモリアクセス制御回路１５に送信する。アソシエイトメモリアクセス制御回路１５は、アソシエイトメモリ１６からアドレス１００のエントリを読み出し、受信判定回路１７に送信する。アソシエイトメモリ１６のアドレス１００のエントリの受信有効フラグは有効（１に設定）を示すので、受信判定回路１７は、宛先カード番号と宛先ポート番号を装置内ヘッダとして受信フレームに付与し、ＳＷ回路２に送信する。
【００４７】
同様にして、アソシエイトメモリ１６のアドレス２００，２０１のエントリに該当する受信フレームは、ユーザフレームとして、各エントリが示す宛先カード番号と宛先ポート番号とにしたがって、ＳＷ回路２を経由して、宛先カードの宛先ポートに送信される。連想メモリ１４のアドレス１００，２００，２０１のエントリに該当する受信フレームは、いずれもＶＬＡＮタグを含んでおり、通信装置１００は、ＶＬＡＮ ＩＤごとに受信フレームを識別してネットワークに転送することが示される。
【００４８】
また、ＢＰＤＵフレーム，ＬＡＣＰフレームに該当するアソシエイトメモリ１６のアドレス１０１，２０２のエントリは、宛先カード番号がＣＰＵ１８を示しているため、ＢＰＤＵフレーム，ＬＡＣＰフレームは、回線ＩＦ回路１のＣＰＵ１８に送信される。すなわち、通信装置１００は、制御フレームを識別して装置内で終端することが示される。なお、図６及び図７では、制御フレームの例としてＢＰＤＵフレームとＬＡＣＰフレームとについて示したが、制御フレームはこれに限られない。制御フレームとしては、例えば、物理リンクや対向装置の状態を監視制御するためのフレームや、ネットワーク内のトポロジ状態やルーティング状態を監視制御するためのフレームがある。
【００４９】
図６及び図７に示されるように、連想メモリ１４及びアソシエイトメモリ１６では、例えば、ポート，ＶＬＡＮ，ユーザフレーム，制御フレームといった各種情報に応じて個々のエントリが格納されている。そのため、フィルタリングの設定変更の場合には、通信装置１００のソフトウェアは、フィルタリングの設定変更に伴って不要となる連想メモリ１４及びアソシエイトメモリ１６のエントリを１つずつ無効に設定する。また、通信装置１００のソフトウェアは、フィルタリングの設定変更に伴って必要となる連想メモリ１４及びアソシエイトメモリ１６のエントリを、１つずつ有効に設定したり、追加したりする。該当するエントリが多数存在する場合には、該当エントリを無効又は有効に設定する処理数が増加し、手間がかかる。また、該当する全エントリの無効又は有効の設定処理の終了までに時間を要してしまい、結果として、パケットフィルタリングの切替時間が増加してしまう。また、パケットフィルタリングの切替時間の増加をなるべく抑制するためには、連想メモリ１４の多数のエントリへのアクセス制御を短時間で行う必要があり、ＣＰＵ１８やソフトウェアへの負荷が増加してしまう。
【００５０】
＜第１実施形態＞
第１実施形態では、パケットフィルタリングの切替時間を短くし、ＣＰＵ１８やソフトウェアへの負荷を抑制するために、回線ＩＦ回路を以下のように構成する。以下、上述の説明と重複する箇所については、説明を省略する。
【００５１】
図８は、第１実施形態における回線ＩＦ回路１ａの構成例を示す図である。回線ＩＦ回路１ａは、ＰＨＹ／ＭＡＣ回路１１ａ，検索キー生成回路１２ａ，連想メモリアクセス制御回路１３，連想メモリ１４ａ，アソシエイトメモリアクセス制御回路１５，アソシエイトメモリ１６，受信判定回路１７，ＣＰＵ１８，及びポートＡＣ回路２１を含む。なお、図８に示される例では、回線ＩＦ回路１ａの受信側の構成のみが示されている。第１実施形態における回線ＩＦ回路１ａの構成は、ＰＨＹ／ＭＡＣ回路１１ａ，検索キー生成回路１２ａ，連想メモリ１４ａ，ポートＡＣ回路２１以外は、図５における回線ＩＦ回路１と同様である。
【００５２】
ポートＡＣ（Action Code）回路２１は、メモリを有しており、このメモリにはポート
ＡＣテーブル２２ａが保持されている。ポートＡＣテーブル２２ａには、回線ＩＦ回路１ａの各ポートに対してフレームの処理動作を決定するＡｃｔｉｏｎ Ｃｏｄｅ値が設定されている。ポートＡＣ回路２１は、各ポートにおいてフレームが受信されると、ポートＡＣテーブル２２ａから該当するポートのエントリを読み出し、Ａｃｔｉｏｎ Ｃｏｄｅ値を取得する。ポートＡＣ回路２１は、取得したＡｃｔｉｏｎ Ｃｏｄｅ値をＰＨＹ／ＭＡＣ回路１１ａに送信する。ポートＡＣ回路２１は、態様における取得回路の一例である。
【００５３】
ＰＨＹ／ＭＡＣ回路１１ａは、各ポートでフレームが受信されると、ポートＡＣ回路２１にアクセスして、受信ポートに対して設定されたＡｃｔｉｏｎ Ｃｏｄｅ値を取得する。ＰＨＹ／ＭＡＣ回路１１ａは、Ａｃｔｉｏｎ Ｃｏｄｅ値と受信フレームとを検索キー生成回路１２ａに送信する。検索キー生成回路１２ａは、受信フレームの受信ポート番号と、Ａｃｔｉｏｎ Ｃｏｄｅ値と、受信フレームの先頭から２０バイト分のデータとを結合して検索キーを生成する。この検索キーによって、連想メモリ１４ａの検索処理が行われる。検索キー生成回路１２ａは、態様における生成回路の一例である。受信判定回路１７は、態様における判定回路の一例である。
【００５４】
図９は、第１実施形態におけるポートＡＣテーブル２２ａのエントリの例を示す図である。ポートＡＣテーブル２２ａのアドレスはポート番号と対応している。Ａｃｔｉｏｎ Ｃｏｄｅは、２ビットのコードである。Ａｃｔｉｏｎ Ｃｏｄｅ値「００」は、フレームを全て廃棄することを示す。Ａｃｔｉｏｎ Ｃｏｄｅ値「０１」は、ユーザフレームを全て廃棄することを示す。Ａｃｔｉｏｎ Ｃｏｄｅ値「１１」は、フレームを廃棄しない（受信する）ことを示す。ポートＡＣテーブル２２ａは、態様における第１のメモリの一例である。Ａｃｔｉｏｎ Ｃｏｄｅ値は、態様における識別子の一例である。
【００５５】
図１０は、第１実施形態における連想メモリ１４ａのエントリの例を示す図である。第１実施形態における連想メモリ１４ａのエントリには、エントリ有効フラグ，ポート番号，フレームの先頭から２０バイト分のデータに加え、Ａｃｔｉｏｎ Ｃｏｄｅが含まれる。連想メモリ１４ａは、態様における連想メモリの一例である。
【００５６】
連想メモリ１４ａのエントリは、若番から老番の順で検索処理がなされ、完全一致するエントリが見つかるとそれ以降のエントリの検索は行われない。そのため、連想メモリ１４ａのエントリは、（１）全フレーム廃棄エントリ，（２）制御フレーム用エントリ，（３）全ユーザフレーム廃棄エントリ，（４）ユーザフレーム用エントリの順で、且つ、条件の厳しいエントリから順に配置される。（１）全フレーム廃棄エントリは、Ａｃｔｉｏ
ｎ Ｃｏｄｅ値「００」のエントリである。（３）全ユーザフレーム廃棄エントリは、Ａｃｔｉｏｎ Ｃｏｄｅ値「０１」のエントリである。（２）制御フレーム用エントリのＡｃｔｉｏｎ Ｃｏｄｅ値は、「マスク、１」に設定される。（４）ユーザフレーム用エントリのＡｃｔｉｏｎ Ｃｏｄｅ値は、「１１」に設定される。
【００５７】
（１）全フレーム廃棄エントリと（３）全ユーザフレーム廃棄エントリとは、それぞれ、回線ＩＦ回路１ａが備えるポートの数だけ用意される。また、（１）全フレーム廃棄エントリと（３）全ユーザフレーム廃棄エントリとのフレームの先頭から２０バイト分のデータは、全てマスクである。（３）全ユーザフレーム廃棄エントリのフレームの先頭から２０バイト分のデータが全てマスクに設定されるのは、連想メモリ１４ａのエントリにＡｃｔｉｏｎ Ｃｏｄｅが含まれているからである。なおかつ、（２）制御フレーム用のエントリが（３）全ユーザフレーム廃棄エントリよりも若番アドレスに存在するため、制御フレームの検索キーについての検索処理は（３）全ユーザフレーム廃棄エントリより前に終了する。そのため、（３）全ユーザフレーム廃棄エントリにおいて、フレームの先頭から２０バイト分のデータはマスクに設定されていても、これより若番のアドレスのエントリにおいて制御フレームは処理されるため、ユーザフレームのみが廃棄される。なお、連想メモリ１４ａにも、最終アドレスには全マスクのエントリが登録されている。
【００５８】
図１１は、第１実施形態におけるアソシエイトメモリ１６のエントリの例を示す図である。アソシエイトメモリ１６は、通信装置１００のソフトウェアによって、連想メモリ１４ａの（１）全フレーム廃棄エントリと（３）全ユーザフレーム廃棄エントリとに対応するエントリの受信有効フラグは０（無効）に設定される。アソシエイトメモリ１６は、態様における第２のメモリの一例である。受信有効フラグは、態様における処理情報の一例である。
【００５９】
＜動作例＞
図１２は、回線ＩＦ回路１ａにおけるフレーム受信処理のフローチャートの例である。図１２に示されるフローチャートは、回線ＩＦ回路１ａの各ポートでフレームが受信されると開始される。
【００６０】
ＯＰ１では、受信フレームは、ＰＨＹ／ＭＡＣ回路１１ａによって、物理レイヤとＭＡＣレイヤの終端処理をされる。例えば、ＭＡＣレイヤでは、ＦＣＳチェックが行われ、受信フレームにＦＣＳにエラーがあった場合には、受信フレームはこの時点で廃棄される。受信フレームにＦＣＳのエラーがない場合には、処理がＯＰ２に進む。
【００６１】
ＯＰ２では、受信フレームについて、ポートＡＣ回路２１によって、ポートＡＣテーブル２２ａから受信ポートに対するＡｃｔｉｏｎ Ｃｏｄｅ値が取得される。Ａｃｔｉｏｎ
Ｃｏｄｅ値は、ＰＨＹ／ＭＡＣ回路１１ａに送信される。次に処理がＯＰ３に進む。
【００６２】
ＯＰ３では、受信フレームについて、検索キー生成回路１２ａによって、連想メモリ１４ａの検索キーが生成される。検索キー生成回路１２ａは、ＰＨＹ／ＭＡＣ回路１１ａから、受信フレームと、受信ポートに対するＡｃｔｉｏｎ Ｃｏｄｅ値とを受信する。検索キー生成回路１２ａは、受信ポート番号と、Ａｃｔｉｏｎ Ｃｏｄｅ値と、受信フレームの先頭から２０バイト分のデータとを結合して検索キーを生成する。検索キーは、連想メモリアクセス制御回路１３に送信される。次に処理がＯＰ４に進む。
【００６３】
ＯＰ４では、受信フレームの検索キーについて、連想メモリアクセス制御回路１３によって連想メモリ１４ａが検索される。次に処理がＯＰ５に進む。
【００６４】
ＯＰ５では、受信フレームの検索キーについて連想メモリ１４ａの検索の結果得られる
、検索キーに合致するエントリを格納するアドレスが、連想メモリ１４ａからアソシエイトメモリアクセス制御回路１５に出力される。次に処理がＯＰ６に進む。
【００６５】
ＯＰ６では、アソシエイトメモリアクセス制御回路１５によって、アソシエイトメモリ１６から、連想メモリ１４ａの検索の結果得られたアドレスに対応するエントリが読み出される。読み出されたアソシエイトメモリ１６のエントリは、受信判定回路１７に送信される。次に処理がＯＰ７に進む。
【００６６】
ＯＰ７では、受信フレームについて検出されたアソシエイトメモリ１６のエントリの受信有効フラグが１であるか否か、すなわち、受信フレームの受信許可であるか否かが受信判定回路１７によって判定される。受信有効フラグが１である場合には（ＯＰ７：Ｙｅｓ）、処理がＯＰ９に進む。受信有効フラグが０である場合には（ＯＰ７：Ｎｏ）、処理がＯＰ８に進む。
【００６７】
ＯＰ８では、受信フレームについて検出されたアソシエイトメモリ１６のエントリの受信有効フラグが０であり、受信フレームの受信が拒否されるので、受信フレームは廃棄される。その後、図１２に示されるフローチャートが終了する。
【００６８】
ＯＰ９では、受信判定回路１７によって、受信フレームの装置内宛先がＣＰＵ１８であるか否かが判定される。受信判定回路１７は、受信フレームの装置内宛先を、受信フレームについて検出されたアソシエイトメモリ１６のエントリの宛先カード番号によって判定する。受信フレームの装置内宛先がＣＰＵ１８である場合には（ＯＰ９：Ｙｅｓ）、処理がＯＰ１０に進む。受信フレームの装置内宛先が、ＣＰＵ１８でない、すなわち、他の回線ＩＦ回路である場合には（ＯＰ９：Ｎｏ）、処理がＯＰ１１に進む。
【００６９】
ＯＰ１０では、受信フレームは、受信判定回路１７によってＣＰＵ１８に送信される。その後、図１２に示されるフローチャートが終了する。
【００７０】
ＯＰ１１では、受信フレームは、受信判定回路１７によって、ＳＷ回路２に送信される。このとき、受信判定回路１７は、受信フレームについて検出されたアソシエイトメモリ１６のエントリの宛先カード番号と、宛先ポート番号とを含む装置内ヘッダを受信フレームに付与してからＳＷ回路２に送信する。その後、図１２に示されるフローチャートが終了する。なお、装置内ヘッダが付与された受信フレームは、ＳＷ回路２によって、受信フレームについて検出されたアソシエイトメモリ１６のエントリの宛先カード番号が示す回線ＩＦ回路に転送される。
【００７１】
以下、回線ＩＦ回路１ａのポート１の設定について、動作例を説明する。以下の動作例では、連想メモリ１４ａは図１０の状態であり、アソシエイトメモリ１６は図１１の状態であるとする。
【００７２】
（動作例１）受信フレームを全て廃棄する場合
動作例１の場合には、通信装置１００のソフトウェアによって、ポートＡＣテーブル２２ａのポート１に対応するエントリのＡｃｔｉｏｎ Ｃｏｄｅ値は「００」に設定される。したがって、ポート１の受信フレームの検索キーには、Ａｃｔｉｏｎ Ｃｏｄｅ＝００が含まれることとなる。そのため、連想メモリ１４ａの検索によって、受信フレームの検索キーが図１０の連想メモリ１４ａの（１）全フレーム廃棄エントリにヒットする。図１０の連想メモリ１４ａの（１）全フレーム廃棄エントリに対応する図１１のアソシエイトメモリ１６の（１）全フレーム廃棄エントリでは、受信有効フラグ＝０であるため（図１２、ＯＰ７：Ｎｏ）、ポート１の受信フレームは受信判定回路１７によって廃棄される（図１２、ＯＰ８）。
【００７３】
（動作例２）制御フレームは受信し、ユーザフレームは廃棄する場合
動作例２の場合には、通信装置１００のソフトウェアによって、ポートＡＣテーブル２２ａのポート１に対応するエントリのＡｃｔｉｏｎ Ｃｏｄｅ値は「０１」に設定される。したがって、ポート１の受信フレームの検索キーには、Ａｃｔｉｏｎ Ｃｏｄｅ＝０１が含まれることとなる。
【００７４】
受信フレームが制御フレームである場合、連想メモリ１４ａの検索によって、受信フレームの検索キーが図１０の連想メモリ１４ａの（２）制御フレーム用エントリにヒットする。図１０の連想メモリ１４ａの（２）制御フレーム用エントリに対応する図１１のアソシエイトメモリ１６の（２）制御フレーム用エントリでは、受信有効フラグ＝１であるため、ポート１の受信フレームは受信が許可される（図１２、ＯＰ７：Ｙｅｓ）。また、図１１のアソシエイトメモリ１６の（２）制御フレーム用エントリでは、宛先カード番号＝ＣＰＵであるため（図１２、ＯＰ９：Ｙｅｓ）、ポート１の受信フレームは、受信判定回路１７によってＣＰＵ１８に送信される（図１２、ＯＰ１０）。
【００７５】
受信フレームがユーザフレームである場合、連想メモリ１４ａの検索によって、受信フレームの検索キーが図１０の連想メモリ１４ａの（３）全ユーザフレーム廃棄エントリにヒットする。図１０の連想メモリ１４ａの（３）全ユーザフレーム廃棄エントリに対応する図１１のアソシエイトメモリ１６の（３）全ユーザフレーム廃棄エントリでは、受信有効フラグ＝０であるため（図１２、ＯＰ７：Ｎｏ）、受信フレームは受信判定回路１７によって廃棄される（図１２、ＯＰ８）。
【００７６】
（動作例３）全フレームを受信する場合
動作例３の場合には、通信装置１００のソフトウェアによって、ポートＡＣテーブル２２ａのポート１に対応するエントリのＡｃｔｉｏｎ Ｃｏｄｅ値は「１１」に設定される。したがって、ポート１の受信フレームの検索キーには、Ａｃｔｉｏｎ Ｃｏｄｅ＝１１が含まれることとなる。
【００７７】
受信フレームが制御フレームである場合、連想メモリ１４ａの検索によって、受信フレームの検索キーが図１０の連想メモリ１４ａの（２）制御フレーム用エントリにヒットする。図１０の連想メモリ１４ａの（２）制御フレーム用エントリに対応する図１１のアソシエイトメモリ１６の（２）制御フレーム用エントリでは、受信有効フラグ＝１であるため、ポート１の受信フレームは受信が許可される（図１２、ＯＰ７：Ｙｅｓ）。また、図１１のアソシエイトメモリ１６の（２）制御フレーム用エントリでは、宛先カード番号＝ＣＰＵであるため（図１２、ＯＰ９：Ｙｅｓ）、ポート１の受信フレームは、受信判定回路１７によってＣＰＵ１８に送信される（図１２、ＯＰ１０）。
【００７８】
受信フレームがユーザフレームである場合、連想メモリ１４ａの検索によって、受信フレームの検索キーが図１０の連想メモリ１４ａの（４）ユーザフレーム用エントリにヒットする。図１０の連想メモリ１４ａの（４）ユーザフレーム用エントリに対応する図１１のアソシエイトメモリ１６の（４）ユーザフレーム用エントリでは、受信有効フラグ＝１であるため、受信フレームの受信が許可される（図１２、ＯＰ７：Ｙｅｓ）。また、図１１のアソシエイトメモリ１６の（４）ユーザフレーム用エントリでは、宛先カード番号に他の回線ＩＦ回路の番号が格納されているため（図１２、ＯＰ９：Ｎｏ）、ポート１の受信フレームは、受信判定回路１７によってＳＷ回路２に送信される（図１２、ＯＰ１１）。
【００７９】
＜第１実施形態の作用効果＞
第１実施形態では、Ａｃｔｉｏｎ Ｃｏｄｅを連想メモリ１４ａのエントリに含め、予
めＡｃｔｉｏｎ Ｃｏｄｅの各値に対応するエントリを連想メモリ１４ａとアソシエイトメモリ１６とに登録しておく。また、アソシエイトメモリ１６のエントリの受信有効フラグは、対応する連想メモリ１４ａのエントリのＡｃｔｉｏｎ Ｃｏｄｅの値が示す処理動作に連動して設定される。これによって、各ポートに対するＡｃｔｉｏｎ Ｃｏｄｅ値を変更するだけで、受信フレームの検索キーにヒットする連想メモリ１４ａのエントリも変わり、結果として、受信フレームのフィルタリングの設定が変わる。このとき、連想メモリ１４ａ及びアソシエイトメモリ１６のエントリの設定変更は生じない。
【００８０】
したがって、第１実施形態によれば、ポートＡＣテーブル２２ａのエントリに含まれるＡｃｔｉｏｎ Ｃｏｄｅ値の変更によってパケットフィルタリングの設定を変更することができるので、パケットフィルタリングの切替に要する時間を短縮することができる。また、連想メモリ１４ａ及びアソシエイトメモリ１６のエントリの変更を行わなくてもよいため、パケットフィルタリングの切替に係る手間を抑えることができる。また、連想メモリ１４ａのエントリの変更を行わなくてもよいため、パケットフィルタリングの切替に伴って連想メモリ１４の多数のエントリへのアクセス制御を行わない。このため、ＣＰＵ１８やソフトウェアへの負荷を抑制することができる。すなわち、第１実施形態によれば、パケットフィルタリングの設定変更を高速かつ一括して行うことができる。
【００８１】
＜第２実施形態＞
第２実施形態の回線ＩＦ回路１ｂ（図８）は、連想メモリ１４ｂ，ポートＡＣテーブル２２ｂ以外の構成は、第１実施形態の回線ＩＦ回路１ａと同様である。第２実施形態では、回線ＩＦ回路１ｂの複数のポートを１つのグループとして扱うポートグループが導入される。連想メモリ１４ｂ及びアソシエイトメモリ１６において、ポートグループに含まれる複数のポートは１つのエントリで制御される。第２実施形態では、第１実施形態と共通する箇所の説明は省略される。
【００８２】
図１３は、第２実施形態におけるポートＡＣテーブル２２ｂのエントリの構成例を示す図である。ポートＡＣテーブル２２ｂのエントリには、Ａｃｔｉｏｎ Ｃｏｄｅ値に加えて、ポートグループ番号が含まれる。同じポートグループに属する物理ポートのエントリには、ポートグループ番号に同一の値が設定される。いずれのポートグループにも属さないポートのエントリには、ポートグループ番号に値が設定されない（又は、Ｎｕｌｌが設定される）。図１３に示される例では、ポート１からポート１０は、ポートグループ番号１のポートグループに含まれる。
【００８３】
ポートＡＣテーブル２２ｂに設定されるポートグループ値は、Ａｃｔｉｏｎ Ｃｏｄｅ値とともにポートＡＣ回路２１によって読み出され、ＰＨＹ／ＭＡＣ回路１１ａを通じて検索キー生成回路１２ａに送信される。検索キー生成回路１２ａは、受信フレームの受信ポート番号，Ａｃｔｉｏｎ Ｃｏｄｅ値，ポートグループ値，受信フレームの先頭から２０バイト分のデータを結合して検索キーを生成する。
【００８４】
図１４は、第２実施形態における連想メモリ１４ｂのエントリの構成例を示す図である。連想メモリ１４ｂのエントリには、エントリ有効フラグ，Ａｃｔｉｏｎ Ｃｏｄｅ，ポート番号，フレームの先頭から２０バイト分のデータに加え、ポートグループ番号が含まれる。連想メモリ１４ｂのエントリのポートグループ番号には、受信ポートに格納されたポート番号に対応するポートＡＣテーブル２２ｂのエントリのポートグループ番号と同じ値が設定される。受信ポートがいずれのポートグループにも属さない場合には、連想メモリ１４ｂのエントリのポートグループ番号はマスクに設定される。図１４に示される連想メモリ１４ｂの例は、図１３に示されるポートＡＣテーブル２２ｂと対応しており、ポート１からポート１０はポートグループ番号１のポートグループに含まれる。したがって、図１４に示される連想メモリ１４ｂのポート１からポート１０に該当する（１）全フレー
ム廃棄エントリと（３）全ユーザフレーム廃棄エントリとは、それぞれ１つのエントリとなる。
【００８５】
図１５は、第２実施形態におけるアソシエイトメモリ１６のエントリの構成例を示す図である。図１５に示されるアソシエイトメモリ１６の例は、図１４に示される連想メモリ１４ｂに対応している。アソシエイトメモリ１６においても、連想メモリ１４ｂと同様に、ポート１からポート１０に該当する（１）全フレーム廃棄エントリと（３）全ユーザフレーム廃棄エントリとは、それぞれ１つのエントリとなる。
【００８６】
第２実施形態では、ポートグループ番号を用いることによって、連想メモリ１４ｂ及びアソシエイトメモリ１６の複数の物理ポート分のエントリを１つのエントリで管理することができる（例えば、図１４、図１５）。したがって、第２実施形態によれば、連想メモリ１４ｂとアソシエイトメモリ１６とのエントリ数を削減し、連想メモリ１４ｂとアソシエイトメモリ１６との容量を削減することができる。また、第２実施形態では、同じポートグループに属する複数の物理ポートのパケットフィルタリングの設定及び設定変更を一括して行うことができる。そのため、例えば、リンクアグリゲーション等の複数の物理ポートを１つの論理的なポートとして扱う場合に適している。
【００８７】
＜第３実施形態＞
第３実施形態では、通信装置１００が受信フレームのループバックを行えるように、回線ＩＦ回路を構成する。ループバックとは、フレームを受信したポートから、同じフレームを送信することである。第３実施形態では、ループバックは、ＳＷ回路２を経由して、フレームを受信したポートへ折り返し返信することによって行われる。ループバックは、例えば、ネットワークの運用開始前や障害発生時の調査作業等において、ポート単位の装置の故障診断等に用いられる。第３実施形態における回線ＩＦ回路１ｃ（図８）では、連想メモリ１４ｃ，ポートＡＣテーブル２２ｃ以外の構成は、第１実施形態における回線ＩＦ回路１ａの構成と同様である。尚、第３実施形態において、第１実施形態と共通する箇所の説明は省略される。
【００８８】
図１６は、第３実施形態におけるポートＡＣテーブル２２ｃのエントリの例である。第３実施形態では、Ａｃｔｉｏｎ Ｃｏｄｅは３ビットに拡張される。Ａｃｔｉｏｎ Ｃｏｄｅ値「０００」は、該当ポートで受信する全フレームの廃棄を示す。Ａｃｔｉｏｎ Ｃｏｄｅ値「００１」は、該当ポートで受信する全ユーザフレームの廃棄を示す。Ａｃｔｉｏｎ Ｃｏｄｅ値「０１１」は、該当ポートで受信する全てのフレームを廃棄しないこと（受信すること）を示す。Ａｃｔｉｏｎ Ｃｏｄｅ値「１００」は、該当ポートで受信する全てのフレームのループバックを示す。Ａｃｔｉｏｎ Ｃｏｄｅ値「１０１」は、該当ポートで受信する全てのユーザフレームのループバックを示す。
【００８９】
図１７は、第３実施形態における連想メモリ１４ｃのエントリの構成例を示す図である。第３実施形態の連想メモリ１４ｃのエントリでは、Ａｃｔｉｏｎ Ｃｏｄｅが３ビットに拡張されている。また、第３実施形態の連想メモリ１４ｃでは、ループバック用のエントリが追加されている。
【００９０】
連想メモリ１４ｃのエントリは、若番から老番の順で検索処理がなされるため、（１）全フレーム廃棄エントリ，（２）全フレームループバックエントリ，（３）制御フレーム用エントリ，（４）全ユーザフレーム廃棄エントリ，（５）全ユーザフレームループバックエントリ，（６）ユーザフレーム用エントリの順に配置される。（１）全フレーム廃棄エントリは、Ａｃｔｉｏｎ Ｃｏｄｅ値「０００」のエントリである。（２）全フレームループバックエントリは、Ａｃｔｉｏｎ Ｃｏｄｅ値「１００」のエントリである。（４）全ユーザフレーム廃棄エントリは、Ａｃｔｉｏｎ Ｃｏｄｅ値「００１」のエントリで
ある。（５）全ユーザフレームループバックエントリは、Ａｃｔｉｏｎ Ｃｏｄｅ値「１０１」のエントリである。（３）制御フレーム用エントリのＡｃｔｉｏｎ Ｃｏｄｅ値は、「０，マスク，１」に設定される。（４）ユーザフレーム用エントリのＡｃｔｉｏｎ Ｃｏｄｅ値は、「０１１」に設定される。
【００９１】
（１）全フレーム廃棄エントリ，（２）全フレームループバックエントリ，（４）全ユーザフレーム廃棄エントリ，（５）全ユーザフレームループバックエントリは、それぞれ、回線ＩＦ回路１ｃが備えるポートの数だけ用意される。また、（１）全フレーム廃棄エントリ，（２）全フレームループバックエントリ，（４）全ユーザフレーム廃棄エントリ，（５）全ユーザフレームループバックエントリのそれぞれのフレームの先頭から２０バイト分のデータは、全てマスクである。なお、連想メモリ１４ｃにも、最終アドレスには全マスクのエントリが登録されている。
【００９２】
図１８は、第３実施形態におけるアソシエイトメモリ１６のエントリの構成例である。図１８に示されるアソシエイトメモリ１６は、図１７に示される連想メモリ１４ｃに対応している。第３実施形態におけるアソシエイトメモリ１６も、連想メモリ１４ｃと同様に、ループバック用のエントリが追加されている。アソシエイトメモリでも、（１）全フレーム廃棄エントリ，（２）全フレームループバックエントリ，（４）全ユーザフレーム廃棄エントリ，（５）全ユーザフレームループバックエントリは、それぞれ、回線ＩＦ回路１ｃが備えるポートの数だけ用意される。アソシエイトメモリ１６の（２）全フレームループバックエントリと（４）全ユーザフレームループバックエントリとでは、受信有効フラグ＝１（有効），宛先カード番号が回線ＩＦ回路１ｃ自身のカード番号，宛先ポート番号が回線ＩＦ回路１ｃのそれぞれのポート番号となる。
【００９３】
（動作例４）全フレームをループバックする場合
動作例４の場合には、通信装置１００のソフトウェアによって、ポートＡＣテーブル２２ｃのポート１に対応するエントリのＡｃｔｉｏｎ Ｃｏｄｅ値は「１００」に設定される。これによって、ポート１における受信フレームの検索キーには、Ａｃｔｉｏｎ Ｃｏｄｅ＝１００が含まれることとなる。
【００９４】
検索キーに含まれるＡｃｔｉｏｎ Ｃｏｄｅ値が「１００」であるため、連想メモリ１４ｃの検索によって、受信フレームの検索キーは図１７の連想メモリ１４ｃの（２）全フレームループバックエントリにヒットする。図１７の連想メモリ１４ｃの（２）全フレームループバックエントリに対応する図１８のアソシエイトメモリ１６の（２）全フレームループバックエントリでは、受信有効フラグ＝１であるため、ポート１の受信フレームは受信が許可される。また、図１８のアソシエイトメモリ１６の（２）全フレームループバックエントリでは、宛先カード番号に回線ＩＦ回路１ｃ自身の番号と、宛先ポート番号に受信ポートであるポート１が格納されている。したがって、受信フレームは、宛先カード番号が自身の番号，宛先ポート番号が受信ポートであるポート１の装置内ヘッダが付与されて、受信判定回路１７によってＳＷ回路２に送信される。受信フレームは、その後、ＳＷ回路２によって再び回線ＩＦ回路１ｃに送信され、回線ＩＦ回路１ｃにおいて装置内ヘッダを取り除かれて、ポート１から再び送信される。
【００９５】
（動作例５）全ユーザフレームをループバックする場合
動作例５の場合には、通信装置１００のソフトウェアによって、ポートＡＣテーブル２２ｃのポート１に対応するエントリのＡｃｔｉｏｎ Ｃｏｄｅ値は「１０１」に設定される。これによって、ポート１における受信フレームの検索キーには、Ａｃｔｉｏｎ Ｃｏｄｅ＝１０１が含まれることとなる。
【００９６】
受信フレームが制御フレームである場合、連想メモリ１４ｃの検索によって、受信フレ
ームの検索キーが図１７の連想メモリ１４ｃの（３）制御フレーム用エントリにヒットする。図１７の連想メモリ１４ｃの（３）制御フレーム用エントリに対応する図１８のアソシエイトメモリ１６の（３）制御フレーム用エントリでは、受信有効フラグ＝１であるため、ポート１の受信フレームは受信が許可される。また、図１８のアソシエイトメモリ１６の（３）制御フレーム用エントリでは、宛先カード番号＝ＣＰＵであるため、ポート１の受信フレームは、受信判定回路１７によってＣＰＵ１８に送信される。
【００９７】
受信フレームがユーザフレームである場合、検索キーに含まれるＡｃｔｉｏｎ Ｃｏｄｅ値が「１０１」であるため、受信フレームの検索キーは図１７の連想メモリ１４ｃの（５）全ユーザフレームループバックエントリにヒットする。図１７の連想メモリ１４ｃの（５）全ユーザフレームループバックエントリに対応する図１８のアソシエイトメモリ１６の（５）全ユーザフレームループバックエントリでは、受信有効フラグ＝１であるため、ポート１の受信フレームは受信が許可される。また、図１８のアソシエイトメモリ１６の（５）全ユーザフレームループバックエントリでは、宛先カード番号に回線ＩＦ回路１ｃ自身の番号と、宛先ポート番号に受信ポートであるポート１が格納されている。したがって、受信フレームは、宛先カード番号が自身の番号，宛先ポート番号が受信ポートであるポート１の装置内ヘッダが付与されて、受信判定回路１７によってＳＷ回路２に送信される。受信フレームは、その後、ＳＷ回路２によって再び回線ＩＦ回路１ｃに送信され、回線ＩＦ回路１ｃにおいて装置内ヘッダを取り除かれて、ポート１から再び送信される。
【００９８】
以上のように、第３実施形態によれば、Ａｃｔｉｏｎ Ｃｏｄｅを３ビットに拡張し、ループバックを指定するＡｃｔｉｏｎ Ｃｏｄｅ値を導入する。これによって、連想メモリ１４ｃのエントリの追加，削除，並び替え，及び変更を行うことなく、通信装置１００は、ポートごとにループバックを実行することが可能となる。なお、ポートＡＣテーブル２２ｃ及び連想メモリ１４ｃのエントリに、第２実施形態におけるポートグループ番号を設定することも可能である。
【００９９】
＜第４実施形態＞
第４実施形態における回線ＩＦ回路１ｄ（図８）では、アソシエイトメモリ１６ｄ以外の構成は、第１実施形態における回線ＩＦ回路１ａから第３実施形態における回線ＩＦ回路１ｃのいずれであってもよい。
【０１００】
図１９は、第４実施形態におけるアソシエイトメモリ１６ｄのエントリの構成例を示す図である。第４実施形態におけるアソシエイトメモリ１６ｄのエントリには、受信有効フラグ，宛先カード番号，宛先ポート番号に加え、廃棄フラグが含まれる。廃棄フラグは、例えば、０が廃棄無し、１が廃棄有りを示す。アソシエイトメモリ１６ｄのエントリの廃棄フラグが１である場合に、このエントリに対応する受信フレームは廃棄される。なお、図１９に示されるアソシエイトメモリ１６ｄのエントリは、第３実施形態の連想メモリ１４ｃに対応している。ただし、これに限られず、第４実施形態のアソシエイトメモリ１６ｄのエントリは、第１実施形態の連想メモリ１４ａ、第２実施形態の連想メモリ１４ｂのいずれに対応していてもよい。
【０１０１】
アソシエイトメモリ１６ｄのエントリ内の受信有効フラグも、例えば、有効（１に設定）でフレームの受信、無効（０に設定）でフレームの廃棄を行うことを示す。ただし、受信有効フラグは、エントリの有効性を示すものである。例えば、ソフトウェアのエントリ登録、削除等の設定ミスにより、連想メモリ１４ｃのエントリのエントリ有効フラグが有効（１に設定）であるが、アソシエイトメモリ１６ｄの対応するエントリの受信有効フラグが廃棄（０に設定）の場合には、受信フレームは廃棄される。この場合、受信フレームの廃棄は意図したものなのか、連想メモリ１４ｃとアソシエイトメモリ１６ｄとの設定の不一致によるものなのかは明確に分からない。
【０１０２】
アソシエイトメモリ１６ｄに廃棄フラグを設けることにより、フレームの廃棄が明示的な廃棄であるのか、設定ミスによる廃棄であるのかが明確に判定することが可能となる。例えば、受信有効フラグが無効（０設定）であることにより受信フレームが廃棄された場合には、受信判定回路１７がＣＰＵ１８に通知し、ＣＰＵ１８がこのエントリの廃棄フラグを確認することによって、連想メモリ１４ｃとアソシエイトメモリ１６ｄとの設定不一致の検出が可能となる。
【０１０３】
＜第５実施形態＞
第５実施形態では、通信装置１００は、連想メモリのエントリにヒットした受信フレーム数をカウントし、統計情報を収集する。
【０１０４】
図２０は、第５実施形態における回線ＩＦ回路１ｅの構成例を示す図である。回線ＩＦ回路１ｅは、新たに、統計情報収集回路２３を含む。なお、図２０に示される例では、回線ＩＦ回路１ｅの受信側の構成のみが示されている。なお、第５実施形態の回線ＩＦ回路１ｅでは、統計情報収集回路２３以外の構成は、第１実施形態から第４実施形態のいずれの回線ＩＦ回路と同様であってもよい。ただし、以下では、回線ＩＦ回路１ｅの統計情報収集回路２３以外の構成は、第１実施形態と同様であることを想定して説明する。
【０１０５】
第５実施形態では、アソシエイトメモリアクセス制御回路１５は、連想メモリ１４ａから受信した、受信フレームにヒットした連想メモリ１４ａのエントリのアドレスを統計情報収集回路２３に送信する。
【０１０６】
統計情報収集回路２３は、統計情報収集回路２３内のメモリに統計情報テーブル２４を保持する。アソシエイトメモリアクセス制御回路１５から連想メモリ１４ａのアドレスを受信すると、統計情報収集回路２３は、受信した連想メモリ１４ａのアドレスに対するカウント値を１つ加算する。
【０１０７】
図２１は、統計情報テーブル２４の構成例を示す図である。統計情報テーブル２４は、連想メモリ１４ａのアドレスをテーブルインデックスとしてそれぞれのカウンタ値を保持する。このカウンタ値が、連想メモリ１４ａのそれぞれのエントリのヒットした受信フレーム数を示す。図２１では、カウント値は受信フレーム数を示しているが、これに限られず、受信バイト数とカウント値として保持してもよい。
【０１０８】
例えば、受信フレームが連想メモリ１４ａのアドレス１００のエントリにヒットした場合には、アソシエイトメモリアクセス制御回路１５は、アドレス１００を統計情報収集回路２３に送信する。統計情報収集回路２３は、統計情報テーブル２４のアドレス１００のカウント値に１を加算する。
【０１０９】
統計情報テーブル２４をソフトウェアが読みだすことによって、連想メモリ１４ａの各エントリに対してヒットしたフレーム数を把握することができる。連想メモリ１４ａのアドレスはアソシエイトメモリ１６のアドレスと対応しているため、統計情報テーブル２４の各エントリに対してヒットしたフレーム数が、受信フレーム数であるか、廃棄フレーム数であるかを判定することが可能である。例えば、アソシエイトメモリ１６の受信有効フラグが有効を示すエントリのアドレスに該当する統計情報テーブル２４の各エントリのフレーム数を加算することによって、回線ＩＦ回路１ｅの総受信フレーム数をユーザへ提供することが可能となる。また、例えば、アソシエイトメモリ１６の受信有効フラグが無効（廃棄）を示すエントリのアドレスに該当する統計情報テーブル２４の各エントリのフレーム数を加算することによって、回線ＩＦ回路１ｅの総廃棄フレーム数をユーザへ提供することが可能となる。第５実施形態では、連想メモリのエントリ単位に統計情報を収集す
ることが可能であるため、通信装置１００内で処理されるフレームの詳細な統計情報を提供することができる。
【０１１０】
＜第６実施形態＞
第６実施形態では、通信装置１００は、統計情報を集約して収集する。第６実施形態の回線ＩＦ回路１ｆ（図２０）の構成は、アソシエイトメモリ１６ｆ，統計情報テーブル２４ｆ以外は第５実施形態と同様である。
【０１１１】
図２２は、第６実施形態におけるアソシエイトメモリ１６ｆのエントリの構成例を示す図である。第６実施形態では、アソシエイトメモリ１６ｆのエントリには、統計番号が追加される。なお、図２２に示されるアソシエイトメモリ１６ｆの例は、第４実施形態のアソシエイトメモリ１６ｄ（図１９）のエントリに統計番号が追加されたものとなっている。ただし、これに限られず、第６実施形態のアソシエイトメモリ１６ｆは、第１実施形態から第３実施形態のアソシエイトメモリ１６のエントリに統計番号が追加されたものでもよい。
【０１１２】
図２３は、第６実施形態における統計情報テーブル２４ｆの構成例を示す図である。第６実施形態における統計情報テーブル２４ｆのテーブルインデックスは、アソシエイトメモリ１６ｆの統計番号である。すなわち、統計情報テーブル２４ｆのアドレスは、統計番号に対応している。
【０１１３】
第６実施形態では、アソシエイトメモリ制御回路１５は、受信フレームがヒットしたアソシエイトメモリ１６ｆのエントリを統計情報収集回路２３にも送信する。統計情報収集回路２３は、アソシエイトメモリ制御回路１５から受信したアソシエイトメモリ１６ｆのエントリに含まれる統計番号に対応する統計情報テーブル２４ｆのアドレスに格納されるカウント値に１を加算する。
【０１１４】
アソシエイトメモリ１６ｆの異なる複数エントリの統計情報を一括して収集したい場合には、異なる複数のエントリに共通の統計番号を設定することによって、一括でこれらの統計情報を取得することが可能となる。例えば、共通するＶＬＡＮ ＩＤを持つ複数のユーザフレームの統計情報をまとめて収集したい場合や、回線ＩＦ回路１ｆ内で廃棄されたフレーム数を一括で収集したい場合である。
【０１１５】
第６実施形態では、集約した統計情報を収集することができ、ソフトウェアが個々の統計情報の足し合わせを行うことがないので、ソフトウェアにかかる負荷を軽減することができる。また、第６実施形態では、集約した統計情報が収集されるため、統計情報テーブル２４ｆのサイズを縮小することが可能である。また、連想メモリの最終アドレスには、全マスク設定のエントリが配置されているので、最終アドレスのエントリ以外に合致しない受信フレームは、最終アドレスのエントリにヒットする。これによって、登録されたフレーム以外のフレームを受信したことを示す統計情報も収集可能となる。例えば、通信装置１００は、意図しないＶＬＡＮ ＩＤを持つフレームを受信したことを示す統計情報も収集可能である。
【０１１６】
＜第７実施形態＞
第７実施形態では、連想メモリのエントリにＡｃｔｉｏｎ Ｃｏｄｅは含まれず、連想メモリの検索結果によってパケットフィルタリングの判定は行われない。第７実施形態では、新たに、パケットフィルタリングの判定を行う回路が追加される。
【０１１７】
図２４は、第７実施形態における回線ＩＦ回路１ｇの構成例を示す図である。第７実施形態における回線ＩＦ回路１ｇは、新たにパケットフィルタリングの判定を行うＡＣフィ
ルタ回路２５を含む。また、図２４では、回線ＩＦ回路１ｇの送信側の回路である送信判定回路２６も示される。第７実施形態における回線ＩＦ回路１ｇの構成は、アソシエイトメモリ１６ｇ，受信判定回路１７ｇ，ポートＡＣ回路２１ｇ，ポートＡＣテーブル２２ｇ，ＡＣフィルタ回路２５、送信判定回路２６以外の構成は、図５に示される回線ＩＦ回路１と同様であるとする。
【０１１８】
図２５は、第７実施形態におけるアソシエイトメモリ１６ｇのエントリの構成例を示す図である。第７実施形態におけるアソシエイトメモリ１６ｇのエントリには、受信有効フラグ，宛先カード番号，宛先ポート番号に加え、エントリＡｃｔｉｏｎ Ｃｏｄｅが含まれる。エントリＡｃｔｉｏｎ Ｃｏｄｅは、受信フレームがユーザフレームであるか、制御フレームであるかを示すコードである。
【０１１９】
エントリＡｃｔｉｏｎ Ｃｏｄｅ値が「００１」である場合には、フレームが制御フレームであることが示される。エントリＡｃｔｉｏｎ Ｃｏｄｅ値が「０１０」である場合には、フレームがユーザフレームであることが示される。
【０１２０】
図２６は、第７実施形態におけるポートＡＣテーブル２２ｇの例を示す図である。ポートＡＣテーブル２２ｇは、ポート番号をテーブルインデックスとして、各ポートに対するポートＡｃｔｉｏｎ Ｃｏｄｅ値が設定されている。第７実施形態におけるポートＡｃｔｉｏｎ Ｃｏｄｅ値が「０００」である場合には、フレーム全廃棄を示す。ポートＡｃｔｉｏｎ Ｃｏｄｅ値が「００１」である場合には、制御フレームのみ受信、すなわち、ユーザフレーム全廃棄を示す。ポートＡｃｔｉｏｎ Ｃｏｄｅ値が「０１０」である場合には、ユーザフレームのみ受信、すなわち、制御フレーム全廃棄を示す。ポートＡｃｔｉｏｎ Ｃｏｄｅ値が「０１１」である場合には、全フレーム受信が示される。ポートＡｃｔｉｏｎ Ｃｏｄｅ値が「１００」である場合には、ユーザフレームのみループバックされることが示される。
【０１２１】
第７実施形態において、ポートＡｃｔｉｏｎ Ｃｏｄｅ値に、全フレームのループバックを指定する値が存在しないのは、以下の理由のためである。制御フレームには、ループバックの設定及び解除を指示する制御フレームが含まれる。全フレームのループバックがポートに設定されると、ループバックの解除を指示する制御フレームまでループバックされてしまうため、ループバックの解除ができなくなるおそれがある。そのため、ポートＡｃｔｉｏｎ Ｃｏｄｅ値には、全フレームのループバックを指定する値が存在しない。
【０１２２】
第７実施形態では、受信判定回路１７ｇは、受信フレームに対応するアソシエイトメモリ１６ｇのエントリの受信有効フラグが有効（１に設定）である場合に、アソシエイトメモリ１６ｇのエントリと受信フレームの受信ポート番号とをＡＣフィルタ回路２５に送信する。ＡＣフィルタ回路２５は、受信した受信ポート番号をもとにポートＡＣ回路２１ｇにアクセスする。ポートＡＣ回路２１ｇは、受信ポート番号に対応するポートＡｃｔｉｏｎ Ｃｏｄｅ値をポートＡＣテーブル２２ｇから読出し、ＡＣフィルタ回路２５に送信する。
【０１２３】
ＡＣフィルタ回路２５は、アソシエイトメモリ１６ｇのエントリに含まれるエントリＡｃｔｉｏｎ Ｃｏｄｅ値と、受信ポートのポートＡｃｔｉｏｎ Ｃｏｄｅ値と、から、受信フレームの廃棄の有無，ループバックの有無を判定するＡＣフィルタ判定処理を行う。ＡＣフィルタ回路２５によるＡＣフィルタ判定処理の結果は受信判定回路１７ｇに送信される。受信判定回路１７ｇは、ＡＣフィルタ判定回路２５の判定結果に基づいて、受信フレームの廃棄，転送，ループバック等に係る処理を実行する。また、第７実施形態において、受信判定回路１７ｇは、ＡＣフィルタ判定回路２５によるＡＣフィルタ判定処理の結果、受信フレームをループバックする際には、この受信フレームをＳＷ回路２ではなく、
送信判定回路２６に送信する。
【０１２４】
送信判定回路２６は、ＳＷ回路２，受信判定回路１７ｇ，ＣＰＵ１８からフレームを受信する。なお、ＳＷ回路２からの入力，受信判定回路１７ｇからの入力，ＣＰＵ１８からの入力は、それぞれ異なる信号線を介して行われる。送信判定回路２６が受信するフレームには、装置内ヘッダが付与されている。送信判定回路２６は、受信フレームに付与される装置内ヘッダの宛先ポート番号のポートに受信フレームを送信する。
【０１２５】
図２７は、ＡＣフィルタ回路２５の受信フレームのＡＣフィルタ判定処理のフローチャートの例である。図２７に示されるフローチャートは、ＡＣフィルタ回路２５が、アソシエイトメモリ１６ｇのエントリと、受信ポート番号に対するポートＡｃｔｉｏｎ Ｃｏｄｅ値とを受信すると開始される。以降、Ａｃｔｉｏｎ Ｃｏｄｅ値は、ＡＣ値と表記する。
【０１２６】
ＯＰ２１では、ＡＣフィルタ回路２５は、受信ポートに対するポートＡＣ値が０１１であるか否かを判定する。受信ポートに対するポートＡＣ値が０１１である場合には（ＯＰ２１：Ｙｅｓ）、受信ポートでは全フレームを受信することが示される。この場合には、ＡＣフィルタ回路２５は、受信フレームを廃棄しないことを判定する（ＯＰ２４）。その後、図２７に示されるフローチャートが終了する。受信ポートに対するポートＡＣ値が０１１でない場合には（ＯＰ２１：Ｎｏ）、処理がＯＰ２２に進む。
【０１２７】
ＯＰ２２では、ＡＣフィルタ回路２５は、受信ポートに対するポートＡＣ値が００１であるか否かを判定する。受信ポートに対するポートＡＣ値が００１である場合には（ＯＰ２２：Ｙｅｓ）、受信ポートでは制御フレームのみを受信することが示される。この場合には、処理がＯＰ２３に進む。受信ポートに対するポートＡＣ値が００１でない場合には（ＯＰ２２：Ｎｏ）、処理がＯＰ２６に進む。
【０１２８】
ＯＰ２３では、ＡＣフィルタ回路２５は、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリに含まれるエントリＡＣ値が００１であるか否かを判定する。エントリＡＣ値が００１である場合には（ＯＰ２３：Ｙｅｓ）、受信フレームが制御フレームであるので、ＡＣフィルタ回路２５は、受信フレームを廃棄しないことを判定する（ＯＰ２４）。その後、図２７に示されるフローチャートが終了する。エントリＡＣ値が００１でない場合、すなわち、受信フレームが制御フレームであることが明示されていない場合には（ＯＰ２３：Ｎｏ）、ＡＣフィルタ回路２５は、受信フレームを廃棄することを判定する（ＯＰ２５）。その後、図２７に示されるフローチャートが終了する。
【０１２９】
ＯＰ２６では、ＡＣフィルタ回路２５は、受信ポートに対するポートＡＣ値が０１０であるか否かを判定する。受信ポートに対するポートＡＣ値が０１０である場合には（ＯＰ２６：Ｙｅｓ）、受信ポートではユーザフレームのみを受信することが示される。この場合には、処理がＯＰ２７に進む。受信ポートに対するポートＡＣ値が０１０でない場合には（ＯＰ２６：Ｎｏ）、処理がＯＰ３０に進む。
【０１３０】
ＯＰ２７では、ＡＣフィルタ回路２５は、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリに含まれるエントリＡＣ値が０１０であるか否かを判定する。エントリＡＣ値が０１０である場合には（ＯＰ２７：Ｙｅｓ）、受信フレームがユーザフレームであるので、ＡＣフィルタ回路２５は、受信フレームを廃棄しないことを判定する（ＯＰ２８）。その後、図２７に示されるフローチャートが終了する。エントリＡＣ値が０１０でない場合、すなわち、受信フレームがユーザフレームであることが明示されていない場合には（ＯＰ２７：Ｎｏ）、ＡＣフィルタ回路２５は、受信フレームを廃棄することを判定する（ＯＰ２９）。その後、図２７に示されるフローチャートが終了する。
【０１３１】
ＯＰ３０では、ＡＣフィルタ回路２５は、受信ポートに対するポートＡＣ値が１００であるか否かを判定する。受信ポートに対するポートＡＣ値が１００である場合には（ＯＰ３０：Ｙｅｓ）、受信ポートではユーザフレームのみをループバックすることが示される。この場合には、処理がＯＰ３１に進む。受信ポートに対するポートＡＣ値が１００でない場合には（ＯＰ３０：Ｎｏ）、ＡＣフィルタ回路２５は、受信フレームを廃棄することを判定する（ＯＰ３４）。その後、図２７に示されるフローチャートが終了する。
【０１３２】
ＯＰ３１では、ＡＣフィルタ回路２５は、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリに含まれるエントリＡＣ値が０１０であるか否かを判定する。エントリＡＣ値が０１０である場合には（ＯＰ３１：Ｙｅｓ）、受信フレームがユーザフレームであるので、ＡＣフィルタ回路２５は、受信フレームをループバックすることを判定する（ＯＰ３２）。その後、図２７に示されるフローチャートが終了する。エントリＡＣ値が０１０でない場合、すなわち、受信フレームがユーザフレームであることが明示されていない場合には（ＯＰ３１：Ｎｏ）、ＡＣフィルタ回路２５は、受信フレームを廃棄しないことを判定する（ＯＰ３３）。その後、図２７に示されるフローチャートが終了する。
【０１３３】
図２８Ａ及び図２８Ｂは、第７実施形態における回線ＩＦ回路１ｇのフレーム受信処理のフローチャートの例である。図２８Ａ及び図２８Ｂに示されるフローチャートは、回線ＩＦ回路１ｇがフレームを受信すると開始される。
【０１３４】
ＯＰ４１では、受信フレームは、ＰＨＹ／ＭＡＣ処理回路１１によって、物理レイヤとＭＡＣレイヤの終端処理をされる。例えば、ＭＡＣレイヤでは、ＦＣＳチェックが行われ、受信フレームにＦＣＳにエラーがあった場合には、受信フレームはこの時点で廃棄される。受信フレームにＦＣＳのエラーがない場合には、処理がＯＰ４２に進む。
【０１３５】
ＯＰ４２では、受信フレームについて、検索キー生成回路１２によって、連想メモリ１４の検索キーが生成される。検索キー生成回路１２は、受信フレームを受信したポート番号と、受信フレームの先頭から２０バイト分のデータとを結合して検索キーを生成する。検索キーは、連想メモリアクセス制御回路１３に送信される。次に処理がＯＰ４３に進む。
【０１３６】
ＯＰ４３では、受信フレームの検索キーについて、連想メモリアクセス制御回路１３によって連想メモリ１４が検索される。次に処理がＯＰ４４に進む。
【０１３７】
ＯＰ４４では、受信フレームの検索キーについて連想メモリ１４の検索の結果得られたエントリを格納するアドレスが、連想メモリ１４からアソシエイトメモリアクセス制御回路１５に出力される。次に処理がＯＰ４５に進む。
【０１３８】
ＯＰ４５では、アソシエイトメモリアクセス制御回路１５によって、アソシエイトメモリ１６ｇから、受信したアドレスに対応するエントリが読み出される。読み出されたアソシエイトメモリ１６ｇのエントリは、受信判定回路１７ｇに送信される。次に処理がＯＰ４６に進む。
【０１３９】
ＯＰ４６では、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリの受信有効フラグが０であるか否か、すなわち、受信フレームの受信が許可されている時か否かが受信判定回路１７ｇによって判定される。受信有効フラグが０である場合には（ＯＰ４６：Ｙｅｓ）、処理がＯＰ４７に進む。受信有効フラグが１である場合には（ＯＰ４６：Ｎｏ）、処理がＯＰ４８に進む。
【０１４０】
ＯＰ４７では、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリの受信有効フラグが０であり、受信フレームの受信が拒否されるので、受信フレームは廃棄される。その後、図２８Ａに示されるフローチャートが終了する。
【０１４１】
ＯＰ４８では、受信判定回路１７ｇは、受信フレームのアソシエイトメモリ１６ｇのエントリと受信ポート番号とをＡＣフィルタ回路２５に送信する。ＡＣフィルタ回路２５は、受信ポート番号によってポートＡＣ回路２１ｇにアクセスし、受信ポートに対して設定されるポートＡＣ値を取得する。次に処理がＯＰ４９に進む。
【０１４２】
ＯＰ４９では、ＡＣフィルタ回路２５は、ＡＣフィルタ判定処理を実行する。ＡＣフィルタ判定処理は、例えば、図２７に示されるフローチャートの処理である。ＡＣフィルタ回路２５は、ＡＣフィルタ判定処理の結果を受信判定回路１７ｇに送信する。次に処理がＯＰ５０に進む。
【０１４３】
ＯＰ５０では、受信判定回路１７ｇは、ＡＣフィルタ判定処理の結果が受信フレームの廃棄であるか否かを判定する。ＡＣフィルタ判定処理の結果が受信フレームの廃棄である場合には（ＯＰ５０：Ｙｅｓ）、処理がＯＰ５１に進む。ＡＣフィルタ判定処理の結果が受信フレームの廃棄でない場合には（ＯＰ５０：Ｎｏ）、処理がＯＰ５２に進む。
【０１４４】
ＯＰ５１では、ＡＣフィルタ判定処理の結果が受信フレームの廃棄であるので、受信判定回路１７ｇは、受信フレームを廃棄する。その後、図２８Ｂに示されるフローチャートが終了する。
【０１４５】
ＯＰ５２では、受信判定回路１７ｇは、ＡＣフィルタ判定処理の結果が、受信フレームのループバックであるか否かを判定する。ＡＣフィルタ判定処理の結果が受信フレームのループバックである場合には（ＯＰ５２：Ｙｅｓ）、処理がＯＰ５３に進む。ＡＣフィルタ判定処理の結果が受信フレームのループバックでない場合には（ＯＰ５２：Ｎｏ）、処理がＯＰ５４に進む。
【０１４６】
ＯＰ５３では、受信判定回路１７ｇは、受信フレームに、宛先カード番号が回線ＩＦ回路１ｇ自身の番号、宛先ポート番号が受信フレームの受信ポート番号である装置内ヘッダを付与し、受信フレームを送信判定回路２６に送信する。この受信フレームは、送信判定回路２６によって、装置内ヘッダの宛先ポート番号のポートへ送信され、該ポートから出力される。その後、図２８Ｂに示されるフローチャートが終了する。
【０１４７】
ＯＰ５４では、受信判定回路１７ｇは、受信フレームがユーザフレームであるか否かを判定する。この判定は、受信フレームのアソシエイトメモリ１６ｇのエントリ内のエントリＡＣ値から判定されてもよいし、アソシエイトメモリ１６ｇのエントリの宛先カードがＣＰＵ１８であるか否かで判定されてもよい。受信フレームがユーザフレームである場合には（ＯＰ５４：Ｙｅｓ）、処理がＯＰ５５に進む。受信フレームがユーザフレームでない場合には（ＯＰ５４：Ｎｏ）、処理がＯＰ５６に進む。
【０１４８】
ＯＰ５５では、受信フレームは、受信判定回路１７ｇによって、ＳＷ回路２に送信される。このとき、受信判定回路１７ｇは、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリの宛先カード番号と、宛先ポート番号とを含む装置内ヘッダを受信フレームに付与してからＳＷ回路２に送信する。その後、図２８Ｂに示されるフローチャートが終了する。
【０１４９】
ＯＰ５６では、受信フレームが制御フレームであるので、受信判定回路１７ｇは、受信
フレームをＣＰＵ１８に送信する。その後、図２８Ｂに示されるフローチャートが終了する。
【０１５０】
第７実施形態においても、各ポートに対するポートＡＣ値を変更することによって、連想メモリ１４、アソシエイトメモリ１６ｇのエントリを追加、削除、変更等をすることなく、パケットフィルタリングの設定を変更することができる。なお、第７実施形態では、受信判定回路１７ｇは、受信フレームをループバックする場合には、ＳＷ回路２に送信せずに直接送信判定回路２６に受信フレームを送信する。ただし、これに限られず、受信判定回路１７ｇは、第３実施形態と同様に、受信フレームをループバックする場合には、ＳＷ回路２に送信してもよい。
【０１５１】
＜第８実施形態＞
第８実施形態では、通信装置１００は、ＶＬＡＮ単位のパケットフィルタリングを実行する。
【０１５２】
図２９は、第８実施形態における回線ＩＦ回路１ｈの構成例を示す図である。第８実施形態における回線ＩＦ回路１ｈでは、新たにＶＬＡＮ ＡＣ回路２７が含まれる。第８実施形態における回線ＩＦ回路１ｈの構成は、ＶＬＡＮ ＡＣ回路２７とＡＣフィルタ回路２５ｈ以外は、第７実施形態における回線ＩＦ回路１ｇと同様である。
【０１５３】
ＡＣフィルタ回路２５ｈは、受信判定回路１７ｇから受信した受信フレームに含まれるＶＬＡＮ ＩＤをもとにＶＬＡＮ ＡＣ回路２７にアクセスする。ＶＬＡＮ ＡＣ回路２７は、ＶＬＡＮ ＡＣ回路２７内に備えられるメモリ内にＶＬＡＮ ＡＣテーブル２８を有する。ＶＬＡＮ ＡＣテーブル２８には、ＶＬＡＮ ＩＤに対するＶＬＡＮ Ａｃｔｉｏｎ Ｃｏｄｅ値が保持されている。ＶＬＡＮ ＡＣ回路２７は、受信フレームのＶＬＡＮタグに含まれるＶＬＡＮ ＩＤに対応するＶＬＡＮ Ａｃｔｉｏｎ Ｃｏｄｅ値をＶＬＡＮ ＡＣテーブル２８から読み出し、ＡＣフィルタ回路２５ｈに送信する。ＡＣフィルタ回路２５ｈは、ＶＬＡＮ ＡＣ回路２７から受信するＶＬＡＮ ＡＣ値と、受信フレームのアソシエイトメモリ１６ｇのエントリとから、受信フレームのＡＣフィルタ判定処理を行う。なお、受信フレームに２段以上のＶＬＡＮタグが含まれる場合には、例えば、ＶＬＡＮ ＡＣ回路２７は、最も外側のＶＬＡＮタグに含まれるＶＬＡＮ ＩＤについてＶＬＡＮ ＡＣ値をＶＬＡＮ ＡＣテーブルから読み出す。
【０１５４】
図３０は、ＶＬＡＮ ＡＣテーブル２８の例を示す図である。ＶＬＡＮ ＡＣテーブル２８では、ＶＬＡＮ ＩＤをテーブルインデックスとして、各ＶＬＡＮ ＩＤに対してＶＬＡＮ Ａｃｔｉｏｎ Ｃｏｄｅ値が設定される。すなわち、ＶＬＡＮ ＡＣテーブル２８のアドレスはＶＬＡＮ ＩＤに対応している。ＶＬＡＮ ＡＣ値が「０００」である場合には、該当ＶＬＡＮの受信フレーム全廃棄が示される。ＶＬＡＮ ＡＣ値が「００１」である場合には、該当ＶＬＡＮの受信フレームのうち制御フレームのみを受信することが示される。ＶＬＡＮ ＡＣ値が「０１０」である場合には、該当ＶＬＡＮの受信フレームのうちユーザフレームのみを受信することが示される。ＶＬＡＮ ＡＣ値が「０１１」である場合には、該当ＶＬＡＮの受信フレームをすべて受信することが示される。ＶＬＡＮ
ＡＣ値が「１００」である場合には、該当ＶＬＡＮの受信フレームのうちユーザフレームのみがループバックされることが示される。なお、ＶＬＡＮ ＡＣ値に全フレームのループバックを指定する値が存在しないのは、前述のポートＡＣ値に全フレームのループバックを指定する値が存在しないことと同じ理由である。
【０１５５】
図３１は、第８実施形態におけるＡＣフィルタ回路２５ｈのＡＣフィルタ判定処理のフローチャートの例である。図３１に示されるフローチャートは、ＡＣフィルタ回路２５ｈが受信フレームのアソシエイトメモリ１６ｇのエントリと、ＶＬＡＮ ＡＣ値とを取得す
ると開始される。
【０１５６】
ＯＰ６１では、ＡＣフィルタ回路２５ｈは、受信フレームのＶＬＡＮ ＡＣ値が０１１であるか否かを判定する。ＶＬＡＮ ＡＣ値が０１１である場合には（ＯＰ６１：Ｙｅｓ）、受信フレームが示すＶＬＡＮでは受信フレームをすべて受信することが示され、ＡＣフィルタ回路２５ｈは、受信フレームを廃棄しないことを判定する（ＯＰ７６）。その後、図３１に示されるフローチャートが終了する。ＶＬＡＮ ＡＣ値が０１１でない場合には（ＯＰ６１：Ｎｏ）、処理がＯＰ６２に進む。
【０１５７】
ＯＰ６２では、ＡＣフィルタ回路２５ｈは、受信フレームのＶＬＡＮ ＡＣ値が００１であるか否かを判定する。ＶＬＡＮ ＡＣ値が００１である場合には（ＯＰ６２：Ｙｅｓ）、受信フレームが示すＶＬＡＮでは制御フレームのみが受信されることが示される。この場合には、処理がＯＰ６３に進む。ＶＬＡＮ ＡＣ値が００１でない場合には（ＯＰ６２：Ｎｏ）、処理がＯＰ６６に進む。
【０１５８】
ＯＰ６３では、ＡＣフィルタ回路２５ｈは、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリに含まれるエントリＡＣ値が００１であるか否かを判定する。エントリＡＣ値が００１である場合には（ＯＰ６３：Ｙｅｓ）、受信フレームが制御フレームであるので、ＡＣフィルタ回路２５ｈは、受信フレームを廃棄しないことを判定する（ＯＰ６４）。その後、図３１に示されるフローチャートが終了する。エントリＡＣ値が００１でない場合、すなわち、受信フレームが制御フレームであることが明示されていない場合には（ＯＰ６３：Ｎｏ）、ＡＣフィルタ回路２５ｈは、受信フレームを廃棄することを判定する（ＯＰ６５）。その後、図３１に示されるフローチャートが終了する。
【０１５９】
ＯＰ６６では、ＡＣフィルタ回路２５ｈは、受信フレームのＶＬＡＮ ＡＣ値が０１０であるか否かを判定する。ＶＬＡＮ ＡＣ値が０１０である場合には（ＯＰ６６：Ｙｅｓ）、受信フレームが示すＶＬＡＮではユーザフレームのみが受信されることが示される。この場合には、処理がＯＰ６７に進む。ＶＬＡＮ ＡＣ値が０１０でない場合には（ＯＰ６６：Ｎｏ）、処理がＯＰ７０に進む。
【０１６０】
ＯＰ６７では、ＡＣフィルタ回路２５ｈは、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリに含まれるエントリＡＣ値が０１０であるか否かを判定する。エントリＡＣ値が０１０である場合には（ＯＰ６７：Ｙｅｓ）、受信フレームがユーザフレームであるので、ＡＣフィルタ回路２５ｈは、受信フレームを廃棄しないことを判定する（ＯＰ６８）。その後、図３１に示されるフローチャートが終了する。エントリＡＣ値が０１０でない場合、すなわち、受信フレームがユーザフレームであることが明示されていない場合には（ＯＰ６７：Ｎｏ）、ＡＣフィルタ回路２５ｈは、受信フレームを廃棄することを判定する（ＯＰ６９）。その後、図３１に示されるフローチャートが終了する。
【０１６１】
ＯＰ７０では、ＡＣフィルタ回路２５ｈは、受信フレームのＶＡＬＮ ＡＣ値が１００であるか否かを判定する。ＶＬＡＮ ＡＣ値が１００である場合には（ＯＰ７０：Ｙｅｓ）、受信フレームが示すＶＬＡＮではユーザフレームのみをループバックすることが示される。この場合には、処理がＯＰ７１に進む。ＶＬＡＮ ＡＣ値が１００でない場合には（ＯＰ７０：Ｎｏ）、ＡＣフィルタ回路２５ｈは、受信フレームを廃棄することを判定する（ＯＰ７４）。その後、図３１に示されるフローチャートが終了する。
【０１６２】
ＯＰ７１では、ＡＣフィルタ回路２５ｈは、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリに含まれるエントリＡＣ値が０１０であるか否かを判定する。エントリＡＣ値が０１０である場合には（ＯＰ７１：Ｙｅｓ）、受信フレームがユーザ
フレームであるので、ＡＣフィルタ回路２５ｈは、受信フレームをループバックすることを判定する（ＯＰ７２）。その後、図３１に示されるフローチャートが終了する。エントリＡＣ値が０１０でない場合、すなわち、受信フレームがユーザフレームであることが明示されていない場合には（ＯＰ７１：Ｎｏ）、ＡＣフィルタ回路２５ｈは、受信フレームを廃棄しないことを判定する（ＯＰ７３）。その後、図３１に示されるフローチャートが終了する。
【０１６３】
図３１のフローチャートが示すＡＣフィルタ回路２５ｈのＡＣフィルタ判定処理が終了すると、ＡＣフィルタ判定処理の結果が受信判定回路１７ｇに送信される。受信判定回路１７ｇは、第７実施形態と同様にしてＡＣフィルタ判定処理の結果に基づいて、受信フレームの廃棄、受信フレームの転送，受信フレームのループバック等を実行する（図２８Ｂ参照）。
【０１６４】
第８実施形態によれば、パケットフィルタリングをＶＬＡＮ単位にも設定することができる。また、各ＶＬＡＮにＶＬＡＮ ＡＣ値を設定することによって、連想メモリ１４及びアソシエイトメモリ１６ｇのエントリを追加、削除、変更等をすることなく、ＶＬＡＮ単位のパケットフィルタリングを設定することができる。
【０１６５】
＜第９実施形態＞
第９実施形態では、通信装置１００は、ポート単位のパケットフィルタリングとＶＬＡＮ単位のパケットフィルタリングとを併用する。
【０１６６】
図３２は、第９実施形態における回線ＩＦ回路１ｉの構成例を示す図である。第９実施系形態における回線ＩＦ回路１ｉは、ポートＡＣ回路２１ｇとＶＬＡＮ ＡＣ回路２７との双方を備える。回線ＩＦ回路１ｉの構成は、ポートＡＣ回路２１ｇとＶＬＡＮ ＡＣ回路２７との双方を備えることと、ＡＣフィルタ回路２５ｉ以外は、第７実施形態及び第８実施形態と同様である。
【０１６７】
図３３Ａ及び図３３Ｂは、第９実施形態におけるＡＣフィルタ回路２５ｉによるＡＣフィルタ判定処理のフローチャートの例である。図３３Ａ及び図３３Ｂに示されるフローチャートは、ＡＣフィルタ回路２５ｉが、受信フレームのアソシエイトメモリ１６ｇのエントリと、受信ポートのポートＡＣ値と、受信フレームのＶＬＡＮ ＡＣ値とを取得すると開始される。
【０１６８】
ＯＰ８１では、ＡＣフィルタ回路２５ｉは、受信ポートに対するポートＡＣ値が０１１であるか否かを判定する。受信ポートに対するポートＡＣ値が０１１である場合には（ＯＰ８１：Ｙｅｓ）、受信ポートでは全フレームを受信することが示される。この場合には、処理がＯＰ９５に進む。受信ポートに対するポートＡＣ値が０１１でない場合には（ＯＰ８１：Ｎｏ）、処理がＯＰ８２に進む。
【０１６９】
ＯＰ８２からＯＰ９４の処理は、図２７に示されるフローチャートのＯＰ２２からＯＰ３４までの処理と同様の、ポートＡＣ値とエントリＡＣ値とに基づくＡＣフィルタ判定処理であるため、説明を省略する。
【０１７０】
ＯＰ９５からＯＰ１０９の処理は、図３１におけるフローチャートのＯＰ６１からＯＰ７４までの処理と同様の、ＶＬＡＮ ＡＣ値とエントリＡＣ値とに基づくＡＣフィルタ判定処理であるため、説明を省略する。
【０１７１】
図３３Ａ及び図３３Ｂに示されるＡＣフィルタ判定処理では、ポートＡＣ値が優先され、ポートＡＣ値が０１１（フレーム全受信）である場合に、ＶＬＡＮ ＡＣ値に基づくＡ
Ｃフィルタ判定処理が行われる。ただし、これに限られず、ポートＡＣ値，ＶＬＡＮ ＡＣ値，エントリＡＣ値を用いてＡＣフィルタ判定処理を行う場合には、ネットワーク管理者の意向に応じて、ポートＡＣ値又はＶＬＡＮ ＡＣ値のいずれが優先されてもよい。
【０１７２】
第９実施形態によれば、ポート単位のパケットフィルタリングと、ＶＬＡＮ単位のパケットフィルタリングとを併用することができる。また、この場合にも、ポートに対するポートＡＣ値，ＶＬＡＮに対するＶＬＡＮ ＡＣ値を設定することによって、連想メモリ１４及びアソシエイトメモリ１６ｇのエントリの追加、削除、変更等を行わずに、パケットフィルタリングを設定することができる。
【０１７３】
＜第１０実施形態＞
第１０実施形態では、通信装置１００は、受信フレームのパケットフィルタリングを、ポートから回線に送信する送信フレームに対して、すなわち、フレーム送信処理において実行する。第１０実施形態では、回線ＩＦ回路１ｊの構成は、受信判定回路１７ｊ，ＡＣフィルタ回路２５ｊ，送信判定回路２６ｊ以外は、第９実施形態の回線ＩＦ回路１ｉと同様である（図３２参照）。
【０１７４】
第１０実施形態では、受信判定回路１７ｊは、アソシエイトメモリアクセス制御回路１５から受信フレームのアソシエイトメモリ１６ｇのエントリを受信する。受信判定回路１７ｊは、受信したアソシエイトメモリ１６ｇのエントリに含まれる受信有効フラグに基づく、受信フレームの廃棄の有無を判定する。第１０実施形態では、この時点では、ＡＣフィルタ回路２５ｊによるＡＣフィルタ判定処理は実行されない。受信判定回路１７ｊは、受信したアソシエイトメモリ１６ｇのエントリに含まれる受信有効フラグが１（有効）である場合に、装置内ヘッダを受信フレームに付与して、ＳＷ回路２に送信する。このとき、受信回路１７ｊは、装置内ヘッダに、受信フレームのアソシエイトメモリ１６ｇのエントリに含まれるエントリＡＣ値を含める。
【０１７５】
図３４は、第１０実施形態における装置内ヘッダが付与されたＥｔｈｅｒｎｅｔフレームのフォーマットを示す図である。第１０実施形態では、装置内ヘッダに、宛先カード番号，宛先ポート番号に加え、エントリＡＣ値が含まれる。また、宛先カード番号，宛先ポート番号，エントリＡＣ値は、いずれも、受信フレームのアソシエイトメモリ１６ｇのエントリに含まれる値が用いられる。なお、図３４では、ＶＬＡＮタグ１段付与のＥｔｈｅｒｎｅｔフレームに装置内ヘッダが付与された例が示されるが、これに限られない。図３４に示される装置内ヘッダは、ＶＬＡＮタグなしＥｔｈｅｒｎｅｔフレーム、ＶＬＡＮタグが２段以上付与されているＥｔｈｅｒｎｅｔフレームにも付与される。
【０１７６】
送信判定回路２６ｊは、図３４に示される装置内ヘッダが付与されたフレームをＳＷ回路２から受信する。送信判定回路２６ｊは、受信したフレームに含まれる宛先ポート番号，エントリＡＣ値，ＶＬＡＮ ＩＤをＡＣフィルタ回路２５ｊに送信する。例えば、送信判定回路２６ｊは、受信したフレームの先頭から２０バイト分のデータ（装置内ヘッダから２段目のＶＬＡＮタグまでが含まれるサイズ）をＡＣフィルタ回路２５ｊに送信してもよい。
【０１７７】
ＡＣフィルタ回路２５ｊは、送信判定回路２６ｊから受信した、宛先ポート番号によってポートＡＣ回路２１ｇにアクセスして、宛先ポート番号に対応するポートＡＣ値を取得する。また、ＡＣフィルタ回路２５ｊは、送信判定回路２６ｊから受信した、ＶＬＡＮ ＩＤによって、ＶＬＡＮ ＡＣ回路２７ｊにアクセスして、ＶＬＡＮ ＩＤに対応するＶＬＡＮ ＡＣ値を取得する。ＡＣフィルタ回路２５ｊは、エントリＡＣ値，ポートＡＣ値，ＶＬＡＮ ＡＣ値に基づいて、ＡＣフィルタ判定処理を行う。ＡＣフィルタ回路２５ｊによるＡＣフィルタ判定処理の結果は、送信判定回路２６ｊに送信される。送信判定回路
２６ｊは、ＡＣフィルタ判定回路２５ｊの判定結果に基づいて、フレームの廃棄，転送等を実行する。
【０１７８】
図３５は、第１０実施形態におけるポートＡＣテーブル２２ｊの例を示す図である。ポートＡＣテーブル２２ｊは、ポート番号をテーブルインデックスとして、各ポートに対するポートＡＣ値が設定されている。第１０実施形態におけるポートＡＣ値が「０００」である場合には、フレーム全廃棄が示される。ポートＡＣ値が「００１」である場合には、制御フレームのみ送信、すなわち、ユーザフレーム全廃棄が示される。ポートＡＣ値が「０１０」である場合には、ユーザフレームのみ送信、すなわち、制御フレーム全廃棄が示される。ポートＡＣ値が「０１１」である場合には、全フレーム送信が示される。ポートＡＣ値が「１００」である場合には、ユーザフレームのみループバックされることが示される。ただし、第１０実施形態においては、ポートＡＣ値「１００」は用いられない。すなわち、第１０実施形態においては、ループバックは実行されない（ループバックについては、後述の第１１実施形態において説明する）。
【０１７９】
図３６は、第１０実施形態におけるＶＬＡＮ ＡＣテーブル２８ｊの例を示す図である。ＶＬＡＮ ＡＣテーブル２８ｊでは、ＶＬＡＮ ＩＤをテーブルインデックスとして、各ＶＬＡＮ ＩＤに対してＶＬＡＮ Ａｃｔｉｏｎ Ｃｏｄｅ値が設定される。ＶＬＡＮ
ＡＣ値が「０００」である場合には、該当ＶＬＡＮのフレーム全廃棄が示される。ＶＬＡＮ ＡＣ値が「００１」である場合には、該当ＶＬＡＮのフレームのうち制御フレームのみを送信することが示される。ＶＬＡＮ ＡＣ値が「０１０」である場合には、該当ＶＬＡＮのフレームのうちユーザフレームのみを送信することが示される。ＶＬＡＮ ＡＣ値が「０１１」である場合には、該当ＶＬＡＮのフレームをすべて送信することが示される。ＶＬＡＮ ＡＣ値が「１００」である場合には、該当ＶＬＡＮの送信フレームのうちユーザフレームのみがループバックされることが示される。ただし、第１０実施形態においては、ＶＬＡＮ ＡＣ値１００は用いられない。すなわち、第１０実施形態においては、ループバックは実行されない（ループバックについては、後述の第１１実施形態において説明する）。なお、第１０実施形態におけるポートＡＣ値及びＶＬＡＮ ＡＣ値に全フレームのループバックを指定する値が存在しないのは、第７実施形態において説明されたポートＡＣ値に全フレームのループバックを指定する値が存在しないことと同じ理由である。
【０１８０】
図３７Ａ及び図３７Ｂは、第１０実施形態におけるＡＣフィルタ回路２５ｊのＡＣフィルタ判定処理のフローチャートの例である。図３７Ａ及び図３７Ｂに示されるフローチャートは、ＡＣフィルタ回路２５ｊが、ＳＷ回路２から受信したフレームに対応する、ポートＡＣ値と、ＶＬＡＮ ＡＣ値と、エントリＡＣ値と、を取得すると、開始される。
【０１８１】
ＯＰ１１１では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれる宛先ポート番号に対するポートＡＣ値が０１１であるか否かを判定する。ポートＡＣ値が０１１である場合には（ＯＰ１１１：Ｙｅｓ）、宛先ポートでは全フレームを送信することが示される。この場合には、処理がＯＰ１２０に進む。ポートＡＣ値が０１１でない場合には（ＯＰ１１１：Ｎｏ）、処理がＯＰ１１２に進む。
【０１８２】
ＯＰ１１２では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれる宛先ポート番号に対するポートＡＣ値が００１であるか否かを判定する。ポートＡＣ値が００１である場合には（ＯＰ１１２：Ｙｅｓ）、宛先ポートでは制御フレームのみを送信することが示される。この場合には、処理がＯＰ１１３に進む。ポートＡＣ値が００１でない場合には（ＯＰ１１２：Ｎｏ）、処理がＯＰ１１６に進む。
【０１８３】
ＯＰ１１３では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームの装置
内ヘッダに含まれるエントリＡＣ値が００１であるか否かを判定する。エントリＡＣ値が００１である場合には（ＯＰ１１３：Ｙｅｓ）、ＳＷ回路２から受信したフレームが制御フレームであるので、ＡＣフィルタ回路２５ｊは、このフレームを廃棄しないことを判定する（ＯＰ１１４）。その後、図３７Ａに示されるフローチャートが終了する。エントリＡＣ値が００１でない場合、すなわち、ＳＷ回路２から受信したフレームが制御フレームであることが明示されていない場合には（ＯＰ１１３：Ｎｏ）、ＡＣフィルタ回路２５ｊは、このフレームを廃棄することを判定する（ＯＰ１１５）。その後、図３７Ａに示されるフローチャートが終了する。
【０１８４】
ＯＰ１１６では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームの装置内ヘッダの宛先ポート番号に対するポートＡＣ値が０１０であるか否かを判定する。ポートＡＣ値が０１０である場合には（ＯＰ１１６：Ｙｅｓ）、宛先ポートではユーザフレームのみを送信することが示される。この場合には、処理がＯＰ１１７に進む。ポートＡＣ値が０１０でない場合には（ＯＰ１１６：Ｎｏ）、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームを廃棄することを判定する（ＯＰ１１９）。その後、図３７Ａに示されるフローチャートが終了する。
【０１８５】
ＯＰ１１７では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれるエントリＡＣ値が０１０であるか否かを判定する。エントリＡＣ値が０１０である場合には（ＯＰ１１７：Ｙｅｓ）、ＳＷ回路２から受信したフレームがユーザフレームであるので、ＡＣフィルタ回路２５ｊは、このフレームを廃棄しないことを判定する（ＯＰ１１８）。その後、図３７Ａに示されるフローチャートが終了する。エントリＡＣ値が０１０でない場合、すなわち、ＳＷ回路２から受信したフレームがユーザフレームであることが明示されていない場合には（ＯＰ１１７：Ｎｏ）、ＡＣフィルタ回路２５ｊは、このフレームを廃棄することを判定する（ＯＰ１１９）。その後、図３７Ａに示されるフローチャートが終了する。
【０１８６】
ＯＰ１２０では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームのＶＬＡＮ ＡＣ値が０１１であるか否かを判定する。ＶＬＡＮ ＡＣ値が０１１である場合には（ＯＰ１２０：Ｙｅｓ）、ＳＷ回路２から受信したフレームが属するＶＬＡＮではフレームをすべて送信することが示され、ＡＣフィルタ回路２５ｊは、このフレームを廃棄しないことを判定する（ＯＰ１２１）。その後、図３７Ｂに示されるフローチャートが終了する。ＶＬＡＮ ＡＣ値が０１１でない場合には（ＯＰ１２０：Ｎｏ）、処理がＯＰ１２２に進む。
【０１８７】
ＯＰ１２２では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームのＶＬＡＮ ＡＣ値が００１であるか否かを判定する。ＶＬＡＮ ＡＣ値が００１である場合には（ＯＰ１２２：Ｙｅｓ）、ＳＷ回路２から受信したフレームが属するＶＬＡＮでは制御フレームのみが送信されることが示される。この場合には、処理がＯＰ１２３に進む。ＶＬＡＮ ＡＣ値が００１でない場合には（ＯＰ１２２：Ｎｏ）、処理がＯＰ１２６に進む。
【０１８８】
ＯＰ１２３では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれるエントリＡＣ値が００１であるか否かを判定する。エントリＡＣ値が００１である場合には（ＯＰ１２３：Ｙｅｓ）、ＳＷ回路２から受信したフレームが制御フレームであるので、ＡＣフィルタ回路２５ｊは、このフレームを廃棄しないことを判定する（ＯＰ１２４）。その後、図３７Ｂに示されるフローチャートが終了する。エントリＡＣ値が００１でない場合、すなわち、ＳＷ回路２から受信したフレームが制御フレームであることが明示されていない場合には（ＯＰ１２３：Ｎｏ）、ＡＣフィルタ回路２５ｊは、このフレームを廃棄することを判定する（ＯＰ１２５）。その後、図３７Ｂに示され
るフローチャートが終了する。
【０１８９】
ＯＰ１２６では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームのＶＬＡＮ ＡＣ値が０１０であるか否かを判定する。ＶＬＡＮ ＡＣ値が０１０である場合には（ＯＰ１２６：Ｙｅｓ）、ＳＷ回路２から受信したフレームが属するＶＬＡＮではユーザフレームのみが受信されることが示される。この場合には、処理がＯＰ１２７に進む。ＶＬＡＮ ＡＣ値が０１０でない場合には（ＯＰ１２６：Ｎｏ）、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームを廃棄することを判定する（ＯＰ１２９）。
【０１９０】
ＯＰ１２７では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれるエントリＡＣ値が０１０であるか否かを判定する。エントリＡＣ値が０１０である場合には（ＯＰ１２７：Ｙｅｓ）、ＳＷ回路２から受信したフレームがユーザフレームであるので、ＡＣフィルタ回路２５ｊは、このフレームを廃棄しないことを判定する（ＯＰ１２８）。その後、図３７Ｂに示されるフローチャートが終了する。エントリＡＣ値が０１０でない場合、すなわち、ＳＷ回路２から受信したフレームがユーザフレームであることが明示されていない場合には（ＯＰ１２７：Ｎｏ）、ＡＣフィルタ回路２５ｊは、このフレームを廃棄することを判定する（ＯＰ１２９）。その後、図３７Ｂに示されるフローチャートが終了する。
【０１９１】
図３８は、第１０実施形態における回線ＩＦ回路１ｊのフレーム送信処理のフローチャートの例である。図３８に示されるフローチャートは、回線ＩＦ回路１ｊがＳＷ回路２からフレームを受信すると開始される。
【０１９２】
ＯＰ１３０では、送信判定回路２６ｊは、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれる宛先ポート番号とエントリＡＣ値と、このフレームに含まれるＶＬＡＮ ＩＤとをＡＣフィルタ回路２５ｊに送信する。ＡＣフィルタ回路２５ｊは、宛先ポート番号によってポートＡＣ回路２１ｊにアクセスし、ポートＡＣ値を取得する。また、ＡＣフィルタ回路２５ｊは、ＶＬＡＮ ＩＤによってＶＬＡＮ ＡＣ回路２７にアクセスし、ＶＬＡＮ ＡＣ値を取得する。次に処理がＯＰ１３１に進む。
【０１９３】
ＯＰ１３１では、ＡＣフィルタ回路２５ｊは、ＡＣフィルタ判定処理を実行する。ＡＣフィルタ判定処理は、例えば、図３７Ａ及び図３７Ｂに示されるフローチャートの処理である。ＡＣフィルタ回路２５ｊは、ＡＣフィルタ判定処理の結果を送信判定回路２６ｊに送信する。次に処理がＯＰ１３２に進む。
【０１９４】
ＯＰ１３２では、送信判定回路２６ｊは、ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄であるか否かを判定する。ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄である場合には（ＯＰ１３２：Ｙｅｓ）、処理がＯＰ１３３に進む。ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄でない場合には（ＯＰ１３２：Ｎｏ）、処理がＯＰ１３４に進む。
【０１９５】
ＯＰ１３３では、ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄であるので、送信判定回路２６ｊは、このフレームを廃棄する。その後、図３８に示されるフローチャートが終了する。
【０１９６】
ＯＰ１３４では、送信判定回路２６ｊは、ＳＷ回路２から受信したフレームがユーザフレームであるか否かを判定する。この判定は、フレームの装置内ヘッダに含まれるエントリＡＣ値から判定されてもよいし、フレームの装置内ヘッダの宛先カード番号がＣＰＵ１８であるか否かで判定されてもよい。ＳＷ回路２から受信したフレームがユーザフレームである場合には（ＯＰ１３４：Ｙｅｓ）、処理がＯＰ１３５に進む。ＳＷ回路２から受信
したフレームがユーザフレームでない場合には（ＯＰ１３４：Ｎｏ）、処理がＯＰ１３６に進む。
【０１９７】
ＯＰ１３５では、ＳＷ回路２から受信したフレームは制御フレームであるので、送信判定回路２６ｊは、このフレームの装置内ヘッダを外して、ＣＰＵ１８に送信する。その後、図３８に示されるフローチャートが終了する。
【０１９８】
ＯＰ１３６では、ＳＷ回路２から受信したフレームがユーザフレームであるので、送信判定回路２６ｊは、このフレームの装置内ヘッダを外して、装置内ヘッダに含まれる宛先ポート番号のポートに送信する。その後、図３８に示されるフローチャートが終了する。
【０１９９】
第１０実施形態によれば、通信装置１００は、送信フレーム（回線ＩＦ回路１ｊがＳＷ回路２から受信するフレーム）に対してもパケットフィルタリングを行うことができる。また、送信フレームのパケットフィルタリングは、連想メモリ１４及びアソシエイトメモリ１６ｇのエントリの追加、削除、変更等を行うことなく、ポートＡＣテーブル２２ｊのポートＡＣ値、ＶＬＡＮ ＡＣテーブル２８ｊのＶＬＡＮ ＡＣ値を設定するのみで設定できる。
【０２００】
なお、第１０実施形態において、回線ＩＦ回路１ｊは、ポートＡＣ回路２２ｊ、ＶＬＡＮ ＡＣ回路２７ｊのいずれか一方のみを使用してもよい。この場合には、ＡＣフィルタ回路２５ｊは、使用される回路に応じて、ポートＡＣ値とエントリＡＣ値とに基づいて、又は、ＶＬＡＮ ＡＣ値とエントリＡＣ値とに基づいてＡＣフィルタ判定処理を実行する。
【０２０１】
また、第１０実施形態は、第７実施形態−第９実施形態のいずれかと組み合わせることも可能である。第１０実施形態と第７実施形態―第９実施形態のいずれかとを組み合わせると、通信装置１００は、受信フレームと送信フレームとの双方に対してパケットフィルタリングを実行することができる。また、受信フレームと送信フレームとの双方のパケットフィルタリングは、ポートＡＣ値、ＶＬＡＮ ＡＣ値で制御することができる。
【０２０２】
＜第１１実施形態＞
第１１実施形態では、通信装置１００は、第１０実施形態と同様に、回線ＩＦ回路の送信側でＡＣフィルタ判定処理を実行するとともに、ポート単位、ＶＬＡＮ単位でユーザフレームのループバックを実行する。第１１実施形態では、回線ＩＦ回路１ｋの構成は、受信判定回路１７ｋ，ＡＣフィルタ回路２５ｋ，送信判定回路２６ｋ以外は、第１０実施形態の回線ＩＦ回路１ｊと同様である（図３２参照）。第１１実施形態では、受信判定回路１７ｋは、受信フレームを送信する際に、装置内ヘッダに、受信フレームを受信する受信カード番号と受信ポート番号とエントリＡＣ値とを含める。
【０２０３】
図３９は、第１１実施形態における装置内ヘッダが付与されたＥｔｈｅｒｎｅｔフレームのフォーマットを示す図である。第１１実施形態では、装置内ヘッダに、宛先カード番号，宛先ポート番号に加え、受信フレームを受信する受信カード番号，受信ポート番号，エントリＡＣ値が含まれる。また、宛先カード番号，宛先ポート番号，エントリＡＣ値は、いずれも、受信フレームのアソシエイトメモリ１６ｇのエントリに含まれる値が用いられる。受信フレームの受信カード番号には、回線ＩＦ回路１ｋ自身の番号が用いられる。装置内ヘッダに受信フレームの受信カード番号と受信ポート番号とを含めることによって、このフレームを回線に送信する回線ＩＦ回路１ｋの送信判定回路２６ｋに受信カード番号と受信ポート番号とを通知することができる。なお、図３９では、ＶＬＡＮタグ１段付与のＥｔｈｅｒｎｅｔフレームに装置内ヘッダが付与された例が示されるが、これに限られない。図３９に示される装置内ヘッダは、ＶＬＡＮタグなしＥｔｈｅｒｎｅｔフレーム
、ＶＬＡＮタグが２段以上付与されているＥｔｈｅｒｎｅｔフレームにも付与される。
【０２０４】
図４０は、第１１実施形態における回線ＩＦ回路１ｋのフレーム送信処理のフローチャートの例である。図４０に示されるフローチャートは、回線ＩＦ回路１ｋがＳＷ回路２からフレームを受信すると開始される。
【０２０５】
ＯＰ１４０では、送信判定回路２６ｋは、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれる宛先ポート番号とエントリＡＣ値と、このフレームに含まれるＶＬＡＮ ＩＤとをＡＣフィルタ回路２５ｋに送信する。ＡＣフィルタ回路２５ｋは、宛先ポート番号によってポートＡＣ回路２１ｋにアクセスし、ポートＡＣテーブル２２ｊからポートＡＣ値を取得する。また、ＡＣフィルタ回路２５ｋは、ＶＬＡＮ ＩＤによってＶＬＡＮ ＡＣ回路２７にアクセスし、ＶＬＡＮ ＡＣテーブル２８ｊからＶＬＡＮ ＡＣ値を取得する。次に処理がＯＰ１４１に進む。
【０２０６】
ＯＰ１４１では、ＡＣフィルタ回路２５ｋは、ＡＣフィルタ判定処理を実行する。ＡＣフィルタ判定処理は、例えば、図３３Ａ及び図３３Ｂに示されるフローチャートの処理である。ただし、ＯＰ１４１で行われるＡＣフィルタ判定処理では、図３３Ａ及び図３３Ｂにおいて、エントリＡＣ値は、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれるエントリＡＣ値に置き換わる。また、ポートＡＣ値は、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれる宛先ポートのポートＡＣ値に置き換わる。ＡＣフィルタ回路２５ｋは、ＡＣフィルタ判定処理の結果を送信判定回路２６ｋに送信する。次に処理がＯＰ１４２に進む。
【０２０７】
ＯＰ１４２では、送信判定回路２６ｋは、ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄であるか否かを判定する。ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄である場合には（ＯＰ１４２：Ｙｅｓ）、処理がＯＰ１４３に進む。ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄でない場合には（ＯＰ１４２：Ｎｏ）、処理がＯＰ１４４に進む。
【０２０８】
ＯＰ１４３では、ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄であるので、送信判定回路２６ｋは、このフレームを廃棄する。その後、図４０に示されるフローチャートが終了する。
【０２０９】
ＯＰ１４４では、送信判定回路２６ｋは、ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームのループバックであるか否かを判定する。ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームのループバックである場合には（ＯＰ１４４：Ｙｅｓ）、処理がＯＰ１４５に進む。ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームのループバックでない場合には（ＯＰ１４４：Ｎｏ）、処理がＯＰ１４６に進む。
【０２１０】
ＯＰ１４５では、送信判定回路２６ｋは、ＳＷ回路２から受信したフレームを受信判定回路１７ｋに送信する。受信判定回路１７ｋでは、受信したフレームの装置内ヘッダに含まれる宛先カード番号は、装置内ヘッダに含まれる受信カード番号に書き換えられる。また、受信したフレームの装置内ヘッダに含まれる宛先ポート番号は、装置内ヘッダに含まれる受信ポート番号に書き換えられる。装置内ヘッダの宛先カード番号と宛先ポート番号とが書き換えられたフレームは、受信判定回路１７ｋからＳＷ回路２に送信される。その後、このフレームは、ＳＷ回路２によって受信カード番号の回線ＩＦ回路１ｋに転送され、受信ポートから回線に送信される。これによって、ループバックが実行される。その後、図４０に示されるフローチャートが終了する。
【０２１１】
ＯＰ１４６では、送信判定回路２６ｋは、ＳＷ回路２から受信したフレームがユーザフレームであるか否かを判定する。この判定は、フレームの装置内ヘッダに含まれるエントリＡＣ値から判定されてもよいし、フレームの装置内ヘッダの宛先カード番号がＣＰＵ１８であるか否かで判定されてもよい。ＳＷ回路２から受信したフレームがユーザフレームである場合には（ＯＰ１４６：Ｙｅｓ）、処理がＯＰ１４８に進む。ＳＷ回路２から受信したフレームがユーザフレームでない場合、すなわち、制御フレームである場合には（ＯＰ１４６：Ｎｏ）、処理がＯＰ１４７に進む。
【０２１２】
ＯＰ１４７では、ＳＷ回路２から受信したフレームは制御フレームであるので、送信判定回路２６ｋは、このフレームの装置内ヘッダを外して、ＣＰＵ１８に送信する。その後、図４０に示されるフローチャートが終了する。
【０２１３】
ＯＰ１４８では、ＳＷ回路２から受信したフレームがユーザフレームであり、自カードのいずれかのポートが宛先ポートであるので、送信判定回路２６ｋは、このフレームの装置内ヘッダを外して、装置内ヘッダに含まれる宛先ポート番号のポートに送信する。その後、図４０に示されるフローチャートが終了する。
【０２１４】
第１１実施形態によれば、通信装置１００は、回線ＩＦ回路１ｊから送信されるフレーム（回線ＩＦ回路１ｊがＳＷ回路２から受信するフレーム）に対してもループバックを実行することができる。なお、第１１実施形態において、回線ＩＦ回路１ｋは、ポートＡＣ回路２２ｋ、ＶＬＡＮ ＡＣ回路２７ｋのいずれか一方のみを使用してもよい。この場合には、ＡＣフィルタ回路２５ｊｋ、使用される回路に応じて、ポートＡＣ値とエントリＡＣ値とに基づいて、又は、ＶＬＡＮ ＡＣ値とエントリＡＣ値とに基づいてＡＣフィルタ判定処理を実行する。
【０２１５】
また、第１１実施形態によれば、障害発生時の診断機能として、ポート単位、ＶＬＡＮ単位のループバック制御による障害切り分けが可能となり、ネットワークの信頼性に大きく寄与することが可能となる。
【０２１６】
また、第１１実施形態は、フレームの受信カードの受信ポートと、このフレームの装置内宛先カードの宛先ポートとがポイントツーポイントの関係にある場合に有効である。ループバックを含む受信フレームに係る処理の負荷を受信側の回線ＩＦ回路と送信側の回線ＩＦ回路とに分散することができるためである。
【０２１７】
＜第１２実施形態＞
第１２実施形態では、通信装置１００は、フレームの受信時と送信時との双方において、ＡＣフィルタ判定処理を実行する。
【０２１８】
図４１は、第１２実施形態における回線ＩＦ回路１ｍの構成例を示す図である。第１２実施形態では、受信判定回路１７ｍ，ＡＣフィルタ判定回路２５ｍ，送信判定回路２６ｍ以外の回路は、第１実施形態から第１１実施形態のうちのいずれの実施形態と同様であってよい。ただし、以下では、回線ＩＦ回路１ｍは、ポート単位及びＶＬＡＮ単位でパケットフィルタリングを行うものとして説明する。
【０２１９】
ＡＣフィルタ回路２５ｍは、受信判定回路１７ｍと送信判定回路２６ｍとの双方からの入力に応じてＡＣフィルタ判定処理を実行する。具体的には、受信判定回路１７ｍから受信フレームのアソシエイトメモリ１６ｇのエントリが入力されると、ＡＣフィルタ回路２５ｍは、第９実施形態のＡＣフィルタ回路２５ｉと同様のＡＣフィルタ判定処理を実行する。送信判定回路２６ｍから、フレームの装置内ヘッダに含まれる宛先ポート番号とエントリＡＣ値と、このフレームに含まれるＶＬＡＮ ＩＤとを入力されると、ＡＣフィルタ
回路２５ｍは、第１１実施形態のＡＣフィルタ回路２５ｋと同様のＡＣフィルタ判定処理を実行する。
【０２２０】
受信判定回路１７ｍと送信判定回路２６ｍとは、ＡＣフィルタ判定処理の結果、フレームをループバックする場合に、ループバックするためのルートとしての信号線２９ａ，２９ｂで接続されている。例えば、信号線２９ａは、フレーム受信時に、受信フレームのループバックが判定された場合に、受信判定回路１７ｍが直接送信判定回路２６ｍに受信フレームを送信するためのルートである。例えば、信号線２９ｂは、ＳＷ回路２からフレームを受信したときに、このフレームをループバックすることが判定された場合に、送信判定回路２６ｍから受信判定回路１７ｍにフレームを送信するためのルートである。
【０２２１】
送信判定回路２６ｍは、ループバックのための信号線２９ａからフレームを受信した場合には、このフレームをＡＣフィルタ判定処理のためにＡＣフィルタ回路２５ｍに送信せずに、装置内ヘッダの宛先ポートにフレームを送信する。すなわち、フレーム送信処理において、ＡＣフィルタ判定処理の対象となるのは、送信判定回路２６ｍがＳＷ回路２から受信したフレームである。
【０２２２】
受信判定回路１７ｍは、ループバックのための信号線２９ｂからフレームを受信した場合には、ＡＣフィルタ判定処理のためにこのフレームをＡＣフィルタ回路２５ｍに送信せずに、ＳＷ回路２に送信する。すなわち、フレーム受信処理において、受信判定回路１７ｍがループバックのための信号線２９ｂから受信したフレームは、ＡＣフィルタ判定処理の対象とならない。また、受信判定回路１７ｍは、第１１実施形態の受信判定回路１７ｋと同様に、フレームに対して図３９に示す装置内ヘッダを付与する。
【０２２３】
図４２は、第１２実施形態における回線ＩＦ回路１ｍのフレーム受信処理のフローチャートの例である。ただし、図４２では、回線ＩＦ回路１ｍのポートにおいてフレームが受信され、受信判定回路１７ｍに入力されるまでの処理（例えば、図２８ＡのＯＰ４１からＯＰ４５までの処理）は省略されている。そのため、図４２では、受信判定回路１７ｍに受信フレームが入力されたところからフローチャートがスタートしている。
【０２２４】
ＯＰ１５０では、受信判定回路１７ｍにおいて、フレームがポート（回線）から入力されたものであるか否かが判定される。受信判定回路１７ｍでは、アソシエイトメモリアクセス制御回路１５からの入力と、送信判定回路２６ｍからの入力とでは、入力ルート（信号線）が異なる。そのため、フレームがポートから入力されたものであるか否かは、フレームの入力ルートから判定可能である。フレームが回線から入力されたものである場合には（ＯＰ１５０：Ｙｅｓ）、処理がＯＰ１５１に進む。
【０２２５】
ＯＰ１５１では、フレームがポート（回線）から入力されたものであり、このフレームは、フレーム受信処理においてＡＣ判定処理の対象となるため、このフレームについて、ＡＣフィルタ判定処理が実行される。ＯＰ１５１からＯＰ１６０の処理は、図２８Ａ及び図２８ＢのＯＰ４６−ＯＰ５６の処理と同様であるため、説明を省略する。フレームは、ＡＣ判定処理の結果に応じて処理される。
【０２２６】
フレームがポート（回線）から入力されたものでない場合には（ＯＰ１５０：Ｎｏ）、このフレームはフレーム受信処理においてＡＣ判定処理の対象ではないため、処理がＯＰ１６０に進み、フレームは受信判定回路１７ｍからＳＷ回路２に送信される（ＯＰ１６０）。ポート（回線）から入力されたフレームではないフレームには、例えば、フレームが送信判定回路２６ｍからループバックされたフレームがある。例えば、送信判定回路２６ｍからループバックされたフレームが入力された場合には、受信判定回路１７ｍは、装置内ヘッダに含まれる宛先カード番号及び宛先ポート番号を、同じく装置内ヘッダに含まれ
る受信カード番号及び受信ポート番号に書換る。このフレームはＳＷ回路２に送信され、装置内ヘッダに含まれる宛先カードに転送される。装置内ヘッダに含まれる宛先カード及び宛先ポートは、受信判定回路１７ｍによって、このフレームの受信カードと受信ポートとに書き換えられている。そのため、このフレームは、受信カードの受信ポートから回線に送信され、ループバックが実行される。
【０２２７】
図４３は、第１２実施形態における回線ＩＦ回路１ｍのフレーム送信処理のフローチャートの例である。図４３に示されるフローチャートは、送信判定回路２６ｍフレームを受信すると開始される。
【０２２８】
ＯＰ１７１では、送信判定回路２６ｍにおいて受信されたフレームがＳＷ回路２から受信されたフレームであるか否かが判定される。送信判定回路２６ｍでは、ＳＷ回路２からの入力と、受信判定回路１７ｍからの入力と、ＣＰＵ１８からの入力とでは、入力ルート（信号線）が異なる。そのため、フレームがＳＷ回路２から入力されたものであるか否かは、フレームの入力ルートから判定可能である。フレームがＳＷ回路２から入力されたものである場合には（ＯＰ１７１：Ｙｅｓ）、処理がＯＰ１７２に進む。
【０２２９】
ＯＰ１７２では、フレームがＳＷ回路２から入力されたものであり、フレーム送信処理におけるＡＣフィルタ判定処理の対象であるため、このフレームについて、ＡＣフィルタ判定処理が実行される。ＯＰ１７２からＯＰ１８０の処理は、図４０のＯＰ１４０−ＯＰ１４８の処理と同様であるため、説明を省略する。
【０２３０】
フレームがＳＷ回路２から入力されたものでない場合には（ＯＰ１７１：Ｎｏ）、このフレームはＡＣ判定処理の対象ではないため、処理がＯＰ１８０に進み、フレームは送信判定回路２６ｍから装置内ヘッダに含まれる宛先ポートに送信され、この宛先ポートから回線に送信される（ＯＰ１８０）。ＳＷ回路２から入力されたものではないフレームには、例えば、フレームが受信判定回路１７ｍからループバックされたフレーム，ＣＰＵ１８から受信されたフレーム等がある。例えば、送信判定回路２６ｍに、受信判定回路１７ｍからループバックされたフレームが入力された場合には、このフレームは装置内ヘッダに含まれる宛先ポートに転送される。装置内ヘッダに含まれる宛先カード及び宛先ポートは、受信判定回路１７ｍによって、このフレームの受信カードと受信ポートとに書き換えられているため、このフレームは、受信カードの受信ポートから回線に送信され、ループバックが実行される。
【０２３１】
以上のように、第１２実施形態では、フレーム受信処理とフレーム送信処理の双方においてＡＣ判定処理を実行することによって、どちらか片方のみでＡＣ判定処理を実行するよりも高速にパケットフィルタリングを行うことができる。
【０２３２】
また、第７実施形態から第１２実施形態においては、制御フレームのループバックが実行されるのを防ぐために、全フレームのループバックを指定するＡＣ値は設定されていない。これによって、制御フレームを利用して、遠隔からポート単位、又はＶＬＡＮ単位のループバック制御が可能となる。ポート単位、ＶＬＡＮ単位のループバックが実現されることによって、障害発生時の診断機能として、ポート単位又はＶＬＡＮ単位の障害切り分けが可能となり、ネットワークの信頼性の向上に寄与する。
【符号の説明】
【０２３３】
１，１ａ−１ｋ，１ｍ：回線ＩＦ回路
１２，１２ａ：検索キー生成回路
１３：連想メモリアクセス制御回路
１４，１４ａ−１４ｄ：連想メモリ
１５：アソシエイトメモリアクセス制御回路
１６，１６ａ，１６ｆ，１６ｇ：アソシエイトメモリ
１７，１７ｇ，１７ｊ，１７ｋ，１７ｍ：受信判定回路
１８：ＣＰＵ
２１，２１ｇ：ポートＡＣ回路
２２，２２ａ，２２ｇ，２２ｊ：ポートＡＣテーブル
２５，２５ｈ，２５ｉ，２５ｊ，２５ｋ，２５ｍ：ＡＣフィルタ回路
２６，２６ｊ，２６ｋ，２６ｍ：送信判定回路
２７：ＶＬＡＮ ＡＣ回路
２８，２８ｊ：ＶＬＡＮ ＡＣテーブル
【技術分野】
【０００１】
本発明は、データブロックの処理を決定する通信装置に関する。
【背景技術】
【０００２】
近年のインターネットやモバイルネットワークの普及により、キャリアネットワークにおいて、Ｅｔｈｅｒｎｅｔ（登録商標）技術やＩＰ（Internet Protocol）技術を利用し
たパケット系ネットワークの利用が進んでいる。尚、本明細書においては、パケットとフレームとは同義であるとする。
【０００３】
ＩＰネットワークやＥｔｈｅｒｎｅｔネットワークのようなパケット系ネットワークで利用される通信装置においては、制御フレームとユーザフレームとが同一の物理ポート上に混在している。制御フレームは、受信した通信装置内で終端されるフレームである。ユーザフレームは、受信した通信装置によってネットワークに転送されるフレームである。通信装置は、フレーム受信時に、受信フレームの種別を判別して、該受信フレームの廃棄，終端，転送等の制御を行う。このようなフレームの種別の判定，及び，フレームの種別に基づいた廃棄，終端，転送等の処理はパケットフィルタリングと呼ばれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００５／０１５８５１号
【特許文献２】特開平８−１８５９３号公報
【特許文献３】特開２００２−２７１３９６号公報
【特許文献４】特開２０００−３３２８１７号公報
【特許文献５】特開２００２−３３５２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば、パケットフィルタリングがフレームの種別，受信ポート等に応じて設定される場合には、その設定数は膨大な数になる。そのため、例えば、ネットワーク管理者が、保守管理の目的でパケットフィルタリングの設定を変更する場合には、膨大な数のパケットフィルタリングの設定を一つずつ変更しなければならず、この変更処理に時間と手間とを要する。
【０００６】
本発明の一態様は、データブロックの処理を容易に設定可能なインタフェースモジュール，通信装置，及び通信方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の態様の一つは、インタフェースモジュールである。このインタフェースモジュールは、
ポートと、
前記ポートに対応付けて、データブロックの処理動作を示す識別子を保持する第１のメモリと、
少なくとも１つのポートと前記識別子とを含むキーを保持する連想メモリと、
前記連想メモリの各キーに対応付けられており、対応付けられたキーに含まれる前記識別子が示す前記処理動作に連動してデータブロックの処理動作を示す処理情報を保持する第２のメモリと、
データブロックを受信した場合に、該受信データブロックを受信したポートに対して設
定された識別子を前記第１のメモリから取得する取得回路と、
前記受信データブロックを受信したポートと前記取得回路によって取得された前記識別子とからキーを生成する生成回路と、
前記生成回路によって生成されたキーによる前記連想メモリの検索の結果得られる前記生成されたキーに対応づけられた前記処理情報に従って、前記受信データブロックの処理を決定する判定回路と、
を備える。
【０００８】
本発明の他の態様の一つは、上述した通信方法である。また、本発明の他の態様の一つは、上述したインタフェースモジュールを備える通信装置である。この通信装置は、
ポートと、
前記ポートに対応付けて、データブロックの処理動作を示す識別子を保持する第１のメモリと、
少なくとも１つのポートと前記識別子とを含むキーを保持する連想メモリと、
前記連想メモリの各キーに対応付けられており、対応付けられたキーに含まれる前記識別子が示す前記処理動作に連動してデータブロックの処理動作を示す処理情報を保持する第２のメモリと、
データブロックを受信した場合に、該受信データブロックを受信したポートに対して設定された識別子を前記第１のメモリから取得する取得回路と、
前記受信データブロックを受信したポートと前記取得回路によって取得された前記識別子とからキーを生成する生成回路と、
前記生成回路によって生成されたキーによる前記連想メモリの検索の結果得られる前記生成されたキーに対応づけられた前記処理情報に従って、前記受信データブロックの処理を決定する判定回路と、
を備える複数のインタフェースモジュールと、
前記複数のインタフェースモジュール間でデータブロックの中継を行うスイッチ回路と、
を備える。
【発明の効果】
【０００９】
開示のインタフェースモジュール，通信装置，及び通信方法によれば、データブロックの処理を容易に設定することができる。
【図面の簡単な説明】
【００１０】
【図１】ネットワーク構成の一例を示す図である。
【図２】通信装置の構成例を示す図である。
【図３】Ｅｔｈｅｒｎｅｔフレームのフォーマットを示す図である。
【図４】通信装置内において用いられる装置内ヘッダが付与されたＥｔｈｅｒｎｅｔフレームの例を示す図である。
【図５】回線ＩＦ回路のフレーム受信側の構成例を示す図である。
【図６】連想メモリのエントリの構成例を示す図である。
【図７】アソシエイトメモリに格納されるエントリの例を示す図である。
【図８】第１実施形態における回線ＩＦ回路の構成例を示す図である。
【図９】第１実施形態におけるポートＡＣテーブルのエントリの例を示す図である。
【図１０】第１実施形態における連想メモリのエントリの例を示す図である。
【図１１】第１実施形態におけるアソシエイトメモリのエントリの例を示す図である。
【図１２】第１実施形態における、回線ＩＦ回路におけるフレーム受信処理のフローチャートの例である。
【図１３】第２実施形態におけるポートＡＣテーブルのエントリの構成例を示す図である。
【図１４】第２実施形態における連想メモリのエントリの構成例を示す図である。
【図１５】第２実施形態におけるアソシエイトメモリのエントリの構成例を示す図である。
【図１６】第３実施形態におけるポートＡＣテーブルのエントリの例である。
【図１７】第３実施形態における連想メモリのエントリの構成例を示す図である。
【図１８】第３実施形態におけるアソシエイトメモリのエントリの構成例である。
【図１９】第４実施形態におけるアソシエイトメモリのエントリの構成例を示す図である。
【図２０】第５実施形態における回線ＩＦ回路の構成例を示す図である。
【図２１】第５実施形態における統計情報テーブルの構成例を示す図である。
【図２２】第６実施形態におけるアソシエイトメモリのエントリの構成例を示す図である。
【図２３】第６実施形態における統計情報テーブルの構成例を示す図である。
【図２４】第７実施形態における回線ＩＦ回路の構成例を示す図である。
【図２５】第７実施形態におけるアソシエイトメモリのエントリの構成例を示す図である。
【図２６】第７実施形態におけるポートＡＣテーブルの例を示す図である。
【図２７】ＡＣフィルタ回路の受信フレームのＡＣフィルタ判定処理のフローチャートの例である。
【図２８Ａ】第７実施形態における回線ＩＦ回路のフレーム受信処理のフローチャートの例である。
【図２８Ｂ】第７実施形態における回線ＩＦ回路のフレーム受信処理のフローチャートの例である。
【図２９】第８実施形態における回線ＩＦ回路の構成例を示す図である。
【図３０】第８実施形態におけるＶＬＡＮ ＡＣテーブルの例を示す図である。
【図３１】第８実施形態におけるＡＣフィルタ回路のＡＣフィルタ判定処理のフローチャートの例である。
【図３２】第９実施形態における回線ＩＦ回路の構成例を示す図である。
【図３３Ａ】第９実施形態におけるＡＣフィルタ回路によるＡＣフィルタ判定処理のフローチャートの例である。
【図３３Ｂ】第９実施形態におけるＡＣフィルタ回路によるＡＣフィルタ判定処理のフローチャートの例である。
【図３４】第１０実施形態における装置内ヘッダが付与されたＥｔｈｅｒｎｅｔフレームのフォーマットを示す図である。
【図３５】第１０実施形態におけるポートＡＣテーブルの例を示す図である。
【図３６】第１０実施形態におけるＶＬＡＮ ＡＣテーブルの例を示す図である。
【図３７Ａ】第１０実施形態におけるＡＣフィルタ回路のＡＣフィルタ判定処理のフローチャートの例である。
【図３７Ｂ】第１０実施形態におけるＡＣフィルタ回路のＡＣフィルタ判定処理のフローチャートの例である。
【図３８】第１０実施形態における回線ＩＦ回路のフレーム送信処理のフローチャートの例である。
【図３９】第１１実施形態における装置内ヘッダが付与されたＥｔｈｅｒｎｅｔフレームのフォーマットを示す図である。
【図４０】第１１実施形態における回線ＩＦ回路のフレーム送信処理のフローチャートの例である。
【図４１】第１２実施形態における回線ＩＦ回路の構成例を示す図である。
【図４２】第１２実施形態における回線ＩＦ回路のフレーム受信処理のフローチャートの例である。
【図４３】第１２実施形態における回線ＩＦ回路のフレーム送信処理のフローチャートの例である。
【発明を実施するための形態】
【００１１】
以下、図面に基づいて、本発明の実施の形態を説明する。以下の実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。
【００１２】
＜通信装置の構成＞
図１は、ネットワーク構成の一例を示す図である。ネットワーク５００は、複数の通信装置１００と複数のユーザ端末２００とを含む。ユーザ端末２００は、例えば、パーソナルコンピュータ，携帯電話端末，携帯情報端末，スマートフォン等の通信機能を有する端末装置である。通信装置１００は、ユーザ端末２００から送信されるフレームを受信し、フレーム内に格納されたアドレス情報等に基づいて、フレームの転送処理を行う。例えば、ユーザ端末２００がＥｔｈｅｒｎｅｔフレームを送信する場合には、通信装置１００は、アドレス情報として受信したＥｔｈｅｒｎｅｔフレーム内に格納されたＭＡＣアドレスに基づいて転送処理を行う。また、例えば、ユーザ端末２００がＩＰフレームを送信する場合には、通信装置１００は、アドレス情報として受信したＩＰフレーム内に格納されたＩＰアドレスに基づいて転送処理を行う。なお、以降は、一例として、通信装置１００がＥｔｈｅｒｎｅｔフレームの転送処理を行う場合について説明する。Ｅｔｈｅｒｎｅｔフレームは、態様におけるデータブロックの一例である。
【００１３】
図２は、通信装置１００の構成例を示す図である。通信装置１００は、複数の回線インタフェース（ＩＦ）回路１，スイッチ（ＳＷ）回路２，制御回路３を含む。回線ＩＦ回路１は、回線ポートを収容し、外部装置とのインタフェース機能，フレームの受信機能，フレームの送信機能等を提供する回路である。回線ＩＦ回路は、態様におけるインタフェースモジュールの一例である。ＳＷ回路２は、通信装置１００内において回線ＩＦ回路１とデータ信号のやり取りを介して接続され、回線ＩＦ回路１間のフレーム転送のスイッチ機能を提供する回路である。ＳＷ回路２は、態様におけるスイッチ回路の一例である。制御回路３は、通信装置１００内において回線ＩＦ回路１とＳＷ回路２とに制御信号のやり取りを介して接続され、通信装置１００内の各回路の各種設定，アラーム，統計情報の収集等を制御する回路である。制御回路３は、外部モニタ等の外部端末とも接続される。
【００１４】
通信装置１００は、例えば、レイヤ２スイッチ，レイヤ３スイッチ等の中継装置である。また，例えば、通信装置１００は、中継機能を備えた装置である。また、回線ＩＦ回路１，ＳＷ回路２，制御回路３は、それぞれ、例えば、通信装置１００に着脱可能なモジュール又はカードとして提供される。また、回線ＩＦ回路１，ＳＷ回路２，制御回路３は、通信装置１００のマザーボード又はマザーカードと一体化されていてもよい。
【００１５】
図３は、Ｅｔｈｅｒｎｅｔフレームのフォーマットを示す図である。図３では、ＶＬＡＮ（Virtual Local Area Network）タグなしＥｔｈｅｒｎｅｔフレーム９１，ＶＬＡＮタグ１段付与のＥｔｈｅｒｎｅｔフレーム９２，ＶＬＡＮタグ２段付与のＥｔｈｅｒｎｅｔフレーム９３のそれぞれのフレームフォーマットが示される。これら３つのフレームは、通信装置１００の同一ポート内に混在することが可能である。
【００１６】
ＶＬＡＮタグなしＥｔｈｅｒｎｅｔフレーム９１のフレームフォーマットは以下の通りである。ＭＡＣ ＤＡは、宛先のＭＡＣアドレスを示し、６バイトのフィールドである。ＭＡＣ ＳＡは、送信元のＭＡＣアドレスを示し、６バイトのフールドである。Ｅ−ＴＹＰＥは、Ｅｔｈｅｒｎｅｔ Ｔｙｐｅであり、後段のＰＤＵ（Protocol Data Unit）に格納されるメッセージのタイプが格納されるフィールドである。例えば、Ｅ−ＴＹＰＥに０ｘ０８００が格納されている場合には、後段のＰＤＵはＩＰｖ４（IP version 4）のパケ
ットであることが示される。Ｅ−ＴＹＰＥは、２バイトである。また、Ｅ−ＴＹＰＥに格納されるメッセージタイプは、ＩＡＮＡ（Internet Assigned Number Authority）によって規定されている。
【００１７】
ＰＤＵには、ＩＰｖ４フレーム等の上位レイヤのメッセージが格納される。ＦＣＳ（Frame Check Sequence）はフレームの誤り検出のためのＣＲＣ−３２符号が格納され、４バイトのフィールドである。
【００１８】
ＶＬＡＮタグ１段付与のＥｔｈｅｒｎｅｔフレーム９２は、ＶＬＡＮタグなしＥｔｈｅｒｎｅｔフレーム９１のＭＡＣ ＳＡのフィールドとＥ−ＴＹＰＥのフィールドとの間にＶＬＡＮタグが１つ付与されたフレームである。ＶＬＡＮタグは、ＴＰＩＤ（Tag Protocol ID）とＶＬＡＮ ＩＤとを含む。ＴＰＩＤは、Ｅｔｈｅｒｎｅｔ Ｔｙｐｅの一種で
あり、ＶＬＡＮ ＩＤが後段に格納されていることを示すＩＤである。ＴＰＩＤには、例えば、ＩＥＥＥ８０２．１Ｑを示す０ｘ８１００が設定される。ＴＰＩＤは、２バイトのフィールドである。ＶＬＡＮ ＩＤは、ユーザを特定するためのＶＬＡＮ ＩＤ値が格納される。
【００１９】
ＶＬＡＮタグは、連続してスタックすることができる。ＶＬＡＮタグ２段付与のＥｔｈｅｒｎｅｔフレーム９３には、ＶＬＡＮタグが２つ連続して付与されている。
【００２０】
ＶＬＡＮタグなしＥｔｈｅｒｎｅｔフレーム９１は、各種のＥｔｈｅｒｎｅｔフレームが混在する回線ポートにおいて、例えば、特定のユーザ用や、通信装置１００間で送受信される制御フレーム用に用いられる。
【００２１】
ＶＬＡＮタグ有りフレームＥｔｈｅｒｎｅｔは、例えば、ユーザＡにはＶＬＡＮ ＩＤ＝１００，ユーザＢにはＶＬＡＮ ＩＤ＝２００のように異なるユーザに対して、異なるＶＬＡＮ ＩＤを割り当てて用いられる。異なるユーザに対して異なるＶＬＡＮ ＩＤを割り当てることにより、ネットワーク上でＶＬＡＮ ＩＤによるユーザ識別を行うことが可能となる。
【００２２】
ＶＬＡＮタグ２段付与のＥｔｈｅｎｅｔフレーム９３は、下位ネットワークのフレームが上位ネットワークで転送されるような場合において使用される。この場合、２段目（ＰＤＵに近い方）のＶＬＡＮタグは、下位ネットワークにおけるユーザ識別タグや管理用タグとして使用される。１段目（ＭＡＣ ＳＡに近い方）のＶＬＡＮタグは、上位ネットワークにおけるユーザ識別タグや管理用タグとして使用される。
【００２３】
図４は、通信装置１００内において用いられる装置内ヘッダが付与されたＥｔｈｅｒｎｅｔフレームの例を示す図である。通信装置１００の回線ＩＦ回路１は、フレームを受信すると、この受信フレームに装置内における宛先情報を含む装置内ヘッダを付与する。装置内ヘッダは、装置内宛先情報として宛先カード番号と宛先ポート番号とを含む。
【００２４】
通信装置１００では、フレームを受信した回線ＩＦ回路１によって、受信フレームに装置内ヘッダが付与される。装置内ヘッダに含まれる宛先カード番号と宛先ポート番号とは、受信フレーム内の宛先ＭＡＣアドレスに基づいて、フレームを受信した回線ＩＦ回路１によって決定される（詳細は後述）。装置内ヘッダを付与された受信フレームは、ＳＷ回路２に転送される。ＳＷ回路２は、受信フレームの装置内ヘッダにしたがって、受信フレームを装置内ヘッダに含まれる宛先カード番号が示す回線ＩＦ回路１に転送する。装置内ヘッダは、装置内ヘッダに含まれる宛先カード番号と宛先ポート番号とによって示されるポートから回線に出力される際に、装置内ヘッダに含まれる宛先カード番号が示す回線ＩＦ回路１によって外される。
【００２５】
図５は、回線ＩＦ回路１のフレーム受信側の構成例を示す図である。回線ＩＦ回路１は、ＰＨＹ／ＭＡＣ回路１１，検索キー生成回路１２，連想メモリアクセス制御回路１３，連想メモリ１４，アソシエイトメモリアクセス制御回路１５，アソシエイトメモリ１６，受信判定回路１７，ＣＰＵ１８を含む。また、ＰＨＹ／ＭＡＣ回路１１、連想アクセスメモリアクセス制御回路１３，アソシエイト制御回路１５，ＣＰＵ１８は、互いに制御バス１９で接続される。
【００２６】
ＰＨＹ／ＭＡＣ回路１１は、受信フレームの物理レイヤとＭＡＣレイヤの終端処理を行う。ＭＡＣレイヤでは、ＰＨＹ／ＭＡＣ回路１１は、受信フレームのＦＣＳチェック等を行い、ＦＣＳエラーフレームを廃棄する。エラー無しフレームは、装置内部へ受信される。
【００２７】
検索キー生成回路１２は、例えば、ＰＨＹ／ＭＡＣ回路１１でエラー無しフレームとして受信されたＥｔｈｅｒｎｅｔフレームの先頭から２０バイト目までのデータを取り出し、この２０バイト分のデータと受信ポート番号とを結合して検索キーを生成する。検索キー生成回路１２は、生成した検索キーを連想メモリアクセス制御回路１３に送信する。
【００２８】
連想メモリアクセス制御回路１３は、検索キー生成回路１２から受信した検索キーによる連想メモリ１４の検索処理と、ＣＰＵ１８から連想メモリ１４に対するアクセス処理の調停制御と、を行う。連想メモリ１４は、例えば、ポート番号とＥｔｈｅｒｎｅｔフレームの先頭から２０バイト分のデータとを、すなわち、検索キーをエントリとして保持する。連想メモリ１４は、連想メモリアクセス制御回路１３から検索キーが入力されると、検索キーに合致するエントリを検索し、検索キーに合致するエントリが格納されているアドレスを出力する。このアドレスは、アソシエイトメモリ１６のエントリのインデックスとなるアドレスと対応している。連想メモリ１４から出力された検索キーに合致するエントリが格納されているアドレスは、アソシエイトメモリアクセス制御回路１５に送信される。連想メモリ１４の詳細については、後述の図６において説明する。
【００２９】
アソシエイトメモリアクセス制御回路１５は、連想メモリ１４から入力されたアソシエイトメモリ１６のアドレスに対するアクセス処理と、ＣＰＵ１８からアソシエイトメモリ１６に対するアクセス処理の調停制御と、を行う。アソシエイトメモリ１６は、フレームの装置内ヘッダに含まれる装置内宛先情報（宛先カード番号と宛先ポート番号）と、エントリに対する受信許可を示す受信有効フラグとをエントリとして保持する。アソシエイトメモリアクセス制御回路１５は、連想メモリ１４から入力されたアドレスをインデックスとして、アソシエイトメモリ１６からエントリを読み出す。アソシエイトメモリアクセス制御回路１５は、アソシエイトメモリ１６から読み出した該当アドレスのエントリを受信判定回路１７に送信する。アソシエイトメモリ１６の詳細については、後述の図７において説明する。
【００３０】
受信判定回路１７は、アソシエイトメモリアクセス制御回路１５から受信するアソシエイトメモリ１６のエントリに基づいて、例えば、受信フレームの装置内宛先の判定と、廃棄判定とを行う。また、受信判定回路１７は、検索キー生成回路１２から受信フレームを受信する。受信判定回路１７は、受信したアソシエイトメモリ１６のエントリに含まれる受信有効フラグに基づいて、受信フレームの廃棄判定を行う。また、受信判定回路１７は、受信フレームを廃棄しないことを判定した場合には、受信したアソシエイトメモリ１６のエントリに装置内宛先情報として含まれる宛先カード番号及び宛先ポート番号を装置内ヘッダに格納し、受信フレームにこの装置内ヘッダを付与する。受信フレームは、宛先に応じてＳＷ回路２又はＣＰＵ１８のいずれかに送信される。受信判定回路１７が受信したアソシエイトメモリ１６のエントリの宛先カード番号が通信装置１００内の回線ＩＦ回路
１のいずれかを示す場合には、受信フレームは、ＳＷ回路２に送信され、ＳＷ回路２によって宛先の回線ＩＦ回路１に転送される。受信判定回路１７が受信したアソシエイトメモリ１６のエントリの宛先カード番号がＣＰＵを示す場合には、受信フレームはＣＰＵ１８に送信される。
【００３１】
ＰＨＹ／ＭＡＣ回路１１，検索キー生成回路１２，連想メモリアクセス制御回路１３，アソシエイトメモリアクセス制御回路１５，受信判定回路１７は、例えば、ＩＣロジック素子，ＦＰＧＡ（Field Programmable Gate Array），ＮＰＵ（Network Processing Unit）等である。ＰＨＹ／ＭＡＣ回路１１，検索キー生成回路１２，連想メモリアクセス制御回路１３，アソシエイトメモリアクセス制御回路１５，受信判定回路１７は、それぞれ、個別の素子，デバイス等であってもよい。また、ＰＨＹ／ＭＡＣ回路１１，検索キー生成回路１２，連想メモリアクセス制御回路１３，アソシエイトメモリアクセス制御回路１５，受信判定回路１７は、これらの回路の少なくとも２つを有する１つ又は複数の素子，デバイス等であってもよい。
【００３２】
図６は、連想メモリ１４のエントリの構成例を示す図である。連想メモリ１４は、例えば、ＴＣＡＭ（Ternary Content Addressable Memory）である。連想メモリ１４のエントリには、エントリ有効フラグ，ポート番号，フレームの先頭から２０バイト分のデータが含まれる。
【００３３】
エントリ有効フラグは、エントリの有効性を示すフラグである。例えば、エントリ有効フラグが１である場合には、エントリが有効であることが示される。例えば、エントリ有効フラグが０である場合には、エントリが無効であることが示される。
【００３４】
ポート番号は、受信ポート番号を示す。ポート番号のフィールドのサイズは、図６に示される例では１バイトである。したがって、図６に示される例では、最大２５６ポートについて、連想メモリ１４のエントリを設定することができる。ただし、ポート番号のサイズは、１バイトに限定されず、通信装置１００の仕様等に応じて設定される。
【００３５】
フレームの先頭から２０バイト分のデータは、ＶＬＡＮタグが２段付与されたＥｔｈｅｒｎｅｔフレームにおいて、先頭から２段分のＶＬＡＮタグまでを含むことを意味する。ただし、連想メモリ１４のエントリに含まれるフレームの先頭からのデータ長は、先頭から２０バイトに限定されない。通信装置１００が配置されるネットワークの構成等に応じて、連想メモリ１４のエントリに含まれるフレームの先頭からのデータ長は、設定可能である。ただし、連想メモリ１４のエントリに含まれるフレームの先頭からのデータ長と、検索キーに用いられるフレームの先頭からのデータ長とは、一致する。
【００３６】
図６に示される例では、連想メモリ１４のアドレス１００には、ポート１用のＶＬＡＮタグ１段付与のフレームのエントリが登録されている。このエントリのＶＬＡＮタグは、ＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝１００である。１段目のＶＬＡＮタグは、Ｅｔｈｅｒｎｅｔフレームの先頭から１３バイト目から１６バイト目に位置する。そのため、図６に示される連想メモリ１４のアドレス１００のエントリでは、Ｅｔｈｅｒｎｅｔフレームの先頭から１３バイト目と１４バイト目とにＴＰＩＤの値０ｘ８１００と、１５バイト目と１６バイト目とにＶＬＡＮ ＩＤの値１００とが格納されている。
【００３７】
また、図６に示される例では、連想メモリ１４のアドレス１０１には、ポート１用の制御フレームの一つであるＢＰＤＵ（Bridge Protocol Data Unit）フレームのエントリが
登録されている。ＢＰＤＵフレームには、宛先ＭＡＣアドレスとして、マルチキャストの０ｘ０１８０ Ｃ２００ ００００が予約されている。そのため、図６に示されるアドレス１０１のエントリでは、Ｅｔｈｅｒｎｅｔフレームの宛先ＭＡＣアドレスに該当する先
頭から６バイト目までに、ＢＰＤＵフレームであることを示すＭＡＣアドレス０ｘ０１８０ Ｃ２００ ００００が格納されている。
【００３８】
また、図６に示される例では、連想メモリ１４のアドレス２００には、ポート１用のＶＬＡＮタグ１段付与のフレームのエントリが登録されている。このエントリのＶＬＡＮタグは、ＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝２００である。そのため、図６に示される連想メモリ１４のアドレス２００のエントリでは、ＶＬＡＮタグに該当する、Ｅｔｈｅｒｎｅｔフレームの先頭から１３バイト目と１４バイト目とにＴＰＩＤの値０ｘ８１００と、１５バイト目と１６バイト目とにＶＬＡＮ ＩＤの値２００とが格納されている。
【００３９】
また、図６に示される例では、連想メモリ１４のアドレス２０１には、ポート２用のＶＬＡＮタグ２段付与のフレームのエントリが登録されている。このエントリの１段目（外側）のＶＬＡＮタグは、ＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝３００である。このエントリの２段目（内側）のＶＬＡＮタグは、ＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝４００である。１段目のＶＬＡＮタグは、Ｅｔｈｅｒｎｅｔフレームの先頭から１３バイト目から１６バイト目に位置する。２段目（内側）のＶＬＡＮタグは、１段目のＶＬＡＮタグに続いて、Ｅｔｈｅｒｎｅｔフレームの先頭から１７バイト目から２０バイト目に位置する。そのため、図６に示されるアドレス２０１のエントリでは、Ｅｔｈｅｒｎｅｔフレームの先頭から１３バイト目から１６バイト目までに１段目（外側）のＶＬＡＮタグ（ＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝３００）が格納されている。また、Ｅｔｈｅｒｎｅｔフレームの先頭から１７バイト目から２０バイト目までに２段目（内側）のＶＬＡＮタグ（ＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝４００）が格納されている。
【００４０】
また、図６に示される例では、連想メモリ１４のアドレス２０２にポート１用の制御フレームの一つであるＬＡＣＰ（Link Aggregation Control Protocol）フレームのエント
リが登録されている。ＬＡＣＰフレームは、宛先ＭＡＣアドレスとして、０ｘ０１８０ Ｃ２００ ０００２が予約されている。そのため、図６に示されるアドレス２０２のエントリでは、Ｅｔｈｅｒｎｅｔフレームの宛先ＭＡＣアドレスに該当する先頭から６バイト目までに、ＬＡＣＰフレームであることを示すＭＡＣアドレス０ｘ０１８０ Ｃ２００ ０００２が格納されている。
【００４１】
連想メモリ１４の検索キーによる検索処理は、若番アドレスから老番アドレスの順に実行される。検索キーと完全一致するエントリが見つかった場合には、その時点で検索処理は終了し、このエントリより老番のエントリについては検索されない。検索キーと完全一致するエントリが格納されている連想メモリ１４のアドレス値が連想メモリ１４より出力される。なお、連想メモリ１４中の「マスク」に該当するビットは、「０」でも「１」でもよいビットである。
【００４２】
また、図６に示される例では、連想メモリ１４の最終アドレスに全マスクのエントリが設定されている。このように設定することによって、検索キーに対応するエントリが連想メモリ１４に登録されていない場合でも、この検索キーは最終アドレスのエントリに一致することが可能となる。
【００４３】
図７は、アソシエイトメモリ１６に格納されるエントリの例を示す図である。アソシエイトメモリ１６は、例えば、ＲＡＭである。アソシエイトメモリ１６のエントリには、受信有効フラグ，装置内宛先情報（宛先カード番号，宛先ポート番号）が含まれる。アソシエイトメモリ１６の各エントリが格納されるアドレス値は、連想メモリ１４のアドレス値と対応している。アソシエイトメモリ１６のエントリは、例えば、通信装置１００のソフトウェアによってＣＰＵ１８経由で設定される。
【００４４】
受信有効フラグは、エントリに該当する受信フレームの受信許可又は受信拒否を示すフラグである。例えば、受信有効フラグが１である場合には、受信有効が示され、エントリに該当する受信フレームは受信許可される。例えば、受信有効フラグが０である場合には、受信無効が示され、エントリに該当する受信フレームは廃棄される。
【００４５】
宛先カード番号と宛先ポート番号とは、エントリに該当する受信フレームの通信装置１００内の宛先となる回線ＩＦ回路１とそのポート番号とが設定される。
【００４６】
例えば、通信装置１００が、回線ＩＦカード１のポート１でＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝１００のＶＬＡＮタグを有するＥｔｈｅｒｎｅｔフレームを受信した場合を想定する。この場合、連想メモリアクセス制御回路１３が、検索キー生成回路１２から、ポート番号＝ポート１と、ＴＰＩＤ＝０ｘ８１００，ＶＬＡＮ ＩＤ＝１００を含む受信フレームの先頭から２０バイト分のデータと、を検索キーとして受信する。この検索キーは、連想メモリ１４のアドレス１００のエントリに合致するので、連想メモリアクセス制御回路１３からこの検索キーが入力されると、連想メモリ１４は、アドレス１００をアソシエイトメモリアクセス制御回路１５に送信する。アソシエイトメモリアクセス制御回路１５は、アソシエイトメモリ１６からアドレス１００のエントリを読み出し、受信判定回路１７に送信する。アソシエイトメモリ１６のアドレス１００のエントリの受信有効フラグは有効（１に設定）を示すので、受信判定回路１７は、宛先カード番号と宛先ポート番号を装置内ヘッダとして受信フレームに付与し、ＳＷ回路２に送信する。
【００４７】
同様にして、アソシエイトメモリ１６のアドレス２００，２０１のエントリに該当する受信フレームは、ユーザフレームとして、各エントリが示す宛先カード番号と宛先ポート番号とにしたがって、ＳＷ回路２を経由して、宛先カードの宛先ポートに送信される。連想メモリ１４のアドレス１００，２００，２０１のエントリに該当する受信フレームは、いずれもＶＬＡＮタグを含んでおり、通信装置１００は、ＶＬＡＮ ＩＤごとに受信フレームを識別してネットワークに転送することが示される。
【００４８】
また、ＢＰＤＵフレーム，ＬＡＣＰフレームに該当するアソシエイトメモリ１６のアドレス１０１，２０２のエントリは、宛先カード番号がＣＰＵ１８を示しているため、ＢＰＤＵフレーム，ＬＡＣＰフレームは、回線ＩＦ回路１のＣＰＵ１８に送信される。すなわち、通信装置１００は、制御フレームを識別して装置内で終端することが示される。なお、図６及び図７では、制御フレームの例としてＢＰＤＵフレームとＬＡＣＰフレームとについて示したが、制御フレームはこれに限られない。制御フレームとしては、例えば、物理リンクや対向装置の状態を監視制御するためのフレームや、ネットワーク内のトポロジ状態やルーティング状態を監視制御するためのフレームがある。
【００４９】
図６及び図７に示されるように、連想メモリ１４及びアソシエイトメモリ１６では、例えば、ポート，ＶＬＡＮ，ユーザフレーム，制御フレームといった各種情報に応じて個々のエントリが格納されている。そのため、フィルタリングの設定変更の場合には、通信装置１００のソフトウェアは、フィルタリングの設定変更に伴って不要となる連想メモリ１４及びアソシエイトメモリ１６のエントリを１つずつ無効に設定する。また、通信装置１００のソフトウェアは、フィルタリングの設定変更に伴って必要となる連想メモリ１４及びアソシエイトメモリ１６のエントリを、１つずつ有効に設定したり、追加したりする。該当するエントリが多数存在する場合には、該当エントリを無効又は有効に設定する処理数が増加し、手間がかかる。また、該当する全エントリの無効又は有効の設定処理の終了までに時間を要してしまい、結果として、パケットフィルタリングの切替時間が増加してしまう。また、パケットフィルタリングの切替時間の増加をなるべく抑制するためには、連想メモリ１４の多数のエントリへのアクセス制御を短時間で行う必要があり、ＣＰＵ１８やソフトウェアへの負荷が増加してしまう。
【００５０】
＜第１実施形態＞
第１実施形態では、パケットフィルタリングの切替時間を短くし、ＣＰＵ１８やソフトウェアへの負荷を抑制するために、回線ＩＦ回路を以下のように構成する。以下、上述の説明と重複する箇所については、説明を省略する。
【００５１】
図８は、第１実施形態における回線ＩＦ回路１ａの構成例を示す図である。回線ＩＦ回路１ａは、ＰＨＹ／ＭＡＣ回路１１ａ，検索キー生成回路１２ａ，連想メモリアクセス制御回路１３，連想メモリ１４ａ，アソシエイトメモリアクセス制御回路１５，アソシエイトメモリ１６，受信判定回路１７，ＣＰＵ１８，及びポートＡＣ回路２１を含む。なお、図８に示される例では、回線ＩＦ回路１ａの受信側の構成のみが示されている。第１実施形態における回線ＩＦ回路１ａの構成は、ＰＨＹ／ＭＡＣ回路１１ａ，検索キー生成回路１２ａ，連想メモリ１４ａ，ポートＡＣ回路２１以外は、図５における回線ＩＦ回路１と同様である。
【００５２】
ポートＡＣ（Action Code）回路２１は、メモリを有しており、このメモリにはポート
ＡＣテーブル２２ａが保持されている。ポートＡＣテーブル２２ａには、回線ＩＦ回路１ａの各ポートに対してフレームの処理動作を決定するＡｃｔｉｏｎ Ｃｏｄｅ値が設定されている。ポートＡＣ回路２１は、各ポートにおいてフレームが受信されると、ポートＡＣテーブル２２ａから該当するポートのエントリを読み出し、Ａｃｔｉｏｎ Ｃｏｄｅ値を取得する。ポートＡＣ回路２１は、取得したＡｃｔｉｏｎ Ｃｏｄｅ値をＰＨＹ／ＭＡＣ回路１１ａに送信する。ポートＡＣ回路２１は、態様における取得回路の一例である。
【００５３】
ＰＨＹ／ＭＡＣ回路１１ａは、各ポートでフレームが受信されると、ポートＡＣ回路２１にアクセスして、受信ポートに対して設定されたＡｃｔｉｏｎ Ｃｏｄｅ値を取得する。ＰＨＹ／ＭＡＣ回路１１ａは、Ａｃｔｉｏｎ Ｃｏｄｅ値と受信フレームとを検索キー生成回路１２ａに送信する。検索キー生成回路１２ａは、受信フレームの受信ポート番号と、Ａｃｔｉｏｎ Ｃｏｄｅ値と、受信フレームの先頭から２０バイト分のデータとを結合して検索キーを生成する。この検索キーによって、連想メモリ１４ａの検索処理が行われる。検索キー生成回路１２ａは、態様における生成回路の一例である。受信判定回路１７は、態様における判定回路の一例である。
【００５４】
図９は、第１実施形態におけるポートＡＣテーブル２２ａのエントリの例を示す図である。ポートＡＣテーブル２２ａのアドレスはポート番号と対応している。Ａｃｔｉｏｎ Ｃｏｄｅは、２ビットのコードである。Ａｃｔｉｏｎ Ｃｏｄｅ値「００」は、フレームを全て廃棄することを示す。Ａｃｔｉｏｎ Ｃｏｄｅ値「０１」は、ユーザフレームを全て廃棄することを示す。Ａｃｔｉｏｎ Ｃｏｄｅ値「１１」は、フレームを廃棄しない（受信する）ことを示す。ポートＡＣテーブル２２ａは、態様における第１のメモリの一例である。Ａｃｔｉｏｎ Ｃｏｄｅ値は、態様における識別子の一例である。
【００５５】
図１０は、第１実施形態における連想メモリ１４ａのエントリの例を示す図である。第１実施形態における連想メモリ１４ａのエントリには、エントリ有効フラグ，ポート番号，フレームの先頭から２０バイト分のデータに加え、Ａｃｔｉｏｎ Ｃｏｄｅが含まれる。連想メモリ１４ａは、態様における連想メモリの一例である。
【００５６】
連想メモリ１４ａのエントリは、若番から老番の順で検索処理がなされ、完全一致するエントリが見つかるとそれ以降のエントリの検索は行われない。そのため、連想メモリ１４ａのエントリは、（１）全フレーム廃棄エントリ，（２）制御フレーム用エントリ，（３）全ユーザフレーム廃棄エントリ，（４）ユーザフレーム用エントリの順で、且つ、条件の厳しいエントリから順に配置される。（１）全フレーム廃棄エントリは、Ａｃｔｉｏ
ｎ Ｃｏｄｅ値「００」のエントリである。（３）全ユーザフレーム廃棄エントリは、Ａｃｔｉｏｎ Ｃｏｄｅ値「０１」のエントリである。（２）制御フレーム用エントリのＡｃｔｉｏｎ Ｃｏｄｅ値は、「マスク、１」に設定される。（４）ユーザフレーム用エントリのＡｃｔｉｏｎ Ｃｏｄｅ値は、「１１」に設定される。
【００５７】
（１）全フレーム廃棄エントリと（３）全ユーザフレーム廃棄エントリとは、それぞれ、回線ＩＦ回路１ａが備えるポートの数だけ用意される。また、（１）全フレーム廃棄エントリと（３）全ユーザフレーム廃棄エントリとのフレームの先頭から２０バイト分のデータは、全てマスクである。（３）全ユーザフレーム廃棄エントリのフレームの先頭から２０バイト分のデータが全てマスクに設定されるのは、連想メモリ１４ａのエントリにＡｃｔｉｏｎ Ｃｏｄｅが含まれているからである。なおかつ、（２）制御フレーム用のエントリが（３）全ユーザフレーム廃棄エントリよりも若番アドレスに存在するため、制御フレームの検索キーについての検索処理は（３）全ユーザフレーム廃棄エントリより前に終了する。そのため、（３）全ユーザフレーム廃棄エントリにおいて、フレームの先頭から２０バイト分のデータはマスクに設定されていても、これより若番のアドレスのエントリにおいて制御フレームは処理されるため、ユーザフレームのみが廃棄される。なお、連想メモリ１４ａにも、最終アドレスには全マスクのエントリが登録されている。
【００５８】
図１１は、第１実施形態におけるアソシエイトメモリ１６のエントリの例を示す図である。アソシエイトメモリ１６は、通信装置１００のソフトウェアによって、連想メモリ１４ａの（１）全フレーム廃棄エントリと（３）全ユーザフレーム廃棄エントリとに対応するエントリの受信有効フラグは０（無効）に設定される。アソシエイトメモリ１６は、態様における第２のメモリの一例である。受信有効フラグは、態様における処理情報の一例である。
【００５９】
＜動作例＞
図１２は、回線ＩＦ回路１ａにおけるフレーム受信処理のフローチャートの例である。図１２に示されるフローチャートは、回線ＩＦ回路１ａの各ポートでフレームが受信されると開始される。
【００６０】
ＯＰ１では、受信フレームは、ＰＨＹ／ＭＡＣ回路１１ａによって、物理レイヤとＭＡＣレイヤの終端処理をされる。例えば、ＭＡＣレイヤでは、ＦＣＳチェックが行われ、受信フレームにＦＣＳにエラーがあった場合には、受信フレームはこの時点で廃棄される。受信フレームにＦＣＳのエラーがない場合には、処理がＯＰ２に進む。
【００６１】
ＯＰ２では、受信フレームについて、ポートＡＣ回路２１によって、ポートＡＣテーブル２２ａから受信ポートに対するＡｃｔｉｏｎ Ｃｏｄｅ値が取得される。Ａｃｔｉｏｎ
Ｃｏｄｅ値は、ＰＨＹ／ＭＡＣ回路１１ａに送信される。次に処理がＯＰ３に進む。
【００６２】
ＯＰ３では、受信フレームについて、検索キー生成回路１２ａによって、連想メモリ１４ａの検索キーが生成される。検索キー生成回路１２ａは、ＰＨＹ／ＭＡＣ回路１１ａから、受信フレームと、受信ポートに対するＡｃｔｉｏｎ Ｃｏｄｅ値とを受信する。検索キー生成回路１２ａは、受信ポート番号と、Ａｃｔｉｏｎ Ｃｏｄｅ値と、受信フレームの先頭から２０バイト分のデータとを結合して検索キーを生成する。検索キーは、連想メモリアクセス制御回路１３に送信される。次に処理がＯＰ４に進む。
【００６３】
ＯＰ４では、受信フレームの検索キーについて、連想メモリアクセス制御回路１３によって連想メモリ１４ａが検索される。次に処理がＯＰ５に進む。
【００６４】
ＯＰ５では、受信フレームの検索キーについて連想メモリ１４ａの検索の結果得られる
、検索キーに合致するエントリを格納するアドレスが、連想メモリ１４ａからアソシエイトメモリアクセス制御回路１５に出力される。次に処理がＯＰ６に進む。
【００６５】
ＯＰ６では、アソシエイトメモリアクセス制御回路１５によって、アソシエイトメモリ１６から、連想メモリ１４ａの検索の結果得られたアドレスに対応するエントリが読み出される。読み出されたアソシエイトメモリ１６のエントリは、受信判定回路１７に送信される。次に処理がＯＰ７に進む。
【００６６】
ＯＰ７では、受信フレームについて検出されたアソシエイトメモリ１６のエントリの受信有効フラグが１であるか否か、すなわち、受信フレームの受信許可であるか否かが受信判定回路１７によって判定される。受信有効フラグが１である場合には（ＯＰ７：Ｙｅｓ）、処理がＯＰ９に進む。受信有効フラグが０である場合には（ＯＰ７：Ｎｏ）、処理がＯＰ８に進む。
【００６７】
ＯＰ８では、受信フレームについて検出されたアソシエイトメモリ１６のエントリの受信有効フラグが０であり、受信フレームの受信が拒否されるので、受信フレームは廃棄される。その後、図１２に示されるフローチャートが終了する。
【００６８】
ＯＰ９では、受信判定回路１７によって、受信フレームの装置内宛先がＣＰＵ１８であるか否かが判定される。受信判定回路１７は、受信フレームの装置内宛先を、受信フレームについて検出されたアソシエイトメモリ１６のエントリの宛先カード番号によって判定する。受信フレームの装置内宛先がＣＰＵ１８である場合には（ＯＰ９：Ｙｅｓ）、処理がＯＰ１０に進む。受信フレームの装置内宛先が、ＣＰＵ１８でない、すなわち、他の回線ＩＦ回路である場合には（ＯＰ９：Ｎｏ）、処理がＯＰ１１に進む。
【００６９】
ＯＰ１０では、受信フレームは、受信判定回路１７によってＣＰＵ１８に送信される。その後、図１２に示されるフローチャートが終了する。
【００７０】
ＯＰ１１では、受信フレームは、受信判定回路１７によって、ＳＷ回路２に送信される。このとき、受信判定回路１７は、受信フレームについて検出されたアソシエイトメモリ１６のエントリの宛先カード番号と、宛先ポート番号とを含む装置内ヘッダを受信フレームに付与してからＳＷ回路２に送信する。その後、図１２に示されるフローチャートが終了する。なお、装置内ヘッダが付与された受信フレームは、ＳＷ回路２によって、受信フレームについて検出されたアソシエイトメモリ１６のエントリの宛先カード番号が示す回線ＩＦ回路に転送される。
【００７１】
以下、回線ＩＦ回路１ａのポート１の設定について、動作例を説明する。以下の動作例では、連想メモリ１４ａは図１０の状態であり、アソシエイトメモリ１６は図１１の状態であるとする。
【００７２】
（動作例１）受信フレームを全て廃棄する場合
動作例１の場合には、通信装置１００のソフトウェアによって、ポートＡＣテーブル２２ａのポート１に対応するエントリのＡｃｔｉｏｎ Ｃｏｄｅ値は「００」に設定される。したがって、ポート１の受信フレームの検索キーには、Ａｃｔｉｏｎ Ｃｏｄｅ＝００が含まれることとなる。そのため、連想メモリ１４ａの検索によって、受信フレームの検索キーが図１０の連想メモリ１４ａの（１）全フレーム廃棄エントリにヒットする。図１０の連想メモリ１４ａの（１）全フレーム廃棄エントリに対応する図１１のアソシエイトメモリ１６の（１）全フレーム廃棄エントリでは、受信有効フラグ＝０であるため（図１２、ＯＰ７：Ｎｏ）、ポート１の受信フレームは受信判定回路１７によって廃棄される（図１２、ＯＰ８）。
【００７３】
（動作例２）制御フレームは受信し、ユーザフレームは廃棄する場合
動作例２の場合には、通信装置１００のソフトウェアによって、ポートＡＣテーブル２２ａのポート１に対応するエントリのＡｃｔｉｏｎ Ｃｏｄｅ値は「０１」に設定される。したがって、ポート１の受信フレームの検索キーには、Ａｃｔｉｏｎ Ｃｏｄｅ＝０１が含まれることとなる。
【００７４】
受信フレームが制御フレームである場合、連想メモリ１４ａの検索によって、受信フレームの検索キーが図１０の連想メモリ１４ａの（２）制御フレーム用エントリにヒットする。図１０の連想メモリ１４ａの（２）制御フレーム用エントリに対応する図１１のアソシエイトメモリ１６の（２）制御フレーム用エントリでは、受信有効フラグ＝１であるため、ポート１の受信フレームは受信が許可される（図１２、ＯＰ７：Ｙｅｓ）。また、図１１のアソシエイトメモリ１６の（２）制御フレーム用エントリでは、宛先カード番号＝ＣＰＵであるため（図１２、ＯＰ９：Ｙｅｓ）、ポート１の受信フレームは、受信判定回路１７によってＣＰＵ１８に送信される（図１２、ＯＰ１０）。
【００７５】
受信フレームがユーザフレームである場合、連想メモリ１４ａの検索によって、受信フレームの検索キーが図１０の連想メモリ１４ａの（３）全ユーザフレーム廃棄エントリにヒットする。図１０の連想メモリ１４ａの（３）全ユーザフレーム廃棄エントリに対応する図１１のアソシエイトメモリ１６の（３）全ユーザフレーム廃棄エントリでは、受信有効フラグ＝０であるため（図１２、ＯＰ７：Ｎｏ）、受信フレームは受信判定回路１７によって廃棄される（図１２、ＯＰ８）。
【００７６】
（動作例３）全フレームを受信する場合
動作例３の場合には、通信装置１００のソフトウェアによって、ポートＡＣテーブル２２ａのポート１に対応するエントリのＡｃｔｉｏｎ Ｃｏｄｅ値は「１１」に設定される。したがって、ポート１の受信フレームの検索キーには、Ａｃｔｉｏｎ Ｃｏｄｅ＝１１が含まれることとなる。
【００７７】
受信フレームが制御フレームである場合、連想メモリ１４ａの検索によって、受信フレームの検索キーが図１０の連想メモリ１４ａの（２）制御フレーム用エントリにヒットする。図１０の連想メモリ１４ａの（２）制御フレーム用エントリに対応する図１１のアソシエイトメモリ１６の（２）制御フレーム用エントリでは、受信有効フラグ＝１であるため、ポート１の受信フレームは受信が許可される（図１２、ＯＰ７：Ｙｅｓ）。また、図１１のアソシエイトメモリ１６の（２）制御フレーム用エントリでは、宛先カード番号＝ＣＰＵであるため（図１２、ＯＰ９：Ｙｅｓ）、ポート１の受信フレームは、受信判定回路１７によってＣＰＵ１８に送信される（図１２、ＯＰ１０）。
【００７８】
受信フレームがユーザフレームである場合、連想メモリ１４ａの検索によって、受信フレームの検索キーが図１０の連想メモリ１４ａの（４）ユーザフレーム用エントリにヒットする。図１０の連想メモリ１４ａの（４）ユーザフレーム用エントリに対応する図１１のアソシエイトメモリ１６の（４）ユーザフレーム用エントリでは、受信有効フラグ＝１であるため、受信フレームの受信が許可される（図１２、ＯＰ７：Ｙｅｓ）。また、図１１のアソシエイトメモリ１６の（４）ユーザフレーム用エントリでは、宛先カード番号に他の回線ＩＦ回路の番号が格納されているため（図１２、ＯＰ９：Ｎｏ）、ポート１の受信フレームは、受信判定回路１７によってＳＷ回路２に送信される（図１２、ＯＰ１１）。
【００７９】
＜第１実施形態の作用効果＞
第１実施形態では、Ａｃｔｉｏｎ Ｃｏｄｅを連想メモリ１４ａのエントリに含め、予
めＡｃｔｉｏｎ Ｃｏｄｅの各値に対応するエントリを連想メモリ１４ａとアソシエイトメモリ１６とに登録しておく。また、アソシエイトメモリ１６のエントリの受信有効フラグは、対応する連想メモリ１４ａのエントリのＡｃｔｉｏｎ Ｃｏｄｅの値が示す処理動作に連動して設定される。これによって、各ポートに対するＡｃｔｉｏｎ Ｃｏｄｅ値を変更するだけで、受信フレームの検索キーにヒットする連想メモリ１４ａのエントリも変わり、結果として、受信フレームのフィルタリングの設定が変わる。このとき、連想メモリ１４ａ及びアソシエイトメモリ１６のエントリの設定変更は生じない。
【００８０】
したがって、第１実施形態によれば、ポートＡＣテーブル２２ａのエントリに含まれるＡｃｔｉｏｎ Ｃｏｄｅ値の変更によってパケットフィルタリングの設定を変更することができるので、パケットフィルタリングの切替に要する時間を短縮することができる。また、連想メモリ１４ａ及びアソシエイトメモリ１６のエントリの変更を行わなくてもよいため、パケットフィルタリングの切替に係る手間を抑えることができる。また、連想メモリ１４ａのエントリの変更を行わなくてもよいため、パケットフィルタリングの切替に伴って連想メモリ１４の多数のエントリへのアクセス制御を行わない。このため、ＣＰＵ１８やソフトウェアへの負荷を抑制することができる。すなわち、第１実施形態によれば、パケットフィルタリングの設定変更を高速かつ一括して行うことができる。
【００８１】
＜第２実施形態＞
第２実施形態の回線ＩＦ回路１ｂ（図８）は、連想メモリ１４ｂ，ポートＡＣテーブル２２ｂ以外の構成は、第１実施形態の回線ＩＦ回路１ａと同様である。第２実施形態では、回線ＩＦ回路１ｂの複数のポートを１つのグループとして扱うポートグループが導入される。連想メモリ１４ｂ及びアソシエイトメモリ１６において、ポートグループに含まれる複数のポートは１つのエントリで制御される。第２実施形態では、第１実施形態と共通する箇所の説明は省略される。
【００８２】
図１３は、第２実施形態におけるポートＡＣテーブル２２ｂのエントリの構成例を示す図である。ポートＡＣテーブル２２ｂのエントリには、Ａｃｔｉｏｎ Ｃｏｄｅ値に加えて、ポートグループ番号が含まれる。同じポートグループに属する物理ポートのエントリには、ポートグループ番号に同一の値が設定される。いずれのポートグループにも属さないポートのエントリには、ポートグループ番号に値が設定されない（又は、Ｎｕｌｌが設定される）。図１３に示される例では、ポート１からポート１０は、ポートグループ番号１のポートグループに含まれる。
【００８３】
ポートＡＣテーブル２２ｂに設定されるポートグループ値は、Ａｃｔｉｏｎ Ｃｏｄｅ値とともにポートＡＣ回路２１によって読み出され、ＰＨＹ／ＭＡＣ回路１１ａを通じて検索キー生成回路１２ａに送信される。検索キー生成回路１２ａは、受信フレームの受信ポート番号，Ａｃｔｉｏｎ Ｃｏｄｅ値，ポートグループ値，受信フレームの先頭から２０バイト分のデータを結合して検索キーを生成する。
【００８４】
図１４は、第２実施形態における連想メモリ１４ｂのエントリの構成例を示す図である。連想メモリ１４ｂのエントリには、エントリ有効フラグ，Ａｃｔｉｏｎ Ｃｏｄｅ，ポート番号，フレームの先頭から２０バイト分のデータに加え、ポートグループ番号が含まれる。連想メモリ１４ｂのエントリのポートグループ番号には、受信ポートに格納されたポート番号に対応するポートＡＣテーブル２２ｂのエントリのポートグループ番号と同じ値が設定される。受信ポートがいずれのポートグループにも属さない場合には、連想メモリ１４ｂのエントリのポートグループ番号はマスクに設定される。図１４に示される連想メモリ１４ｂの例は、図１３に示されるポートＡＣテーブル２２ｂと対応しており、ポート１からポート１０はポートグループ番号１のポートグループに含まれる。したがって、図１４に示される連想メモリ１４ｂのポート１からポート１０に該当する（１）全フレー
ム廃棄エントリと（３）全ユーザフレーム廃棄エントリとは、それぞれ１つのエントリとなる。
【００８５】
図１５は、第２実施形態におけるアソシエイトメモリ１６のエントリの構成例を示す図である。図１５に示されるアソシエイトメモリ１６の例は、図１４に示される連想メモリ１４ｂに対応している。アソシエイトメモリ１６においても、連想メモリ１４ｂと同様に、ポート１からポート１０に該当する（１）全フレーム廃棄エントリと（３）全ユーザフレーム廃棄エントリとは、それぞれ１つのエントリとなる。
【００８６】
第２実施形態では、ポートグループ番号を用いることによって、連想メモリ１４ｂ及びアソシエイトメモリ１６の複数の物理ポート分のエントリを１つのエントリで管理することができる（例えば、図１４、図１５）。したがって、第２実施形態によれば、連想メモリ１４ｂとアソシエイトメモリ１６とのエントリ数を削減し、連想メモリ１４ｂとアソシエイトメモリ１６との容量を削減することができる。また、第２実施形態では、同じポートグループに属する複数の物理ポートのパケットフィルタリングの設定及び設定変更を一括して行うことができる。そのため、例えば、リンクアグリゲーション等の複数の物理ポートを１つの論理的なポートとして扱う場合に適している。
【００８７】
＜第３実施形態＞
第３実施形態では、通信装置１００が受信フレームのループバックを行えるように、回線ＩＦ回路を構成する。ループバックとは、フレームを受信したポートから、同じフレームを送信することである。第３実施形態では、ループバックは、ＳＷ回路２を経由して、フレームを受信したポートへ折り返し返信することによって行われる。ループバックは、例えば、ネットワークの運用開始前や障害発生時の調査作業等において、ポート単位の装置の故障診断等に用いられる。第３実施形態における回線ＩＦ回路１ｃ（図８）では、連想メモリ１４ｃ，ポートＡＣテーブル２２ｃ以外の構成は、第１実施形態における回線ＩＦ回路１ａの構成と同様である。尚、第３実施形態において、第１実施形態と共通する箇所の説明は省略される。
【００８８】
図１６は、第３実施形態におけるポートＡＣテーブル２２ｃのエントリの例である。第３実施形態では、Ａｃｔｉｏｎ Ｃｏｄｅは３ビットに拡張される。Ａｃｔｉｏｎ Ｃｏｄｅ値「０００」は、該当ポートで受信する全フレームの廃棄を示す。Ａｃｔｉｏｎ Ｃｏｄｅ値「００１」は、該当ポートで受信する全ユーザフレームの廃棄を示す。Ａｃｔｉｏｎ Ｃｏｄｅ値「０１１」は、該当ポートで受信する全てのフレームを廃棄しないこと（受信すること）を示す。Ａｃｔｉｏｎ Ｃｏｄｅ値「１００」は、該当ポートで受信する全てのフレームのループバックを示す。Ａｃｔｉｏｎ Ｃｏｄｅ値「１０１」は、該当ポートで受信する全てのユーザフレームのループバックを示す。
【００８９】
図１７は、第３実施形態における連想メモリ１４ｃのエントリの構成例を示す図である。第３実施形態の連想メモリ１４ｃのエントリでは、Ａｃｔｉｏｎ Ｃｏｄｅが３ビットに拡張されている。また、第３実施形態の連想メモリ１４ｃでは、ループバック用のエントリが追加されている。
【００９０】
連想メモリ１４ｃのエントリは、若番から老番の順で検索処理がなされるため、（１）全フレーム廃棄エントリ，（２）全フレームループバックエントリ，（３）制御フレーム用エントリ，（４）全ユーザフレーム廃棄エントリ，（５）全ユーザフレームループバックエントリ，（６）ユーザフレーム用エントリの順に配置される。（１）全フレーム廃棄エントリは、Ａｃｔｉｏｎ Ｃｏｄｅ値「０００」のエントリである。（２）全フレームループバックエントリは、Ａｃｔｉｏｎ Ｃｏｄｅ値「１００」のエントリである。（４）全ユーザフレーム廃棄エントリは、Ａｃｔｉｏｎ Ｃｏｄｅ値「００１」のエントリで
ある。（５）全ユーザフレームループバックエントリは、Ａｃｔｉｏｎ Ｃｏｄｅ値「１０１」のエントリである。（３）制御フレーム用エントリのＡｃｔｉｏｎ Ｃｏｄｅ値は、「０，マスク，１」に設定される。（４）ユーザフレーム用エントリのＡｃｔｉｏｎ Ｃｏｄｅ値は、「０１１」に設定される。
【００９１】
（１）全フレーム廃棄エントリ，（２）全フレームループバックエントリ，（４）全ユーザフレーム廃棄エントリ，（５）全ユーザフレームループバックエントリは、それぞれ、回線ＩＦ回路１ｃが備えるポートの数だけ用意される。また、（１）全フレーム廃棄エントリ，（２）全フレームループバックエントリ，（４）全ユーザフレーム廃棄エントリ，（５）全ユーザフレームループバックエントリのそれぞれのフレームの先頭から２０バイト分のデータは、全てマスクである。なお、連想メモリ１４ｃにも、最終アドレスには全マスクのエントリが登録されている。
【００９２】
図１８は、第３実施形態におけるアソシエイトメモリ１６のエントリの構成例である。図１８に示されるアソシエイトメモリ１６は、図１７に示される連想メモリ１４ｃに対応している。第３実施形態におけるアソシエイトメモリ１６も、連想メモリ１４ｃと同様に、ループバック用のエントリが追加されている。アソシエイトメモリでも、（１）全フレーム廃棄エントリ，（２）全フレームループバックエントリ，（４）全ユーザフレーム廃棄エントリ，（５）全ユーザフレームループバックエントリは、それぞれ、回線ＩＦ回路１ｃが備えるポートの数だけ用意される。アソシエイトメモリ１６の（２）全フレームループバックエントリと（４）全ユーザフレームループバックエントリとでは、受信有効フラグ＝１（有効），宛先カード番号が回線ＩＦ回路１ｃ自身のカード番号，宛先ポート番号が回線ＩＦ回路１ｃのそれぞれのポート番号となる。
【００９３】
（動作例４）全フレームをループバックする場合
動作例４の場合には、通信装置１００のソフトウェアによって、ポートＡＣテーブル２２ｃのポート１に対応するエントリのＡｃｔｉｏｎ Ｃｏｄｅ値は「１００」に設定される。これによって、ポート１における受信フレームの検索キーには、Ａｃｔｉｏｎ Ｃｏｄｅ＝１００が含まれることとなる。
【００９４】
検索キーに含まれるＡｃｔｉｏｎ Ｃｏｄｅ値が「１００」であるため、連想メモリ１４ｃの検索によって、受信フレームの検索キーは図１７の連想メモリ１４ｃの（２）全フレームループバックエントリにヒットする。図１７の連想メモリ１４ｃの（２）全フレームループバックエントリに対応する図１８のアソシエイトメモリ１６の（２）全フレームループバックエントリでは、受信有効フラグ＝１であるため、ポート１の受信フレームは受信が許可される。また、図１８のアソシエイトメモリ１６の（２）全フレームループバックエントリでは、宛先カード番号に回線ＩＦ回路１ｃ自身の番号と、宛先ポート番号に受信ポートであるポート１が格納されている。したがって、受信フレームは、宛先カード番号が自身の番号，宛先ポート番号が受信ポートであるポート１の装置内ヘッダが付与されて、受信判定回路１７によってＳＷ回路２に送信される。受信フレームは、その後、ＳＷ回路２によって再び回線ＩＦ回路１ｃに送信され、回線ＩＦ回路１ｃにおいて装置内ヘッダを取り除かれて、ポート１から再び送信される。
【００９５】
（動作例５）全ユーザフレームをループバックする場合
動作例５の場合には、通信装置１００のソフトウェアによって、ポートＡＣテーブル２２ｃのポート１に対応するエントリのＡｃｔｉｏｎ Ｃｏｄｅ値は「１０１」に設定される。これによって、ポート１における受信フレームの検索キーには、Ａｃｔｉｏｎ Ｃｏｄｅ＝１０１が含まれることとなる。
【００９６】
受信フレームが制御フレームである場合、連想メモリ１４ｃの検索によって、受信フレ
ームの検索キーが図１７の連想メモリ１４ｃの（３）制御フレーム用エントリにヒットする。図１７の連想メモリ１４ｃの（３）制御フレーム用エントリに対応する図１８のアソシエイトメモリ１６の（３）制御フレーム用エントリでは、受信有効フラグ＝１であるため、ポート１の受信フレームは受信が許可される。また、図１８のアソシエイトメモリ１６の（３）制御フレーム用エントリでは、宛先カード番号＝ＣＰＵであるため、ポート１の受信フレームは、受信判定回路１７によってＣＰＵ１８に送信される。
【００９７】
受信フレームがユーザフレームである場合、検索キーに含まれるＡｃｔｉｏｎ Ｃｏｄｅ値が「１０１」であるため、受信フレームの検索キーは図１７の連想メモリ１４ｃの（５）全ユーザフレームループバックエントリにヒットする。図１７の連想メモリ１４ｃの（５）全ユーザフレームループバックエントリに対応する図１８のアソシエイトメモリ１６の（５）全ユーザフレームループバックエントリでは、受信有効フラグ＝１であるため、ポート１の受信フレームは受信が許可される。また、図１８のアソシエイトメモリ１６の（５）全ユーザフレームループバックエントリでは、宛先カード番号に回線ＩＦ回路１ｃ自身の番号と、宛先ポート番号に受信ポートであるポート１が格納されている。したがって、受信フレームは、宛先カード番号が自身の番号，宛先ポート番号が受信ポートであるポート１の装置内ヘッダが付与されて、受信判定回路１７によってＳＷ回路２に送信される。受信フレームは、その後、ＳＷ回路２によって再び回線ＩＦ回路１ｃに送信され、回線ＩＦ回路１ｃにおいて装置内ヘッダを取り除かれて、ポート１から再び送信される。
【００９８】
以上のように、第３実施形態によれば、Ａｃｔｉｏｎ Ｃｏｄｅを３ビットに拡張し、ループバックを指定するＡｃｔｉｏｎ Ｃｏｄｅ値を導入する。これによって、連想メモリ１４ｃのエントリの追加，削除，並び替え，及び変更を行うことなく、通信装置１００は、ポートごとにループバックを実行することが可能となる。なお、ポートＡＣテーブル２２ｃ及び連想メモリ１４ｃのエントリに、第２実施形態におけるポートグループ番号を設定することも可能である。
【００９９】
＜第４実施形態＞
第４実施形態における回線ＩＦ回路１ｄ（図８）では、アソシエイトメモリ１６ｄ以外の構成は、第１実施形態における回線ＩＦ回路１ａから第３実施形態における回線ＩＦ回路１ｃのいずれであってもよい。
【０１００】
図１９は、第４実施形態におけるアソシエイトメモリ１６ｄのエントリの構成例を示す図である。第４実施形態におけるアソシエイトメモリ１６ｄのエントリには、受信有効フラグ，宛先カード番号，宛先ポート番号に加え、廃棄フラグが含まれる。廃棄フラグは、例えば、０が廃棄無し、１が廃棄有りを示す。アソシエイトメモリ１６ｄのエントリの廃棄フラグが１である場合に、このエントリに対応する受信フレームは廃棄される。なお、図１９に示されるアソシエイトメモリ１６ｄのエントリは、第３実施形態の連想メモリ１４ｃに対応している。ただし、これに限られず、第４実施形態のアソシエイトメモリ１６ｄのエントリは、第１実施形態の連想メモリ１４ａ、第２実施形態の連想メモリ１４ｂのいずれに対応していてもよい。
【０１０１】
アソシエイトメモリ１６ｄのエントリ内の受信有効フラグも、例えば、有効（１に設定）でフレームの受信、無効（０に設定）でフレームの廃棄を行うことを示す。ただし、受信有効フラグは、エントリの有効性を示すものである。例えば、ソフトウェアのエントリ登録、削除等の設定ミスにより、連想メモリ１４ｃのエントリのエントリ有効フラグが有効（１に設定）であるが、アソシエイトメモリ１６ｄの対応するエントリの受信有効フラグが廃棄（０に設定）の場合には、受信フレームは廃棄される。この場合、受信フレームの廃棄は意図したものなのか、連想メモリ１４ｃとアソシエイトメモリ１６ｄとの設定の不一致によるものなのかは明確に分からない。
【０１０２】
アソシエイトメモリ１６ｄに廃棄フラグを設けることにより、フレームの廃棄が明示的な廃棄であるのか、設定ミスによる廃棄であるのかが明確に判定することが可能となる。例えば、受信有効フラグが無効（０設定）であることにより受信フレームが廃棄された場合には、受信判定回路１７がＣＰＵ１８に通知し、ＣＰＵ１８がこのエントリの廃棄フラグを確認することによって、連想メモリ１４ｃとアソシエイトメモリ１６ｄとの設定不一致の検出が可能となる。
【０１０３】
＜第５実施形態＞
第５実施形態では、通信装置１００は、連想メモリのエントリにヒットした受信フレーム数をカウントし、統計情報を収集する。
【０１０４】
図２０は、第５実施形態における回線ＩＦ回路１ｅの構成例を示す図である。回線ＩＦ回路１ｅは、新たに、統計情報収集回路２３を含む。なお、図２０に示される例では、回線ＩＦ回路１ｅの受信側の構成のみが示されている。なお、第５実施形態の回線ＩＦ回路１ｅでは、統計情報収集回路２３以外の構成は、第１実施形態から第４実施形態のいずれの回線ＩＦ回路と同様であってもよい。ただし、以下では、回線ＩＦ回路１ｅの統計情報収集回路２３以外の構成は、第１実施形態と同様であることを想定して説明する。
【０１０５】
第５実施形態では、アソシエイトメモリアクセス制御回路１５は、連想メモリ１４ａから受信した、受信フレームにヒットした連想メモリ１４ａのエントリのアドレスを統計情報収集回路２３に送信する。
【０１０６】
統計情報収集回路２３は、統計情報収集回路２３内のメモリに統計情報テーブル２４を保持する。アソシエイトメモリアクセス制御回路１５から連想メモリ１４ａのアドレスを受信すると、統計情報収集回路２３は、受信した連想メモリ１４ａのアドレスに対するカウント値を１つ加算する。
【０１０７】
図２１は、統計情報テーブル２４の構成例を示す図である。統計情報テーブル２４は、連想メモリ１４ａのアドレスをテーブルインデックスとしてそれぞれのカウンタ値を保持する。このカウンタ値が、連想メモリ１４ａのそれぞれのエントリのヒットした受信フレーム数を示す。図２１では、カウント値は受信フレーム数を示しているが、これに限られず、受信バイト数とカウント値として保持してもよい。
【０１０８】
例えば、受信フレームが連想メモリ１４ａのアドレス１００のエントリにヒットした場合には、アソシエイトメモリアクセス制御回路１５は、アドレス１００を統計情報収集回路２３に送信する。統計情報収集回路２３は、統計情報テーブル２４のアドレス１００のカウント値に１を加算する。
【０１０９】
統計情報テーブル２４をソフトウェアが読みだすことによって、連想メモリ１４ａの各エントリに対してヒットしたフレーム数を把握することができる。連想メモリ１４ａのアドレスはアソシエイトメモリ１６のアドレスと対応しているため、統計情報テーブル２４の各エントリに対してヒットしたフレーム数が、受信フレーム数であるか、廃棄フレーム数であるかを判定することが可能である。例えば、アソシエイトメモリ１６の受信有効フラグが有効を示すエントリのアドレスに該当する統計情報テーブル２４の各エントリのフレーム数を加算することによって、回線ＩＦ回路１ｅの総受信フレーム数をユーザへ提供することが可能となる。また、例えば、アソシエイトメモリ１６の受信有効フラグが無効（廃棄）を示すエントリのアドレスに該当する統計情報テーブル２４の各エントリのフレーム数を加算することによって、回線ＩＦ回路１ｅの総廃棄フレーム数をユーザへ提供することが可能となる。第５実施形態では、連想メモリのエントリ単位に統計情報を収集す
ることが可能であるため、通信装置１００内で処理されるフレームの詳細な統計情報を提供することができる。
【０１１０】
＜第６実施形態＞
第６実施形態では、通信装置１００は、統計情報を集約して収集する。第６実施形態の回線ＩＦ回路１ｆ（図２０）の構成は、アソシエイトメモリ１６ｆ，統計情報テーブル２４ｆ以外は第５実施形態と同様である。
【０１１１】
図２２は、第６実施形態におけるアソシエイトメモリ１６ｆのエントリの構成例を示す図である。第６実施形態では、アソシエイトメモリ１６ｆのエントリには、統計番号が追加される。なお、図２２に示されるアソシエイトメモリ１６ｆの例は、第４実施形態のアソシエイトメモリ１６ｄ（図１９）のエントリに統計番号が追加されたものとなっている。ただし、これに限られず、第６実施形態のアソシエイトメモリ１６ｆは、第１実施形態から第３実施形態のアソシエイトメモリ１６のエントリに統計番号が追加されたものでもよい。
【０１１２】
図２３は、第６実施形態における統計情報テーブル２４ｆの構成例を示す図である。第６実施形態における統計情報テーブル２４ｆのテーブルインデックスは、アソシエイトメモリ１６ｆの統計番号である。すなわち、統計情報テーブル２４ｆのアドレスは、統計番号に対応している。
【０１１３】
第６実施形態では、アソシエイトメモリ制御回路１５は、受信フレームがヒットしたアソシエイトメモリ１６ｆのエントリを統計情報収集回路２３にも送信する。統計情報収集回路２３は、アソシエイトメモリ制御回路１５から受信したアソシエイトメモリ１６ｆのエントリに含まれる統計番号に対応する統計情報テーブル２４ｆのアドレスに格納されるカウント値に１を加算する。
【０１１４】
アソシエイトメモリ１６ｆの異なる複数エントリの統計情報を一括して収集したい場合には、異なる複数のエントリに共通の統計番号を設定することによって、一括でこれらの統計情報を取得することが可能となる。例えば、共通するＶＬＡＮ ＩＤを持つ複数のユーザフレームの統計情報をまとめて収集したい場合や、回線ＩＦ回路１ｆ内で廃棄されたフレーム数を一括で収集したい場合である。
【０１１５】
第６実施形態では、集約した統計情報を収集することができ、ソフトウェアが個々の統計情報の足し合わせを行うことがないので、ソフトウェアにかかる負荷を軽減することができる。また、第６実施形態では、集約した統計情報が収集されるため、統計情報テーブル２４ｆのサイズを縮小することが可能である。また、連想メモリの最終アドレスには、全マスク設定のエントリが配置されているので、最終アドレスのエントリ以外に合致しない受信フレームは、最終アドレスのエントリにヒットする。これによって、登録されたフレーム以外のフレームを受信したことを示す統計情報も収集可能となる。例えば、通信装置１００は、意図しないＶＬＡＮ ＩＤを持つフレームを受信したことを示す統計情報も収集可能である。
【０１１６】
＜第７実施形態＞
第７実施形態では、連想メモリのエントリにＡｃｔｉｏｎ Ｃｏｄｅは含まれず、連想メモリの検索結果によってパケットフィルタリングの判定は行われない。第７実施形態では、新たに、パケットフィルタリングの判定を行う回路が追加される。
【０１１７】
図２４は、第７実施形態における回線ＩＦ回路１ｇの構成例を示す図である。第７実施形態における回線ＩＦ回路１ｇは、新たにパケットフィルタリングの判定を行うＡＣフィ
ルタ回路２５を含む。また、図２４では、回線ＩＦ回路１ｇの送信側の回路である送信判定回路２６も示される。第７実施形態における回線ＩＦ回路１ｇの構成は、アソシエイトメモリ１６ｇ，受信判定回路１７ｇ，ポートＡＣ回路２１ｇ，ポートＡＣテーブル２２ｇ，ＡＣフィルタ回路２５、送信判定回路２６以外の構成は、図５に示される回線ＩＦ回路１と同様であるとする。
【０１１８】
図２５は、第７実施形態におけるアソシエイトメモリ１６ｇのエントリの構成例を示す図である。第７実施形態におけるアソシエイトメモリ１６ｇのエントリには、受信有効フラグ，宛先カード番号，宛先ポート番号に加え、エントリＡｃｔｉｏｎ Ｃｏｄｅが含まれる。エントリＡｃｔｉｏｎ Ｃｏｄｅは、受信フレームがユーザフレームであるか、制御フレームであるかを示すコードである。
【０１１９】
エントリＡｃｔｉｏｎ Ｃｏｄｅ値が「００１」である場合には、フレームが制御フレームであることが示される。エントリＡｃｔｉｏｎ Ｃｏｄｅ値が「０１０」である場合には、フレームがユーザフレームであることが示される。
【０１２０】
図２６は、第７実施形態におけるポートＡＣテーブル２２ｇの例を示す図である。ポートＡＣテーブル２２ｇは、ポート番号をテーブルインデックスとして、各ポートに対するポートＡｃｔｉｏｎ Ｃｏｄｅ値が設定されている。第７実施形態におけるポートＡｃｔｉｏｎ Ｃｏｄｅ値が「０００」である場合には、フレーム全廃棄を示す。ポートＡｃｔｉｏｎ Ｃｏｄｅ値が「００１」である場合には、制御フレームのみ受信、すなわち、ユーザフレーム全廃棄を示す。ポートＡｃｔｉｏｎ Ｃｏｄｅ値が「０１０」である場合には、ユーザフレームのみ受信、すなわち、制御フレーム全廃棄を示す。ポートＡｃｔｉｏｎ Ｃｏｄｅ値が「０１１」である場合には、全フレーム受信が示される。ポートＡｃｔｉｏｎ Ｃｏｄｅ値が「１００」である場合には、ユーザフレームのみループバックされることが示される。
【０１２１】
第７実施形態において、ポートＡｃｔｉｏｎ Ｃｏｄｅ値に、全フレームのループバックを指定する値が存在しないのは、以下の理由のためである。制御フレームには、ループバックの設定及び解除を指示する制御フレームが含まれる。全フレームのループバックがポートに設定されると、ループバックの解除を指示する制御フレームまでループバックされてしまうため、ループバックの解除ができなくなるおそれがある。そのため、ポートＡｃｔｉｏｎ Ｃｏｄｅ値には、全フレームのループバックを指定する値が存在しない。
【０１２２】
第７実施形態では、受信判定回路１７ｇは、受信フレームに対応するアソシエイトメモリ１６ｇのエントリの受信有効フラグが有効（１に設定）である場合に、アソシエイトメモリ１６ｇのエントリと受信フレームの受信ポート番号とをＡＣフィルタ回路２５に送信する。ＡＣフィルタ回路２５は、受信した受信ポート番号をもとにポートＡＣ回路２１ｇにアクセスする。ポートＡＣ回路２１ｇは、受信ポート番号に対応するポートＡｃｔｉｏｎ Ｃｏｄｅ値をポートＡＣテーブル２２ｇから読出し、ＡＣフィルタ回路２５に送信する。
【０１２３】
ＡＣフィルタ回路２５は、アソシエイトメモリ１６ｇのエントリに含まれるエントリＡｃｔｉｏｎ Ｃｏｄｅ値と、受信ポートのポートＡｃｔｉｏｎ Ｃｏｄｅ値と、から、受信フレームの廃棄の有無，ループバックの有無を判定するＡＣフィルタ判定処理を行う。ＡＣフィルタ回路２５によるＡＣフィルタ判定処理の結果は受信判定回路１７ｇに送信される。受信判定回路１７ｇは、ＡＣフィルタ判定回路２５の判定結果に基づいて、受信フレームの廃棄，転送，ループバック等に係る処理を実行する。また、第７実施形態において、受信判定回路１７ｇは、ＡＣフィルタ判定回路２５によるＡＣフィルタ判定処理の結果、受信フレームをループバックする際には、この受信フレームをＳＷ回路２ではなく、
送信判定回路２６に送信する。
【０１２４】
送信判定回路２６は、ＳＷ回路２，受信判定回路１７ｇ，ＣＰＵ１８からフレームを受信する。なお、ＳＷ回路２からの入力，受信判定回路１７ｇからの入力，ＣＰＵ１８からの入力は、それぞれ異なる信号線を介して行われる。送信判定回路２６が受信するフレームには、装置内ヘッダが付与されている。送信判定回路２６は、受信フレームに付与される装置内ヘッダの宛先ポート番号のポートに受信フレームを送信する。
【０１２５】
図２７は、ＡＣフィルタ回路２５の受信フレームのＡＣフィルタ判定処理のフローチャートの例である。図２７に示されるフローチャートは、ＡＣフィルタ回路２５が、アソシエイトメモリ１６ｇのエントリと、受信ポート番号に対するポートＡｃｔｉｏｎ Ｃｏｄｅ値とを受信すると開始される。以降、Ａｃｔｉｏｎ Ｃｏｄｅ値は、ＡＣ値と表記する。
【０１２６】
ＯＰ２１では、ＡＣフィルタ回路２５は、受信ポートに対するポートＡＣ値が０１１であるか否かを判定する。受信ポートに対するポートＡＣ値が０１１である場合には（ＯＰ２１：Ｙｅｓ）、受信ポートでは全フレームを受信することが示される。この場合には、ＡＣフィルタ回路２５は、受信フレームを廃棄しないことを判定する（ＯＰ２４）。その後、図２７に示されるフローチャートが終了する。受信ポートに対するポートＡＣ値が０１１でない場合には（ＯＰ２１：Ｎｏ）、処理がＯＰ２２に進む。
【０１２７】
ＯＰ２２では、ＡＣフィルタ回路２５は、受信ポートに対するポートＡＣ値が００１であるか否かを判定する。受信ポートに対するポートＡＣ値が００１である場合には（ＯＰ２２：Ｙｅｓ）、受信ポートでは制御フレームのみを受信することが示される。この場合には、処理がＯＰ２３に進む。受信ポートに対するポートＡＣ値が００１でない場合には（ＯＰ２２：Ｎｏ）、処理がＯＰ２６に進む。
【０１２８】
ＯＰ２３では、ＡＣフィルタ回路２５は、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリに含まれるエントリＡＣ値が００１であるか否かを判定する。エントリＡＣ値が００１である場合には（ＯＰ２３：Ｙｅｓ）、受信フレームが制御フレームであるので、ＡＣフィルタ回路２５は、受信フレームを廃棄しないことを判定する（ＯＰ２４）。その後、図２７に示されるフローチャートが終了する。エントリＡＣ値が００１でない場合、すなわち、受信フレームが制御フレームであることが明示されていない場合には（ＯＰ２３：Ｎｏ）、ＡＣフィルタ回路２５は、受信フレームを廃棄することを判定する（ＯＰ２５）。その後、図２７に示されるフローチャートが終了する。
【０１２９】
ＯＰ２６では、ＡＣフィルタ回路２５は、受信ポートに対するポートＡＣ値が０１０であるか否かを判定する。受信ポートに対するポートＡＣ値が０１０である場合には（ＯＰ２６：Ｙｅｓ）、受信ポートではユーザフレームのみを受信することが示される。この場合には、処理がＯＰ２７に進む。受信ポートに対するポートＡＣ値が０１０でない場合には（ＯＰ２６：Ｎｏ）、処理がＯＰ３０に進む。
【０１３０】
ＯＰ２７では、ＡＣフィルタ回路２５は、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリに含まれるエントリＡＣ値が０１０であるか否かを判定する。エントリＡＣ値が０１０である場合には（ＯＰ２７：Ｙｅｓ）、受信フレームがユーザフレームであるので、ＡＣフィルタ回路２５は、受信フレームを廃棄しないことを判定する（ＯＰ２８）。その後、図２７に示されるフローチャートが終了する。エントリＡＣ値が０１０でない場合、すなわち、受信フレームがユーザフレームであることが明示されていない場合には（ＯＰ２７：Ｎｏ）、ＡＣフィルタ回路２５は、受信フレームを廃棄することを判定する（ＯＰ２９）。その後、図２７に示されるフローチャートが終了する。
【０１３１】
ＯＰ３０では、ＡＣフィルタ回路２５は、受信ポートに対するポートＡＣ値が１００であるか否かを判定する。受信ポートに対するポートＡＣ値が１００である場合には（ＯＰ３０：Ｙｅｓ）、受信ポートではユーザフレームのみをループバックすることが示される。この場合には、処理がＯＰ３１に進む。受信ポートに対するポートＡＣ値が１００でない場合には（ＯＰ３０：Ｎｏ）、ＡＣフィルタ回路２５は、受信フレームを廃棄することを判定する（ＯＰ３４）。その後、図２７に示されるフローチャートが終了する。
【０１３２】
ＯＰ３１では、ＡＣフィルタ回路２５は、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリに含まれるエントリＡＣ値が０１０であるか否かを判定する。エントリＡＣ値が０１０である場合には（ＯＰ３１：Ｙｅｓ）、受信フレームがユーザフレームであるので、ＡＣフィルタ回路２５は、受信フレームをループバックすることを判定する（ＯＰ３２）。その後、図２７に示されるフローチャートが終了する。エントリＡＣ値が０１０でない場合、すなわち、受信フレームがユーザフレームであることが明示されていない場合には（ＯＰ３１：Ｎｏ）、ＡＣフィルタ回路２５は、受信フレームを廃棄しないことを判定する（ＯＰ３３）。その後、図２７に示されるフローチャートが終了する。
【０１３３】
図２８Ａ及び図２８Ｂは、第７実施形態における回線ＩＦ回路１ｇのフレーム受信処理のフローチャートの例である。図２８Ａ及び図２８Ｂに示されるフローチャートは、回線ＩＦ回路１ｇがフレームを受信すると開始される。
【０１３４】
ＯＰ４１では、受信フレームは、ＰＨＹ／ＭＡＣ処理回路１１によって、物理レイヤとＭＡＣレイヤの終端処理をされる。例えば、ＭＡＣレイヤでは、ＦＣＳチェックが行われ、受信フレームにＦＣＳにエラーがあった場合には、受信フレームはこの時点で廃棄される。受信フレームにＦＣＳのエラーがない場合には、処理がＯＰ４２に進む。
【０１３５】
ＯＰ４２では、受信フレームについて、検索キー生成回路１２によって、連想メモリ１４の検索キーが生成される。検索キー生成回路１２は、受信フレームを受信したポート番号と、受信フレームの先頭から２０バイト分のデータとを結合して検索キーを生成する。検索キーは、連想メモリアクセス制御回路１３に送信される。次に処理がＯＰ４３に進む。
【０１３６】
ＯＰ４３では、受信フレームの検索キーについて、連想メモリアクセス制御回路１３によって連想メモリ１４が検索される。次に処理がＯＰ４４に進む。
【０１３７】
ＯＰ４４では、受信フレームの検索キーについて連想メモリ１４の検索の結果得られたエントリを格納するアドレスが、連想メモリ１４からアソシエイトメモリアクセス制御回路１５に出力される。次に処理がＯＰ４５に進む。
【０１３８】
ＯＰ４５では、アソシエイトメモリアクセス制御回路１５によって、アソシエイトメモリ１６ｇから、受信したアドレスに対応するエントリが読み出される。読み出されたアソシエイトメモリ１６ｇのエントリは、受信判定回路１７ｇに送信される。次に処理がＯＰ４６に進む。
【０１３９】
ＯＰ４６では、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリの受信有効フラグが０であるか否か、すなわち、受信フレームの受信が許可されている時か否かが受信判定回路１７ｇによって判定される。受信有効フラグが０である場合には（ＯＰ４６：Ｙｅｓ）、処理がＯＰ４７に進む。受信有効フラグが１である場合には（ＯＰ４６：Ｎｏ）、処理がＯＰ４８に進む。
【０１４０】
ＯＰ４７では、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリの受信有効フラグが０であり、受信フレームの受信が拒否されるので、受信フレームは廃棄される。その後、図２８Ａに示されるフローチャートが終了する。
【０１４１】
ＯＰ４８では、受信判定回路１７ｇは、受信フレームのアソシエイトメモリ１６ｇのエントリと受信ポート番号とをＡＣフィルタ回路２５に送信する。ＡＣフィルタ回路２５は、受信ポート番号によってポートＡＣ回路２１ｇにアクセスし、受信ポートに対して設定されるポートＡＣ値を取得する。次に処理がＯＰ４９に進む。
【０１４２】
ＯＰ４９では、ＡＣフィルタ回路２５は、ＡＣフィルタ判定処理を実行する。ＡＣフィルタ判定処理は、例えば、図２７に示されるフローチャートの処理である。ＡＣフィルタ回路２５は、ＡＣフィルタ判定処理の結果を受信判定回路１７ｇに送信する。次に処理がＯＰ５０に進む。
【０１４３】
ＯＰ５０では、受信判定回路１７ｇは、ＡＣフィルタ判定処理の結果が受信フレームの廃棄であるか否かを判定する。ＡＣフィルタ判定処理の結果が受信フレームの廃棄である場合には（ＯＰ５０：Ｙｅｓ）、処理がＯＰ５１に進む。ＡＣフィルタ判定処理の結果が受信フレームの廃棄でない場合には（ＯＰ５０：Ｎｏ）、処理がＯＰ５２に進む。
【０１４４】
ＯＰ５１では、ＡＣフィルタ判定処理の結果が受信フレームの廃棄であるので、受信判定回路１７ｇは、受信フレームを廃棄する。その後、図２８Ｂに示されるフローチャートが終了する。
【０１４５】
ＯＰ５２では、受信判定回路１７ｇは、ＡＣフィルタ判定処理の結果が、受信フレームのループバックであるか否かを判定する。ＡＣフィルタ判定処理の結果が受信フレームのループバックである場合には（ＯＰ５２：Ｙｅｓ）、処理がＯＰ５３に進む。ＡＣフィルタ判定処理の結果が受信フレームのループバックでない場合には（ＯＰ５２：Ｎｏ）、処理がＯＰ５４に進む。
【０１４６】
ＯＰ５３では、受信判定回路１７ｇは、受信フレームに、宛先カード番号が回線ＩＦ回路１ｇ自身の番号、宛先ポート番号が受信フレームの受信ポート番号である装置内ヘッダを付与し、受信フレームを送信判定回路２６に送信する。この受信フレームは、送信判定回路２６によって、装置内ヘッダの宛先ポート番号のポートへ送信され、該ポートから出力される。その後、図２８Ｂに示されるフローチャートが終了する。
【０１４７】
ＯＰ５４では、受信判定回路１７ｇは、受信フレームがユーザフレームであるか否かを判定する。この判定は、受信フレームのアソシエイトメモリ１６ｇのエントリ内のエントリＡＣ値から判定されてもよいし、アソシエイトメモリ１６ｇのエントリの宛先カードがＣＰＵ１８であるか否かで判定されてもよい。受信フレームがユーザフレームである場合には（ＯＰ５４：Ｙｅｓ）、処理がＯＰ５５に進む。受信フレームがユーザフレームでない場合には（ＯＰ５４：Ｎｏ）、処理がＯＰ５６に進む。
【０１４８】
ＯＰ５５では、受信フレームは、受信判定回路１７ｇによって、ＳＷ回路２に送信される。このとき、受信判定回路１７ｇは、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリの宛先カード番号と、宛先ポート番号とを含む装置内ヘッダを受信フレームに付与してからＳＷ回路２に送信する。その後、図２８Ｂに示されるフローチャートが終了する。
【０１４９】
ＯＰ５６では、受信フレームが制御フレームであるので、受信判定回路１７ｇは、受信
フレームをＣＰＵ１８に送信する。その後、図２８Ｂに示されるフローチャートが終了する。
【０１５０】
第７実施形態においても、各ポートに対するポートＡＣ値を変更することによって、連想メモリ１４、アソシエイトメモリ１６ｇのエントリを追加、削除、変更等をすることなく、パケットフィルタリングの設定を変更することができる。なお、第７実施形態では、受信判定回路１７ｇは、受信フレームをループバックする場合には、ＳＷ回路２に送信せずに直接送信判定回路２６に受信フレームを送信する。ただし、これに限られず、受信判定回路１７ｇは、第３実施形態と同様に、受信フレームをループバックする場合には、ＳＷ回路２に送信してもよい。
【０１５１】
＜第８実施形態＞
第８実施形態では、通信装置１００は、ＶＬＡＮ単位のパケットフィルタリングを実行する。
【０１５２】
図２９は、第８実施形態における回線ＩＦ回路１ｈの構成例を示す図である。第８実施形態における回線ＩＦ回路１ｈでは、新たにＶＬＡＮ ＡＣ回路２７が含まれる。第８実施形態における回線ＩＦ回路１ｈの構成は、ＶＬＡＮ ＡＣ回路２７とＡＣフィルタ回路２５ｈ以外は、第７実施形態における回線ＩＦ回路１ｇと同様である。
【０１５３】
ＡＣフィルタ回路２５ｈは、受信判定回路１７ｇから受信した受信フレームに含まれるＶＬＡＮ ＩＤをもとにＶＬＡＮ ＡＣ回路２７にアクセスする。ＶＬＡＮ ＡＣ回路２７は、ＶＬＡＮ ＡＣ回路２７内に備えられるメモリ内にＶＬＡＮ ＡＣテーブル２８を有する。ＶＬＡＮ ＡＣテーブル２８には、ＶＬＡＮ ＩＤに対するＶＬＡＮ Ａｃｔｉｏｎ Ｃｏｄｅ値が保持されている。ＶＬＡＮ ＡＣ回路２７は、受信フレームのＶＬＡＮタグに含まれるＶＬＡＮ ＩＤに対応するＶＬＡＮ Ａｃｔｉｏｎ Ｃｏｄｅ値をＶＬＡＮ ＡＣテーブル２８から読み出し、ＡＣフィルタ回路２５ｈに送信する。ＡＣフィルタ回路２５ｈは、ＶＬＡＮ ＡＣ回路２７から受信するＶＬＡＮ ＡＣ値と、受信フレームのアソシエイトメモリ１６ｇのエントリとから、受信フレームのＡＣフィルタ判定処理を行う。なお、受信フレームに２段以上のＶＬＡＮタグが含まれる場合には、例えば、ＶＬＡＮ ＡＣ回路２７は、最も外側のＶＬＡＮタグに含まれるＶＬＡＮ ＩＤについてＶＬＡＮ ＡＣ値をＶＬＡＮ ＡＣテーブルから読み出す。
【０１５４】
図３０は、ＶＬＡＮ ＡＣテーブル２８の例を示す図である。ＶＬＡＮ ＡＣテーブル２８では、ＶＬＡＮ ＩＤをテーブルインデックスとして、各ＶＬＡＮ ＩＤに対してＶＬＡＮ Ａｃｔｉｏｎ Ｃｏｄｅ値が設定される。すなわち、ＶＬＡＮ ＡＣテーブル２８のアドレスはＶＬＡＮ ＩＤに対応している。ＶＬＡＮ ＡＣ値が「０００」である場合には、該当ＶＬＡＮの受信フレーム全廃棄が示される。ＶＬＡＮ ＡＣ値が「００１」である場合には、該当ＶＬＡＮの受信フレームのうち制御フレームのみを受信することが示される。ＶＬＡＮ ＡＣ値が「０１０」である場合には、該当ＶＬＡＮの受信フレームのうちユーザフレームのみを受信することが示される。ＶＬＡＮ ＡＣ値が「０１１」である場合には、該当ＶＬＡＮの受信フレームをすべて受信することが示される。ＶＬＡＮ
ＡＣ値が「１００」である場合には、該当ＶＬＡＮの受信フレームのうちユーザフレームのみがループバックされることが示される。なお、ＶＬＡＮ ＡＣ値に全フレームのループバックを指定する値が存在しないのは、前述のポートＡＣ値に全フレームのループバックを指定する値が存在しないことと同じ理由である。
【０１５５】
図３１は、第８実施形態におけるＡＣフィルタ回路２５ｈのＡＣフィルタ判定処理のフローチャートの例である。図３１に示されるフローチャートは、ＡＣフィルタ回路２５ｈが受信フレームのアソシエイトメモリ１６ｇのエントリと、ＶＬＡＮ ＡＣ値とを取得す
ると開始される。
【０１５６】
ＯＰ６１では、ＡＣフィルタ回路２５ｈは、受信フレームのＶＬＡＮ ＡＣ値が０１１であるか否かを判定する。ＶＬＡＮ ＡＣ値が０１１である場合には（ＯＰ６１：Ｙｅｓ）、受信フレームが示すＶＬＡＮでは受信フレームをすべて受信することが示され、ＡＣフィルタ回路２５ｈは、受信フレームを廃棄しないことを判定する（ＯＰ７６）。その後、図３１に示されるフローチャートが終了する。ＶＬＡＮ ＡＣ値が０１１でない場合には（ＯＰ６１：Ｎｏ）、処理がＯＰ６２に進む。
【０１５７】
ＯＰ６２では、ＡＣフィルタ回路２５ｈは、受信フレームのＶＬＡＮ ＡＣ値が００１であるか否かを判定する。ＶＬＡＮ ＡＣ値が００１である場合には（ＯＰ６２：Ｙｅｓ）、受信フレームが示すＶＬＡＮでは制御フレームのみが受信されることが示される。この場合には、処理がＯＰ６３に進む。ＶＬＡＮ ＡＣ値が００１でない場合には（ＯＰ６２：Ｎｏ）、処理がＯＰ６６に進む。
【０１５８】
ＯＰ６３では、ＡＣフィルタ回路２５ｈは、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリに含まれるエントリＡＣ値が００１であるか否かを判定する。エントリＡＣ値が００１である場合には（ＯＰ６３：Ｙｅｓ）、受信フレームが制御フレームであるので、ＡＣフィルタ回路２５ｈは、受信フレームを廃棄しないことを判定する（ＯＰ６４）。その後、図３１に示されるフローチャートが終了する。エントリＡＣ値が００１でない場合、すなわち、受信フレームが制御フレームであることが明示されていない場合には（ＯＰ６３：Ｎｏ）、ＡＣフィルタ回路２５ｈは、受信フレームを廃棄することを判定する（ＯＰ６５）。その後、図３１に示されるフローチャートが終了する。
【０１５９】
ＯＰ６６では、ＡＣフィルタ回路２５ｈは、受信フレームのＶＬＡＮ ＡＣ値が０１０であるか否かを判定する。ＶＬＡＮ ＡＣ値が０１０である場合には（ＯＰ６６：Ｙｅｓ）、受信フレームが示すＶＬＡＮではユーザフレームのみが受信されることが示される。この場合には、処理がＯＰ６７に進む。ＶＬＡＮ ＡＣ値が０１０でない場合には（ＯＰ６６：Ｎｏ）、処理がＯＰ７０に進む。
【０１６０】
ＯＰ６７では、ＡＣフィルタ回路２５ｈは、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリに含まれるエントリＡＣ値が０１０であるか否かを判定する。エントリＡＣ値が０１０である場合には（ＯＰ６７：Ｙｅｓ）、受信フレームがユーザフレームであるので、ＡＣフィルタ回路２５ｈは、受信フレームを廃棄しないことを判定する（ＯＰ６８）。その後、図３１に示されるフローチャートが終了する。エントリＡＣ値が０１０でない場合、すなわち、受信フレームがユーザフレームであることが明示されていない場合には（ＯＰ６７：Ｎｏ）、ＡＣフィルタ回路２５ｈは、受信フレームを廃棄することを判定する（ＯＰ６９）。その後、図３１に示されるフローチャートが終了する。
【０１６１】
ＯＰ７０では、ＡＣフィルタ回路２５ｈは、受信フレームのＶＡＬＮ ＡＣ値が１００であるか否かを判定する。ＶＬＡＮ ＡＣ値が１００である場合には（ＯＰ７０：Ｙｅｓ）、受信フレームが示すＶＬＡＮではユーザフレームのみをループバックすることが示される。この場合には、処理がＯＰ７１に進む。ＶＬＡＮ ＡＣ値が１００でない場合には（ＯＰ７０：Ｎｏ）、ＡＣフィルタ回路２５ｈは、受信フレームを廃棄することを判定する（ＯＰ７４）。その後、図３１に示されるフローチャートが終了する。
【０１６２】
ＯＰ７１では、ＡＣフィルタ回路２５ｈは、受信フレームについて検出されたアソシエイトメモリ１６ｇのエントリに含まれるエントリＡＣ値が０１０であるか否かを判定する。エントリＡＣ値が０１０である場合には（ＯＰ７１：Ｙｅｓ）、受信フレームがユーザ
フレームであるので、ＡＣフィルタ回路２５ｈは、受信フレームをループバックすることを判定する（ＯＰ７２）。その後、図３１に示されるフローチャートが終了する。エントリＡＣ値が０１０でない場合、すなわち、受信フレームがユーザフレームであることが明示されていない場合には（ＯＰ７１：Ｎｏ）、ＡＣフィルタ回路２５ｈは、受信フレームを廃棄しないことを判定する（ＯＰ７３）。その後、図３１に示されるフローチャートが終了する。
【０１６３】
図３１のフローチャートが示すＡＣフィルタ回路２５ｈのＡＣフィルタ判定処理が終了すると、ＡＣフィルタ判定処理の結果が受信判定回路１７ｇに送信される。受信判定回路１７ｇは、第７実施形態と同様にしてＡＣフィルタ判定処理の結果に基づいて、受信フレームの廃棄、受信フレームの転送，受信フレームのループバック等を実行する（図２８Ｂ参照）。
【０１６４】
第８実施形態によれば、パケットフィルタリングをＶＬＡＮ単位にも設定することができる。また、各ＶＬＡＮにＶＬＡＮ ＡＣ値を設定することによって、連想メモリ１４及びアソシエイトメモリ１６ｇのエントリを追加、削除、変更等をすることなく、ＶＬＡＮ単位のパケットフィルタリングを設定することができる。
【０１６５】
＜第９実施形態＞
第９実施形態では、通信装置１００は、ポート単位のパケットフィルタリングとＶＬＡＮ単位のパケットフィルタリングとを併用する。
【０１６６】
図３２は、第９実施形態における回線ＩＦ回路１ｉの構成例を示す図である。第９実施系形態における回線ＩＦ回路１ｉは、ポートＡＣ回路２１ｇとＶＬＡＮ ＡＣ回路２７との双方を備える。回線ＩＦ回路１ｉの構成は、ポートＡＣ回路２１ｇとＶＬＡＮ ＡＣ回路２７との双方を備えることと、ＡＣフィルタ回路２５ｉ以外は、第７実施形態及び第８実施形態と同様である。
【０１６７】
図３３Ａ及び図３３Ｂは、第９実施形態におけるＡＣフィルタ回路２５ｉによるＡＣフィルタ判定処理のフローチャートの例である。図３３Ａ及び図３３Ｂに示されるフローチャートは、ＡＣフィルタ回路２５ｉが、受信フレームのアソシエイトメモリ１６ｇのエントリと、受信ポートのポートＡＣ値と、受信フレームのＶＬＡＮ ＡＣ値とを取得すると開始される。
【０１６８】
ＯＰ８１では、ＡＣフィルタ回路２５ｉは、受信ポートに対するポートＡＣ値が０１１であるか否かを判定する。受信ポートに対するポートＡＣ値が０１１である場合には（ＯＰ８１：Ｙｅｓ）、受信ポートでは全フレームを受信することが示される。この場合には、処理がＯＰ９５に進む。受信ポートに対するポートＡＣ値が０１１でない場合には（ＯＰ８１：Ｎｏ）、処理がＯＰ８２に進む。
【０１６９】
ＯＰ８２からＯＰ９４の処理は、図２７に示されるフローチャートのＯＰ２２からＯＰ３４までの処理と同様の、ポートＡＣ値とエントリＡＣ値とに基づくＡＣフィルタ判定処理であるため、説明を省略する。
【０１７０】
ＯＰ９５からＯＰ１０９の処理は、図３１におけるフローチャートのＯＰ６１からＯＰ７４までの処理と同様の、ＶＬＡＮ ＡＣ値とエントリＡＣ値とに基づくＡＣフィルタ判定処理であるため、説明を省略する。
【０１７１】
図３３Ａ及び図３３Ｂに示されるＡＣフィルタ判定処理では、ポートＡＣ値が優先され、ポートＡＣ値が０１１（フレーム全受信）である場合に、ＶＬＡＮ ＡＣ値に基づくＡ
Ｃフィルタ判定処理が行われる。ただし、これに限られず、ポートＡＣ値，ＶＬＡＮ ＡＣ値，エントリＡＣ値を用いてＡＣフィルタ判定処理を行う場合には、ネットワーク管理者の意向に応じて、ポートＡＣ値又はＶＬＡＮ ＡＣ値のいずれが優先されてもよい。
【０１７２】
第９実施形態によれば、ポート単位のパケットフィルタリングと、ＶＬＡＮ単位のパケットフィルタリングとを併用することができる。また、この場合にも、ポートに対するポートＡＣ値，ＶＬＡＮに対するＶＬＡＮ ＡＣ値を設定することによって、連想メモリ１４及びアソシエイトメモリ１６ｇのエントリの追加、削除、変更等を行わずに、パケットフィルタリングを設定することができる。
【０１７３】
＜第１０実施形態＞
第１０実施形態では、通信装置１００は、受信フレームのパケットフィルタリングを、ポートから回線に送信する送信フレームに対して、すなわち、フレーム送信処理において実行する。第１０実施形態では、回線ＩＦ回路１ｊの構成は、受信判定回路１７ｊ，ＡＣフィルタ回路２５ｊ，送信判定回路２６ｊ以外は、第９実施形態の回線ＩＦ回路１ｉと同様である（図３２参照）。
【０１７４】
第１０実施形態では、受信判定回路１７ｊは、アソシエイトメモリアクセス制御回路１５から受信フレームのアソシエイトメモリ１６ｇのエントリを受信する。受信判定回路１７ｊは、受信したアソシエイトメモリ１６ｇのエントリに含まれる受信有効フラグに基づく、受信フレームの廃棄の有無を判定する。第１０実施形態では、この時点では、ＡＣフィルタ回路２５ｊによるＡＣフィルタ判定処理は実行されない。受信判定回路１７ｊは、受信したアソシエイトメモリ１６ｇのエントリに含まれる受信有効フラグが１（有効）である場合に、装置内ヘッダを受信フレームに付与して、ＳＷ回路２に送信する。このとき、受信回路１７ｊは、装置内ヘッダに、受信フレームのアソシエイトメモリ１６ｇのエントリに含まれるエントリＡＣ値を含める。
【０１７５】
図３４は、第１０実施形態における装置内ヘッダが付与されたＥｔｈｅｒｎｅｔフレームのフォーマットを示す図である。第１０実施形態では、装置内ヘッダに、宛先カード番号，宛先ポート番号に加え、エントリＡＣ値が含まれる。また、宛先カード番号，宛先ポート番号，エントリＡＣ値は、いずれも、受信フレームのアソシエイトメモリ１６ｇのエントリに含まれる値が用いられる。なお、図３４では、ＶＬＡＮタグ１段付与のＥｔｈｅｒｎｅｔフレームに装置内ヘッダが付与された例が示されるが、これに限られない。図３４に示される装置内ヘッダは、ＶＬＡＮタグなしＥｔｈｅｒｎｅｔフレーム、ＶＬＡＮタグが２段以上付与されているＥｔｈｅｒｎｅｔフレームにも付与される。
【０１７６】
送信判定回路２６ｊは、図３４に示される装置内ヘッダが付与されたフレームをＳＷ回路２から受信する。送信判定回路２６ｊは、受信したフレームに含まれる宛先ポート番号，エントリＡＣ値，ＶＬＡＮ ＩＤをＡＣフィルタ回路２５ｊに送信する。例えば、送信判定回路２６ｊは、受信したフレームの先頭から２０バイト分のデータ（装置内ヘッダから２段目のＶＬＡＮタグまでが含まれるサイズ）をＡＣフィルタ回路２５ｊに送信してもよい。
【０１７７】
ＡＣフィルタ回路２５ｊは、送信判定回路２６ｊから受信した、宛先ポート番号によってポートＡＣ回路２１ｇにアクセスして、宛先ポート番号に対応するポートＡＣ値を取得する。また、ＡＣフィルタ回路２５ｊは、送信判定回路２６ｊから受信した、ＶＬＡＮ ＩＤによって、ＶＬＡＮ ＡＣ回路２７ｊにアクセスして、ＶＬＡＮ ＩＤに対応するＶＬＡＮ ＡＣ値を取得する。ＡＣフィルタ回路２５ｊは、エントリＡＣ値，ポートＡＣ値，ＶＬＡＮ ＡＣ値に基づいて、ＡＣフィルタ判定処理を行う。ＡＣフィルタ回路２５ｊによるＡＣフィルタ判定処理の結果は、送信判定回路２６ｊに送信される。送信判定回路
２６ｊは、ＡＣフィルタ判定回路２５ｊの判定結果に基づいて、フレームの廃棄，転送等を実行する。
【０１７８】
図３５は、第１０実施形態におけるポートＡＣテーブル２２ｊの例を示す図である。ポートＡＣテーブル２２ｊは、ポート番号をテーブルインデックスとして、各ポートに対するポートＡＣ値が設定されている。第１０実施形態におけるポートＡＣ値が「０００」である場合には、フレーム全廃棄が示される。ポートＡＣ値が「００１」である場合には、制御フレームのみ送信、すなわち、ユーザフレーム全廃棄が示される。ポートＡＣ値が「０１０」である場合には、ユーザフレームのみ送信、すなわち、制御フレーム全廃棄が示される。ポートＡＣ値が「０１１」である場合には、全フレーム送信が示される。ポートＡＣ値が「１００」である場合には、ユーザフレームのみループバックされることが示される。ただし、第１０実施形態においては、ポートＡＣ値「１００」は用いられない。すなわち、第１０実施形態においては、ループバックは実行されない（ループバックについては、後述の第１１実施形態において説明する）。
【０１７９】
図３６は、第１０実施形態におけるＶＬＡＮ ＡＣテーブル２８ｊの例を示す図である。ＶＬＡＮ ＡＣテーブル２８ｊでは、ＶＬＡＮ ＩＤをテーブルインデックスとして、各ＶＬＡＮ ＩＤに対してＶＬＡＮ Ａｃｔｉｏｎ Ｃｏｄｅ値が設定される。ＶＬＡＮ
ＡＣ値が「０００」である場合には、該当ＶＬＡＮのフレーム全廃棄が示される。ＶＬＡＮ ＡＣ値が「００１」である場合には、該当ＶＬＡＮのフレームのうち制御フレームのみを送信することが示される。ＶＬＡＮ ＡＣ値が「０１０」である場合には、該当ＶＬＡＮのフレームのうちユーザフレームのみを送信することが示される。ＶＬＡＮ ＡＣ値が「０１１」である場合には、該当ＶＬＡＮのフレームをすべて送信することが示される。ＶＬＡＮ ＡＣ値が「１００」である場合には、該当ＶＬＡＮの送信フレームのうちユーザフレームのみがループバックされることが示される。ただし、第１０実施形態においては、ＶＬＡＮ ＡＣ値１００は用いられない。すなわち、第１０実施形態においては、ループバックは実行されない（ループバックについては、後述の第１１実施形態において説明する）。なお、第１０実施形態におけるポートＡＣ値及びＶＬＡＮ ＡＣ値に全フレームのループバックを指定する値が存在しないのは、第７実施形態において説明されたポートＡＣ値に全フレームのループバックを指定する値が存在しないことと同じ理由である。
【０１８０】
図３７Ａ及び図３７Ｂは、第１０実施形態におけるＡＣフィルタ回路２５ｊのＡＣフィルタ判定処理のフローチャートの例である。図３７Ａ及び図３７Ｂに示されるフローチャートは、ＡＣフィルタ回路２５ｊが、ＳＷ回路２から受信したフレームに対応する、ポートＡＣ値と、ＶＬＡＮ ＡＣ値と、エントリＡＣ値と、を取得すると、開始される。
【０１８１】
ＯＰ１１１では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれる宛先ポート番号に対するポートＡＣ値が０１１であるか否かを判定する。ポートＡＣ値が０１１である場合には（ＯＰ１１１：Ｙｅｓ）、宛先ポートでは全フレームを送信することが示される。この場合には、処理がＯＰ１２０に進む。ポートＡＣ値が０１１でない場合には（ＯＰ１１１：Ｎｏ）、処理がＯＰ１１２に進む。
【０１８２】
ＯＰ１１２では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれる宛先ポート番号に対するポートＡＣ値が００１であるか否かを判定する。ポートＡＣ値が００１である場合には（ＯＰ１１２：Ｙｅｓ）、宛先ポートでは制御フレームのみを送信することが示される。この場合には、処理がＯＰ１１３に進む。ポートＡＣ値が００１でない場合には（ＯＰ１１２：Ｎｏ）、処理がＯＰ１１６に進む。
【０１８３】
ＯＰ１１３では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームの装置
内ヘッダに含まれるエントリＡＣ値が００１であるか否かを判定する。エントリＡＣ値が００１である場合には（ＯＰ１１３：Ｙｅｓ）、ＳＷ回路２から受信したフレームが制御フレームであるので、ＡＣフィルタ回路２５ｊは、このフレームを廃棄しないことを判定する（ＯＰ１１４）。その後、図３７Ａに示されるフローチャートが終了する。エントリＡＣ値が００１でない場合、すなわち、ＳＷ回路２から受信したフレームが制御フレームであることが明示されていない場合には（ＯＰ１１３：Ｎｏ）、ＡＣフィルタ回路２５ｊは、このフレームを廃棄することを判定する（ＯＰ１１５）。その後、図３７Ａに示されるフローチャートが終了する。
【０１８４】
ＯＰ１１６では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームの装置内ヘッダの宛先ポート番号に対するポートＡＣ値が０１０であるか否かを判定する。ポートＡＣ値が０１０である場合には（ＯＰ１１６：Ｙｅｓ）、宛先ポートではユーザフレームのみを送信することが示される。この場合には、処理がＯＰ１１７に進む。ポートＡＣ値が０１０でない場合には（ＯＰ１１６：Ｎｏ）、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームを廃棄することを判定する（ＯＰ１１９）。その後、図３７Ａに示されるフローチャートが終了する。
【０１８５】
ＯＰ１１７では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれるエントリＡＣ値が０１０であるか否かを判定する。エントリＡＣ値が０１０である場合には（ＯＰ１１７：Ｙｅｓ）、ＳＷ回路２から受信したフレームがユーザフレームであるので、ＡＣフィルタ回路２５ｊは、このフレームを廃棄しないことを判定する（ＯＰ１１８）。その後、図３７Ａに示されるフローチャートが終了する。エントリＡＣ値が０１０でない場合、すなわち、ＳＷ回路２から受信したフレームがユーザフレームであることが明示されていない場合には（ＯＰ１１７：Ｎｏ）、ＡＣフィルタ回路２５ｊは、このフレームを廃棄することを判定する（ＯＰ１１９）。その後、図３７Ａに示されるフローチャートが終了する。
【０１８６】
ＯＰ１２０では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームのＶＬＡＮ ＡＣ値が０１１であるか否かを判定する。ＶＬＡＮ ＡＣ値が０１１である場合には（ＯＰ１２０：Ｙｅｓ）、ＳＷ回路２から受信したフレームが属するＶＬＡＮではフレームをすべて送信することが示され、ＡＣフィルタ回路２５ｊは、このフレームを廃棄しないことを判定する（ＯＰ１２１）。その後、図３７Ｂに示されるフローチャートが終了する。ＶＬＡＮ ＡＣ値が０１１でない場合には（ＯＰ１２０：Ｎｏ）、処理がＯＰ１２２に進む。
【０１８７】
ＯＰ１２２では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームのＶＬＡＮ ＡＣ値が００１であるか否かを判定する。ＶＬＡＮ ＡＣ値が００１である場合には（ＯＰ１２２：Ｙｅｓ）、ＳＷ回路２から受信したフレームが属するＶＬＡＮでは制御フレームのみが送信されることが示される。この場合には、処理がＯＰ１２３に進む。ＶＬＡＮ ＡＣ値が００１でない場合には（ＯＰ１２２：Ｎｏ）、処理がＯＰ１２６に進む。
【０１８８】
ＯＰ１２３では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれるエントリＡＣ値が００１であるか否かを判定する。エントリＡＣ値が００１である場合には（ＯＰ１２３：Ｙｅｓ）、ＳＷ回路２から受信したフレームが制御フレームであるので、ＡＣフィルタ回路２５ｊは、このフレームを廃棄しないことを判定する（ＯＰ１２４）。その後、図３７Ｂに示されるフローチャートが終了する。エントリＡＣ値が００１でない場合、すなわち、ＳＷ回路２から受信したフレームが制御フレームであることが明示されていない場合には（ＯＰ１２３：Ｎｏ）、ＡＣフィルタ回路２５ｊは、このフレームを廃棄することを判定する（ＯＰ１２５）。その後、図３７Ｂに示され
るフローチャートが終了する。
【０１８９】
ＯＰ１２６では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームのＶＬＡＮ ＡＣ値が０１０であるか否かを判定する。ＶＬＡＮ ＡＣ値が０１０である場合には（ＯＰ１２６：Ｙｅｓ）、ＳＷ回路２から受信したフレームが属するＶＬＡＮではユーザフレームのみが受信されることが示される。この場合には、処理がＯＰ１２７に進む。ＶＬＡＮ ＡＣ値が０１０でない場合には（ＯＰ１２６：Ｎｏ）、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームを廃棄することを判定する（ＯＰ１２９）。
【０１９０】
ＯＰ１２７では、ＡＣフィルタ回路２５ｊは、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれるエントリＡＣ値が０１０であるか否かを判定する。エントリＡＣ値が０１０である場合には（ＯＰ１２７：Ｙｅｓ）、ＳＷ回路２から受信したフレームがユーザフレームであるので、ＡＣフィルタ回路２５ｊは、このフレームを廃棄しないことを判定する（ＯＰ１２８）。その後、図３７Ｂに示されるフローチャートが終了する。エントリＡＣ値が０１０でない場合、すなわち、ＳＷ回路２から受信したフレームがユーザフレームであることが明示されていない場合には（ＯＰ１２７：Ｎｏ）、ＡＣフィルタ回路２５ｊは、このフレームを廃棄することを判定する（ＯＰ１２９）。その後、図３７Ｂに示されるフローチャートが終了する。
【０１９１】
図３８は、第１０実施形態における回線ＩＦ回路１ｊのフレーム送信処理のフローチャートの例である。図３８に示されるフローチャートは、回線ＩＦ回路１ｊがＳＷ回路２からフレームを受信すると開始される。
【０１９２】
ＯＰ１３０では、送信判定回路２６ｊは、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれる宛先ポート番号とエントリＡＣ値と、このフレームに含まれるＶＬＡＮ ＩＤとをＡＣフィルタ回路２５ｊに送信する。ＡＣフィルタ回路２５ｊは、宛先ポート番号によってポートＡＣ回路２１ｊにアクセスし、ポートＡＣ値を取得する。また、ＡＣフィルタ回路２５ｊは、ＶＬＡＮ ＩＤによってＶＬＡＮ ＡＣ回路２７にアクセスし、ＶＬＡＮ ＡＣ値を取得する。次に処理がＯＰ１３１に進む。
【０１９３】
ＯＰ１３１では、ＡＣフィルタ回路２５ｊは、ＡＣフィルタ判定処理を実行する。ＡＣフィルタ判定処理は、例えば、図３７Ａ及び図３７Ｂに示されるフローチャートの処理である。ＡＣフィルタ回路２５ｊは、ＡＣフィルタ判定処理の結果を送信判定回路２６ｊに送信する。次に処理がＯＰ１３２に進む。
【０１９４】
ＯＰ１３２では、送信判定回路２６ｊは、ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄であるか否かを判定する。ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄である場合には（ＯＰ１３２：Ｙｅｓ）、処理がＯＰ１３３に進む。ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄でない場合には（ＯＰ１３２：Ｎｏ）、処理がＯＰ１３４に進む。
【０１９５】
ＯＰ１３３では、ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄であるので、送信判定回路２６ｊは、このフレームを廃棄する。その後、図３８に示されるフローチャートが終了する。
【０１９６】
ＯＰ１３４では、送信判定回路２６ｊは、ＳＷ回路２から受信したフレームがユーザフレームであるか否かを判定する。この判定は、フレームの装置内ヘッダに含まれるエントリＡＣ値から判定されてもよいし、フレームの装置内ヘッダの宛先カード番号がＣＰＵ１８であるか否かで判定されてもよい。ＳＷ回路２から受信したフレームがユーザフレームである場合には（ＯＰ１３４：Ｙｅｓ）、処理がＯＰ１３５に進む。ＳＷ回路２から受信
したフレームがユーザフレームでない場合には（ＯＰ１３４：Ｎｏ）、処理がＯＰ１３６に進む。
【０１９７】
ＯＰ１３５では、ＳＷ回路２から受信したフレームは制御フレームであるので、送信判定回路２６ｊは、このフレームの装置内ヘッダを外して、ＣＰＵ１８に送信する。その後、図３８に示されるフローチャートが終了する。
【０１９８】
ＯＰ１３６では、ＳＷ回路２から受信したフレームがユーザフレームであるので、送信判定回路２６ｊは、このフレームの装置内ヘッダを外して、装置内ヘッダに含まれる宛先ポート番号のポートに送信する。その後、図３８に示されるフローチャートが終了する。
【０１９９】
第１０実施形態によれば、通信装置１００は、送信フレーム（回線ＩＦ回路１ｊがＳＷ回路２から受信するフレーム）に対してもパケットフィルタリングを行うことができる。また、送信フレームのパケットフィルタリングは、連想メモリ１４及びアソシエイトメモリ１６ｇのエントリの追加、削除、変更等を行うことなく、ポートＡＣテーブル２２ｊのポートＡＣ値、ＶＬＡＮ ＡＣテーブル２８ｊのＶＬＡＮ ＡＣ値を設定するのみで設定できる。
【０２００】
なお、第１０実施形態において、回線ＩＦ回路１ｊは、ポートＡＣ回路２２ｊ、ＶＬＡＮ ＡＣ回路２７ｊのいずれか一方のみを使用してもよい。この場合には、ＡＣフィルタ回路２５ｊは、使用される回路に応じて、ポートＡＣ値とエントリＡＣ値とに基づいて、又は、ＶＬＡＮ ＡＣ値とエントリＡＣ値とに基づいてＡＣフィルタ判定処理を実行する。
【０２０１】
また、第１０実施形態は、第７実施形態−第９実施形態のいずれかと組み合わせることも可能である。第１０実施形態と第７実施形態―第９実施形態のいずれかとを組み合わせると、通信装置１００は、受信フレームと送信フレームとの双方に対してパケットフィルタリングを実行することができる。また、受信フレームと送信フレームとの双方のパケットフィルタリングは、ポートＡＣ値、ＶＬＡＮ ＡＣ値で制御することができる。
【０２０２】
＜第１１実施形態＞
第１１実施形態では、通信装置１００は、第１０実施形態と同様に、回線ＩＦ回路の送信側でＡＣフィルタ判定処理を実行するとともに、ポート単位、ＶＬＡＮ単位でユーザフレームのループバックを実行する。第１１実施形態では、回線ＩＦ回路１ｋの構成は、受信判定回路１７ｋ，ＡＣフィルタ回路２５ｋ，送信判定回路２６ｋ以外は、第１０実施形態の回線ＩＦ回路１ｊと同様である（図３２参照）。第１１実施形態では、受信判定回路１７ｋは、受信フレームを送信する際に、装置内ヘッダに、受信フレームを受信する受信カード番号と受信ポート番号とエントリＡＣ値とを含める。
【０２０３】
図３９は、第１１実施形態における装置内ヘッダが付与されたＥｔｈｅｒｎｅｔフレームのフォーマットを示す図である。第１１実施形態では、装置内ヘッダに、宛先カード番号，宛先ポート番号に加え、受信フレームを受信する受信カード番号，受信ポート番号，エントリＡＣ値が含まれる。また、宛先カード番号，宛先ポート番号，エントリＡＣ値は、いずれも、受信フレームのアソシエイトメモリ１６ｇのエントリに含まれる値が用いられる。受信フレームの受信カード番号には、回線ＩＦ回路１ｋ自身の番号が用いられる。装置内ヘッダに受信フレームの受信カード番号と受信ポート番号とを含めることによって、このフレームを回線に送信する回線ＩＦ回路１ｋの送信判定回路２６ｋに受信カード番号と受信ポート番号とを通知することができる。なお、図３９では、ＶＬＡＮタグ１段付与のＥｔｈｅｒｎｅｔフレームに装置内ヘッダが付与された例が示されるが、これに限られない。図３９に示される装置内ヘッダは、ＶＬＡＮタグなしＥｔｈｅｒｎｅｔフレーム
、ＶＬＡＮタグが２段以上付与されているＥｔｈｅｒｎｅｔフレームにも付与される。
【０２０４】
図４０は、第１１実施形態における回線ＩＦ回路１ｋのフレーム送信処理のフローチャートの例である。図４０に示されるフローチャートは、回線ＩＦ回路１ｋがＳＷ回路２からフレームを受信すると開始される。
【０２０５】
ＯＰ１４０では、送信判定回路２６ｋは、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれる宛先ポート番号とエントリＡＣ値と、このフレームに含まれるＶＬＡＮ ＩＤとをＡＣフィルタ回路２５ｋに送信する。ＡＣフィルタ回路２５ｋは、宛先ポート番号によってポートＡＣ回路２１ｋにアクセスし、ポートＡＣテーブル２２ｊからポートＡＣ値を取得する。また、ＡＣフィルタ回路２５ｋは、ＶＬＡＮ ＩＤによってＶＬＡＮ ＡＣ回路２７にアクセスし、ＶＬＡＮ ＡＣテーブル２８ｊからＶＬＡＮ ＡＣ値を取得する。次に処理がＯＰ１４１に進む。
【０２０６】
ＯＰ１４１では、ＡＣフィルタ回路２５ｋは、ＡＣフィルタ判定処理を実行する。ＡＣフィルタ判定処理は、例えば、図３３Ａ及び図３３Ｂに示されるフローチャートの処理である。ただし、ＯＰ１４１で行われるＡＣフィルタ判定処理では、図３３Ａ及び図３３Ｂにおいて、エントリＡＣ値は、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれるエントリＡＣ値に置き換わる。また、ポートＡＣ値は、ＳＷ回路２から受信したフレームの装置内ヘッダに含まれる宛先ポートのポートＡＣ値に置き換わる。ＡＣフィルタ回路２５ｋは、ＡＣフィルタ判定処理の結果を送信判定回路２６ｋに送信する。次に処理がＯＰ１４２に進む。
【０２０７】
ＯＰ１４２では、送信判定回路２６ｋは、ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄であるか否かを判定する。ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄である場合には（ＯＰ１４２：Ｙｅｓ）、処理がＯＰ１４３に進む。ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄でない場合には（ＯＰ１４２：Ｎｏ）、処理がＯＰ１４４に進む。
【０２０８】
ＯＰ１４３では、ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームの廃棄であるので、送信判定回路２６ｋは、このフレームを廃棄する。その後、図４０に示されるフローチャートが終了する。
【０２０９】
ＯＰ１４４では、送信判定回路２６ｋは、ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームのループバックであるか否かを判定する。ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームのループバックである場合には（ＯＰ１４４：Ｙｅｓ）、処理がＯＰ１４５に進む。ＡＣフィルタ判定処理の結果がＳＷ回路２から受信したフレームのループバックでない場合には（ＯＰ１４４：Ｎｏ）、処理がＯＰ１４６に進む。
【０２１０】
ＯＰ１４５では、送信判定回路２６ｋは、ＳＷ回路２から受信したフレームを受信判定回路１７ｋに送信する。受信判定回路１７ｋでは、受信したフレームの装置内ヘッダに含まれる宛先カード番号は、装置内ヘッダに含まれる受信カード番号に書き換えられる。また、受信したフレームの装置内ヘッダに含まれる宛先ポート番号は、装置内ヘッダに含まれる受信ポート番号に書き換えられる。装置内ヘッダの宛先カード番号と宛先ポート番号とが書き換えられたフレームは、受信判定回路１７ｋからＳＷ回路２に送信される。その後、このフレームは、ＳＷ回路２によって受信カード番号の回線ＩＦ回路１ｋに転送され、受信ポートから回線に送信される。これによって、ループバックが実行される。その後、図４０に示されるフローチャートが終了する。
【０２１１】
ＯＰ１４６では、送信判定回路２６ｋは、ＳＷ回路２から受信したフレームがユーザフレームであるか否かを判定する。この判定は、フレームの装置内ヘッダに含まれるエントリＡＣ値から判定されてもよいし、フレームの装置内ヘッダの宛先カード番号がＣＰＵ１８であるか否かで判定されてもよい。ＳＷ回路２から受信したフレームがユーザフレームである場合には（ＯＰ１４６：Ｙｅｓ）、処理がＯＰ１４８に進む。ＳＷ回路２から受信したフレームがユーザフレームでない場合、すなわち、制御フレームである場合には（ＯＰ１４６：Ｎｏ）、処理がＯＰ１４７に進む。
【０２１２】
ＯＰ１４７では、ＳＷ回路２から受信したフレームは制御フレームであるので、送信判定回路２６ｋは、このフレームの装置内ヘッダを外して、ＣＰＵ１８に送信する。その後、図４０に示されるフローチャートが終了する。
【０２１３】
ＯＰ１４８では、ＳＷ回路２から受信したフレームがユーザフレームであり、自カードのいずれかのポートが宛先ポートであるので、送信判定回路２６ｋは、このフレームの装置内ヘッダを外して、装置内ヘッダに含まれる宛先ポート番号のポートに送信する。その後、図４０に示されるフローチャートが終了する。
【０２１４】
第１１実施形態によれば、通信装置１００は、回線ＩＦ回路１ｊから送信されるフレーム（回線ＩＦ回路１ｊがＳＷ回路２から受信するフレーム）に対してもループバックを実行することができる。なお、第１１実施形態において、回線ＩＦ回路１ｋは、ポートＡＣ回路２２ｋ、ＶＬＡＮ ＡＣ回路２７ｋのいずれか一方のみを使用してもよい。この場合には、ＡＣフィルタ回路２５ｊｋ、使用される回路に応じて、ポートＡＣ値とエントリＡＣ値とに基づいて、又は、ＶＬＡＮ ＡＣ値とエントリＡＣ値とに基づいてＡＣフィルタ判定処理を実行する。
【０２１５】
また、第１１実施形態によれば、障害発生時の診断機能として、ポート単位、ＶＬＡＮ単位のループバック制御による障害切り分けが可能となり、ネットワークの信頼性に大きく寄与することが可能となる。
【０２１６】
また、第１１実施形態は、フレームの受信カードの受信ポートと、このフレームの装置内宛先カードの宛先ポートとがポイントツーポイントの関係にある場合に有効である。ループバックを含む受信フレームに係る処理の負荷を受信側の回線ＩＦ回路と送信側の回線ＩＦ回路とに分散することができるためである。
【０２１７】
＜第１２実施形態＞
第１２実施形態では、通信装置１００は、フレームの受信時と送信時との双方において、ＡＣフィルタ判定処理を実行する。
【０２１８】
図４１は、第１２実施形態における回線ＩＦ回路１ｍの構成例を示す図である。第１２実施形態では、受信判定回路１７ｍ，ＡＣフィルタ判定回路２５ｍ，送信判定回路２６ｍ以外の回路は、第１実施形態から第１１実施形態のうちのいずれの実施形態と同様であってよい。ただし、以下では、回線ＩＦ回路１ｍは、ポート単位及びＶＬＡＮ単位でパケットフィルタリングを行うものとして説明する。
【０２１９】
ＡＣフィルタ回路２５ｍは、受信判定回路１７ｍと送信判定回路２６ｍとの双方からの入力に応じてＡＣフィルタ判定処理を実行する。具体的には、受信判定回路１７ｍから受信フレームのアソシエイトメモリ１６ｇのエントリが入力されると、ＡＣフィルタ回路２５ｍは、第９実施形態のＡＣフィルタ回路２５ｉと同様のＡＣフィルタ判定処理を実行する。送信判定回路２６ｍから、フレームの装置内ヘッダに含まれる宛先ポート番号とエントリＡＣ値と、このフレームに含まれるＶＬＡＮ ＩＤとを入力されると、ＡＣフィルタ
回路２５ｍは、第１１実施形態のＡＣフィルタ回路２５ｋと同様のＡＣフィルタ判定処理を実行する。
【０２２０】
受信判定回路１７ｍと送信判定回路２６ｍとは、ＡＣフィルタ判定処理の結果、フレームをループバックする場合に、ループバックするためのルートとしての信号線２９ａ，２９ｂで接続されている。例えば、信号線２９ａは、フレーム受信時に、受信フレームのループバックが判定された場合に、受信判定回路１７ｍが直接送信判定回路２６ｍに受信フレームを送信するためのルートである。例えば、信号線２９ｂは、ＳＷ回路２からフレームを受信したときに、このフレームをループバックすることが判定された場合に、送信判定回路２６ｍから受信判定回路１７ｍにフレームを送信するためのルートである。
【０２２１】
送信判定回路２６ｍは、ループバックのための信号線２９ａからフレームを受信した場合には、このフレームをＡＣフィルタ判定処理のためにＡＣフィルタ回路２５ｍに送信せずに、装置内ヘッダの宛先ポートにフレームを送信する。すなわち、フレーム送信処理において、ＡＣフィルタ判定処理の対象となるのは、送信判定回路２６ｍがＳＷ回路２から受信したフレームである。
【０２２２】
受信判定回路１７ｍは、ループバックのための信号線２９ｂからフレームを受信した場合には、ＡＣフィルタ判定処理のためにこのフレームをＡＣフィルタ回路２５ｍに送信せずに、ＳＷ回路２に送信する。すなわち、フレーム受信処理において、受信判定回路１７ｍがループバックのための信号線２９ｂから受信したフレームは、ＡＣフィルタ判定処理の対象とならない。また、受信判定回路１７ｍは、第１１実施形態の受信判定回路１７ｋと同様に、フレームに対して図３９に示す装置内ヘッダを付与する。
【０２２３】
図４２は、第１２実施形態における回線ＩＦ回路１ｍのフレーム受信処理のフローチャートの例である。ただし、図４２では、回線ＩＦ回路１ｍのポートにおいてフレームが受信され、受信判定回路１７ｍに入力されるまでの処理（例えば、図２８ＡのＯＰ４１からＯＰ４５までの処理）は省略されている。そのため、図４２では、受信判定回路１７ｍに受信フレームが入力されたところからフローチャートがスタートしている。
【０２２４】
ＯＰ１５０では、受信判定回路１７ｍにおいて、フレームがポート（回線）から入力されたものであるか否かが判定される。受信判定回路１７ｍでは、アソシエイトメモリアクセス制御回路１５からの入力と、送信判定回路２６ｍからの入力とでは、入力ルート（信号線）が異なる。そのため、フレームがポートから入力されたものであるか否かは、フレームの入力ルートから判定可能である。フレームが回線から入力されたものである場合には（ＯＰ１５０：Ｙｅｓ）、処理がＯＰ１５１に進む。
【０２２５】
ＯＰ１５１では、フレームがポート（回線）から入力されたものであり、このフレームは、フレーム受信処理においてＡＣ判定処理の対象となるため、このフレームについて、ＡＣフィルタ判定処理が実行される。ＯＰ１５１からＯＰ１６０の処理は、図２８Ａ及び図２８ＢのＯＰ４６−ＯＰ５６の処理と同様であるため、説明を省略する。フレームは、ＡＣ判定処理の結果に応じて処理される。
【０２２６】
フレームがポート（回線）から入力されたものでない場合には（ＯＰ１５０：Ｎｏ）、このフレームはフレーム受信処理においてＡＣ判定処理の対象ではないため、処理がＯＰ１６０に進み、フレームは受信判定回路１７ｍからＳＷ回路２に送信される（ＯＰ１６０）。ポート（回線）から入力されたフレームではないフレームには、例えば、フレームが送信判定回路２６ｍからループバックされたフレームがある。例えば、送信判定回路２６ｍからループバックされたフレームが入力された場合には、受信判定回路１７ｍは、装置内ヘッダに含まれる宛先カード番号及び宛先ポート番号を、同じく装置内ヘッダに含まれ
る受信カード番号及び受信ポート番号に書換る。このフレームはＳＷ回路２に送信され、装置内ヘッダに含まれる宛先カードに転送される。装置内ヘッダに含まれる宛先カード及び宛先ポートは、受信判定回路１７ｍによって、このフレームの受信カードと受信ポートとに書き換えられている。そのため、このフレームは、受信カードの受信ポートから回線に送信され、ループバックが実行される。
【０２２７】
図４３は、第１２実施形態における回線ＩＦ回路１ｍのフレーム送信処理のフローチャートの例である。図４３に示されるフローチャートは、送信判定回路２６ｍフレームを受信すると開始される。
【０２２８】
ＯＰ１７１では、送信判定回路２６ｍにおいて受信されたフレームがＳＷ回路２から受信されたフレームであるか否かが判定される。送信判定回路２６ｍでは、ＳＷ回路２からの入力と、受信判定回路１７ｍからの入力と、ＣＰＵ１８からの入力とでは、入力ルート（信号線）が異なる。そのため、フレームがＳＷ回路２から入力されたものであるか否かは、フレームの入力ルートから判定可能である。フレームがＳＷ回路２から入力されたものである場合には（ＯＰ１７１：Ｙｅｓ）、処理がＯＰ１７２に進む。
【０２２９】
ＯＰ１７２では、フレームがＳＷ回路２から入力されたものであり、フレーム送信処理におけるＡＣフィルタ判定処理の対象であるため、このフレームについて、ＡＣフィルタ判定処理が実行される。ＯＰ１７２からＯＰ１８０の処理は、図４０のＯＰ１４０−ＯＰ１４８の処理と同様であるため、説明を省略する。
【０２３０】
フレームがＳＷ回路２から入力されたものでない場合には（ＯＰ１７１：Ｎｏ）、このフレームはＡＣ判定処理の対象ではないため、処理がＯＰ１８０に進み、フレームは送信判定回路２６ｍから装置内ヘッダに含まれる宛先ポートに送信され、この宛先ポートから回線に送信される（ＯＰ１８０）。ＳＷ回路２から入力されたものではないフレームには、例えば、フレームが受信判定回路１７ｍからループバックされたフレーム，ＣＰＵ１８から受信されたフレーム等がある。例えば、送信判定回路２６ｍに、受信判定回路１７ｍからループバックされたフレームが入力された場合には、このフレームは装置内ヘッダに含まれる宛先ポートに転送される。装置内ヘッダに含まれる宛先カード及び宛先ポートは、受信判定回路１７ｍによって、このフレームの受信カードと受信ポートとに書き換えられているため、このフレームは、受信カードの受信ポートから回線に送信され、ループバックが実行される。
【０２３１】
以上のように、第１２実施形態では、フレーム受信処理とフレーム送信処理の双方においてＡＣ判定処理を実行することによって、どちらか片方のみでＡＣ判定処理を実行するよりも高速にパケットフィルタリングを行うことができる。
【０２３２】
また、第７実施形態から第１２実施形態においては、制御フレームのループバックが実行されるのを防ぐために、全フレームのループバックを指定するＡＣ値は設定されていない。これによって、制御フレームを利用して、遠隔からポート単位、又はＶＬＡＮ単位のループバック制御が可能となる。ポート単位、ＶＬＡＮ単位のループバックが実現されることによって、障害発生時の診断機能として、ポート単位又はＶＬＡＮ単位の障害切り分けが可能となり、ネットワークの信頼性の向上に寄与する。
【符号の説明】
【０２３３】
１，１ａ−１ｋ，１ｍ：回線ＩＦ回路
１２，１２ａ：検索キー生成回路
１３：連想メモリアクセス制御回路
１４，１４ａ−１４ｄ：連想メモリ
１５：アソシエイトメモリアクセス制御回路
１６，１６ａ，１６ｆ，１６ｇ：アソシエイトメモリ
１７，１７ｇ，１７ｊ，１７ｋ，１７ｍ：受信判定回路
１８：ＣＰＵ
２１，２１ｇ：ポートＡＣ回路
２２，２２ａ，２２ｇ，２２ｊ：ポートＡＣテーブル
２５，２５ｈ，２５ｉ，２５ｊ，２５ｋ，２５ｍ：ＡＣフィルタ回路
２６，２６ｊ，２６ｋ，２６ｍ：送信判定回路
２７：ＶＬＡＮ ＡＣ回路
２８，２８ｊ：ＶＬＡＮ ＡＣテーブル
【特許請求の範囲】
【請求項１】
ポートと、
前記ポートに対応付けて、データブロックの処理動作を示す識別子を保持する第１のメモリと、
少なくとも１つのポートと前記識別子とを含むキーを保持する連想メモリと、
前記連想メモリの各キーに対応付けられており、対応付けられたキーに含まれる前記識別子が示す前記処理動作に連動してデータブロックの処理動作を示す処理情報を保持する第２のメモリと、
データブロックを受信した場合に、該受信データブロックを受信したポートに対して設定された識別子を前記第１のメモリから取得する取得回路と、
前記受信データブロックを受信したポートと前記取得回路によって取得された前記識別子とからキーを生成する生成回路と、
前記生成回路によって生成されたキーによる前記連想メモリの検索の結果得られる前記生成されたキーに対応づけられた前記処理情報に従って、前記受信データブロックの処理を決定する判定回路と、
を備えるインタフェースモジュール。
【請求項２】
前記第１のメモリは、データブロックの種別に応じた処理動作を示す第１の識別子を第１のポートに対して保持し、
前記連想メモリは、前記第１のポートと、前記第１の識別子と、データブロックの一部とを含む第１のキーを保持し、
前記第２のメモリは、前記第１のキーに対応付けられた処理情報を保持する、
請求項１に記載のインタフェースモジュール。
【請求項３】
前記第１のメモリは、第２のポートに対して、前記第２のポートで受信したデータブロックを前記第２のポートから送信することを示す第２の識別子を保持し、
前記連想メモリは、前記第２のポートと、前記第２の識別子と、を含む第２のキーを保持し、
前記第２のメモリは、前記第２のキーに対応づけて、データブロックを廃棄しないことを示す第２の処理情報と、前記第２のポートをデータブロックの出力ポートとして示す宛先情報と、を保持し、
前記判定回路は、前記第２のポートがデータブロックを受信した場合に、前記宛先情報に従って、前記データブロックを第２のポートから送信することを決定する、
請求項１又は２に記載のインタフェースモジュール。
【請求項４】
前記連想メモリに保持されるキーに合致する受信データブロックを計数する計数回路
を更に備える請求項１から３のいずれか一項に記載のインタフェースモジュール。
【請求項５】
ポートと、
データブロックに対する処理動作を示す識別子を前記ポートに対応付けて保持する第１のメモリと、
データブロックを送受信する場合に、前記データブロックを送受信するポートに対して設定された識別子を前記第１のメモリから取得する取得回路と、
前記取得回路によって取得された前記識別子に基づいて、前記データブロックの処理を決定する判定回路と、
を備えるインタフェースモジュール。
【請求項６】
ポートとデータブロックの一部とを含むキーを保持する連想メモリと、
前記連想メモリのキーの対応づけられた、データブロックの種別を示す種別情報を保持
する第２のメモリと、
データブロックを受信した場合に、受信ポートと前記受信データブロックの前記一部とからキーを生成する生成回路と、を更に備え、
前記判定回路は、前記生成回路によって生成されたキーによる前記連想メモリの検索の結果得られる前記生成回路によって生成されたキーに合致する前記種別情報と、前記取得回路によって取得された前記識別子と、に基づいて、前記受信データブロックの処理を決定する、
請求項５に記載のインタフェースモジュール。
【請求項７】
データブロックに対する処理動作を示す第２の識別子を仮想グループそれぞれに対して保持する第２のメモリをさらに備え、
前記取得回路は、データブロックを送受信する場合に、前記データブロックが属する仮想グループに対して設定された第２の識別子を前記第２のメモリから取得し、
前記判定回路は、前記取得回路によって取得された前記第２の識別子に基づいて、前記データブロックの処理を決定する、
請求項５又は６に記載のインタフェースモジュール。
【請求項８】
ポートとデータブロックの一部とを含むキーを保持する連想メモリと、
前記連想メモリのキーの対応づけられた、データブロックの種別を示す種別情報を保持する第２のメモリと、
データブロックを受信した場合に、受信ポートと前記受信データブロックの前記一部とからキーを生成する生成回路と、
前記生成回路によって生成されたキーによる前記連想メモリの検索の結果得られる前記種別情報を前記受信フレームに付与してスイッチ回路に送信する受信処理回路と、を更に含み、
前記判定回路は、前記スイッチ回路から前記種別情報が付与されたデータブロックを受信した場合に、前記データブロックに付与されている前記種別情報と、前記取得回路によって取得された前記識別子と、に基づいて、前記データブロックの処理を決定する、
請求項５に記載のインタフェースモジュール。
【請求項９】
ポートと、
前記ポートに対応付けて、データブロックの処理動作を示す識別子を保持する第１のメモリと、
少なくとも１つのポートと前記識別子とを含むキーを保持する連想メモリと、
前記連想メモリの各キーに対応付けられており、対応付けられたキーに含まれる前記識別子が示す前記処理動作に連動してデータブロックの処理動作を示す処理情報を保持する第２のメモリと、
データブロックを受信した場合に、該受信データブロックを受信したポートに対して設定された識別子を前記第１のメモリから取得する取得回路と、
前記受信データブロックを受信したポートと前記取得回路によって取得された前記識別子とからキーを生成する生成回路と、
前記生成回路によって生成されたキーによる前記連想メモリの検索の結果得られる、前記生成されたキーに対応づけられた前記処理情報に従って、前記受信データブロックの処理を決定する判定回路と、
を備える複数のインタフェースモジュールと、
前記複数のインタフェースモジュール間のデータブロックの中継を行うスイッチ回路と、
を備える通信装置。
【請求項１０】
ポートと、
前記ポートに対応付けて、データブロックの処理動作を示す識別子を保持する第１のメモリと、
少なくとも１つのポートと前記識別子とを含むキーを保持する連想メモリと、
前記連想メモリの各キーに対応付けられており、対応付けられたキーに含まれる前記識別子が示す前記処理動作に連動してデータブロックの処理動作を示す処理情報を保持する第２のメモリと、を備えるインタフェースモジュールが、
データブロックを受信した場合に、該受信データブロックを受信したポートに対して設定された識別子を前記第１のメモリから取得し、
前記受信データブロックを受信したポートと前記取得された前記識別子とからキーを生成し、
前記生成されたキーによる前記連想メモリの検索の結果得られる前記処理情報に従って、前記受信データブロックの処理を決定する、
通信方法。
【請求項１】
ポートと、
前記ポートに対応付けて、データブロックの処理動作を示す識別子を保持する第１のメモリと、
少なくとも１つのポートと前記識別子とを含むキーを保持する連想メモリと、
前記連想メモリの各キーに対応付けられており、対応付けられたキーに含まれる前記識別子が示す前記処理動作に連動してデータブロックの処理動作を示す処理情報を保持する第２のメモリと、
データブロックを受信した場合に、該受信データブロックを受信したポートに対して設定された識別子を前記第１のメモリから取得する取得回路と、
前記受信データブロックを受信したポートと前記取得回路によって取得された前記識別子とからキーを生成する生成回路と、
前記生成回路によって生成されたキーによる前記連想メモリの検索の結果得られる前記生成されたキーに対応づけられた前記処理情報に従って、前記受信データブロックの処理を決定する判定回路と、
を備えるインタフェースモジュール。
【請求項２】
前記第１のメモリは、データブロックの種別に応じた処理動作を示す第１の識別子を第１のポートに対して保持し、
前記連想メモリは、前記第１のポートと、前記第１の識別子と、データブロックの一部とを含む第１のキーを保持し、
前記第２のメモリは、前記第１のキーに対応付けられた処理情報を保持する、
請求項１に記載のインタフェースモジュール。
【請求項３】
前記第１のメモリは、第２のポートに対して、前記第２のポートで受信したデータブロックを前記第２のポートから送信することを示す第２の識別子を保持し、
前記連想メモリは、前記第２のポートと、前記第２の識別子と、を含む第２のキーを保持し、
前記第２のメモリは、前記第２のキーに対応づけて、データブロックを廃棄しないことを示す第２の処理情報と、前記第２のポートをデータブロックの出力ポートとして示す宛先情報と、を保持し、
前記判定回路は、前記第２のポートがデータブロックを受信した場合に、前記宛先情報に従って、前記データブロックを第２のポートから送信することを決定する、
請求項１又は２に記載のインタフェースモジュール。
【請求項４】
前記連想メモリに保持されるキーに合致する受信データブロックを計数する計数回路
を更に備える請求項１から３のいずれか一項に記載のインタフェースモジュール。
【請求項５】
ポートと、
データブロックに対する処理動作を示す識別子を前記ポートに対応付けて保持する第１のメモリと、
データブロックを送受信する場合に、前記データブロックを送受信するポートに対して設定された識別子を前記第１のメモリから取得する取得回路と、
前記取得回路によって取得された前記識別子に基づいて、前記データブロックの処理を決定する判定回路と、
を備えるインタフェースモジュール。
【請求項６】
ポートとデータブロックの一部とを含むキーを保持する連想メモリと、
前記連想メモリのキーの対応づけられた、データブロックの種別を示す種別情報を保持
する第２のメモリと、
データブロックを受信した場合に、受信ポートと前記受信データブロックの前記一部とからキーを生成する生成回路と、を更に備え、
前記判定回路は、前記生成回路によって生成されたキーによる前記連想メモリの検索の結果得られる前記生成回路によって生成されたキーに合致する前記種別情報と、前記取得回路によって取得された前記識別子と、に基づいて、前記受信データブロックの処理を決定する、
請求項５に記載のインタフェースモジュール。
【請求項７】
データブロックに対する処理動作を示す第２の識別子を仮想グループそれぞれに対して保持する第２のメモリをさらに備え、
前記取得回路は、データブロックを送受信する場合に、前記データブロックが属する仮想グループに対して設定された第２の識別子を前記第２のメモリから取得し、
前記判定回路は、前記取得回路によって取得された前記第２の識別子に基づいて、前記データブロックの処理を決定する、
請求項５又は６に記載のインタフェースモジュール。
【請求項８】
ポートとデータブロックの一部とを含むキーを保持する連想メモリと、
前記連想メモリのキーの対応づけられた、データブロックの種別を示す種別情報を保持する第２のメモリと、
データブロックを受信した場合に、受信ポートと前記受信データブロックの前記一部とからキーを生成する生成回路と、
前記生成回路によって生成されたキーによる前記連想メモリの検索の結果得られる前記種別情報を前記受信フレームに付与してスイッチ回路に送信する受信処理回路と、を更に含み、
前記判定回路は、前記スイッチ回路から前記種別情報が付与されたデータブロックを受信した場合に、前記データブロックに付与されている前記種別情報と、前記取得回路によって取得された前記識別子と、に基づいて、前記データブロックの処理を決定する、
請求項５に記載のインタフェースモジュール。
【請求項９】
ポートと、
前記ポートに対応付けて、データブロックの処理動作を示す識別子を保持する第１のメモリと、
少なくとも１つのポートと前記識別子とを含むキーを保持する連想メモリと、
前記連想メモリの各キーに対応付けられており、対応付けられたキーに含まれる前記識別子が示す前記処理動作に連動してデータブロックの処理動作を示す処理情報を保持する第２のメモリと、
データブロックを受信した場合に、該受信データブロックを受信したポートに対して設定された識別子を前記第１のメモリから取得する取得回路と、
前記受信データブロックを受信したポートと前記取得回路によって取得された前記識別子とからキーを生成する生成回路と、
前記生成回路によって生成されたキーによる前記連想メモリの検索の結果得られる、前記生成されたキーに対応づけられた前記処理情報に従って、前記受信データブロックの処理を決定する判定回路と、
を備える複数のインタフェースモジュールと、
前記複数のインタフェースモジュール間のデータブロックの中継を行うスイッチ回路と、
を備える通信装置。
【請求項１０】
ポートと、
前記ポートに対応付けて、データブロックの処理動作を示す識別子を保持する第１のメモリと、
少なくとも１つのポートと前記識別子とを含むキーを保持する連想メモリと、
前記連想メモリの各キーに対応付けられており、対応付けられたキーに含まれる前記識別子が示す前記処理動作に連動してデータブロックの処理動作を示す処理情報を保持する第２のメモリと、を備えるインタフェースモジュールが、
データブロックを受信した場合に、該受信データブロックを受信したポートに対して設定された識別子を前記第１のメモリから取得し、
前記受信データブロックを受信したポートと前記取得された前記識別子とからキーを生成し、
前記生成されたキーによる前記連想メモリの検索の結果得られる前記処理情報に従って、前記受信データブロックの処理を決定する、
通信方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８Ａ】
【図２８Ｂ】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３Ａ】
【図３３Ｂ】
【図３４】
【図３５】
【図３６】
【図３７Ａ】
【図３７Ｂ】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８Ａ】
【図２８Ｂ】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３Ａ】
【図３３Ｂ】
【図３４】
【図３５】
【図３６】
【図３７Ａ】
【図３７Ｂ】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【公開番号】特開２０１３−４２４３３（Ｐ２０１３−４２４３３Ａ）
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願番号】特願２０１１−１７９１８６（Ｐ２０１１−１７９１８６）
【出願日】平成２３年８月１８日（２０１１．８．１８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願日】平成２３年８月１８日（２０１１．８．１８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]