インダクタンス素子、インダクタンス素子内蔵多層基板、半導体チップ及びチップ型インダクタンス素子
【課題】多層基板内に形成され、同一のプロセスでコイルの巻数を自由に変更でき、コイルの形成方向を自由に変更でき、コイルのトランスとしての効率が高く、小型で特性の良好なトランスとして機能するインダクタンス素子を提供する。
【解決手段】インダクタンス素子は、多層基板と一体的に形成される複数のコイル、を有し、複数の前記コイルは、前記多層基板内に支持され、複数の前記コイルの発生磁界の中心線は、それぞれ略一致し、及び複数の前記コイルのそれぞれは、お互いに少なくとも一部が立体的にオーバーラップするように配置される。
【解決手段】インダクタンス素子は、多層基板と一体的に形成される複数のコイル、を有し、複数の前記コイルは、前記多層基板内に支持され、複数の前記コイルの発生磁界の中心線は、それぞれ略一致し、及び複数の前記コイルのそれぞれは、お互いに少なくとも一部が立体的にオーバーラップするように配置される。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層基板内に形成されたインダクタンス素子に関し、より詳しくは、トランスとしての機能を有する多層基板内に形成された複数のコイルを含むインダクタンス素子、当該インダクタンス素子を内蔵する多層基板、当該多層基板が積層された半導体チップ、及びチップ型インダクタンス素子に関する。
【０００２】
【従来の技術】
コイル類は古くからアンテナ、モーターなど、広い分野で用いられてきた。電子機器の分野では、コイルを使用したインダクタ（インダクタンス素子）と呼ばれる素子が、単独あるいは複合の電子部品として、又はＩＣチップの外面に積層された素子などとして製造されており、広く用いられている。そのようなインダクタンス素子には、単体のコイルを含むものだけでなく、相互に磁気的に結合した複数のコイルを含むものがある。後者は、供給された電流の電圧を所定の電圧に変換する変圧器やインピーダンスを変換する変成器として機能するものであり、トランスとして知られている構造である。そのような素子の形態は多様であり、例えばインダクタのみを表面実装用にチップ化したものはチップインダクタ（チップ型インダクタンス素子）と呼ばれ、携帯電話には１台に２０個以上搭載されているという報告もある。インダクタを内蔵した部品も数多くあり、例えばインダクタとコンデンサとを組み合わせた積層ＬＣフィルタと呼ばれる部品は、ノイズ除去などの目的で高周波用途を中心に広く用いられている。また、ＶＣＯ（Voltage Controlled Oscillator）と呼ばれる部品もインダクタとコンデンサとを組み合わせた内部構造を有している。ＶＣＯは、加える電圧によって発振周波数を変えることができる発振器であり、無線回路の品質を左右する重要な部品である。近年爆発的に普及した携帯電話を始めとする高周波領域での使用を想定した機器には、これらの部品が多数搭載されている。電子機器の小型軽量化が進行するに伴い、これらの部品にも小型化が強く求められている。小型のトランスを実現することを目的とした構造としては、下記のような従来の技術がある。
【０００３】
特開２００２−１５８１３５号公報には、その図３３〜３７に、多層基板内に形成された２つのコイルでトランスを構成する構造を有するカプラが記載されている。このカプラでは、２つのコイルを積層方向に対向させて配置している。しかし、このような構造では、積層させる導体層の数に制限があるため、コイルの巻数に制限が有り、充分な機能を果たすことが難しい。また、コイルの単位巻線が形成する面は多層基板に平行であるので、断面積を大きくすると多層基板上に大きい面積を必要とし、小型化することが困難である。更に、２つのコイルは、対向させられて配置されているため、１つのコイルが占める体積の２倍の体積の多層基板を占有し、スペース効率が低く、小型化することが難しい。また更に、２つのコイルは立体的なオーバーラップ（重なり合い）を有しないため、一方のコイルが発生する磁場による他方のコイルへの鎖交磁束の量が限られており、それらの間の磁気的な結合を大きくすることが困難である。また更に、２つのコイルのトランスとしての効率を高めるために、それらの中心軸に沿って磁性体を配置しようとしたとしても、その方向は基板に垂直であるため、磁性体を形成することは極めて困難である。
【０００４】
特開平４−２３７１０６号公報には、集積化インダクタ素子及び集積化トランスが記載されている。その集積化インダクタ素子及び集積化トランスは、半導体基板上に絶縁膜と金属膜とを交互に積層することによって形成されるものであり、コイルの中心軸は基板に平行な方向にある。しかし、そこには基板に対し垂直方向の螺旋状回路部分はスルーホールまたはビアホールによって形成するとの記述はあるが、より具体的な製造法についての説明はない。また、２つのコイルは、対向させられて配置されているため、１つのコイルが占める体積の２倍の体積の基板を占有し、スペース効率が低く、小型化することが難しい。更に、２つのコイルは立体的なオーバーラップを有しないため、一方のコイルが発生する磁場による他方のコイルへの鎖交磁束の量が限られており、それらの間のトランスとしての効率を高くすることが困難である。
【０００５】
特開平１１−４０９２０号公報には、複数のインダクタを集積化した複合部品が記載されている。しかし、それらの複数のインダクタは、隣接するインダクタの発生する磁束が略直交するようにインダクタを配置したものであり、従って、それらの複数のインダクタは、トランスとして機能するものではない。
【０００６】
【発明が解決しようとする課題】
本発明は、上記の問題点に鑑みてなされたものであり、多層基板内に形成され、同一のプロセスでコイルの巻数を自由に変更でき、コイルの形成方向を自由に変更でき、コイルのトランスとしての効率が高く、小型で特性の良好なトランスとして機能するインダクタンス素子を提供することを目的とする。またそのようなインダクタンス素子を内蔵する多層基板及びチップ型素子、並びにそのようなインダクタンス素子が外面に積層された半導体チップを提供することも目的とする。
【０００７】
【課題を解決するための手段】
上記課題は、次の特徴を有する本発明より達成される。請求項１に記載の発明は、多層基板と一体的に形成される複数のコイル、を有し、複数の当該コイルは、当該多層基板内に支持され、複数の当該コイルの発生磁界の中心線は、それぞれ略一致し、及び複数の当該コイルのそれぞれは、お互いに少なくとも一部が立体的にオーバーラップするように配置されることを特徴とする。
【０００８】
請求項２に記載の発明は、請求項１に記載の発明の特徴に加えて、複数の当該コイルは、それの単位巻線が作るコイル面が当該多層基板に垂直であり、及び当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含むことを特徴とする。
【０００９】
請求項３に記載の発明は、請求項１又は２に記載の発明の特徴に加えて、複数の当該コイルの単位巻線は、同じコイルの隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び互いに隣接する当該単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする。
【００１０】
請求項４に記載の発明は、請求項２又は３に記載の発明の特徴に加えて、複数の当該コイルのそれぞれの単位巻線は、所定の配置単位を反復するように配置されることを特徴とする。
【００１１】
請求項５に記載の発明は、請求項４に記載の発明の特徴に加えて、複数の当該コイルのそれぞれの単位巻線の当該所定の配置単位は、すべての複数の当該コイルの単位巻線が、それぞれ当該多層基板に垂直な同一平面内に配置されるような配置単位であることを特徴とする。
【００１２】
請求項６に記載の発明は、請求項４に記載の発明の特徴に加えて、複数の当該コイルは、２つのコイルであり、及び当該２つのコイルのそれぞれの単位巻線の当該所定の配置単位は、当該２つのコイルの単位巻線が、それぞれ当該コイルの中心軸方向に関して交互に配置されるような配置単位であることを特徴とする。
【００１３】
請求項７に記載の発明は、請求項２から６のいずれか１項に記載の発明の特徴に加えて、当該コイルの内部を貫通する磁性体からなる芯構造を更に有することを特徴とする。
【００１４】
請求項８に記載の発明は、請求項２から７のいずれか１項に記載の発明の特徴に加えて、当該多層基板上に形成され、及び当該コイルの所定の箇所にそれぞれ接続された２つ以上の電極部を更に有することを特徴とする。
【００１５】
請求項９に記載の発明は、請求項２から８のいずれか１項に記載の発明の特徴に加えて、当該電極部の少なくともいずれかは、当該コイルの末端に接続されていることを特徴とする。
【００１６】
請求項１０に記載の発明は、請求項９に記載の発明の特徴に加えて、当該電極部は、当該多層基板の同じ側の外面上に形成され、及び当該電極部で同じコイルに接続されたものは、当該コイルの両側のコイルエッジ近傍のいずれかの側に、当該コイルの中心軸に関して交互に形成されることを特徴とする。
【００１７】
請求項１１に記載の発明は、請求項８又は９に記載の発明の特徴に加えて、少なくとも１つの当該電極部は、当該電極部と同じコイルが接続された他の電極部であって、当該多層基板の同じ側の外面上に形成された他の電極部の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられていることを特徴とする。
【００１８】
請求項１２に記載の発明は、請求項１１に記載の発明の特徴に加えて、当該の対向する電極部同士は、導体によって接続され、それによって、当該電極部同士は、トリミングにより分断可能となっていることを特徴とする。
【００１９】
請求項１３に記載の発明は、請求項２から１２のいずれか１項に記載の発明の特徴に加えて、当該多層基板と一体的に形成されるコンデンサであって、当該コイルの所定の箇所と電気的に接続されるコンデンサを更に有することを特徴とする。
【００２０】
請求項１４に記載の発明は、請求項２から１３のいずれか１項に記載のインダクタンス素子と、当該多層基板と、を有し、及び当該多層基板上に又はその内部に他の回路が支持されていることを特徴とする。
【００２１】
請求項１５に記載の発明は、請求項１４に記載のインダクタンス素子内蔵多層基板が外面に積層されたことを特徴とする。
【００２２】
請求項１６に記載の発明は、請求項８から１３のいずれか１項に記載のインダクタンス素子と、当該多層基板と、を有し、及び当該多層基板は、当該インダクタンス素子を支持することができる平板であることを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明していく。これから本発明の第１の実施形態に係るインダクタンス素子１０の構成について説明する。図１（ａ）は、インダクタンス素子１０の構成を表わす斜視図である。インダクタンス素子１０は、コイル１０ａ（図１（ａ）の実線部分）及びコイル１０ｂ（図１（ａ）の点線部分）から構成される。この実施形態では、コイル１０ａ及び１０ｂは、多層基板１０ｅにおける複数の絶縁層の形成ステップにおいて、絶縁層の間に形成される導電層の一部として形成される部分を含むインダクタンスを与える構成要素であって、中心軸が多層基板に平行であり、それの単位巻線１０ｃ及び１０ｄが作るコイル面が多層基板に垂直であり、及び多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含む。コイル１０ａ及び１０ｂは、投射形状が四角形等の、導線の繰り返されるパターンである単位巻線１０ｃ及び１０ｄが、それぞれ電気的に直列に連続して接続された形態で構成される。本明細書におけるコイル１０ａ及び１０ｂ並びにそれの単位巻線１０ｃ及び１０ｄの形態は、インダクタンスを与えるためのいかなる形態も広く含むものとする。好適には、コイル１０ａ及び１０ｂの多層基板１０ｅに平行な巻線部分は、積層される導電層の一部として形成され、多層基板１０ｅに垂直な巻線部分は、絶縁層を介して隣接する導電層間を接続するバンプ、ビア或いはスルーホール（に充填された導体）などとして形成される。このようにしてコイル１０ａ及び１０ｂを形成することにより、ビルドアップ工法などの公知の多層基板製造技術を利用して、多層基板の製造工程においてコイル１０ａ及び１０ｂを多層基板内に同時に形成することが可能となる。コイル１０ａ及び１０ｂの末端は、多層基板１０ｅの長手方向に向かって延びており、多層基板１０ｅ内の他の回路と接続することができる。多層基板１０ｅは、絶縁層を積層させて構成される基板である。図で多層基板１０ｅの輪郭線が破線で示されているのは、多層基板１０ｅがコイル１０ａ及び１０ｂを含む領域の外にも広がっていてもいいことを示している。なお、実際の多層基板１０ｅの形成ステップでは、絶縁層と導電層とが交互に積層させられる。そして、導電層の部分は前述のコイル１０ａ及び１０ｂの一部となり、他の絶縁層の部分は多層基板１０ｅとなる。コイル１０ａとコイル１０ｂとは、それらのコイルの発生磁界の中心線が、それぞれ略一致するように配置され、通常は、それらのコイルの中心線が一致するように配置される。このように配置することによって、一方のコイルの作る磁力線が他方のコイルのコイル面に対して垂直に近い状態で入射するために、一方のコイルが発生した磁場による他方のコイルへの鎖交磁束を大きくすることができる（漏れインダクタンスを小さくすることができる）。更にコイル１０ａとコイル１０ｂとは、お互いに少なくとも一部が立体的にオーバーラップするように配置される。このように配置することによって、お互いのコイルの間の距離（例えば中心間距離）が小さくなるために、一方のコイルが発生した磁場による他方のコイルへの鎖交磁束を更に大きくすることができる。このように鎖交磁束を大きくすることができると、効率の高いトランスを構成することができる。また、このようなコイルの配置によって、コイル１０ａ及び１０ｂが占有する多層基板１０ｅの体積を小さくすることができ、コイルの配置密度を上げて、インダクタンス素子１０をより小型にすることができる。この実施形態では、それらのコイルは、所定の単位巻線の配置単位を反復するように配置されており、特に、２つのコイルの単位巻線がそれぞれコイルの中心軸方向に関して交互に配置されるような配置単位を反復するように配置されている。このような規則的な配置をすることによって、コイルの配置密度を上げることができ、コイルの間の磁気的な結合も大きくすることができる。なお、インダクタンス素子１０は、コイル１０ａ及び１０ｂと多層基板１０ｅとの全体を意味するのではなく、多層基板１０ｅ内に保持されたことを特徴とするコイル１０ａ及び１０ｂから構成されるインダクタンス素子を意味する（インダクタンス素子９０を除き、以下、同様である）。なお、インダクタンス素子１０のコイルは、その中心線が直線であるが、中心線が曲線であっても構わない。その際、曲線は閉じていてもよく、この場合、コイルはトロイダル型となる。インダクタンス素子１０は、一次側と二次側との間で電圧及びインピーダンスを変換するトランスとして機能するが、図１６（ａ）に示すように、一次側のコイル１０ｂの一方の端子に不平衡入力を接続し、二次側のコイル１０ａのそれと瞬時電圧極性が同じ側の端子を接地すると、コイル１０ａ及び１０ｂのそれぞれ他方の端子の間より、平衡出力を得ることができ、バラン（平衡不平衡変成器）としても機能させることができる。
【００２４】
巻数比に関する代替の実施形態として、図１（ｂ）にインダクタンス素子１１を示す。インダクタンス素子１１は、インダクタンス素子１０とほぼ同様の構造を有しているが、コイル１１ｂの単位巻線１１ｄが２回巻である点で異なっている。この実施形態によれば、巻数比が１：２のトランスを含むインダクタンス素子を構成することができる。ここで、コイルの単位巻線はコイルの中心軸方向に関して均等に配置されているため、一方のコイルが発生した磁場による他方のコイルへの鎖交磁束を大きくすることができ、効率的なトランスを構成することができる。なお、単位巻線１１ｄの巻数は自由に変更することができる（整数にも限られない。）ため、任意の巻数比を得ることができる。
【００２５】
単位巻線の配置に関する代替の実施形態として、図１（ｃ）にインダクタンス素子１２を示す。インダクタンス素子１２は、インダクタンス素子１０とほぼ同様の構造を有しているが、３つのコイル１２ａ、１２ｂ、及び１２ｂ’から構成される点で異なっている。コイル１２ａとコイル１２ｂとコイル１２ｂ’とは、それらのコイルの発生磁界の中心線が、それぞれ略一致するように配置され、お互いに少なくとも一部が立体的にオーバーラップするように配置される。それらのコイルは、所定の単位巻線の配置単位を反復するように配置されており、特に、３つのコイルの単位巻線がそれぞれコイルの中心軸方向に関して順番に配置されるような配置単位を反復するように配置されている。この実施形態によれば、３つ以上の独立したコイルからなるトランスを含むインダクタンス素子を構成することができ、幅広い用途に用いることができる。
【００２６】
積層方向に関する代替の実施形態として、図１（ａ）に「代替の実施形態における積層方向」と示した方向、すなわちコイルの単位巻線を逐一積層する方向に積層させることもできる。このようにすると、積層される膜の数に制限があるため巻数の大きいコイルを作ることは難しいが、導体を層間で接続する箇所を少なくすることができるため、製造は容易となる。なお、多層基板の材料としてセラミック材料を用いた場合は、グリーンシートに導電性ペーストを印刷して、それを多層化後に一括焼結することが比較的容易であるのに対し、多層基板の材料として有機材料を用いたビルドアップ工法の場合は、プロセスが複雑となり、多層化に伴う歩留まりの低下やコストアップが問題となる。従って、図１（ａ）に「積層方向」として多層基板の積層方向を示した本発明の実施形態の構成は、多層基板の積層数が制限されていても任意のコイル長のコイルを形成できるため、そのような従来のビルドアップ工法に伴う問題が解消される。
【００２７】
次に、本発明の第２の実施形態に係るインダクタンス素子２０の構成について説明する。図２（ａ）は、インダクタンス素子２０の構成を示す斜視図である。インダクタンス素子２０は、インダクタンス素子１０とほぼ同様の構造を有しているが、多層基板２０ｅの外面に、コイル２０ａの所定の箇所と接続された電極部２０ｆに代表される電極部が形成された構造を更に有している点で違っている。このように、多層基板２０ｅの外面に電極部２０ｆが形成されているため、多層基板２０ｅの外部からインダクタンス素子２０への配線をそこを通じて簡単に行わせることができる。図２（ａ）では、電極部２０ｆはコイルの末端に接続されている。この形態の電極部は、コイル全体の機能を必要とする入出力を経由させるのに好適である。図１３（ａ）にインダクタンス素子２０の回路図を示す。なお他の形態として、電極部をコイルの末端以外の所定の箇所に接続してもよい。この形態の電極部は、コイルの一部の機能を必要とする入出力を経由させるのに好適であり、タップとして使用することができる。
【００２８】
コイルの配置に関する代替の実施形態として、図２（ｂ）にインダクタンス素子２１を示す。インダクタンス素子２１は、インダクタンス素子２０とほぼ同様の構造を有しているが、３つのコイル２１ａ、２１ｂ、及び２１ｂ’から構成される点、及び電極部２１ｆが増えたコイルの数に応じて追加されている点で異なっている。コイル２１ａとコイル２１ｂとコイル２１ｂ’とは、それらのコイルの発生磁界の中心線が、それぞれ略一致するように配置され、お互いに少なくとも一部が立体的にオーバーラップするように配置される。それらのコイルは、所定の単位巻線の配置単位を反復するように配置されており、特に、３つのコイルの単位巻線がそれぞれコイルの中心軸方向に関して順番に配置されるような配置単位を反復するように配置されている。この実施形態によれば、３つ以上の独立したコイルからなるトランスを含むインダクタンス素子を構成することができ、幅広い用途に用いることができる。また、２つ以上のコイルを、電極部２１ｆにおいて導線などでジャンプすることにより直列に接続することによって、使用時に巻数比を変更できるトランスを得ることができる。
【００２９】
次に、本発明の第３の実施形態に係るインダクタンス素子３０の構成について説明する。図３（ａ）は、インダクタンス素子３０の構成を示す斜視図である。インダクタンス素子３０は、インダクタンス素子１０とほぼ同様の構造を有しているが、多層基板３０ｅの同じ側の外面上に電極部３０ｆ及び３０ｇが形成された構造を更に有している点で違っている。図３（ｂ）は、インダクタンス素子３０の電極部３０ｆ及び３０ｇの構成を示す図である。電極部３０ｆ及び３０ｇは、同一のコイル、ここではコイル３０ｂの所定の箇所に接続されている。このように、多層基板３０ｅの外面に電極部３０ｆ及び３０ｇが形成されているため、そこを通じて多層基板３０ｅの外部からインダクタンス素子３０への配線を簡単に行うことができる。特に電極部３０ｇは、タップとして使用すると好適である。更に電極部３０ｆは、電極部３０ｇと、間隙（図３（ｂ）で「間隙」と示した部分）を介して対向する位置まで延在するように設けられる。すなわち、少なくとも１つの電極部（電極部３０ｆ）は、当該電極部と同じコイルが接続された他の電極部であって、多層基板の同じ側の外面上に形成された他の電極部（電極部３０ｇ）の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられている。ここでは、電極部３０ｆは、電極部３０ｇが多層基板３０ｅの長手方向に並べられている行と平行に隣接する行に沿って配置される。また、電極部３０ｇ同士は比較的距離を置いて配置されるが、電極部３０ｇと電極部３０ｆとは近接して配置されており、好適には電極部３０ｇと電極部３０ｆの間の間隙は、電極部３０ｇ同士の間の間隔より小さい。このような構成をとることによって、電極部３０ｆと、電極部３０ｇ（のいずれか）とを、ワイヤーボンディング、半田などでジャンプすることが可能になる。図３（ａ）及び図３（ｂ）では、ボンディングワイヤー３０ｈが、電極部３０ｆと右側の電極部３０ｇとの間をジャンプしている。このワイヤーによるジャンプによって、コイル３０ｂのジャンプされた電極部の間の巻線が短絡されるため、コイル３０ｂの巻数を減少させることと同じ効果を、使用時に自由に得ることができる。これによって、インダクタンス素子３０のトランスとしての巻数比を使用時に自由に変更することができる。後述のインダクタンス素子４０との比較では、インダクタンス素子３０は、いずれか１組の電極部をジャンプすることによって、巻数比を自由に変更することができるという利点がある。なお、ボンディングワイヤー３０ｈは、インダクタンス素子３０の構成要素ではなく、必要に応じ、ユーザが使用時に取り付けるものである。電極部３０ｆ及び３０ｇは、ランドなどの形態をした導体で構成される。インダクタンス素子３０の構成要素３０ａ〜３０ｅは、インダクタンス素子１０において符号の数字部分を１０から３０に替えた構成要素と対応している。図１３（ｂ）にインダクタンス素子３０の回路図を示す。図１３（ｂ）では点線で表わされたボンディングワイヤー３０ｈによって、末端の電極部３０ｆと中間の電極部３０ｇとがジャンプされており、コイル３０ｂのそれらの電極部の間の巻線が短絡されている。
【００３０】
次に、本発明の第４の実施形態に係るインダクタンス素子４０の構成について説明する。図４（ａ）は、インダクタンス素子４０の構成を示す斜視図である。インダクタンス素子４０は、インダクタンス素子３０とほぼ同様の構造を有しているが、多層基板４０ｅの同じ側の外面上に配置された電極部が、同一の形状の電極部４０ｇのみである点で違っている。図４（ｂ）は、インダクタンス素子４０の電極部４０ｇの構成を示す図である。電極部４０ｇは、同一のコイル、ここではコイル４０ｂの所定の箇所に接続されている。このように、多層基板４０ｅの外面に電極部４０ｇが形成されているため、そこを通じて多層基板４０ｅの外部からインダクタンス素子４０への配線を簡単に行うことができる。更に、いずれか１つの電極部４０ｇは、他の電極部４０ｇと、間隙（図４（ｂ）で「間隙」と示した部分）を介して対向する位置まで延在するように設けられる。すなわち、少なくとも１つの電極部（１つの電極部４０ｇ）は、当該電極部と同じコイルが接続された他の電極部であって、多層基板の同じ側の外面上に形成された他の電極部（他の電極部４０ｇ）の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられている。ここでは、電極部４０ｇは、多層基板４０ｅの長手方向の同じ行の中に並べられて配置される。また、電極部４０ｇ同士は近接して配置されており、その間隙は電極部４０ｇの幅（多層基板４０ｅの長手方向に平行な辺の長さ）より小さくなっている。このような構成をとることによって、電極部４０ｇ同士を、ワイヤーボンディングなどでジャンプすることが可能になる。図４（ａ）及び図４（ｂ）では、ボンディングワイヤー４０ｈが、電極部４０ｇの間をジャンプしている。このワイヤーによるジャンプによって、コイル４０ｂのジャンプされた電極部の間の巻線が短絡されるため、コイル４０ｂの巻数を減少させることと同じ効果を使用時に自由に得ることができる。これによって、インダクタンス素子４０のトランスとしての巻数比を使用時に自由に変更することができる。前述のインダクタンス素子３０との比較では、インダクタンス素子４０は、電極部４０ｇが１つの行に並べられて配置されているため、電極部４０ｇの占有する面積を小さくすることができるという利点がある。なお、ボンディングワイヤー４０ｈは、インダクタンス素子４０の構成要素ではなく、必要に応じ、ユーザが使用時に取り付けるものである。電極部４０ｇは、ランドなどの形態をした導体で構成される。インダクタンス素子４０の構成要素４０ａ〜４０ｅは、インダクタンス素子３０において符号の数字部分を３０から４０に替えた構成要素と対応している。図１３（ｃ）にインダクタンス素子４０の回路図を示す。図１３（ｃ）では点線で表わされたボンディングワイヤー４０ｈによって、末端の電極部４０ｆと２つの他の電極部４０ｇとがジャンプされており、コイル４０ｂのそれらの電極部の間の巻線が短絡されている。
【００３１】
次に、本発明の第５の実施形態に係るインダクタンス素子５０の構成について説明する。図５（ａ）は、インダクタンス素子５０の構成を示す斜視図である。インダクタンス素子５０は、インダクタンス素子３０とほぼ同様の構造を有しているが、対向する電極部３０ｇ及び３０ｆに代えて、その対向する電極部３０ｇと３０ｆとが導体（ランド）によって接続されて一体となったような形態の電極部５０ｇを構成要素としている点で異なっている。図５（ｂ）は、インダクタンス素子５０の電極部５０ｇの構成を示す図である。このような構成をとることにより、電極部５０ｇと所定の箇所で接続されたコイル５０ｂは、電極部５０ｇと接続された箇所の間が短絡され、なおかつ、図５（ｃ）に示すようにトリミングによってコイル５０ｂの異なる箇所に接続された電極部５０ｇの領域同士を分断して短絡を解除することが可能となる。このように、使用時に電極部５０ｇをトリミングによって分断することにより、コイル５０ｂの有効な巻数を自由に調整することができ、インダクタンス素子５０のトランスとしての巻数比を自由に調整することができる。図５（ｄ）は、電極部５０ｇの他の構成を示す図である。この電極部５０ｇは、インダクタンス素子４０の電極部４０ｇを導体によって一体的に接続したような構成をしている。電極部４０ｇを接続する導体の幅は、図５（ｄ）に示すように電極部４０ｇの幅より狭いとトリミングが簡単になり好適であるが、同じ幅であってもよい。このような構成をとることにより、図５（ｃ）に示したものと同様に、トリミングによってコイル５０ｂの異なる箇所に接続された電極部５０ｇの領域同士を分断して短絡を解除することが可能となる。
【００３２】
次に、本発明の第６の実施形態に係るインダクタンス素子６０の構成について説明する。図６は、インダクタンス素子６０の構成を示す斜視図である。インダクタンス素子６０は、インダクタンス素子２０とほぼ同様の構造を有しているが、コイル６０ａ及び６０ｂの内部に磁性体６０ｉからなる芯構造を有している点で違っている。インダクタンス素子６０の構成要素６０ａ〜６０ｆは、インダクタンス素子２０において符号の数字部分を２０から６０に替えた構成要素と対応している。このように、コイル６０ａ及びコイル６０ｂの内部に磁性体６０ｉが配置されているため、トランスの効率を高くすることができるという利点がある。なお、磁性体６０ｉの芯構造は、図６に示すような両端が開放された棒状のものであってもよいが、コイル６０ａの外側で両端同士が結ばれた環状（「ロ」の字形）であってもよい。また、それは複数の環状部分を有していてもよい。
【００３３】
次に、本発明の第７の実施形態に係るインダクタンス素子７０の構成について説明する。図７は、インダクタンス素子７０の構成を示す斜視図である。インダクタンス素子７０は、インダクタンス素子２０とほぼ同様の構造を有しているが、コイルの両端以外の所定の箇所に接続された電極部７０ｆがあること、及び同じコイル７０ａに接続された電極部７０ｆが、コイル７０ａの両側のコイルエッジ近傍のいずれかの側に、当該コイルの中心軸に関して交互に形成される点（千鳥配列）で違っている。インダクタンス素子７０の構成要素７０ａ〜７０ｆは、インダクタンス素子２０において符号の数字部分を２０から７０に替えた構成要素と対応している。このように、同じコイルに接続された電極部７０ｆが交互に形成されているため、それらの間の距離を離すことができ、生産性が向上し、電極部７０ｆに半田で導線を接続しやすくなり、誤接続が発生しにくくなる。図１３（ｄ）にインダクタンス素子７０の回路図を示す。コイル７０ａにタップが設けられており、これは図７で長手方向の中間位置に配置された電極部７０ｆに対応する。なお、コイルの末端以外に接続された電極部７０ｆは、タップとして使用することができる。二次側コイルの形態に関する代替の実施形態として、図１６（ｂ）にインダクタンス素子７１（構造は図示せず）の回路を示す。インダクタンス素子７１は、インダクタンス素子７０とほぼ同様の構造を有しているが、コイル７１ａが中間部で分断されている点、及びコイル７１ａの分断箇所のすぐ前後の２箇所の中間部にそれぞれ電極部７１ｆを有する点で異なっている。図１６（ｂ）で平衡出力と書かれた端子が、その中間部の２箇所の電極部７１ｆに対応する。このような構成をとることにより、お互いに電気的に相補な出力である平衡出力を中間部から取り出すことができる。ここで、図１６（ｃ）に示すように、インダクタンス素子７１の一次側のコイル７１ｂが、その中間部の両側において使用中心周波数の１／４波長のコイルの長さ（１／４波長共振器を形成）であって、かつ、二次側のコイル７１ａも、その分断された中間部の両側において使用中心周波数の１／４波長のコイルの長さ（１／４波長共振器を形成）であったとすると、一次側のコイル７１ｂ（の一方の端子）に不平衡入力が入力された場合に二次側のコイル７１ａ（の中間部の２箇所の端子）に平衡出力を出力するようなバラン（平衡不平衡変成器）としてそれを機能させることができる。
【００３４】
次に、本発明の第８の実施形態に係るインダクタンス素子８０の構成について説明する。図８は、インダクタンス素子８０の構成を示す斜視図である。インダクタンス素子８０は、インダクタンス素子２０とほぼ同様の構造を有しているが、コイル８０ａ又は８０ｂの所定の箇所と接続されたコンデンサ８０ｊ、接続部８０ｋを更に有している点で異なっている。コンデンサ８０ｊは、対向する２枚の極板と、それらに挟まれる誘電体とから構成される。なお、コンデンサの容量をさらに増大させることが必要な場合には、コンデンサ８０ｊは、一般の積層コンデンサで用いられているような、対向する櫛形の電極からなる極板と、その間に挟まれる多層の誘電体とから構成されるものであってもよい。極板は、好適には、多層基板における複数の絶縁層及び導電層のそれぞれの形成ステップにおいて導電層の一部として形成される。誘電体は、多層基板８０ｅを構成する絶縁材料と同じ材質でもよく、また、誘電率、費用、製造工程等を考慮して、多層基板８０ｅを構成する絶縁材料と異なる材質であってもよい。図８では、コイル８０ａ及び８０ｂの内部にコンデンサ８０ｊが配置されているが、コイルの外部にコンデンサを配置してもよい。コイルの内部にコンデンサが配置されるような構造では、集積度を上げて、全体の厚みを薄くしやすいという利点がある。また、単位巻線（８０ｃ及び８０ｄ）の磁界と鎖交する面積を大きくして、インダクタンス素子８０のトランスとしての効率を高くすることができるという利点がある。一方、コイルの外部にコンデンサが配置されるような構造では、コイルの部分を積層により形成するときの工程を単純にすることができ、また、より大きい極板面積のコンデンサを選ぶことができるという利点がある。更に、コンデンサの極板をトリムすることによって、静電容量を微調整することもできるという利点もある。図８では、コイル８０ａ及び８０ｂは単層のコイルであるが、それらのコイルの少なくともいずれかが、後述のインダクタンス素子１１０が有する多層コイルの形態であってもよい。接続部８０ｋは、コイル８０ａ又は８０ｂの所定の箇所と極板とを電気的に接続する接点である。図１４（ａ）にインダクタンス素子８０の回路図を示す。コイル８０ａとコイル８０ｂの同じ側の末端の間（一次側コイルと二次側コイルの同相の末端の間）にコンデンサ８０ｊが接続されている。接続部８０ｋとコイル８０ａ又は８０ｂの所定の箇所との接続により、インダクタンス素子８０は、種々のＬＣ複合素子を構成することができる。コンデンサの一端を固定し、その他端をコイルの他の箇所に接続したバリエーションの回路図として、図１４（ｂ）に一次側コイルと二次側コイルの逆相の末端の間にコンデンサを接続したインダクタンス素子８１を、図１４（ｃ）に一次側あるいは二次側のコイルの入出力端の間にコンデンサを接続したインダクタンス素子８２を、及び図１４（ｄ）に一次側あるいは二次側のコイルの入力端又は出力端に直列にコンデンサを接続したインダクタンス素子８３を示す。これらのインダクタンス素子８０〜８３は、コンデンサの接続された箇所に応じた動作特性を有するインダクタンス素子（ＬＣ複合フィルタ）として機能する。更には、コイルの中間部（タップに対応）とコンデンサとを接続した構成も考えられる。インダクタンス素子８０〜８３は、単数のコンデンサを含んでいるが、複数のコンデンサを含んでいてもよく、その際のコンデンサとコイルとの接続は、インダクタンス素子８０〜８３の接続形態を任意に組合わせることができる。その際にも、コンデンサをコイルの中間部に接続することができる。インダクタンス素子８０の構成要素８０ａ〜８０ｆは、インダクタンス素子２０において符号の数字部分を２０から８０に替えた構成要素と対応している。
【００３５】
次に、本発明の第９の実施形態に係るインダクタンス素子９０の構成について説明する。図９は、インダクタンス素子９０の構成を示す斜視図である。インダクタンス素子９０は、インダクタンス素子２０とほぼ同様の構造を有しているが、コイルを保持する多層基板９０ｅを構成要素としている点で異なっている。多層基板９０ｅは、コイル９０ａ及び９０ｂを保持するのに充分な体積を有している。このインダクタンス素子９０は、多層基板を構成要素としない他のインダクタンス素子と比較すると、独立した単体の素子として使用できる点で異なっており、例えば、チップ・インダクタなどのチップ・インダクタンス素子として使用することができる。なお、多層基板９０ｅに保持される回路素子の部分は、この実施形態の他の実施形態に係るインダクタンス素子の回路素子と置き換えることができる。インダクタンス素子９０の構成要素９０ａ〜９０ｆは、インダクタンス素子２０において符号の数字部分を２０から９０に替えた構成要素と対応している。
【００３６】
次に、本発明の第１０の実施形態に係るインダクタンス素子１００の構成について説明する。図１０（ａ）は、インダクタンス素子１００の構成を示す斜視図である。インダクタンス素子１００は、インダクタンス素子２０とほぼ同様の構造を有しているが、２つのコイルの単位巻線が、多層基板１００ｅに垂直な同一平面内に配置されるような配置単位を反復するように配置されている点で異なっている。すなわち、単位巻線１００ｃと１００ｄとは多層基板１００ｅに垂直な同一平面内に配置されており、単位巻線１００ｄは１００ｃの内側に配置されている。このような配置は、コイルの単位巻線がコイルの中心軸方向に関して交互に配置されるような前述のコイルの配置との比較では、中心軸方向に関してコイルをより高い密度で配置しやすいという利点がある。インダクタンス素子１００の構成要素１００ａ〜１００ｆは、インダクタンス素子２０において符号の数字部分を２０から１００に替えた構成要素と対応している。
【００３７】
巻数比に関する代替の実施形態として、図１０（ｂ）にインダクタンス素子１０１を示す。インダクタンス素子１０１は、インダクタンス素子１００とほぼ同様の構造を有しているが、コイル１０１ｂの単位巻線１０１ｄが２回巻の螺旋状のパターンである点で異なっている。この実施形態によれば、巻数比が１：２のトランスを含むインダクタンス素子を構成することができる。なお、単位巻線１０１ｄの巻数は自由に変更することができる（整数にも限られない。）ため、任意の巻数比を得ることができる。複数の巻数である単位巻線１０１ｄの旋回方向はすべて同じであって、隣り合う単位巻線１０１ｄ同士は一方の先端と他方の末端とが接続されており、すべての単位巻線１０１ｄが発生する磁界の方向は一致するようになっている。なお、図１０（ｃ）にインダクタンス素子１０２として示すように、複数の巻数である単位巻線１０２ｄは、同じコイルの隣接する他の単位巻線１０２ｄと同じ方向から見た場合に反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び互いに隣接する単位巻線１０２ｄの組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されるような構成でも構わない。この構成でも、すべての単位巻線１０２ｄが発生する磁界の方向は一致する。
【００３８】
次に、本発明の第１１の実施形態に係るインダクタンス素子１１０の構成について説明する。図１１は、インダクタンス素子１１０の構成を示す斜視図である。インダクタンス素子１１０は、インダクタンス素子２０とほぼ同様の構造を有しているが、コイルの単位巻線１１０ｃ及び１１０ｄは、同じコイルの隣接する他の単位巻線と同じ方向から見た場合に反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び互いに隣接する単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続される。コイル１１０ａ及び１１０ｂをそのように構成することによって、単位巻線内の巻数を１より大きくすることができ（このような構成を多層コイルと称する）、かつ、コイル１１０ａ又は１１０ｂに電流が流されると、すべての単位巻線が同じ方向の磁界を発生するため、発生する磁界を大きくすることができ、トランスの効率を高くすることができる。また、発生する磁界の大きさを同程度に維持する条件では、インダクタンス素子１１０をより小型に構成することができる。
【００３９】
次に、本発明の第１２の実施形態に係るインダクタンス素子１２０の構成について説明する。図１２は、インダクタンス素子１２０の構成を示す斜視図である。インダクタンス素子１２０は、インダクタンス素子１１０とほぼ同様の構造を有しているが、コイル１２０ａ及び１２０ｂの内部に磁性体１２０ｉからなる芯構造を有している点で違っている。このような構成により、トランスの効率を高くすることができるという利点がある。インダクタンス素子１２０の構成要素１２０ａ〜１２０ｆは、インダクタンス素子１１０において符号の数字部分を１１０から１２０に替えた構成要素と対応している。
【００４０】
次に、本発明の第１３の実施形態に係るインダクタンス素子１３０の構成について説明する。図１３は、インダクタンス素子１３０の構成を示す斜視図である。インダクタンス素子１３０は、インダクタンス素子１１０とほぼ同様の構造を有しているが、同じコイル１３０ａに接続された電極部１３０ｆが、コイル１３０ａの両側のコイルエッジ近傍のいずれかの側に、当該コイルの中心軸に関して交互に形成される点（千鳥配列）で違っている。インダクタンス素子１３０の構成要素１３０ａ〜１３０ｆは、インダクタンス素子１１０において符号の数字部分を１１０から１３０に替えた構成要素と対応している。このように、同じコイルに接続された電極部１３０ｆが交互に形成されているため、それらの間の距離を離すことができ、生産性が向上し、電極部１３０ｆに半田で導線を接続しやすくなり、誤接続が発生しにくくなる。
【００４１】
本発明の他の実施形態として、上記のインダクタンス素子１０〜１３０（インダクタンス素子９０を除く）を含むインダクタンス素子内蔵多層基板を提供することができる。このインダクタンス素子内蔵多層基板内（多層基板上）には、インダクタンス素子１０〜１３０以外の他の回路を実装することができ、そのような他の回路とインダクタンス素子１０〜１３０とを接続することによって、より高機能な回路を形成することができる。インダクタンス素子内蔵多層基板は、プリント基板、半導体チップのインターポーザあるいは電極配線層などに使用することができる。本発明のさらに他の実施形態として、上記のインダクタンス素子内蔵多層基板が積層された半導体チップを提供することもできる。
【００４２】
これから、上述のインダクタンス素子１０〜１３０の動作について説明する。インダクタンス素子１０〜１３０は、一方のコイルを一次側、他方のコイルを二次側（更に他のコイルを他の二次側）として、一次側と二次側の間で電圧及びインピーダンスを変換するトランスとして動作させることができる。また、不平衡入力を平衡出力へと（又はその逆に）変換するバラン（平衡不平衡変成器）として動作させることもできる。電極部がコイルの末端以外の所定の箇所に接続されたインダクタンス素子は、その電極部をタップとして使用できる。また、タップが二次側コイルの電気的な中間部にあるときは、そこから平衡出力を取り出すことができる。また、インダクタンス素子８０、９０、１００、１１０などは、一次側コイル、二次側コイルの長さを、それらの中間部の前後でそれぞれ使用中心周波数の１／４波長とすることにより、バランとして機能させることもできる。また特にインダクタンス素子８０は、ＬＣフィルタ（カプラを含む）として動作させることができる。インダクタンス素子１０〜１３０（インダクタンス素子９０を除く）は、多層基板の形態が、プリント基板、モノリシックＩＣなどを構成する半導体チップをその上にマウントするインタポーザ、又は半導体チップの電極配線層などであって、トランスとしての機能を提供する素子として動作させると好適である。
【００４３】
なお、上述のそれぞれの実施形態の内の２つ以上を適宜組合わせることもできる。
【００４４】
次に、本発明のインダクタンス素子１０〜１３０の製造方法について説明する。インダクタンス素子１０〜１３０は、グリーンシートに導電性ペーストを印刷して、それを多層化後一括焼結するような、セラミックチップ部品の材料及び製造方法によって製造することもできるし、また、有機材料を用いたビルドアップ工法によって製造することもできる。これから、ビルドアップ工法による製造方法について説明する。まず、絶縁層の両面に銅箔からなる導電層が形成された両面銅張り積層板を準備する。この導電層は多層基板に平行であるため、コイルの多層基板に平行な部分を構成することになる。次に、その両面の導電層間で導通させる箇所にドリル、レーザ等で穴を空ける。そしてその穴をメッキ、導電性ペーストの充填などで導電化し、導電層間の導通をとる。この導電層間の導通部は、コイルの多層基板に垂直な部分を構成することになる。次に、サブトラクティブ法などによってコイルの導線部分を残して導電層を両面とも除去し、多層基板に平行なコイルの導線部分を形成する。このようにして得られた基板を内層基板として、その両面に絶縁層を、そしてその外面に導電層を形成し、パターニング（コイルの水平部分の形成）及び導電層間の電気的接続（コイルの垂直部分の形成）を行い、さらなる多層化を行う。所望のコイルが得られるまで、それまでに形成された多層基板に対してこの一連の多層化工程を継続して実施する。
【００４５】
多層化工程は、公知の手法によって実施することができる。いわゆるビルドアップ法による場合には、まず、上記の内層基板の両面に絶縁層を形成する。絶縁層としては、ガラスエポキシ系あるいはアラミド樹脂系などのプリプレグ、液状あるいはフィルム状の熱可塑あるいは熱硬化性の樹脂組成物、あるいは一般的に樹脂付き銅箔と呼ばれる、銅箔と絶縁樹脂層を一体化したものなどが使用できる。
【００４６】
絶縁層の形成は、例えば以下のように行われる。上記の内層基板の両面にプリプレグ類、パターン化されていない銅箔、あるいは樹脂付き銅箔を配置し、積層プレス法によりこれらを一括で積層、硬化させ、絶縁層と導電層を一体化したものを作成する。あるいは、上記の内層基板の上に液状の組成物をスクリーン印刷、カーテンコート、スプレーコートなどの公知慣用の方法で塗布し、ＵＶ、電子線、熱などで硬化させることによって絶縁層を形成することもできる。あるいは、上記の内層基板上にフィルム状の組成物をロール、ラミネートなどの方法で貼り付け、所定の方法にて硬化させ、絶縁層を形成することもできる。
【００４７】
続いてビアを形成する。上記の工程で得られた多層基板の所定の位置にドリル、レーザなどを用いてビアを形成する。プリプレグ類あるいは樹脂付き銅箔を用いて絶縁層と共に導電層も形成した場合に、ブラインドビアの形成に広く用いられている炭酸ガスレーザーを用いるときには、必要に応じてあらかじめ所定の位置の導電体をエッチングで除去する、いわゆるマスク加工を施してもよい。
【００４８】
プリプレグ類あるいは樹脂付き銅箔を用いて絶縁層と共に導電層も形成した場合は、ビアに銀、銅などの導電性粉末を配合した導電性ペーストを印刷、ディスペンスなどの方法で埋め込み、所定の方法で硬化させる。あるいは、通常のスルーホールメッキすなわちビア内にメッキ触媒を付与したのちに無電解メッキを行い、続いて電解メッキを行う方法によってメッキ層を形成する方法によっても電気的接続は達成される。一方、液状もしくはフィルム状の組成物を用いて絶縁層を形成した場合は、例えば銅箔をプレスして絶縁層の外側に導電層を形成し、所定の位置をマスク加工した後、ブラインドビアを導電性ペーストあるいはメッキ層により導電化して接続する。この場合、先にブラインドビアの導電化を行っても良い。また、絶縁層、ブラインドビアが形成された基板に触媒を付与し、無電解メッキ処理し、続いて必要に応じて電解メッキ処理することによって導電層の形成とブラインドビアの導電化を一括で行うこともできる。この場合、ブラインドビアの導電化は導電性ペーストによっても行うことができる。
【００４９】
あるいは以下の方法により、絶縁層と導電層の形成、導電層間の電気的接続を一括で行うこともできる。すなわち、多層基板上の所定の場所に導電性ペーストなどを用いて先端のとがった導電性バンプを形成しておき、プリプレグと銅箔、フィルム状の絶縁体と銅箔、または樹脂付き銅箔をその上に配置した後にプレス加工を行う。これにより、先端のとがった導電性バンプが絶縁層を貫通し、導電層との電気的接続を実現する。
【００５０】
上記のようにビルドアップ法で積層した場合、ブラインドビアは導電性ペーストなどによって導電体で隙間なく充填することにより、コイルの導線の断面が全て導電体であることが好ましい。しかしながら、従来のスルーホールメッキのように、外周部だけが導電化された構造であっても、周波数帯によっては、本発明の方法を用いて形成したコイルの特徴を損なうことはない。
【００５１】
また、ブラインドビアを積み上げてコイルの巻線の垂直部分を形成する場合、スルーホールメッキを用いるような一般的なビルドアップ法では、いわゆるスタックトビア（ビアオンビア）構造は形成が非常に困難であるため、結果的にコイルの巻線の垂直部分が完全な直線とはならず、積層部分に段差がある階段状となることが多い。しかしながら、このような構造となっても、周波数帯によっては、本発明の方法を用いて形成したコイルの特徴を何ら損なうことはない。
【００５２】
なお、メッキにより接続されたスルーホール基板を用い、上記の液状あるいはフィルム状の絶縁材料を使用する場合や、一旦ビルドアップ法により形成したブラインドビアのある絶縁層上に更に積層する場合には、穴埋め用のインキあるいはメッキ処理によりスルーホールあるいはブラインドビアを埋め、表面を平滑化してもよい。
【００５３】
ビルドアップ法以外にも、以下のような方法によって一括して積層させることもできる。まず、銅張片面ガラスエポキシ基板の基材側の所定の位置にレーザーなどを用いて穴開け加工する。続いて、銅箔を電極（陰極）として電気メッキを行い、穴をメッキで充填する。その上に、低融点の金属バンプを引き続きメッキ法により形成する。次に、銅箔を所定のパターン（コイルの巻線の水平部分）にエッチング加工する。バンプ側には絶縁層に用いるものと同様の絶縁体組成物を薄く塗布し、半硬化させておくことによって、外層基板を作成する。
【００５４】
続いて、内層基板と外層基板とを、外層基板のバンプが内層基板の所定の箇所に来るように位置合わせし、プレス加工する。これによって、半硬化させた組成物はバンプ部から押し除かれ、組成物が層間の絶縁層を形成すると同時にバンプ部が内層基板の導電層と電気的接続を形成する。このような工程によって、コイルを形成することができる。この工程を反復するにより、さらなる多層化も容易に行うことができる。この際、絶縁層の厚さは用途に応じて任意に設定できるが、絶縁信頼性の観点からは、１０μｍから３００μｍ程度が望ましい。導体の厚さも絶縁層と同様用途に応じて任意に設定できるが、実用上５μｍから２００μｍ程度が望ましい。
【００５５】
これまでは、主としてコイルの形成方法について説明してきたが、多層基板上に電極部を有する実施形態については、電極部もコイルの巻線の水平部分と同様にして形成することができる。また、コイル中心部に磁性体からなる芯構造を有する実施形態については、該当部分に鉄、フェライトなどを含有したペーストを塗布することなどによって、芯構造を形成することができる。また、コンデンサを含む実施形態については、多層基板の積層過程で、導電層をパターニングする際に、コンデンサの極板となる部分を残しておくことによってコンデンサを形成することができる。また、多層基板の積層過程でコンデンサを配置することもできる。
【００５６】
以上、コイル部分の製造方法について説明してきたが、コイルの形成と同時に、必要な他の回路やそれとの配線もコイルが形成される各層に形成することもできる。その際、そのような他の回路や配線の形成と整合させるために、上記の多層化工程の中から適当なものを選択して実施することができる。また、ブラインドビアを有しない発明の実施形態については、上述のビルドアップ工法に基づく製造方法によらずに、エッチング、スルーホールメッキ、及び積層プレスを組合わせた公知慣用の多層基板製造方法によって製造することもできる。
【００５７】
更に、インダクタンス素子１０〜１３０（インダクタンス素子９０を除く。）のいずれについても、モノリシックＩＣなどを構成する半導体チップ上に形成することができる。このような構成にすることにより、半導体にトランスを高い集積度で組み込むことができる。典型例として、トランジスタが形成され、更にタングステンなどによる電極部が形成されたシリコンウェーハの上層いわゆる電極配線層に、図１のインダクタンス素子１０を形成する例を示す。この方法を応用することにより、コイルの形状、巻数比、形成方向などは任意に設定可能である。なお半導体は、シリコンに限られることはなく、ガリウムひ素などの任意の公知の半導体材料を使用することができる。
【００５８】
まず、トランジスタ、電極部が形成されたシリコンウェーハ上に、最下層の絶縁層を形成する。ＣＶＤなどの気相法を用いてシリコン酸化膜を形成するか、近年注目されているポリイミド、ベンゾシクロブテンなどの有機素材をスピンコート後にポストベークする事によって形成できる。続いて、必要な箇所に各種レーザーを用いて穴開けを行う。穴は、半導体ウェーハの特定の箇所又は下層の電極部との電気的接続を行う箇所である。続いて、導電性パターンを形成する。まず、スパッタリングによってアルミニウムの導電層を、又はＣＶＤなどの気相法あるいはメッキ法などの湿式法を用いて銅の導電層を形成する。ついで露光、エッチングして、導電層をパターニングする。この場合、先にパターニングしたレジスト層を形成した後に導電化を行っても良い。この工程で、穴も導電化され、導電層間の電気的接続がなされる。なお、露光工程の前には通常、物理的な研磨、あるいはＣＭＰ法と呼ばれる化学的研磨と物理的研磨を組み合わせた方法などにより、表面を平坦化する。
【００５９】
次に、その上に更に絶縁層を形成する。ついで、再び穴開け、パターニングにより導電性パターンを形成する。更に絶縁層をその上に形成し、穴開け、導電化、パターニングを施し、さらなる導電性パターンを形成すると共に導電性パターン間の導通を取る。以後、所望のコイルが形成されるまで、この工程を反復する。
【００６０】
シリコンウェーハ上に所望のコイルを含む多層基板が形成された後に、そのシリコンウェーハとコイルを含む多層基板とを半導体チップ単位に切り分ける。なお、シリコンウェーハにコイルを内蔵する多層基板を積層させる前に、シリコンウェーハをチップ単位に切り分けておくこともできる。この場合、あらかじめ切り分けた半導体チップの外面に、上記の工程と同様にして、コイルを内蔵する多層基板を積層させるとよい。
【００６１】
【発明の効果】
以上に説明したように、本発明のインダクタンス素子によると、多層基板内に形成され、小型で、高効率のトランスとして機能する素子を得ることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施形態に係るインダクタンス素子１０の構成を示す斜視図であり、（ｂ）は本発明の第１の実施形態の巻数比に関する代替の実施形態に係るインダクタンス素子１１の構成を示す斜視図であり、及び（ｃ）は本発明の第１の実施形態の単位巻線の配置に関する代替の実施形態に係るインダクタンス素子１２の構成を示す斜視図である。
【図２】（ａ）は本発明の第２の実施形態に係るインダクタンス素子２０の構成を示す斜視図であり、及び（ｂ）は本発明の第２の実施形態のコイルの配置に関する代替の実施形態に係るインダクタンス素子２１の構成を示す斜視図である。
【図３】（ａ）は本発明の第３の実施形態に係るインダクタンス素子３０の構成を示す斜視図であり、及び（ｂ）はインダクタンス素子３０の電極部の構成を示す図である。
【図４】（ａ）は本発明の第４の実施形態に係るインダクタンス素子４０の構成を示す斜視図であり、及び（ｂ）はインダクタンス素子４０の電極部の構成を示す図である。
【図５】（ａ）は本発明の第５の実施形態に係るインダクタンス素子５０の構成を示す斜視図であり、（ｂ）はインダクタンス素子５０の電極部の構成を示す図であり、（ｃ）は（ｂ）に示された電極部がトリミングされた様子を示す図であり、（ｄ）はインダクタンス素子５０の電極部の他の構成を示す図であり、及び（ｅ）は（ｄ）に示された電極部がトリミングされた様子を示す図である。
【図６】本発明の第６の実施形態に係るインダクタンス素子６０の構成を示す斜視図である。
【図７】本発明の第７の実施形態に係るインダクタンス素子７０の構成を示す斜視図である。
【図８】本発明の第８の実施形態に係るインダクタンス素子８０の構成を示す斜視図である。
【図９】本発明の第９の実施形態に係るインダクタンス素子９０の構成を示す斜視図である。
【図１０】本発明の第１０の実施形態に係るインダクタンス素子１００の構成を示す斜視図である。（ａ）は本発明の第１０の実施形態に係るインダクタンス素子１００の構成を示す斜視図であり、（ｂ）は本発明の第１０の実施形態の巻数比に関する代替の実施形態に係るインダクタンス素子１０１の構成を示す斜視図であり、及び（ｃ）は本発明の第１０の実施形態の巻数比に関する代替の実施形態に係るインダクタンス素子１０２の構成を示す斜視図である。
【図１１】本発明の第１１の実施形態に係るインダクタンス素子１１０の構成を示す斜視図である。
【図１２】本発明の第１２の実施形態に係るインダクタンス素子１２０の構成を示す斜視図である。
【図１３】本発明の第１３の実施形態に係るインダクタンス素子１３０の構成を示す斜視図である。
【図１４】（ａ）はインダクタンス素子２０の回路図であり、（ｂ）はインダクタンス素子３０の回路図であり、（ｃ）はインダクタンス素子４０の回路図であり、及び（ｄ）はインダクタンス素子７０の回路図である。
【図１５】（ａ）はインダクタンス素子８０の回路図であり、（ｂ）はインダクタンス素子８１の回路図であり、（ｃ）はインダクタンス素子８２の回路図であり、及び（ｄ）はインダクタンス素子８３の回路図である。
【図１６】（ａ）はインダクタンス素子１０をバランとして機能させる場合の回路図であり、（ｂ）はインダクタンス素子７１の回路図であり、及び（ｃ）はインダクタンス素子７１をバランとして機能させる場合の回路図である。
【符号の説明】
１０〜１３０ インダクタンス素子
１０ａ〜１３０ａ コイル
１０ｂ〜１３０ｂ コイル
１０ｃ〜１３０ｃ 単位巻線
１０ｄ〜１３０ｄ 単位巻線
１０ｅ〜１３０ｅ 多層基板
２０ｆ〜１３０ｆ 電極部
３０ｇ〜４０ｇ 電極部
３０ｈ〜４０ｈ ボンディングワイヤー
６０ｉ、１２０ｉ 磁性体
８０ｊ コンデンサ
８０ｋ 接続部
【０００１】
【発明の属する技術分野】
本発明は、多層基板内に形成されたインダクタンス素子に関し、より詳しくは、トランスとしての機能を有する多層基板内に形成された複数のコイルを含むインダクタンス素子、当該インダクタンス素子を内蔵する多層基板、当該多層基板が積層された半導体チップ、及びチップ型インダクタンス素子に関する。
【０００２】
【従来の技術】
コイル類は古くからアンテナ、モーターなど、広い分野で用いられてきた。電子機器の分野では、コイルを使用したインダクタ（インダクタンス素子）と呼ばれる素子が、単独あるいは複合の電子部品として、又はＩＣチップの外面に積層された素子などとして製造されており、広く用いられている。そのようなインダクタンス素子には、単体のコイルを含むものだけでなく、相互に磁気的に結合した複数のコイルを含むものがある。後者は、供給された電流の電圧を所定の電圧に変換する変圧器やインピーダンスを変換する変成器として機能するものであり、トランスとして知られている構造である。そのような素子の形態は多様であり、例えばインダクタのみを表面実装用にチップ化したものはチップインダクタ（チップ型インダクタンス素子）と呼ばれ、携帯電話には１台に２０個以上搭載されているという報告もある。インダクタを内蔵した部品も数多くあり、例えばインダクタとコンデンサとを組み合わせた積層ＬＣフィルタと呼ばれる部品は、ノイズ除去などの目的で高周波用途を中心に広く用いられている。また、ＶＣＯ（Voltage Controlled Oscillator）と呼ばれる部品もインダクタとコンデンサとを組み合わせた内部構造を有している。ＶＣＯは、加える電圧によって発振周波数を変えることができる発振器であり、無線回路の品質を左右する重要な部品である。近年爆発的に普及した携帯電話を始めとする高周波領域での使用を想定した機器には、これらの部品が多数搭載されている。電子機器の小型軽量化が進行するに伴い、これらの部品にも小型化が強く求められている。小型のトランスを実現することを目的とした構造としては、下記のような従来の技術がある。
【０００３】
特開２００２−１５８１３５号公報には、その図３３〜３７に、多層基板内に形成された２つのコイルでトランスを構成する構造を有するカプラが記載されている。このカプラでは、２つのコイルを積層方向に対向させて配置している。しかし、このような構造では、積層させる導体層の数に制限があるため、コイルの巻数に制限が有り、充分な機能を果たすことが難しい。また、コイルの単位巻線が形成する面は多層基板に平行であるので、断面積を大きくすると多層基板上に大きい面積を必要とし、小型化することが困難である。更に、２つのコイルは、対向させられて配置されているため、１つのコイルが占める体積の２倍の体積の多層基板を占有し、スペース効率が低く、小型化することが難しい。また更に、２つのコイルは立体的なオーバーラップ（重なり合い）を有しないため、一方のコイルが発生する磁場による他方のコイルへの鎖交磁束の量が限られており、それらの間の磁気的な結合を大きくすることが困難である。また更に、２つのコイルのトランスとしての効率を高めるために、それらの中心軸に沿って磁性体を配置しようとしたとしても、その方向は基板に垂直であるため、磁性体を形成することは極めて困難である。
【０００４】
特開平４−２３７１０６号公報には、集積化インダクタ素子及び集積化トランスが記載されている。その集積化インダクタ素子及び集積化トランスは、半導体基板上に絶縁膜と金属膜とを交互に積層することによって形成されるものであり、コイルの中心軸は基板に平行な方向にある。しかし、そこには基板に対し垂直方向の螺旋状回路部分はスルーホールまたはビアホールによって形成するとの記述はあるが、より具体的な製造法についての説明はない。また、２つのコイルは、対向させられて配置されているため、１つのコイルが占める体積の２倍の体積の基板を占有し、スペース効率が低く、小型化することが難しい。更に、２つのコイルは立体的なオーバーラップを有しないため、一方のコイルが発生する磁場による他方のコイルへの鎖交磁束の量が限られており、それらの間のトランスとしての効率を高くすることが困難である。
【０００５】
特開平１１−４０９２０号公報には、複数のインダクタを集積化した複合部品が記載されている。しかし、それらの複数のインダクタは、隣接するインダクタの発生する磁束が略直交するようにインダクタを配置したものであり、従って、それらの複数のインダクタは、トランスとして機能するものではない。
【０００６】
【発明が解決しようとする課題】
本発明は、上記の問題点に鑑みてなされたものであり、多層基板内に形成され、同一のプロセスでコイルの巻数を自由に変更でき、コイルの形成方向を自由に変更でき、コイルのトランスとしての効率が高く、小型で特性の良好なトランスとして機能するインダクタンス素子を提供することを目的とする。またそのようなインダクタンス素子を内蔵する多層基板及びチップ型素子、並びにそのようなインダクタンス素子が外面に積層された半導体チップを提供することも目的とする。
【０００７】
【課題を解決するための手段】
上記課題は、次の特徴を有する本発明より達成される。請求項１に記載の発明は、多層基板と一体的に形成される複数のコイル、を有し、複数の当該コイルは、当該多層基板内に支持され、複数の当該コイルの発生磁界の中心線は、それぞれ略一致し、及び複数の当該コイルのそれぞれは、お互いに少なくとも一部が立体的にオーバーラップするように配置されることを特徴とする。
【０００８】
請求項２に記載の発明は、請求項１に記載の発明の特徴に加えて、複数の当該コイルは、それの単位巻線が作るコイル面が当該多層基板に垂直であり、及び当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含むことを特徴とする。
【０００９】
請求項３に記載の発明は、請求項１又は２に記載の発明の特徴に加えて、複数の当該コイルの単位巻線は、同じコイルの隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び互いに隣接する当該単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする。
【００１０】
請求項４に記載の発明は、請求項２又は３に記載の発明の特徴に加えて、複数の当該コイルのそれぞれの単位巻線は、所定の配置単位を反復するように配置されることを特徴とする。
【００１１】
請求項５に記載の発明は、請求項４に記載の発明の特徴に加えて、複数の当該コイルのそれぞれの単位巻線の当該所定の配置単位は、すべての複数の当該コイルの単位巻線が、それぞれ当該多層基板に垂直な同一平面内に配置されるような配置単位であることを特徴とする。
【００１２】
請求項６に記載の発明は、請求項４に記載の発明の特徴に加えて、複数の当該コイルは、２つのコイルであり、及び当該２つのコイルのそれぞれの単位巻線の当該所定の配置単位は、当該２つのコイルの単位巻線が、それぞれ当該コイルの中心軸方向に関して交互に配置されるような配置単位であることを特徴とする。
【００１３】
請求項７に記載の発明は、請求項２から６のいずれか１項に記載の発明の特徴に加えて、当該コイルの内部を貫通する磁性体からなる芯構造を更に有することを特徴とする。
【００１４】
請求項８に記載の発明は、請求項２から７のいずれか１項に記載の発明の特徴に加えて、当該多層基板上に形成され、及び当該コイルの所定の箇所にそれぞれ接続された２つ以上の電極部を更に有することを特徴とする。
【００１５】
請求項９に記載の発明は、請求項２から８のいずれか１項に記載の発明の特徴に加えて、当該電極部の少なくともいずれかは、当該コイルの末端に接続されていることを特徴とする。
【００１６】
請求項１０に記載の発明は、請求項９に記載の発明の特徴に加えて、当該電極部は、当該多層基板の同じ側の外面上に形成され、及び当該電極部で同じコイルに接続されたものは、当該コイルの両側のコイルエッジ近傍のいずれかの側に、当該コイルの中心軸に関して交互に形成されることを特徴とする。
【００１７】
請求項１１に記載の発明は、請求項８又は９に記載の発明の特徴に加えて、少なくとも１つの当該電極部は、当該電極部と同じコイルが接続された他の電極部であって、当該多層基板の同じ側の外面上に形成された他の電極部の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられていることを特徴とする。
【００１８】
請求項１２に記載の発明は、請求項１１に記載の発明の特徴に加えて、当該の対向する電極部同士は、導体によって接続され、それによって、当該電極部同士は、トリミングにより分断可能となっていることを特徴とする。
【００１９】
請求項１３に記載の発明は、請求項２から１２のいずれか１項に記載の発明の特徴に加えて、当該多層基板と一体的に形成されるコンデンサであって、当該コイルの所定の箇所と電気的に接続されるコンデンサを更に有することを特徴とする。
【００２０】
請求項１４に記載の発明は、請求項２から１３のいずれか１項に記載のインダクタンス素子と、当該多層基板と、を有し、及び当該多層基板上に又はその内部に他の回路が支持されていることを特徴とする。
【００２１】
請求項１５に記載の発明は、請求項１４に記載のインダクタンス素子内蔵多層基板が外面に積層されたことを特徴とする。
【００２２】
請求項１６に記載の発明は、請求項８から１３のいずれか１項に記載のインダクタンス素子と、当該多層基板と、を有し、及び当該多層基板は、当該インダクタンス素子を支持することができる平板であることを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明していく。これから本発明の第１の実施形態に係るインダクタンス素子１０の構成について説明する。図１（ａ）は、インダクタンス素子１０の構成を表わす斜視図である。インダクタンス素子１０は、コイル１０ａ（図１（ａ）の実線部分）及びコイル１０ｂ（図１（ａ）の点線部分）から構成される。この実施形態では、コイル１０ａ及び１０ｂは、多層基板１０ｅにおける複数の絶縁層の形成ステップにおいて、絶縁層の間に形成される導電層の一部として形成される部分を含むインダクタンスを与える構成要素であって、中心軸が多層基板に平行であり、それの単位巻線１０ｃ及び１０ｄが作るコイル面が多層基板に垂直であり、及び多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含む。コイル１０ａ及び１０ｂは、投射形状が四角形等の、導線の繰り返されるパターンである単位巻線１０ｃ及び１０ｄが、それぞれ電気的に直列に連続して接続された形態で構成される。本明細書におけるコイル１０ａ及び１０ｂ並びにそれの単位巻線１０ｃ及び１０ｄの形態は、インダクタンスを与えるためのいかなる形態も広く含むものとする。好適には、コイル１０ａ及び１０ｂの多層基板１０ｅに平行な巻線部分は、積層される導電層の一部として形成され、多層基板１０ｅに垂直な巻線部分は、絶縁層を介して隣接する導電層間を接続するバンプ、ビア或いはスルーホール（に充填された導体）などとして形成される。このようにしてコイル１０ａ及び１０ｂを形成することにより、ビルドアップ工法などの公知の多層基板製造技術を利用して、多層基板の製造工程においてコイル１０ａ及び１０ｂを多層基板内に同時に形成することが可能となる。コイル１０ａ及び１０ｂの末端は、多層基板１０ｅの長手方向に向かって延びており、多層基板１０ｅ内の他の回路と接続することができる。多層基板１０ｅは、絶縁層を積層させて構成される基板である。図で多層基板１０ｅの輪郭線が破線で示されているのは、多層基板１０ｅがコイル１０ａ及び１０ｂを含む領域の外にも広がっていてもいいことを示している。なお、実際の多層基板１０ｅの形成ステップでは、絶縁層と導電層とが交互に積層させられる。そして、導電層の部分は前述のコイル１０ａ及び１０ｂの一部となり、他の絶縁層の部分は多層基板１０ｅとなる。コイル１０ａとコイル１０ｂとは、それらのコイルの発生磁界の中心線が、それぞれ略一致するように配置され、通常は、それらのコイルの中心線が一致するように配置される。このように配置することによって、一方のコイルの作る磁力線が他方のコイルのコイル面に対して垂直に近い状態で入射するために、一方のコイルが発生した磁場による他方のコイルへの鎖交磁束を大きくすることができる（漏れインダクタンスを小さくすることができる）。更にコイル１０ａとコイル１０ｂとは、お互いに少なくとも一部が立体的にオーバーラップするように配置される。このように配置することによって、お互いのコイルの間の距離（例えば中心間距離）が小さくなるために、一方のコイルが発生した磁場による他方のコイルへの鎖交磁束を更に大きくすることができる。このように鎖交磁束を大きくすることができると、効率の高いトランスを構成することができる。また、このようなコイルの配置によって、コイル１０ａ及び１０ｂが占有する多層基板１０ｅの体積を小さくすることができ、コイルの配置密度を上げて、インダクタンス素子１０をより小型にすることができる。この実施形態では、それらのコイルは、所定の単位巻線の配置単位を反復するように配置されており、特に、２つのコイルの単位巻線がそれぞれコイルの中心軸方向に関して交互に配置されるような配置単位を反復するように配置されている。このような規則的な配置をすることによって、コイルの配置密度を上げることができ、コイルの間の磁気的な結合も大きくすることができる。なお、インダクタンス素子１０は、コイル１０ａ及び１０ｂと多層基板１０ｅとの全体を意味するのではなく、多層基板１０ｅ内に保持されたことを特徴とするコイル１０ａ及び１０ｂから構成されるインダクタンス素子を意味する（インダクタンス素子９０を除き、以下、同様である）。なお、インダクタンス素子１０のコイルは、その中心線が直線であるが、中心線が曲線であっても構わない。その際、曲線は閉じていてもよく、この場合、コイルはトロイダル型となる。インダクタンス素子１０は、一次側と二次側との間で電圧及びインピーダンスを変換するトランスとして機能するが、図１６（ａ）に示すように、一次側のコイル１０ｂの一方の端子に不平衡入力を接続し、二次側のコイル１０ａのそれと瞬時電圧極性が同じ側の端子を接地すると、コイル１０ａ及び１０ｂのそれぞれ他方の端子の間より、平衡出力を得ることができ、バラン（平衡不平衡変成器）としても機能させることができる。
【００２４】
巻数比に関する代替の実施形態として、図１（ｂ）にインダクタンス素子１１を示す。インダクタンス素子１１は、インダクタンス素子１０とほぼ同様の構造を有しているが、コイル１１ｂの単位巻線１１ｄが２回巻である点で異なっている。この実施形態によれば、巻数比が１：２のトランスを含むインダクタンス素子を構成することができる。ここで、コイルの単位巻線はコイルの中心軸方向に関して均等に配置されているため、一方のコイルが発生した磁場による他方のコイルへの鎖交磁束を大きくすることができ、効率的なトランスを構成することができる。なお、単位巻線１１ｄの巻数は自由に変更することができる（整数にも限られない。）ため、任意の巻数比を得ることができる。
【００２５】
単位巻線の配置に関する代替の実施形態として、図１（ｃ）にインダクタンス素子１２を示す。インダクタンス素子１２は、インダクタンス素子１０とほぼ同様の構造を有しているが、３つのコイル１２ａ、１２ｂ、及び１２ｂ’から構成される点で異なっている。コイル１２ａとコイル１２ｂとコイル１２ｂ’とは、それらのコイルの発生磁界の中心線が、それぞれ略一致するように配置され、お互いに少なくとも一部が立体的にオーバーラップするように配置される。それらのコイルは、所定の単位巻線の配置単位を反復するように配置されており、特に、３つのコイルの単位巻線がそれぞれコイルの中心軸方向に関して順番に配置されるような配置単位を反復するように配置されている。この実施形態によれば、３つ以上の独立したコイルからなるトランスを含むインダクタンス素子を構成することができ、幅広い用途に用いることができる。
【００２６】
積層方向に関する代替の実施形態として、図１（ａ）に「代替の実施形態における積層方向」と示した方向、すなわちコイルの単位巻線を逐一積層する方向に積層させることもできる。このようにすると、積層される膜の数に制限があるため巻数の大きいコイルを作ることは難しいが、導体を層間で接続する箇所を少なくすることができるため、製造は容易となる。なお、多層基板の材料としてセラミック材料を用いた場合は、グリーンシートに導電性ペーストを印刷して、それを多層化後に一括焼結することが比較的容易であるのに対し、多層基板の材料として有機材料を用いたビルドアップ工法の場合は、プロセスが複雑となり、多層化に伴う歩留まりの低下やコストアップが問題となる。従って、図１（ａ）に「積層方向」として多層基板の積層方向を示した本発明の実施形態の構成は、多層基板の積層数が制限されていても任意のコイル長のコイルを形成できるため、そのような従来のビルドアップ工法に伴う問題が解消される。
【００２７】
次に、本発明の第２の実施形態に係るインダクタンス素子２０の構成について説明する。図２（ａ）は、インダクタンス素子２０の構成を示す斜視図である。インダクタンス素子２０は、インダクタンス素子１０とほぼ同様の構造を有しているが、多層基板２０ｅの外面に、コイル２０ａの所定の箇所と接続された電極部２０ｆに代表される電極部が形成された構造を更に有している点で違っている。このように、多層基板２０ｅの外面に電極部２０ｆが形成されているため、多層基板２０ｅの外部からインダクタンス素子２０への配線をそこを通じて簡単に行わせることができる。図２（ａ）では、電極部２０ｆはコイルの末端に接続されている。この形態の電極部は、コイル全体の機能を必要とする入出力を経由させるのに好適である。図１３（ａ）にインダクタンス素子２０の回路図を示す。なお他の形態として、電極部をコイルの末端以外の所定の箇所に接続してもよい。この形態の電極部は、コイルの一部の機能を必要とする入出力を経由させるのに好適であり、タップとして使用することができる。
【００２８】
コイルの配置に関する代替の実施形態として、図２（ｂ）にインダクタンス素子２１を示す。インダクタンス素子２１は、インダクタンス素子２０とほぼ同様の構造を有しているが、３つのコイル２１ａ、２１ｂ、及び２１ｂ’から構成される点、及び電極部２１ｆが増えたコイルの数に応じて追加されている点で異なっている。コイル２１ａとコイル２１ｂとコイル２１ｂ’とは、それらのコイルの発生磁界の中心線が、それぞれ略一致するように配置され、お互いに少なくとも一部が立体的にオーバーラップするように配置される。それらのコイルは、所定の単位巻線の配置単位を反復するように配置されており、特に、３つのコイルの単位巻線がそれぞれコイルの中心軸方向に関して順番に配置されるような配置単位を反復するように配置されている。この実施形態によれば、３つ以上の独立したコイルからなるトランスを含むインダクタンス素子を構成することができ、幅広い用途に用いることができる。また、２つ以上のコイルを、電極部２１ｆにおいて導線などでジャンプすることにより直列に接続することによって、使用時に巻数比を変更できるトランスを得ることができる。
【００２９】
次に、本発明の第３の実施形態に係るインダクタンス素子３０の構成について説明する。図３（ａ）は、インダクタンス素子３０の構成を示す斜視図である。インダクタンス素子３０は、インダクタンス素子１０とほぼ同様の構造を有しているが、多層基板３０ｅの同じ側の外面上に電極部３０ｆ及び３０ｇが形成された構造を更に有している点で違っている。図３（ｂ）は、インダクタンス素子３０の電極部３０ｆ及び３０ｇの構成を示す図である。電極部３０ｆ及び３０ｇは、同一のコイル、ここではコイル３０ｂの所定の箇所に接続されている。このように、多層基板３０ｅの外面に電極部３０ｆ及び３０ｇが形成されているため、そこを通じて多層基板３０ｅの外部からインダクタンス素子３０への配線を簡単に行うことができる。特に電極部３０ｇは、タップとして使用すると好適である。更に電極部３０ｆは、電極部３０ｇと、間隙（図３（ｂ）で「間隙」と示した部分）を介して対向する位置まで延在するように設けられる。すなわち、少なくとも１つの電極部（電極部３０ｆ）は、当該電極部と同じコイルが接続された他の電極部であって、多層基板の同じ側の外面上に形成された他の電極部（電極部３０ｇ）の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられている。ここでは、電極部３０ｆは、電極部３０ｇが多層基板３０ｅの長手方向に並べられている行と平行に隣接する行に沿って配置される。また、電極部３０ｇ同士は比較的距離を置いて配置されるが、電極部３０ｇと電極部３０ｆとは近接して配置されており、好適には電極部３０ｇと電極部３０ｆの間の間隙は、電極部３０ｇ同士の間の間隔より小さい。このような構成をとることによって、電極部３０ｆと、電極部３０ｇ（のいずれか）とを、ワイヤーボンディング、半田などでジャンプすることが可能になる。図３（ａ）及び図３（ｂ）では、ボンディングワイヤー３０ｈが、電極部３０ｆと右側の電極部３０ｇとの間をジャンプしている。このワイヤーによるジャンプによって、コイル３０ｂのジャンプされた電極部の間の巻線が短絡されるため、コイル３０ｂの巻数を減少させることと同じ効果を、使用時に自由に得ることができる。これによって、インダクタンス素子３０のトランスとしての巻数比を使用時に自由に変更することができる。後述のインダクタンス素子４０との比較では、インダクタンス素子３０は、いずれか１組の電極部をジャンプすることによって、巻数比を自由に変更することができるという利点がある。なお、ボンディングワイヤー３０ｈは、インダクタンス素子３０の構成要素ではなく、必要に応じ、ユーザが使用時に取り付けるものである。電極部３０ｆ及び３０ｇは、ランドなどの形態をした導体で構成される。インダクタンス素子３０の構成要素３０ａ〜３０ｅは、インダクタンス素子１０において符号の数字部分を１０から３０に替えた構成要素と対応している。図１３（ｂ）にインダクタンス素子３０の回路図を示す。図１３（ｂ）では点線で表わされたボンディングワイヤー３０ｈによって、末端の電極部３０ｆと中間の電極部３０ｇとがジャンプされており、コイル３０ｂのそれらの電極部の間の巻線が短絡されている。
【００３０】
次に、本発明の第４の実施形態に係るインダクタンス素子４０の構成について説明する。図４（ａ）は、インダクタンス素子４０の構成を示す斜視図である。インダクタンス素子４０は、インダクタンス素子３０とほぼ同様の構造を有しているが、多層基板４０ｅの同じ側の外面上に配置された電極部が、同一の形状の電極部４０ｇのみである点で違っている。図４（ｂ）は、インダクタンス素子４０の電極部４０ｇの構成を示す図である。電極部４０ｇは、同一のコイル、ここではコイル４０ｂの所定の箇所に接続されている。このように、多層基板４０ｅの外面に電極部４０ｇが形成されているため、そこを通じて多層基板４０ｅの外部からインダクタンス素子４０への配線を簡単に行うことができる。更に、いずれか１つの電極部４０ｇは、他の電極部４０ｇと、間隙（図４（ｂ）で「間隙」と示した部分）を介して対向する位置まで延在するように設けられる。すなわち、少なくとも１つの電極部（１つの電極部４０ｇ）は、当該電極部と同じコイルが接続された他の電極部であって、多層基板の同じ側の外面上に形成された他の電極部（他の電極部４０ｇ）の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられている。ここでは、電極部４０ｇは、多層基板４０ｅの長手方向の同じ行の中に並べられて配置される。また、電極部４０ｇ同士は近接して配置されており、その間隙は電極部４０ｇの幅（多層基板４０ｅの長手方向に平行な辺の長さ）より小さくなっている。このような構成をとることによって、電極部４０ｇ同士を、ワイヤーボンディングなどでジャンプすることが可能になる。図４（ａ）及び図４（ｂ）では、ボンディングワイヤー４０ｈが、電極部４０ｇの間をジャンプしている。このワイヤーによるジャンプによって、コイル４０ｂのジャンプされた電極部の間の巻線が短絡されるため、コイル４０ｂの巻数を減少させることと同じ効果を使用時に自由に得ることができる。これによって、インダクタンス素子４０のトランスとしての巻数比を使用時に自由に変更することができる。前述のインダクタンス素子３０との比較では、インダクタンス素子４０は、電極部４０ｇが１つの行に並べられて配置されているため、電極部４０ｇの占有する面積を小さくすることができるという利点がある。なお、ボンディングワイヤー４０ｈは、インダクタンス素子４０の構成要素ではなく、必要に応じ、ユーザが使用時に取り付けるものである。電極部４０ｇは、ランドなどの形態をした導体で構成される。インダクタンス素子４０の構成要素４０ａ〜４０ｅは、インダクタンス素子３０において符号の数字部分を３０から４０に替えた構成要素と対応している。図１３（ｃ）にインダクタンス素子４０の回路図を示す。図１３（ｃ）では点線で表わされたボンディングワイヤー４０ｈによって、末端の電極部４０ｆと２つの他の電極部４０ｇとがジャンプされており、コイル４０ｂのそれらの電極部の間の巻線が短絡されている。
【００３１】
次に、本発明の第５の実施形態に係るインダクタンス素子５０の構成について説明する。図５（ａ）は、インダクタンス素子５０の構成を示す斜視図である。インダクタンス素子５０は、インダクタンス素子３０とほぼ同様の構造を有しているが、対向する電極部３０ｇ及び３０ｆに代えて、その対向する電極部３０ｇと３０ｆとが導体（ランド）によって接続されて一体となったような形態の電極部５０ｇを構成要素としている点で異なっている。図５（ｂ）は、インダクタンス素子５０の電極部５０ｇの構成を示す図である。このような構成をとることにより、電極部５０ｇと所定の箇所で接続されたコイル５０ｂは、電極部５０ｇと接続された箇所の間が短絡され、なおかつ、図５（ｃ）に示すようにトリミングによってコイル５０ｂの異なる箇所に接続された電極部５０ｇの領域同士を分断して短絡を解除することが可能となる。このように、使用時に電極部５０ｇをトリミングによって分断することにより、コイル５０ｂの有効な巻数を自由に調整することができ、インダクタンス素子５０のトランスとしての巻数比を自由に調整することができる。図５（ｄ）は、電極部５０ｇの他の構成を示す図である。この電極部５０ｇは、インダクタンス素子４０の電極部４０ｇを導体によって一体的に接続したような構成をしている。電極部４０ｇを接続する導体の幅は、図５（ｄ）に示すように電極部４０ｇの幅より狭いとトリミングが簡単になり好適であるが、同じ幅であってもよい。このような構成をとることにより、図５（ｃ）に示したものと同様に、トリミングによってコイル５０ｂの異なる箇所に接続された電極部５０ｇの領域同士を分断して短絡を解除することが可能となる。
【００３２】
次に、本発明の第６の実施形態に係るインダクタンス素子６０の構成について説明する。図６は、インダクタンス素子６０の構成を示す斜視図である。インダクタンス素子６０は、インダクタンス素子２０とほぼ同様の構造を有しているが、コイル６０ａ及び６０ｂの内部に磁性体６０ｉからなる芯構造を有している点で違っている。インダクタンス素子６０の構成要素６０ａ〜６０ｆは、インダクタンス素子２０において符号の数字部分を２０から６０に替えた構成要素と対応している。このように、コイル６０ａ及びコイル６０ｂの内部に磁性体６０ｉが配置されているため、トランスの効率を高くすることができるという利点がある。なお、磁性体６０ｉの芯構造は、図６に示すような両端が開放された棒状のものであってもよいが、コイル６０ａの外側で両端同士が結ばれた環状（「ロ」の字形）であってもよい。また、それは複数の環状部分を有していてもよい。
【００３３】
次に、本発明の第７の実施形態に係るインダクタンス素子７０の構成について説明する。図７は、インダクタンス素子７０の構成を示す斜視図である。インダクタンス素子７０は、インダクタンス素子２０とほぼ同様の構造を有しているが、コイルの両端以外の所定の箇所に接続された電極部７０ｆがあること、及び同じコイル７０ａに接続された電極部７０ｆが、コイル７０ａの両側のコイルエッジ近傍のいずれかの側に、当該コイルの中心軸に関して交互に形成される点（千鳥配列）で違っている。インダクタンス素子７０の構成要素７０ａ〜７０ｆは、インダクタンス素子２０において符号の数字部分を２０から７０に替えた構成要素と対応している。このように、同じコイルに接続された電極部７０ｆが交互に形成されているため、それらの間の距離を離すことができ、生産性が向上し、電極部７０ｆに半田で導線を接続しやすくなり、誤接続が発生しにくくなる。図１３（ｄ）にインダクタンス素子７０の回路図を示す。コイル７０ａにタップが設けられており、これは図７で長手方向の中間位置に配置された電極部７０ｆに対応する。なお、コイルの末端以外に接続された電極部７０ｆは、タップとして使用することができる。二次側コイルの形態に関する代替の実施形態として、図１６（ｂ）にインダクタンス素子７１（構造は図示せず）の回路を示す。インダクタンス素子７１は、インダクタンス素子７０とほぼ同様の構造を有しているが、コイル７１ａが中間部で分断されている点、及びコイル７１ａの分断箇所のすぐ前後の２箇所の中間部にそれぞれ電極部７１ｆを有する点で異なっている。図１６（ｂ）で平衡出力と書かれた端子が、その中間部の２箇所の電極部７１ｆに対応する。このような構成をとることにより、お互いに電気的に相補な出力である平衡出力を中間部から取り出すことができる。ここで、図１６（ｃ）に示すように、インダクタンス素子７１の一次側のコイル７１ｂが、その中間部の両側において使用中心周波数の１／４波長のコイルの長さ（１／４波長共振器を形成）であって、かつ、二次側のコイル７１ａも、その分断された中間部の両側において使用中心周波数の１／４波長のコイルの長さ（１／４波長共振器を形成）であったとすると、一次側のコイル７１ｂ（の一方の端子）に不平衡入力が入力された場合に二次側のコイル７１ａ（の中間部の２箇所の端子）に平衡出力を出力するようなバラン（平衡不平衡変成器）としてそれを機能させることができる。
【００３４】
次に、本発明の第８の実施形態に係るインダクタンス素子８０の構成について説明する。図８は、インダクタンス素子８０の構成を示す斜視図である。インダクタンス素子８０は、インダクタンス素子２０とほぼ同様の構造を有しているが、コイル８０ａ又は８０ｂの所定の箇所と接続されたコンデンサ８０ｊ、接続部８０ｋを更に有している点で異なっている。コンデンサ８０ｊは、対向する２枚の極板と、それらに挟まれる誘電体とから構成される。なお、コンデンサの容量をさらに増大させることが必要な場合には、コンデンサ８０ｊは、一般の積層コンデンサで用いられているような、対向する櫛形の電極からなる極板と、その間に挟まれる多層の誘電体とから構成されるものであってもよい。極板は、好適には、多層基板における複数の絶縁層及び導電層のそれぞれの形成ステップにおいて導電層の一部として形成される。誘電体は、多層基板８０ｅを構成する絶縁材料と同じ材質でもよく、また、誘電率、費用、製造工程等を考慮して、多層基板８０ｅを構成する絶縁材料と異なる材質であってもよい。図８では、コイル８０ａ及び８０ｂの内部にコンデンサ８０ｊが配置されているが、コイルの外部にコンデンサを配置してもよい。コイルの内部にコンデンサが配置されるような構造では、集積度を上げて、全体の厚みを薄くしやすいという利点がある。また、単位巻線（８０ｃ及び８０ｄ）の磁界と鎖交する面積を大きくして、インダクタンス素子８０のトランスとしての効率を高くすることができるという利点がある。一方、コイルの外部にコンデンサが配置されるような構造では、コイルの部分を積層により形成するときの工程を単純にすることができ、また、より大きい極板面積のコンデンサを選ぶことができるという利点がある。更に、コンデンサの極板をトリムすることによって、静電容量を微調整することもできるという利点もある。図８では、コイル８０ａ及び８０ｂは単層のコイルであるが、それらのコイルの少なくともいずれかが、後述のインダクタンス素子１１０が有する多層コイルの形態であってもよい。接続部８０ｋは、コイル８０ａ又は８０ｂの所定の箇所と極板とを電気的に接続する接点である。図１４（ａ）にインダクタンス素子８０の回路図を示す。コイル８０ａとコイル８０ｂの同じ側の末端の間（一次側コイルと二次側コイルの同相の末端の間）にコンデンサ８０ｊが接続されている。接続部８０ｋとコイル８０ａ又は８０ｂの所定の箇所との接続により、インダクタンス素子８０は、種々のＬＣ複合素子を構成することができる。コンデンサの一端を固定し、その他端をコイルの他の箇所に接続したバリエーションの回路図として、図１４（ｂ）に一次側コイルと二次側コイルの逆相の末端の間にコンデンサを接続したインダクタンス素子８１を、図１４（ｃ）に一次側あるいは二次側のコイルの入出力端の間にコンデンサを接続したインダクタンス素子８２を、及び図１４（ｄ）に一次側あるいは二次側のコイルの入力端又は出力端に直列にコンデンサを接続したインダクタンス素子８３を示す。これらのインダクタンス素子８０〜８３は、コンデンサの接続された箇所に応じた動作特性を有するインダクタンス素子（ＬＣ複合フィルタ）として機能する。更には、コイルの中間部（タップに対応）とコンデンサとを接続した構成も考えられる。インダクタンス素子８０〜８３は、単数のコンデンサを含んでいるが、複数のコンデンサを含んでいてもよく、その際のコンデンサとコイルとの接続は、インダクタンス素子８０〜８３の接続形態を任意に組合わせることができる。その際にも、コンデンサをコイルの中間部に接続することができる。インダクタンス素子８０の構成要素８０ａ〜８０ｆは、インダクタンス素子２０において符号の数字部分を２０から８０に替えた構成要素と対応している。
【００３５】
次に、本発明の第９の実施形態に係るインダクタンス素子９０の構成について説明する。図９は、インダクタンス素子９０の構成を示す斜視図である。インダクタンス素子９０は、インダクタンス素子２０とほぼ同様の構造を有しているが、コイルを保持する多層基板９０ｅを構成要素としている点で異なっている。多層基板９０ｅは、コイル９０ａ及び９０ｂを保持するのに充分な体積を有している。このインダクタンス素子９０は、多層基板を構成要素としない他のインダクタンス素子と比較すると、独立した単体の素子として使用できる点で異なっており、例えば、チップ・インダクタなどのチップ・インダクタンス素子として使用することができる。なお、多層基板９０ｅに保持される回路素子の部分は、この実施形態の他の実施形態に係るインダクタンス素子の回路素子と置き換えることができる。インダクタンス素子９０の構成要素９０ａ〜９０ｆは、インダクタンス素子２０において符号の数字部分を２０から９０に替えた構成要素と対応している。
【００３６】
次に、本発明の第１０の実施形態に係るインダクタンス素子１００の構成について説明する。図１０（ａ）は、インダクタンス素子１００の構成を示す斜視図である。インダクタンス素子１００は、インダクタンス素子２０とほぼ同様の構造を有しているが、２つのコイルの単位巻線が、多層基板１００ｅに垂直な同一平面内に配置されるような配置単位を反復するように配置されている点で異なっている。すなわち、単位巻線１００ｃと１００ｄとは多層基板１００ｅに垂直な同一平面内に配置されており、単位巻線１００ｄは１００ｃの内側に配置されている。このような配置は、コイルの単位巻線がコイルの中心軸方向に関して交互に配置されるような前述のコイルの配置との比較では、中心軸方向に関してコイルをより高い密度で配置しやすいという利点がある。インダクタンス素子１００の構成要素１００ａ〜１００ｆは、インダクタンス素子２０において符号の数字部分を２０から１００に替えた構成要素と対応している。
【００３７】
巻数比に関する代替の実施形態として、図１０（ｂ）にインダクタンス素子１０１を示す。インダクタンス素子１０１は、インダクタンス素子１００とほぼ同様の構造を有しているが、コイル１０１ｂの単位巻線１０１ｄが２回巻の螺旋状のパターンである点で異なっている。この実施形態によれば、巻数比が１：２のトランスを含むインダクタンス素子を構成することができる。なお、単位巻線１０１ｄの巻数は自由に変更することができる（整数にも限られない。）ため、任意の巻数比を得ることができる。複数の巻数である単位巻線１０１ｄの旋回方向はすべて同じであって、隣り合う単位巻線１０１ｄ同士は一方の先端と他方の末端とが接続されており、すべての単位巻線１０１ｄが発生する磁界の方向は一致するようになっている。なお、図１０（ｃ）にインダクタンス素子１０２として示すように、複数の巻数である単位巻線１０２ｄは、同じコイルの隣接する他の単位巻線１０２ｄと同じ方向から見た場合に反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び互いに隣接する単位巻線１０２ｄの組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されるような構成でも構わない。この構成でも、すべての単位巻線１０２ｄが発生する磁界の方向は一致する。
【００３８】
次に、本発明の第１１の実施形態に係るインダクタンス素子１１０の構成について説明する。図１１は、インダクタンス素子１１０の構成を示す斜視図である。インダクタンス素子１１０は、インダクタンス素子２０とほぼ同様の構造を有しているが、コイルの単位巻線１１０ｃ及び１１０ｄは、同じコイルの隣接する他の単位巻線と同じ方向から見た場合に反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び互いに隣接する単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続される。コイル１１０ａ及び１１０ｂをそのように構成することによって、単位巻線内の巻数を１より大きくすることができ（このような構成を多層コイルと称する）、かつ、コイル１１０ａ又は１１０ｂに電流が流されると、すべての単位巻線が同じ方向の磁界を発生するため、発生する磁界を大きくすることができ、トランスの効率を高くすることができる。また、発生する磁界の大きさを同程度に維持する条件では、インダクタンス素子１１０をより小型に構成することができる。
【００３９】
次に、本発明の第１２の実施形態に係るインダクタンス素子１２０の構成について説明する。図１２は、インダクタンス素子１２０の構成を示す斜視図である。インダクタンス素子１２０は、インダクタンス素子１１０とほぼ同様の構造を有しているが、コイル１２０ａ及び１２０ｂの内部に磁性体１２０ｉからなる芯構造を有している点で違っている。このような構成により、トランスの効率を高くすることができるという利点がある。インダクタンス素子１２０の構成要素１２０ａ〜１２０ｆは、インダクタンス素子１１０において符号の数字部分を１１０から１２０に替えた構成要素と対応している。
【００４０】
次に、本発明の第１３の実施形態に係るインダクタンス素子１３０の構成について説明する。図１３は、インダクタンス素子１３０の構成を示す斜視図である。インダクタンス素子１３０は、インダクタンス素子１１０とほぼ同様の構造を有しているが、同じコイル１３０ａに接続された電極部１３０ｆが、コイル１３０ａの両側のコイルエッジ近傍のいずれかの側に、当該コイルの中心軸に関して交互に形成される点（千鳥配列）で違っている。インダクタンス素子１３０の構成要素１３０ａ〜１３０ｆは、インダクタンス素子１１０において符号の数字部分を１１０から１３０に替えた構成要素と対応している。このように、同じコイルに接続された電極部１３０ｆが交互に形成されているため、それらの間の距離を離すことができ、生産性が向上し、電極部１３０ｆに半田で導線を接続しやすくなり、誤接続が発生しにくくなる。
【００４１】
本発明の他の実施形態として、上記のインダクタンス素子１０〜１３０（インダクタンス素子９０を除く）を含むインダクタンス素子内蔵多層基板を提供することができる。このインダクタンス素子内蔵多層基板内（多層基板上）には、インダクタンス素子１０〜１３０以外の他の回路を実装することができ、そのような他の回路とインダクタンス素子１０〜１３０とを接続することによって、より高機能な回路を形成することができる。インダクタンス素子内蔵多層基板は、プリント基板、半導体チップのインターポーザあるいは電極配線層などに使用することができる。本発明のさらに他の実施形態として、上記のインダクタンス素子内蔵多層基板が積層された半導体チップを提供することもできる。
【００４２】
これから、上述のインダクタンス素子１０〜１３０の動作について説明する。インダクタンス素子１０〜１３０は、一方のコイルを一次側、他方のコイルを二次側（更に他のコイルを他の二次側）として、一次側と二次側の間で電圧及びインピーダンスを変換するトランスとして動作させることができる。また、不平衡入力を平衡出力へと（又はその逆に）変換するバラン（平衡不平衡変成器）として動作させることもできる。電極部がコイルの末端以外の所定の箇所に接続されたインダクタンス素子は、その電極部をタップとして使用できる。また、タップが二次側コイルの電気的な中間部にあるときは、そこから平衡出力を取り出すことができる。また、インダクタンス素子８０、９０、１００、１１０などは、一次側コイル、二次側コイルの長さを、それらの中間部の前後でそれぞれ使用中心周波数の１／４波長とすることにより、バランとして機能させることもできる。また特にインダクタンス素子８０は、ＬＣフィルタ（カプラを含む）として動作させることができる。インダクタンス素子１０〜１３０（インダクタンス素子９０を除く）は、多層基板の形態が、プリント基板、モノリシックＩＣなどを構成する半導体チップをその上にマウントするインタポーザ、又は半導体チップの電極配線層などであって、トランスとしての機能を提供する素子として動作させると好適である。
【００４３】
なお、上述のそれぞれの実施形態の内の２つ以上を適宜組合わせることもできる。
【００４４】
次に、本発明のインダクタンス素子１０〜１３０の製造方法について説明する。インダクタンス素子１０〜１３０は、グリーンシートに導電性ペーストを印刷して、それを多層化後一括焼結するような、セラミックチップ部品の材料及び製造方法によって製造することもできるし、また、有機材料を用いたビルドアップ工法によって製造することもできる。これから、ビルドアップ工法による製造方法について説明する。まず、絶縁層の両面に銅箔からなる導電層が形成された両面銅張り積層板を準備する。この導電層は多層基板に平行であるため、コイルの多層基板に平行な部分を構成することになる。次に、その両面の導電層間で導通させる箇所にドリル、レーザ等で穴を空ける。そしてその穴をメッキ、導電性ペーストの充填などで導電化し、導電層間の導通をとる。この導電層間の導通部は、コイルの多層基板に垂直な部分を構成することになる。次に、サブトラクティブ法などによってコイルの導線部分を残して導電層を両面とも除去し、多層基板に平行なコイルの導線部分を形成する。このようにして得られた基板を内層基板として、その両面に絶縁層を、そしてその外面に導電層を形成し、パターニング（コイルの水平部分の形成）及び導電層間の電気的接続（コイルの垂直部分の形成）を行い、さらなる多層化を行う。所望のコイルが得られるまで、それまでに形成された多層基板に対してこの一連の多層化工程を継続して実施する。
【００４５】
多層化工程は、公知の手法によって実施することができる。いわゆるビルドアップ法による場合には、まず、上記の内層基板の両面に絶縁層を形成する。絶縁層としては、ガラスエポキシ系あるいはアラミド樹脂系などのプリプレグ、液状あるいはフィルム状の熱可塑あるいは熱硬化性の樹脂組成物、あるいは一般的に樹脂付き銅箔と呼ばれる、銅箔と絶縁樹脂層を一体化したものなどが使用できる。
【００４６】
絶縁層の形成は、例えば以下のように行われる。上記の内層基板の両面にプリプレグ類、パターン化されていない銅箔、あるいは樹脂付き銅箔を配置し、積層プレス法によりこれらを一括で積層、硬化させ、絶縁層と導電層を一体化したものを作成する。あるいは、上記の内層基板の上に液状の組成物をスクリーン印刷、カーテンコート、スプレーコートなどの公知慣用の方法で塗布し、ＵＶ、電子線、熱などで硬化させることによって絶縁層を形成することもできる。あるいは、上記の内層基板上にフィルム状の組成物をロール、ラミネートなどの方法で貼り付け、所定の方法にて硬化させ、絶縁層を形成することもできる。
【００４７】
続いてビアを形成する。上記の工程で得られた多層基板の所定の位置にドリル、レーザなどを用いてビアを形成する。プリプレグ類あるいは樹脂付き銅箔を用いて絶縁層と共に導電層も形成した場合に、ブラインドビアの形成に広く用いられている炭酸ガスレーザーを用いるときには、必要に応じてあらかじめ所定の位置の導電体をエッチングで除去する、いわゆるマスク加工を施してもよい。
【００４８】
プリプレグ類あるいは樹脂付き銅箔を用いて絶縁層と共に導電層も形成した場合は、ビアに銀、銅などの導電性粉末を配合した導電性ペーストを印刷、ディスペンスなどの方法で埋め込み、所定の方法で硬化させる。あるいは、通常のスルーホールメッキすなわちビア内にメッキ触媒を付与したのちに無電解メッキを行い、続いて電解メッキを行う方法によってメッキ層を形成する方法によっても電気的接続は達成される。一方、液状もしくはフィルム状の組成物を用いて絶縁層を形成した場合は、例えば銅箔をプレスして絶縁層の外側に導電層を形成し、所定の位置をマスク加工した後、ブラインドビアを導電性ペーストあるいはメッキ層により導電化して接続する。この場合、先にブラインドビアの導電化を行っても良い。また、絶縁層、ブラインドビアが形成された基板に触媒を付与し、無電解メッキ処理し、続いて必要に応じて電解メッキ処理することによって導電層の形成とブラインドビアの導電化を一括で行うこともできる。この場合、ブラインドビアの導電化は導電性ペーストによっても行うことができる。
【００４９】
あるいは以下の方法により、絶縁層と導電層の形成、導電層間の電気的接続を一括で行うこともできる。すなわち、多層基板上の所定の場所に導電性ペーストなどを用いて先端のとがった導電性バンプを形成しておき、プリプレグと銅箔、フィルム状の絶縁体と銅箔、または樹脂付き銅箔をその上に配置した後にプレス加工を行う。これにより、先端のとがった導電性バンプが絶縁層を貫通し、導電層との電気的接続を実現する。
【００５０】
上記のようにビルドアップ法で積層した場合、ブラインドビアは導電性ペーストなどによって導電体で隙間なく充填することにより、コイルの導線の断面が全て導電体であることが好ましい。しかしながら、従来のスルーホールメッキのように、外周部だけが導電化された構造であっても、周波数帯によっては、本発明の方法を用いて形成したコイルの特徴を損なうことはない。
【００５１】
また、ブラインドビアを積み上げてコイルの巻線の垂直部分を形成する場合、スルーホールメッキを用いるような一般的なビルドアップ法では、いわゆるスタックトビア（ビアオンビア）構造は形成が非常に困難であるため、結果的にコイルの巻線の垂直部分が完全な直線とはならず、積層部分に段差がある階段状となることが多い。しかしながら、このような構造となっても、周波数帯によっては、本発明の方法を用いて形成したコイルの特徴を何ら損なうことはない。
【００５２】
なお、メッキにより接続されたスルーホール基板を用い、上記の液状あるいはフィルム状の絶縁材料を使用する場合や、一旦ビルドアップ法により形成したブラインドビアのある絶縁層上に更に積層する場合には、穴埋め用のインキあるいはメッキ処理によりスルーホールあるいはブラインドビアを埋め、表面を平滑化してもよい。
【００５３】
ビルドアップ法以外にも、以下のような方法によって一括して積層させることもできる。まず、銅張片面ガラスエポキシ基板の基材側の所定の位置にレーザーなどを用いて穴開け加工する。続いて、銅箔を電極（陰極）として電気メッキを行い、穴をメッキで充填する。その上に、低融点の金属バンプを引き続きメッキ法により形成する。次に、銅箔を所定のパターン（コイルの巻線の水平部分）にエッチング加工する。バンプ側には絶縁層に用いるものと同様の絶縁体組成物を薄く塗布し、半硬化させておくことによって、外層基板を作成する。
【００５４】
続いて、内層基板と外層基板とを、外層基板のバンプが内層基板の所定の箇所に来るように位置合わせし、プレス加工する。これによって、半硬化させた組成物はバンプ部から押し除かれ、組成物が層間の絶縁層を形成すると同時にバンプ部が内層基板の導電層と電気的接続を形成する。このような工程によって、コイルを形成することができる。この工程を反復するにより、さらなる多層化も容易に行うことができる。この際、絶縁層の厚さは用途に応じて任意に設定できるが、絶縁信頼性の観点からは、１０μｍから３００μｍ程度が望ましい。導体の厚さも絶縁層と同様用途に応じて任意に設定できるが、実用上５μｍから２００μｍ程度が望ましい。
【００５５】
これまでは、主としてコイルの形成方法について説明してきたが、多層基板上に電極部を有する実施形態については、電極部もコイルの巻線の水平部分と同様にして形成することができる。また、コイル中心部に磁性体からなる芯構造を有する実施形態については、該当部分に鉄、フェライトなどを含有したペーストを塗布することなどによって、芯構造を形成することができる。また、コンデンサを含む実施形態については、多層基板の積層過程で、導電層をパターニングする際に、コンデンサの極板となる部分を残しておくことによってコンデンサを形成することができる。また、多層基板の積層過程でコンデンサを配置することもできる。
【００５６】
以上、コイル部分の製造方法について説明してきたが、コイルの形成と同時に、必要な他の回路やそれとの配線もコイルが形成される各層に形成することもできる。その際、そのような他の回路や配線の形成と整合させるために、上記の多層化工程の中から適当なものを選択して実施することができる。また、ブラインドビアを有しない発明の実施形態については、上述のビルドアップ工法に基づく製造方法によらずに、エッチング、スルーホールメッキ、及び積層プレスを組合わせた公知慣用の多層基板製造方法によって製造することもできる。
【００５７】
更に、インダクタンス素子１０〜１３０（インダクタンス素子９０を除く。）のいずれについても、モノリシックＩＣなどを構成する半導体チップ上に形成することができる。このような構成にすることにより、半導体にトランスを高い集積度で組み込むことができる。典型例として、トランジスタが形成され、更にタングステンなどによる電極部が形成されたシリコンウェーハの上層いわゆる電極配線層に、図１のインダクタンス素子１０を形成する例を示す。この方法を応用することにより、コイルの形状、巻数比、形成方向などは任意に設定可能である。なお半導体は、シリコンに限られることはなく、ガリウムひ素などの任意の公知の半導体材料を使用することができる。
【００５８】
まず、トランジスタ、電極部が形成されたシリコンウェーハ上に、最下層の絶縁層を形成する。ＣＶＤなどの気相法を用いてシリコン酸化膜を形成するか、近年注目されているポリイミド、ベンゾシクロブテンなどの有機素材をスピンコート後にポストベークする事によって形成できる。続いて、必要な箇所に各種レーザーを用いて穴開けを行う。穴は、半導体ウェーハの特定の箇所又は下層の電極部との電気的接続を行う箇所である。続いて、導電性パターンを形成する。まず、スパッタリングによってアルミニウムの導電層を、又はＣＶＤなどの気相法あるいはメッキ法などの湿式法を用いて銅の導電層を形成する。ついで露光、エッチングして、導電層をパターニングする。この場合、先にパターニングしたレジスト層を形成した後に導電化を行っても良い。この工程で、穴も導電化され、導電層間の電気的接続がなされる。なお、露光工程の前には通常、物理的な研磨、あるいはＣＭＰ法と呼ばれる化学的研磨と物理的研磨を組み合わせた方法などにより、表面を平坦化する。
【００５９】
次に、その上に更に絶縁層を形成する。ついで、再び穴開け、パターニングにより導電性パターンを形成する。更に絶縁層をその上に形成し、穴開け、導電化、パターニングを施し、さらなる導電性パターンを形成すると共に導電性パターン間の導通を取る。以後、所望のコイルが形成されるまで、この工程を反復する。
【００６０】
シリコンウェーハ上に所望のコイルを含む多層基板が形成された後に、そのシリコンウェーハとコイルを含む多層基板とを半導体チップ単位に切り分ける。なお、シリコンウェーハにコイルを内蔵する多層基板を積層させる前に、シリコンウェーハをチップ単位に切り分けておくこともできる。この場合、あらかじめ切り分けた半導体チップの外面に、上記の工程と同様にして、コイルを内蔵する多層基板を積層させるとよい。
【００６１】
【発明の効果】
以上に説明したように、本発明のインダクタンス素子によると、多層基板内に形成され、小型で、高効率のトランスとして機能する素子を得ることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施形態に係るインダクタンス素子１０の構成を示す斜視図であり、（ｂ）は本発明の第１の実施形態の巻数比に関する代替の実施形態に係るインダクタンス素子１１の構成を示す斜視図であり、及び（ｃ）は本発明の第１の実施形態の単位巻線の配置に関する代替の実施形態に係るインダクタンス素子１２の構成を示す斜視図である。
【図２】（ａ）は本発明の第２の実施形態に係るインダクタンス素子２０の構成を示す斜視図であり、及び（ｂ）は本発明の第２の実施形態のコイルの配置に関する代替の実施形態に係るインダクタンス素子２１の構成を示す斜視図である。
【図３】（ａ）は本発明の第３の実施形態に係るインダクタンス素子３０の構成を示す斜視図であり、及び（ｂ）はインダクタンス素子３０の電極部の構成を示す図である。
【図４】（ａ）は本発明の第４の実施形態に係るインダクタンス素子４０の構成を示す斜視図であり、及び（ｂ）はインダクタンス素子４０の電極部の構成を示す図である。
【図５】（ａ）は本発明の第５の実施形態に係るインダクタンス素子５０の構成を示す斜視図であり、（ｂ）はインダクタンス素子５０の電極部の構成を示す図であり、（ｃ）は（ｂ）に示された電極部がトリミングされた様子を示す図であり、（ｄ）はインダクタンス素子５０の電極部の他の構成を示す図であり、及び（ｅ）は（ｄ）に示された電極部がトリミングされた様子を示す図である。
【図６】本発明の第６の実施形態に係るインダクタンス素子６０の構成を示す斜視図である。
【図７】本発明の第７の実施形態に係るインダクタンス素子７０の構成を示す斜視図である。
【図８】本発明の第８の実施形態に係るインダクタンス素子８０の構成を示す斜視図である。
【図９】本発明の第９の実施形態に係るインダクタンス素子９０の構成を示す斜視図である。
【図１０】本発明の第１０の実施形態に係るインダクタンス素子１００の構成を示す斜視図である。（ａ）は本発明の第１０の実施形態に係るインダクタンス素子１００の構成を示す斜視図であり、（ｂ）は本発明の第１０の実施形態の巻数比に関する代替の実施形態に係るインダクタンス素子１０１の構成を示す斜視図であり、及び（ｃ）は本発明の第１０の実施形態の巻数比に関する代替の実施形態に係るインダクタンス素子１０２の構成を示す斜視図である。
【図１１】本発明の第１１の実施形態に係るインダクタンス素子１１０の構成を示す斜視図である。
【図１２】本発明の第１２の実施形態に係るインダクタンス素子１２０の構成を示す斜視図である。
【図１３】本発明の第１３の実施形態に係るインダクタンス素子１３０の構成を示す斜視図である。
【図１４】（ａ）はインダクタンス素子２０の回路図であり、（ｂ）はインダクタンス素子３０の回路図であり、（ｃ）はインダクタンス素子４０の回路図であり、及び（ｄ）はインダクタンス素子７０の回路図である。
【図１５】（ａ）はインダクタンス素子８０の回路図であり、（ｂ）はインダクタンス素子８１の回路図であり、（ｃ）はインダクタンス素子８２の回路図であり、及び（ｄ）はインダクタンス素子８３の回路図である。
【図１６】（ａ）はインダクタンス素子１０をバランとして機能させる場合の回路図であり、（ｂ）はインダクタンス素子７１の回路図であり、及び（ｃ）はインダクタンス素子７１をバランとして機能させる場合の回路図である。
【符号の説明】
１０〜１３０ インダクタンス素子
１０ａ〜１３０ａ コイル
１０ｂ〜１３０ｂ コイル
１０ｃ〜１３０ｃ 単位巻線
１０ｄ〜１３０ｄ 単位巻線
１０ｅ〜１３０ｅ 多層基板
２０ｆ〜１３０ｆ 電極部
３０ｇ〜４０ｇ 電極部
３０ｈ〜４０ｈ ボンディングワイヤー
６０ｉ、１２０ｉ 磁性体
８０ｊ コンデンサ
８０ｋ 接続部
【特許請求の範囲】
【請求項１】
多層基板と一体的に形成される複数のコイル、を有し、
複数の前記コイルは、前記多層基板内に支持され、
複数の前記コイルの発生磁界の中心線は、それぞれ略一致し、及び
複数の前記コイルのそれぞれは、お互いに少なくとも一部が立体的にオーバーラップするように配置されることを特徴とするインダクタンス素子。
【請求項２】
複数の前記コイルは、それの単位巻線が作るコイル面が前記多層基板に垂直であり、及び
前記多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含むことを特徴とする請求項１に記載のインダクタンス素子。
【請求項３】
複数の前記コイルの単位巻線は、同じコイルの隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び
互いに隣接する当該単位巻線の組は、前記螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする請求項１又は２に記載のインダクタンス素子。
【請求項４】
複数の前記コイルのそれぞれの単位巻線は、所定の配置単位を反復するように配置されることを特徴とする請求項２又は３に記載のインダクタンス素子。
【請求項５】
複数の前記コイルのそれぞれの単位巻線の前記所定の配置単位は、すべての複数の前記コイルの単位巻線が、それぞれ前記多層基板に垂直な同一平面内に配置されるような配置単位であることを特徴とする請求項４に記載のインダクタンス素子。
【請求項６】
複数の前記コイルは、２つのコイルであり、及び
前記２つのコイルのそれぞれの単位巻線の前記所定の配置単位は、当該２つのコイルの単位巻線が、それぞれ前記コイルの中心軸方向に関して交互に配置されるような配置単位であることを特徴とする請求項４に記載のインダクタンス素子。
【請求項７】
前記コイルの内部を貫通する磁性体からなる芯構造を更に有することを特徴とする請求項２から６のいずれか１項に記載のインダクタンス素子。
【請求項８】
前記多層基板上に形成され、及び前記コイルの所定の箇所にそれぞれ接続された２つ以上の電極部を更に有することを特徴とする請求項２から７のいずれか１項に記載のインダクタンス素子。
【請求項９】
前記電極部の少なくともいずれかは、前記コイルの末端に接続されていることを特徴とする請求項２から８のいずれか１項に記載のインダクタンス素子。
【請求項１０】
前記電極部は、前記多層基板の同じ側の外面上に形成され、及び
前記電極部で同じコイルに接続されたものは、当該コイルの両側のコイルエッジ近傍のいずれかの側に、前記コイルの中心軸に関して交互に形成されることを特徴とする請求項９に記載のインダクタンス素子。
【請求項１１】
少なくとも１つの前記電極部は、当該電極部と同じコイルが接続された他の電極部であって、前記多層基板の同じ側の外面上に形成された他の電極部の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられていることを特徴とする請求項８又は９に記載のインダクタンス素子。
【請求項１２】
前記の対向する電極部同士は、導体によって接続され、それによって、当該電極部同士は、トリミングにより分断可能となっていることを特徴とする請求項１１に記載のインダクタンス素子。
【請求項１３】
前記多層基板と一体的に形成されるコンデンサであって、前記コイルの所定の箇所と電気的に接続されるコンデンサを更に有することを特徴とする請求項２から１２のいずれか１項に記載のインダクタンス素子。
【請求項１４】
請求項２から１３のいずれか１項に記載のインダクタンス素子と、
前記多層基板と、を有し、及び
前記多層基板上に又はその内部に他の回路が支持されていることを特徴とするインダクタンス素子内蔵多層基板。
【請求項１５】
請求項１４に記載のインダクタンス素子内蔵多層基板が外面に積層された半導体チップ。
【請求項１６】
請求項８から１３のいずれか１項に記載のインダクタンス素子と、
前記多層基板と、を有し、及び
前記多層基板は、前記インダクタンス素子を支持することができる平板であることを特徴とするチップ型インダクタンス素子。
【請求項１】
多層基板と一体的に形成される複数のコイル、を有し、
複数の前記コイルは、前記多層基板内に支持され、
複数の前記コイルの発生磁界の中心線は、それぞれ略一致し、及び
複数の前記コイルのそれぞれは、お互いに少なくとも一部が立体的にオーバーラップするように配置されることを特徴とするインダクタンス素子。
【請求項２】
複数の前記コイルは、それの単位巻線が作るコイル面が前記多層基板に垂直であり、及び
前記多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含むことを特徴とする請求項１に記載のインダクタンス素子。
【請求項３】
複数の前記コイルの単位巻線は、同じコイルの隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び
互いに隣接する当該単位巻線の組は、前記螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする請求項１又は２に記載のインダクタンス素子。
【請求項４】
複数の前記コイルのそれぞれの単位巻線は、所定の配置単位を反復するように配置されることを特徴とする請求項２又は３に記載のインダクタンス素子。
【請求項５】
複数の前記コイルのそれぞれの単位巻線の前記所定の配置単位は、すべての複数の前記コイルの単位巻線が、それぞれ前記多層基板に垂直な同一平面内に配置されるような配置単位であることを特徴とする請求項４に記載のインダクタンス素子。
【請求項６】
複数の前記コイルは、２つのコイルであり、及び
前記２つのコイルのそれぞれの単位巻線の前記所定の配置単位は、当該２つのコイルの単位巻線が、それぞれ前記コイルの中心軸方向に関して交互に配置されるような配置単位であることを特徴とする請求項４に記載のインダクタンス素子。
【請求項７】
前記コイルの内部を貫通する磁性体からなる芯構造を更に有することを特徴とする請求項２から６のいずれか１項に記載のインダクタンス素子。
【請求項８】
前記多層基板上に形成され、及び前記コイルの所定の箇所にそれぞれ接続された２つ以上の電極部を更に有することを特徴とする請求項２から７のいずれか１項に記載のインダクタンス素子。
【請求項９】
前記電極部の少なくともいずれかは、前記コイルの末端に接続されていることを特徴とする請求項２から８のいずれか１項に記載のインダクタンス素子。
【請求項１０】
前記電極部は、前記多層基板の同じ側の外面上に形成され、及び
前記電極部で同じコイルに接続されたものは、当該コイルの両側のコイルエッジ近傍のいずれかの側に、前記コイルの中心軸に関して交互に形成されることを特徴とする請求項９に記載のインダクタンス素子。
【請求項１１】
少なくとも１つの前記電極部は、当該電極部と同じコイルが接続された他の電極部であって、前記多層基板の同じ側の外面上に形成された他の電極部の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられていることを特徴とする請求項８又は９に記載のインダクタンス素子。
【請求項１２】
前記の対向する電極部同士は、導体によって接続され、それによって、当該電極部同士は、トリミングにより分断可能となっていることを特徴とする請求項１１に記載のインダクタンス素子。
【請求項１３】
前記多層基板と一体的に形成されるコンデンサであって、前記コイルの所定の箇所と電気的に接続されるコンデンサを更に有することを特徴とする請求項２から１２のいずれか１項に記載のインダクタンス素子。
【請求項１４】
請求項２から１３のいずれか１項に記載のインダクタンス素子と、
前記多層基板と、を有し、及び
前記多層基板上に又はその内部に他の回路が支持されていることを特徴とするインダクタンス素子内蔵多層基板。
【請求項１５】
請求項１４に記載のインダクタンス素子内蔵多層基板が外面に積層された半導体チップ。
【請求項１６】
請求項８から１３のいずれか１項に記載のインダクタンス素子と、
前記多層基板と、を有し、及び
前記多層基板は、前記インダクタンス素子を支持することができる平板であることを特徴とするチップ型インダクタンス素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００６−５４２０７（Ｐ２００６−５４２０７Ａ）
【公開日】平成１８年２月２３日（２００６．２．２３）
【国際特許分類】
【出願番号】特願２００２−２５０９４９（Ｐ２００２−２５０９４９）
【出願日】平成１４年８月２９日（２００２．８．２９）
【出願人】（０００００００６６）味の素株式会社 (887)
【Ｆターム（参考）】
【公開日】平成１８年２月２３日（２００６．２．２３）
【国際特許分類】
【出願日】平成１４年８月２９日（２００２．８．２９）
【出願人】（０００００００６６）味の素株式会社 (887)
【Ｆターム（参考）】
[ Back to top ]