サーボ誤差信号演算回路およびそれを用いた光ディスク装置
【課題】サーボ誤差演算方式を効率良く変更すること可能で回路規模が小さなサーボ誤差信号演算回路を提供する。
【解決手段】このフォーカス誤差信号演算部６は、入力端子Ｔ１〜Ｔ１６に入力された１６個の信号を受け、各２つの信号の差を示す信号と和を示す信号とを出力する演算回路１０と、その各２つの出力信号の差を示す信号と和を示す信号とを出力する演算回路２０と、その１６個の出力信号から４つの信号を選択し、選択した各２つの信号の差を示す信号と和を示す信号とを出力する選択演算回路３０，３１と、それらの４つの出力信号のうちのいずれか２つの信号を選択し、選択した２つの信号の差を示す信号をフォーカス誤差信号ＦＥＳとして出力する選択演算回路３２とを備える。したがって、サーボ誤差演算方式を効率良く変更することができ、回路規模が小さくて済む。
【解決手段】このフォーカス誤差信号演算部６は、入力端子Ｔ１〜Ｔ１６に入力された１６個の信号を受け、各２つの信号の差を示す信号と和を示す信号とを出力する演算回路１０と、その各２つの出力信号の差を示す信号と和を示す信号とを出力する演算回路２０と、その１６個の出力信号から４つの信号を選択し、選択した各２つの信号の差を示す信号と和を示す信号とを出力する選択演算回路３０，３１と、それらの４つの出力信号のうちのいずれか２つの信号を選択し、選択した２つの信号の差を示す信号をフォーカス誤差信号ＦＥＳとして出力する選択演算回路３２とを備える。したがって、サーボ誤差演算方式を効率良く変更することができ、回路規模が小さくて済む。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はサーボ誤差信号演算回路およびそれを用いた光ディスク装置に関し、特に、光ディスクからの反射光を検出する受光素子の出力信号に基づいて光ピックアップのサーボ誤差信号を演算するサーボ誤差信号演算回路と、それを用いた光ディスク装置に関する。
【背景技術】
【０００２】
現在、市場ではＣＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−Ｒ／ＲＷ、ＤＶＤ＋Ｒ／ＲＷ、さらに青色レーザを使用したＢｌｕ−ｒａｙ Ｄｉｓｃなど、様々な光ディスクが発売されており、これらの光ディスクに情報を記録したり、記録された情報を再生する光ディスク装置はＡＶ用途やコンピュータ用途として広く普及している。
【０００３】
図１７は、そのような光ディスク装置の構成を示すブロック図である。図１７において、この光ディスク装置では、光ディスク５１は、スピンドルモータ５２に装填されて回転される。光ピックアップ５３は、レーザ光を光ディスク５１に照射する。光ディスク５１からの反射光は、光ピックアップ５３の受光部に入射されて電気信号に変換される。光ピックアップ５３の出力信号は、アナログ信号処理部５４に入力される。
【０００４】
アナログ信号処理部５４は、サーボ誤差信号演算部５５とＲＦ信号処理部５６を含む。サーボ誤差信号演算部５５は、光ディスク５１に照射されるレーザ光の焦点位置と光ディスク１の情報記録面との位置誤差を示すフォーカス誤差信号ＦＥＳと、レーザ光と情報トラックとの位置誤差を示すトラッキング誤差信号ＴＥＳとを生成する。ＲＦ信号処理部５６は、入力信号に所定のフィルタ処理を施し、後段のデジタル信号処理部５７に再生信号ＲＦを出力する。近年、アナログ信号処理部５４は、１チップの集積回路として構成される。
【０００５】
デジタル信号処理部５７は、Ａ／Ｄ変換部５８、サーボ制御部５９、Ｄ／Ａ変換部６０および再生信号処理部６１を含む。Ａ／Ｄ変換部５８は、アナログ信号であるサーボ誤差信号ＦＥＳ，ＴＥＳおよび再生信号ＲＦをデジタル信号に変換する。サーボ制御部５９は、通常ＤＳＰなどで構成され、Ａ／Ｄ変換部５８でＡ／Ｄ変換された信号ＦＥＳ，ＴＥＳを受け、必要な位相補償を施して光ピックアップ５３のアクチュエータ（図示せず）を制御する。Ｄ／Ａ変換部６０は、サーボ制御部５９から出力されるデジタル信号をアナログ信号に変換する。再生信号処理部６１は、Ａ／Ｄ変換部５８でＡ／Ｄ変換された再生信号ＲＦを受け、信号の復調を行なう。
【０００６】
また、図１７には図示していないが、光ディスク５１に記録を行なう記録信号処理部もデジタル信号処理部５７内に構成される場合もある。このデジタル信号処理部５７もアナログ信号処理部５４と同様、近年は１チップに集積化されている。制御部６２は、これらアナログ信号処理部５４およびデジタル信号処理部５７の全体制御や各種の設定を行なうものであり、通常ＣＰＵによって構成され、制御用プログラムに従って動作する。ドライバ部６３は、Ｄ／Ａ変換部６０によってＤ／Ａ変換されたサーボ制御部５９の出力信号に従って、スピンドルモータ５２と、光ピックアップ５３内のアクチュエータ(図示せず)を駆動する。
【０００７】
ところで上述のように、近年、アナログ信号処理部５４は集積回路とされており、サーボ誤差信号演算部５５が複数のサーボ演算方式に対応しているものは少ない。各光ピックアップ５１には特有のサーボ誤差演算方式があるため、現状で主流となっているサーボ演算方式を採用しない光ピックアップ５３を接続するには、その光ピックアップ５３用のサーボ演算方式を有する集積回路に変更する必要がある。
【０００８】
つまり、異なったサーボ演算方式の光ピックアップ５３を採用するためには、アナログ信号処理部５４を構成する集積回路も同時に変更する必要がある。これは、開発資産の有効活用の観点から見ると非常に効率が悪い。つまり、光ピックアップ５３の種類を変更するためには後段の集積回路まで変更する必要があるということであり、そのために通常ＣＰＵで構成される制御部６２の制御プログラムまで大幅に変更する必要があることになる。
【０００９】
この問題は、複数のサーボ演算方式に対応可能なアナログ信号処理部５４を設ければ、ある程度解決できる。しかしながら、現状で既知のサーボ演算方式に対応しているだけでは、新たに有効なサーボ演算方式が開発された場合にはやはり集積回路を変更する必要が生じる。このような場合、新たなサーボ演算方式に合致するようにアナログ信号処理部５４を変更して集積回路化することは非常にコストがかかる。このため、アナログ信号処理部５４は、様々な既存のサーボ演算方式だけでなく、新規なサーボ演算方式に対しても柔軟に対応できるものであることが望ましい。
【００１０】
そこで、光ピックアップ５３の出力信号をＡ／Ｄ変換器によりデジタル化し、サーボ誤差信号の演算をデジタル方式で行なう方法が提案された（たとえば、特許文献１参照）。このように、サーボ誤差信号の演算をデジタル方式で行なうようにしておけば、演算方法の変更を比較的容易に行なうことができる。
【特許文献１】特開平１１−２３８２４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このように、光ピックアップ５３の出力信号を直接デジタル信号に変換して、サーボ誤差信号をデジタル方式で演算する方法では、サーボ誤差信号はデジタル信号となる。しかし、後段のデジタル信号処理部５７はアナログ信号の入力を前提としており、入力部にはＡ／Ｄ変換部５８が設けられている。このため、デジタル方式でサーボ誤差信号を演算した場合でも、後段に通常のデジタル信号処理部５７を接続するにはサーボ誤差信号を再びアナログ信号に変換してデジタル信号処理部５７に与え、デジタル信号処理部５７内で再びデジタル化する必要があり、非常に効率が悪い。また、本来は不必要であるデジタル／アナログ変換により、丸め誤差などの変換誤差が生じてしまう。
【００１２】
デジタル方式で演算回路を実現するのではなく、アナログ方式によって演算回路を実現し、入力される信号の全ての組合わせの演算を予め用意しておくことにより、上記問題を解決することは理論上可能である。しかし、全ての組合わせを用意しておくということは非常に効率が悪い。たとえば、入力端子を仮に１０個用意しておくとすると、入力信号同士の減算のためには１０Ｃ２（＝４５）通りの演算回路が必要である。さらに２つの入力信号を加算した後に減算する場合は１０Ｃ２＊８Ｃ２（＝４５＊２８）通りの演算回路が必要である。これら以外にも考えられる演算回路の構成は多数あるため、全ての演算回路を実現するためには、非常に多くの演算回路を用意する必要があり、回路規模、消費電力、コストのあらゆる面で現実的ではない。
【００１３】
それゆえに、この発明の主たる目的は、サーボ誤差演算方式を効率良く変更すること可能で回路規模が小さなサーボ誤差信号演算回路およびそれを用いた光ディスク装置を提供することである。
【課題を解決するための手段】
【００１４】
この発明に係るサーボ誤差信号演算回路は、光ディスクからの反射光を検出する受光素子のＭ対（ただし、Ｍは自然数である）の出力信号に基づいて光ピックアップのサーボ誤差信号を演算するサーボ誤差信号演算回路であって、Ｎ対（ただし、ＮはＭ以上の整数である）の入力端子を備え、Ｎ対の入力端子のうちのＭ対の入力端子は受光素子のＭ対の出力信号を受け、残りのＮ−Ｍ対の入力端子の各々はゼロレベルの信号を受ける。このサーボ誤差信号演算装置は、さらに、Ｎ対の入力端子に入力されたＮ対の信号を受け、各対をなす２つの信号の差を示す信号と和を示す信号とを生成し、生成した２Ｎ個の信号をＮ個の第１グループに等分割して出力する第１の演算回路と、第１の演算回路から出力されるＮ個の第１グループの信号を受け、各第１グループに属する２つの信号の差を示す信号と和を示す信号とを生成し、生成した２Ｎ個の信号を２つの第２グループに等分割して出力する第２の演算回路と、第２の演算回路から出力される２つの第２グループの信号を受け、各第２グループに属するＮ個の信号のうちのいずれか２つの信号を選択し、選択した２つの信号の差を示す信号と和を示す信号とを生成し、生成した４つの信号を２つの第３グループに等分割して出力する第１の選択演算回路と、第１の選択演算回路から出力される２つの第３グループの信号を受け、各第３グループに属する２つの信号のうちのいずれかの信号を選択し、選択した２つの信号の差を示す信号を生成し、生成した信号をサーボ誤差信号として出力する第２の選択演算回路とを備える。
【００１５】
好ましくは、第１および第２の演算回路の各々は、各信号に対応して設けられて対応の信号を増幅するゲイン調整の可能なアンプを含む。
【００１６】
また好ましくは、Ｎは８である。
また、この発明に係る光ディスク装置は、上記サーボ誤差信号演算回路と、そのサーボ誤差信号演算回路を制御する制御部とを備えたものである。
【００１７】
好ましくは、サーボ誤差信号演算回路が複数設けられている。
【発明の効果】
【００１８】
この発明に係るサーボ誤差信号演算回路および光ディスク装置では、上記Ｎ対の入力端子、第１の演算回路、第２の演算回路、第１の選択演算回路、および第２の選択演算回路を設けたので、受光素子から出力されるＮ対以下のＭ対の信号に基づいて、種々のサーボ誤差演算方式に対応することができる。したがって、これまでのサーボ誤差演算方式とは異なる方式の光ピックアップを採用するような場合でも、過去の開発資産を有効活用することが可能となり、非常に効率のよい開発を行なうことができる。
【００１９】
また、アナログ方式で演算し、不必要にアナログからデジタル、デジタルからアナログという変換を行なうことがないので、不要な丸め誤差などの変換誤差が生じることがない。また、各種のサーボ誤差演算方式に特化した専用の回路構成を採用するのではなく、光ディスク装置のサーボ誤差演算方式の特徴を利用してプログラマブルに演算方式を選択できるような回路構成を採用したので、回路規模が小さくて済み、新たに開発されるようなサーボ誤差演算方式に対しても対応することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の一実施の形態について図面に基づいて説明すれば、以下の通りである。なお、説明の便宜上、背景技術で用いたものと同じ機能を有する部材には同じ符号を付して説明を省略する。
【００２１】
光ディスク装置のサーボ誤差信号（フォーカス誤差信号ＦＥＳ、トラッキング誤差信号ＴＥＳ）の検出および演算方法は種々提案されている。まず、既存の種々のサーボ誤差信号の検出および演算方法について説明する。
【００２２】
図１〜図４は、光ピックアップ５３内に設けられ、光ディスク５１からの反射光を受光する受光素子であるディテクタ１〜４の構成をそれぞれ示す図である。図１のディテクタ１は、いわゆる非点収差法によってフォーカス誤差信号ＦＥＳを検出するものである（たとえば、特開２００５−１４９６１９号公報参照）。
【００２３】
図１において、ディテクタ１は、４つの領域に分割されている。レーザ光の焦点位置と光ディスク５１の位置が一致している、いわゆるフォーカスが合っている（合焦している）場合、光ディスク５１からの反射光はディテクタ１上で真円となるように光学的に設定されている。一方、フォーカスがずれている場合はディテクタ１上で反射光は楕円となるように光学的に設定される。したがって、ディテクタ１上に集光される反射光が真円となるように光ピックアップ５３を制御することでフォーカス制御が行なわれる。このようなディテクタ１を持つ光ピックアップ５３では、ディテクタ１の４つの領域の出力信号をＡ〜Ｄとすると、フォーカス誤差信号ＦＥＳは次式（１）で表される。
ＦＥＳ＝（Ａ＋Ｄ）−（Ｂ＋Ｃ） …（１）
次に図２のディテクタ２は、いわゆるナイフエッジ法でフォーカス誤差信号ＦＥＴを検出し、プッシュプル法でトラッキング誤差信号ＴＥＦを検出するものである（たとえば、特開２００６−４５７９号公報参照）。図２において、ディテクタ２は、６つ領域に分割されている。このナイフエッジ法では、ディテクタ２の６つの領域の出力信号をＡ〜Ｆとすると、フォーカス誤差信号ＦＥＳは次式（２）で表される。
ＦＥＳ＝（Ｂ＋Ｃ）−（Ａ＋Ｄ） …（２）
しかし、上式（２）においてフォーカス誤差信号ＦＥＳを得るための主たる領域は信号Ａ，Ｂを出力する領域であり、信号Ｃ，Ｄを出力する領域はいわゆる多層ディスクに対応するための補助ディテクタを構成している。信号Ａ，Ｄを出力する２つの領域および信号Ｂ，Ｃを出力する２つの領域は、それぞれ光ピックアップ５３内で結線されている。このためナイフエッジ法では、フォーカス誤差信号ＦＥＳは次式（３）で表される。
ＦＥＳ＝Ｂ−Ａ …（３）
また、プッシュプル法では、トラッキング誤差信号ＴＥＳは次式（４）で表される。
ＴＥＳ＝Ｅ−Ｆ …（４）
また、図３のディテクタ３は、いわゆる差動プッシュプル（ＤＰＰ）法を用いてトラッキング誤差信号ＴＥＦを検出するものである（たとえば、特開２００４−３１０９０７号公報参照）。ディテクタ３は、９個の領域に分割されている。ＤＰＰ法は、メインプッシュプル信号に生じるレンズシフトによるオフセットを除去するため、メインビームの前後に配置されるサブビームを用いることを特徴とするものである。このＤＰＰ法では、９個の領域の出力信号をＡ〜Ｉとし、設計の時点で決定するゲイン係数をｇとすると、トラッキング誤差信号ＴＥＳは次式（５）で表される。
ＴＥＳ＝（Ｈ−Ｉ）−ｇ｛（Ｃ−Ｅ）＋（Ｄ−Ｆ）｝ …（５）
また、図４のディテクタ４は、いわゆるスポットサイズ（ＳＳＤ）法を用いてフォーカス誤差信号ＦＥＳを検出し、差動プッシュプル（ＤＰＰ）法を用いてトラッキング誤差信号ＴＥＳを検出するものである（たとえば、特開２００５−２７６３９１号公報）。ディテクタ４は、２４の領域に分割されている。２４の領域は、それぞれ信号Ａ１，Ａ２；…；Ｈ１，Ｈ２；Ｉ１〜Ｉ４；Ｊ１〜Ｊ４を出力する。ただし、Ａ１とＡ２、Ｂ１とＢ２というように同一の記号が振られている信号を出力する領域は結線されている。つまり、光ピックアップ５３から後段のサーボ誤差信号演算部には１０個の信号Ａ〜Ｊが与えられる。ＳＳＤ法では、フォーカス誤差信号ＦＥＳは、次式（６）で表される。
ＦＥＳ＝（Ｂ＋Ｃ＋Ｆ＋Ｇ）−（Ａ＋Ｄ＋Ｅ＋Ｈ） …（６）
また、ＤＰＰ法では、設計の時点で決定するゲイン係数をｇとすると、トラッキング誤差信号ＴＥＳは次式（７）で表される。
ＴＥＳ＝（Ａ＋Ｂ＋Ｃ＋Ｄ）−（Ｅ＋Ｆ＋Ｇ＋Ｈ）−ｇ（Ｉ−Ｊ） …（７）
このように、種々のサーボ誤差信号検出および演算方法があるが、各方法毎に演算回路を用意するだけでは、将来的に新たなサーボ演算方式が提案された場合には対応できない。このため、この実施の形態では、既存の種々のサーボ演算方式に対応可能であり、かつ新規なサーボ演算方式にも対応可能なサーボ誤差信号演算部を提供する。
【００２４】
ここで、上述の種々のサーボ誤差信号の演算式（１）〜（７）を参照すると、以下のような特徴があることが分かる。まず、フォーカス誤差信号ＦＥＳあるいはトラッキング誤差信号ＴＥＳの演算に用いられる光ピックアップ５３からの信号は１０個以下の偶数個である。また、ディテクタの領域の数が増えて信号数が増えることは光ピックアップ５３を小型化する上で非常に不都合であるので、将来的にも信号数が増加する可能性は低い。このため、信号入力端子はせいぜい１６個程度を用意しておけば、将来のサーボ演算方式にも対応できる可能性が高い。したがって、演算する入力信号数は、１６個以下とすることができる。これにより、不必要に多い入力信号数を用意することがなくなり、演算回路の規模を小さくすることが可能となる。
【００２５】
また、サーボ誤差信号の演算式（１）〜（７）は、Ｘ−Ｙのような形式で表されるものが大半である。ここで、Ｘ，Ｙの各々は、入力信号、あるいは入力信号の和もしくは差である。つまり、２つの信号の差がサーボ誤差信号である。これは、サーボ誤差の検出であるため、最終的には差信号が所望の誤差信号であることを意味する。また、これらの演算式（１）〜（７）では、２のべき乗の個数（１、２、４）の信号同士の演算が多いことが特徴である。
【００２６】
したがって、光ピックアップ５３からの信号を複数のグループに分割し、各グループ内で信号の加算および減算を行ない、これらの演算結果の減算を行なう構成とする。このことで、たとえば異なった信号入力数同士の差信号の演算回路を持たないことが可能であり、また、たとえば全入力の加算のようにサーボ誤差信号の演算には必要のない演算回路を用意することがない構成が可能となる。
【００２７】
図５は、この発明の一実施の形態による光ディスク装置の構成を示すブロック図であって、図１７と対比される図である。図５において、この光ディスク装置が図１７の光ディスク装置と異なる点は、サーボ誤差信号演算部５５がサーボ誤差信号演算部５で置換されている点である。サーボ誤差信号演算部５は、制御部６２から各種設定を行なわれるような構成となっている。
【００２８】
図６は、このサーボ誤差信号演算部５の構成を示すブロック図である。図６において、サーボ誤差信号演算部５は、フォーカス誤差信号生成部６およびトラッキング誤差信号生成部７を含む。フォーカス誤差信号生成部６とトラッキング誤差信号生成部７は、同様の構成であり、制御部６２からの設定信号ＳＴに応じて動作する。
【００２９】
図７は、フォーカス誤差信号生成部６の具体的な構成を示すブロック図である。図７において、フォーカス誤差信号生成部６は、入力端子Ｔ１〜Ｔ１６、演算回路１０，２０および選択演算ユニット３０〜３２を備え、演算回路１０は演算ユニット１１〜１８を含み、演算回路２０は演算ユニット２１〜２８を含む。このフォーカス誤差信号生成部６では、入力信号の数は１６個に設定されており、８個の信号毎に演算を行なう構成としている。演算ユニット１１〜１８は、それぞれ入力端子Ｔ１，Ｔ２；…；Ｔ１５，Ｔ１６に入力された信号Ａ，Ｂ；…；Ｏ，Ｐの加算および減算を行なうものである。
【００３０】
図８は、演算ユニット１１の構成を示すブロック図である。図８において、演算ユニット１１は、減算器３５、加算器３６およびアンプ３７，３８を含む。減算器３５は、入力信号Ａのレベルから入力信号Ｂのレベルを減算し、減算結果に応じたレベルの信号Ａ−Ｂを出力する。加算器３６は、入力信号ＡとＢのレベルを加算し、加算結果に応じたレベルの信号Ａ＋Ｂを出力する。アンプ３７は、減算器３５の出力信号を、制御部６２からのゲイン設定信号ＧＡ１で示されるゲインで増幅する。アンプ３８は、加算器３６の出力信号を、制御部６２からのゲイン設定信号ＧＡ２で示されるゲインで増幅する。ゲイン設定信号ＧＡ１，ＧＡ２は、制御部６２からの設定信号ＳＴに含まれる。なお、図８では、減算器３５とアンプ３７、および加算器３６とアンプ３８をそれぞれ別の回路ブロックで表しているが、それぞれ１つの回路ブロックとして実現しても構わない。他の演算ユニット１２〜１８も演算ユニット１１と同じ構成である。
【００３１】
図７に戻って、演算ユニット１１，１２の減算結果を示す信号Ａ−Ｂ，Ｃ−Ｄは演算ユニット２１に与えられ、演算ユニット１１，１２の加算結果を示す信号Ａ＋Ｂ，Ｃ＋Ｄは演算ユニット２２に与えられる。演算ユニット１３，１４の減算結果を示す信号Ｅ−Ｆ，Ｇ−Ｈは演算ユニット２３に与えられ、演算ユニット１３，１４の加算結果を示す信号Ｅ＋Ｆ，Ｇ＋Ｈは演算ユニット２４に与えられる。
【００３２】
演算ユニット１５，１６の減算結果を示す信号Ｉ−Ｊ，Ｋ−Ｌは演算ユニット２５に与えられ、演算ユニット１５，１６の加算結果を示す信号Ｉ＋Ｊ，Ｋ＋Ｌは演算ユニット２６に与えられる。演算ユニット１７，１８の減算結果を示す信号Ｍ−Ｎ，Ｏ−Ｐは演算ユニット２７に与えられ、演算ユニット１７，１８の加算結果を示す信号Ｍ＋Ｎ，Ｏ＋Ｐは演算ユニット２８に与えられる。
【００３３】
演算ユニット２１〜２８は、演算ユニット１１〜１８と同一の構成であり、制御部６２からゲインを設定できる構成となっている。演算ユニット２１，２２の減算結果を示す信号（Ａ−Ｂ）−（Ｃ−Ｄ），（Ａ＋Ｂ）−（Ｃ＋Ｄ）および加算結果を示す信号（Ａ−Ｂ）＋（Ｃ−Ｄ），（Ａ＋Ｂ）＋（Ｃ＋Ｄ）は選択演算ユニット３０に与えられる。演算ユニット２３，２４の減算結果を示す信号（Ｅ−Ｆ）−（Ｇ−Ｈ），（Ｅ＋Ｆ）−（Ｇ＋Ｈ）および加算結果を示す信号（Ｅ−Ｆ）＋（Ｇ−Ｈ），（Ｅ＋Ｆ）＋（Ｇ＋Ｈ）は選択演算ユニット３０に与えられる。
【００３４】
演算ユニット２５，２６の減算結果を示す信号（Ｉ−Ｊ）−（Ｋ−Ｌ），（Ｉ＋Ｊ）−（Ｋ＋Ｌ）および加算結果を示す信号（Ｉ−Ｊ）＋（Ｋ−Ｌ），（Ｉ＋Ｊ）＋（Ｋ＋Ｌ）は選択演算ユニット３１に与えられる。演算ユニット２７，２８の減算結果を示す信号（Ｍ−Ｎ）−（Ｏ−Ｐ），（Ｍ＋Ｎ）−（Ｏ＋Ｐ）および加算結果を示す信号（Ｍ−Ｎ）＋（Ｏ−Ｐ），（Ｍ＋Ｎ）＋（Ｏ＋Ｐ）は選択演算ユニット３１に与えられる。
【００３５】
図９は、選択演算ユニット３０の構成を示すブロック図である。図９において、選択演算ユニット３０は、選択部４０，４１、減算器４２および加算器４３を含む。選択部４０は、制御部６２からの信号ＳＥ１に従って、演算ユニット２１，２２の出力信号（Ａ−Ｂ）−（Ｃ−Ｄ），（Ａ−Ｂ）＋（Ｃ−Ｄ），（Ａ＋Ｂ）−（Ｃ＋Ｄ），（Ａ＋Ｂ）＋（Ｃ＋Ｄ）のうちのいずれかの信号を選択し、選択した信号を減算器４２および加算器４３に与える。選択部４１は、制御部６２からの信号ＳＥ２に従って、演算ユニット２３，２４の出力信号（Ｅ−Ｆ）−（Ｇ−Ｈ），（Ｅ−Ｆ）＋（Ｇ−Ｈ），（Ｅ＋Ｆ）−（Ｇ＋Ｈ），（Ｅ＋Ｆ）＋（Ｇ＋Ｈ）のうちのいずれかの信号を選択し、選択した信号を減算器４２および加算器４３に与える。
【００３６】
減算器４２は、選択部４０で選択された信号から選択部４１で選択された信号を減算し、減算結果を示す信号を選択演算ユニット３２に与える。加算器４３は、選択部４０で選択された信号と選択部４１で選択された信号を加算し、加算結果を示す信号を選択演算ユニット３２に与える。
【００３７】
選択演算ユニット３１は、選択演算ユニット３０と同様の構成であり、演算ユニット２５，２６の出力信号（Ｉ−Ｊ）−（Ｋ−Ｌ），（Ｉ−Ｊ）＋（Ｋ−Ｌ），（Ｉ＋Ｊ）−（Ｋ＋Ｌ），（Ｉ＋Ｊ）＋（Ｋ＋Ｌ）のうちのいずれかの信号を選択するとともに、演算ユニット２７，２８の出力信号（Ｍ−Ｎ）−（Ｏ−Ｐ），（Ｍ−Ｎ）＋（Ｏ−Ｐ），（Ｍ＋Ｎ）−（Ｏ＋Ｐ），（Ｍ＋Ｎ）＋（Ｏ＋Ｐ）のうちのいずれかの信号を選択し、選択した２つの信号の加算結果を示す信号と減算結果を示す信号とを選択演算ユニット３２に与える。
【００３８】
図１０は、選択演算ユニット３２の構成を示すブロック図である。図１０において、選択演算ユニット３２は、選択部４４，４５および減算器４６を含む。選択部４４は、制御部６２からの信号ＳＥ３に従って、選択演算ユニット３０の２つの出力信号のうちのいずれかの信号を選択し、選択した信号を減算器４６に与える。選択部４５は、制御部６２からの信号ＳＥ４に従って、選択演算ユニット３１の出力信号のうちのいずれかの信号を選択し、選択した信号を減算器４６に与える。減算器４６は、選択部４４で選択された信号から選択部４５で選択された信号を減算し、減算結果を示す信号をフォーカス誤差信号ＦＥＳとして後段のデジタル信号処理部５７に与える。
【００３９】
なお、サーボ誤差信号演算部５は、同一の回路構成からなるフォーカス誤差信号生成部６およびトラッキング誤差信号生成部７から構成されている。しかし、同一の構成を有する別の演算部を持つことも可能である。これは、近年の光ディスク５１の大容量化のために光ディスク５１と光軸とのずれを検出したり、光ディスク５１のカバー層厚みの変化により生じる球面収差を検出したりする必要が生じる場合に備えるためのものである。このように予備の演算部を持つことでさらに将来のサーボ誤差検出方法に対応することが可能である。
【００４０】
次に、このサーボ誤差信号演算部５により、先に説明した各種のサーボ誤差演算方式によるサーボ誤差信号の演算が可能であることを図１１〜図１６を用いて説明する。
【００４１】
図１１は、図１および数式（１）を用いて説明した非点収差方式によるフォーカス誤差信号ＦＥＳ＝（Ａ＋Ｄ）−（Ｂ＋Ｃ）を生成する方法を示すブロック図である。図１１において、４分割されたディテクタ１の出力信号Ａ〜Ｄをそれぞれ入力端子Ｔ１〜Ｔ４を介して演算ユニット１１，１２に導入し、他の演算ユニット１３〜１８に対応する入力端子Ｔ５〜Ｔ１６の各々を信号のゼロレベル（接地電位）に設定する。これにより、演算ユニット２１のアンプ３７から信号（Ａ＋Ｄ）−（Ｂ＋Ｃ）が出力される。また、選択演算ユニット３０の選択部４０で信号（Ａ＋Ｄ）−（Ｂ＋Ｃ）を選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号（Ａ＋Ｄ）−（Ｂ＋Ｃ）が出力される。さらに、選択演算ユニット３２の選択部４４で信号（Ａ＋Ｄ）−（Ｂ＋Ｃ）を選択するとともに選択部４５でゼロレベルの信号０を選択すると、減算器４６から非点収差方式によるフォーカス誤差信号ＦＥＳ＝（Ａ＋Ｄ）−（Ｂ＋Ｃ）が出力される。
【００４２】
また、図１２は、図２および数式（３）を用いて説明したナイフエッジ方式によるフォーカス誤差信号ＦＥＳ＝Ｂ−Ａを生成する方法を示すブロック図である。図１２において、６分割されたディテクタ２の出力信号Ｂ，Ａを入力端子Ｔ１，Ｔ２を介して演算ユニット１１に導入し、他の演算ユニット１２〜１８に対応する入力端子Ｔ３〜Ｔ１６の各々を信号のゼロレベルに設定する。これにより、演算ユニット２１のアンプ３７から信号Ｂ−Ａが出力される。また、選択演算ユニット３０の選択部４０で信号Ｂ−Ａを選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号Ｂ−Ａが出力される。さらに、選択演算ユニット３２の選択部４４で信号Ｂ−Ａを選択するとともに選択部４５でゼロレベルの信号０を選択すると、減算器４６からナイフエッジ方式によるフォーカス誤差信号ＦＥＳ＝Ｂ−Ａが出力される。
【００４３】
また、図１３は、図２および数式（４）を用いて説明したプッシュプル方式によるトラッキング誤差信号ＴＥＳ＝Ｅ−Ｆを生成する方法を示すブロック図である。図１３において、６分割されたディテクタ２の出力信号Ｅ，Ｆを入力端子Ｔ５，Ｔ６を介して演算ユニット１３に導入し、他の演算ユニット１１，１２，１４〜１８に対応する入力端子Ｔ１〜Ｔ４，Ｔ７〜Ｔ１６の各々を信号のゼロレベルに設定する。これにより、演算ユニット２３のアンプ３７から信号Ｅ−Ｆが出力される。また、選択演算ユニット３０の選択部４０で信号Ｅ−Ｆを選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号Ｅ−Ｆが出力される。さらに、選択演算ユニット３２の選択部４４で信号Ｅ−Ｆを選択するとともに選択部４５でゼロレベルの信号０を選択すると、減算器４６からプッシュプル方式によるトラッキング誤差信号ＴＥＳ＝Ｅ−Ｆが出力される。
【００４４】
また、図１４は、図３および数式（５）を用いて説明した差動プッシュプル方式によるトラッキング誤差信号ＴＥＳ＝（Ｈ−Ｉ）−ｇ｛（Ｃ−Ｅ）＋（Ｄ−Ｆ）｝を生成する方法を示すブロック図である。図１４において、９分割されたディテクタ３の出力信号Ｈ，Ｉ；Ｃ，Ｄ；Ｅ，Ｆをそれぞれ入力端子Ｔ１，Ｔ２；Ｔ９，Ｔ１０；Ｔ１１，Ｔ１２を介して演算ユニット１１，１５，１６に導入し、演算ユニット２６のゲインをｇに設定し、他の演算ユニット１２〜１４，１７，１８に対応する入力端子Ｔ３〜Ｔ８，Ｔ１３〜Ｔ１６の各々を信号のゼロレベルに設定する。これにより、演算ユニット１１のアンプ３７から信号Ｈ−Ｉが出力され、演算ユニット１５のアンプ３８から信号Ｃ＋Ｄが出力され、演算ユニット１６のアンプ３８から信号Ｅ＋Ｆが出力される。また、演算ユニット２１のアンプ３７から信号Ｈ−Ｉが出力され、演算ユニット２６のアンプ３７から信号ｇ｛（Ｃ−Ｅ）＋（Ｄ−Ｆ）｝が出力される。
【００４５】
また、選択演算ユニット３０の選択部４０で信号Ｈ−Ｉを選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号Ｈ−Ｉが出力される。また、選択演算ユニット３１の選択部４０で信号ｇ｛（Ｃ−Ｅ）＋（Ｄ−Ｆ）｝を選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号ｇ｛（Ｃ−Ｅ）＋（Ｄ−Ｆ）｝が出力される。さらに、選択演算ユニット３２の選択部４４で信号Ｈ−Ｉを選択するとともに選択部４５で信号ｇ｛（Ｃ−Ｅ）＋（Ｄ−Ｆ）｝を選択すると、減算器４６から差動プッシュプル方式によるトラッキング誤差信号ＴＥＳ＝（Ｈ−Ｉ）−ｇ｛（Ｃ−Ｅ）＋（Ｄ−Ｆ）｝が出力される。
【００４６】
また、図１５は、図４および数式（６）を用いて説明したスポットサイズ（ＳＳＤ）法によるフォーカス誤差信号ＦＥＳ＝（Ｂ＋Ｃ＋Ｆ＋Ｇ）−（Ａ＋Ｄ＋Ｅ＋Ｈ）を生成する方法を示すブロック図である。図１５において、２４分割されたディテクタ４の出力信号Ｂ，Ａ；Ｃ，Ｄ；Ｅ，Ｆ；Ｈ，Ｇをそれぞれ入力端子Ｔ１，Ｔ２；Ｔ３，Ｔ４；Ｔ９，Ｔ１０；Ｔ１１，Ｔ１２を介して演算ユニット１１，１２，１５，１６に導入し、他の演算ユニット１３，１４，１７，１８に対応する入力端子Ｔ５〜Ｔ８，Ｔ１３〜Ｔ１６の各々を信号のゼロレベルに設定する。これにより、演算ユニット１１，１２，１５，１６のアンプ３７からそれぞれ信号Ｂ−Ａ，Ｃ−Ｄ，Ｅ−Ｆ，Ｈ−Ｇが出力される。また、演算ユニット２１のアンプ３８から信号Ｂ−Ａ＋Ｃ−Ｄが出力され、演算ユニット２５のアンプ３８から信号Ｅ−Ｆ＋Ｈ−Ｇが出力される。
【００４７】
また、選択演算ユニット３０の選択部４０で信号Ｂ−Ａ＋Ｃ−Ｄを選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号Ｂ−Ａ＋Ｃ−Ｄが出力される。また、選択演算ユニット３１の選択部４０で信号Ｅ−Ｆ＋Ｈ−Ｇを選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号Ｅ−Ｆ＋Ｈ−Ｇが出力される。さらに、選択演算ユニット３２の選択部４４で信号Ｂ−Ａ＋Ｃ−Ｄを選択するとともに選択部４５で信号Ｅ−Ｆ＋Ｈ−Ｇを選択すると、減算器４６からスポットサイズ（ＳＳＤ）法によるフォーカス誤差信号ＦＥＳ＝（Ｂ＋Ｃ＋Ｆ＋Ｇ）−（Ａ＋Ｄ＋Ｅ＋Ｈ）が出力される。
【００４８】
また、図１６は、図４および数式（７）を用いて説明した差動プッシュプル（ＤＰＰ）法によるトラッキング誤差信号ＴＥＳ＝（Ａ＋Ｂ＋Ｃ＋Ｄ）−（Ｅ＋Ｆ＋Ｇ＋Ｈ）−ｇ（Ｉ−Ｊ）を生成する方法を示すブロック図である。図１６において、２４分割されたディテクタ４の出力信号Ａ〜Ｊをそれぞれ入力端子Ｔ１〜Ｔ１０を介して演算ユニット１１〜１５に導入し、演算ユニット１５のゲインをｇに設定し、他の演算ユニット１６〜１８に対応する入力端子Ｔ１１〜Ｔ１６の各々を信号のゼロレベルに設定する。これにより、演算ユニット１１〜１４のアンプ３８からそれぞれ信号Ａ＋Ｂ，Ｃ＋Ｄ，Ｅ＋Ｆ，Ｇ＋Ｈが出力され、演算ユニット１５のアンプ３７から信号ｇ（Ｉ−Ｊ）が出力される。また、演算ユニット２２のアンプ３８から信号Ａ＋Ｂ＋Ｃ＋Ｄが出力され、演算ユニット２４のアンプ３８から信号Ｅ＋Ｆ＋Ｇ＋Ｈが出力される。
【００４９】
また、選択演算ユニット３０の選択部４０で信号Ａ＋Ｂ＋Ｃ＋Ｄを選択するとともに選択部４１で信号Ｅ＋Ｆ＋Ｇ＋Ｈを選択すると、減算器４２から信号（Ａ＋Ｂ＋Ｃ＋Ｄ）−（Ｅ＋Ｆ＋Ｇ＋Ｈ）が出力される。また、選択演算ユニット３１の選択部４０で信号ｇ（Ｉ−Ｊ）を選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号ｇ（Ｉ−Ｊ）が出力される。さらに、選択演算ユニット３２の選択部４４で信号（Ａ＋Ｂ＋Ｃ＋Ｄ）−（Ｅ＋Ｆ＋Ｇ＋Ｈ）を選択するとともに選択部４５で信号ｇ（Ｉ−Ｊ）を選択すると、減算器４６から差動プッシュプル（ＤＰＰ）法によるトラッキング誤差信号ＴＥＳ＝（Ａ＋Ｂ＋Ｃ＋Ｄ）−（Ｅ＋Ｆ＋Ｇ＋Ｈ）−ｇ（Ｉ−Ｊ）が出力される。
【００５０】
このように、サーボ誤差信号演算部５を用いることで代表的な方式のフォーカス誤差信号ＦＥＳおよびトラッキング誤差信号ＴＥＳを演算できることが分かる。また、これらの演算はサーボ誤差信号演算部５の一部の回路のみを使用して実行可能であり、これら以外にも様々な演算を実行可能であることは言うまでもない。しかも、これらの様々な演算方式の実現のために全ての演算回路を網羅するのではなく、光ディスク装置のサーボ誤差信号の演算方式の特徴を利用して少ない回路規模でかつアナログ方式による演算回路で実現することができる。このため、種々のサーボ演算方式の光ピックアップ５１との接続が可能であり、かつ後段のデジタル信号処理部５７にはアナログ信号のサーボ誤差信号を出力する。したがって、既存のデジタル信号処理部５７の集積回路に接続可能となり、新たなコスト、開発の手間をかけることなくサーボ演算方式の変更が可能である。また、新規なサーボ演算方式に対しても十分対応できる。
【００５１】
なお、本願発明は、ＤＶＤ−Ｒ、ＤＶＤ＋Ｒ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、Ｂｌｕ−ｒａｙ Ｄｉｓｃなどの光ディスク記録／再生装置に適用可能である。
【００５２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００５３】
【図１】ディテクタの構成を示す図である。
【図２】他のディテクタの構成を示す図である。
【図３】さらに他のディテクタの構成を示す図である。
【図４】さらに他のディテクタの構成を示す図である。
【図５】この発明の一実施の形態による光ディスク装置の構成を示すブロック図である。
【図６】図５に示したサーボ誤差信号演算部の構成を示すブロック図である。
【図７】図６に示したフォーカス誤差信号生成部の構成を示すブロック図である。
【図８】図７に示した演算ユニットの構成を示すブロック図である。
【図９】図７に示した選択演算ユニット３０の構成を示すブロック図である。
【図１０】図７に示した選択演算ユニット３２の構成を示すブロック図である。
【図１１】図５に示したサーボ誤差信号演算部の使用方法を示すブロック図である。
【図１２】図５に示したサーボ誤差信号演算部の他の使用方法を示すブロック図である。
【図１３】図５に示したサーボ誤差信号演算部のさらに他の使用方法を示すブロック図である。
【図１４】図５に示したサーボ誤差信号演算部のさらに他の使用方法を示すブロック図である。
【図１５】図５に示したサーボ誤差信号演算部のさらに他の使用方法を示すブロック図である。
【図１６】図５に示したサーボ誤差信号演算部のさらに他の使用方法を示すブロック図である。
【図１７】従来の光ディスク装置の構成を示すブロック図である。
【符号の説明】
【００５４】
１〜４ ディテクタ、５，５５ サーボ誤差信号演算部、６ フォーカス誤差信号生成部、７ トラッキング誤差信号生成部、Ｔ１〜Ｔ１６ 入力端子、１０，２０ 演算回路、１１〜１８，２１〜２８ 演算ユニット、３０〜３２ 選択演算ユニット、３５，４２，４６ 減算器、３６，４３ 加算器、３７，３８ アンプ、４０，４１，４４，４５ 選択部、５１ 光ディスク、５２ スピンドルモータ、５３ 光ピックアップ、５４ アナログ信号処理部、５６ ＲＦ信号処理部、５７ デジタル信号処理部、５８ Ａ／Ｄ変換部、５９ サーボ制御部、６０ Ｄ／Ａ変換部、６１ 再生信号処理部、６２ 制御部、６３ ドライバ部。
【技術分野】
【０００１】
この発明はサーボ誤差信号演算回路およびそれを用いた光ディスク装置に関し、特に、光ディスクからの反射光を検出する受光素子の出力信号に基づいて光ピックアップのサーボ誤差信号を演算するサーボ誤差信号演算回路と、それを用いた光ディスク装置に関する。
【背景技術】
【０００２】
現在、市場ではＣＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−Ｒ／ＲＷ、ＤＶＤ＋Ｒ／ＲＷ、さらに青色レーザを使用したＢｌｕ−ｒａｙ Ｄｉｓｃなど、様々な光ディスクが発売されており、これらの光ディスクに情報を記録したり、記録された情報を再生する光ディスク装置はＡＶ用途やコンピュータ用途として広く普及している。
【０００３】
図１７は、そのような光ディスク装置の構成を示すブロック図である。図１７において、この光ディスク装置では、光ディスク５１は、スピンドルモータ５２に装填されて回転される。光ピックアップ５３は、レーザ光を光ディスク５１に照射する。光ディスク５１からの反射光は、光ピックアップ５３の受光部に入射されて電気信号に変換される。光ピックアップ５３の出力信号は、アナログ信号処理部５４に入力される。
【０００４】
アナログ信号処理部５４は、サーボ誤差信号演算部５５とＲＦ信号処理部５６を含む。サーボ誤差信号演算部５５は、光ディスク５１に照射されるレーザ光の焦点位置と光ディスク１の情報記録面との位置誤差を示すフォーカス誤差信号ＦＥＳと、レーザ光と情報トラックとの位置誤差を示すトラッキング誤差信号ＴＥＳとを生成する。ＲＦ信号処理部５６は、入力信号に所定のフィルタ処理を施し、後段のデジタル信号処理部５７に再生信号ＲＦを出力する。近年、アナログ信号処理部５４は、１チップの集積回路として構成される。
【０００５】
デジタル信号処理部５７は、Ａ／Ｄ変換部５８、サーボ制御部５９、Ｄ／Ａ変換部６０および再生信号処理部６１を含む。Ａ／Ｄ変換部５８は、アナログ信号であるサーボ誤差信号ＦＥＳ，ＴＥＳおよび再生信号ＲＦをデジタル信号に変換する。サーボ制御部５９は、通常ＤＳＰなどで構成され、Ａ／Ｄ変換部５８でＡ／Ｄ変換された信号ＦＥＳ，ＴＥＳを受け、必要な位相補償を施して光ピックアップ５３のアクチュエータ（図示せず）を制御する。Ｄ／Ａ変換部６０は、サーボ制御部５９から出力されるデジタル信号をアナログ信号に変換する。再生信号処理部６１は、Ａ／Ｄ変換部５８でＡ／Ｄ変換された再生信号ＲＦを受け、信号の復調を行なう。
【０００６】
また、図１７には図示していないが、光ディスク５１に記録を行なう記録信号処理部もデジタル信号処理部５７内に構成される場合もある。このデジタル信号処理部５７もアナログ信号処理部５４と同様、近年は１チップに集積化されている。制御部６２は、これらアナログ信号処理部５４およびデジタル信号処理部５７の全体制御や各種の設定を行なうものであり、通常ＣＰＵによって構成され、制御用プログラムに従って動作する。ドライバ部６３は、Ｄ／Ａ変換部６０によってＤ／Ａ変換されたサーボ制御部５９の出力信号に従って、スピンドルモータ５２と、光ピックアップ５３内のアクチュエータ(図示せず)を駆動する。
【０００７】
ところで上述のように、近年、アナログ信号処理部５４は集積回路とされており、サーボ誤差信号演算部５５が複数のサーボ演算方式に対応しているものは少ない。各光ピックアップ５１には特有のサーボ誤差演算方式があるため、現状で主流となっているサーボ演算方式を採用しない光ピックアップ５３を接続するには、その光ピックアップ５３用のサーボ演算方式を有する集積回路に変更する必要がある。
【０００８】
つまり、異なったサーボ演算方式の光ピックアップ５３を採用するためには、アナログ信号処理部５４を構成する集積回路も同時に変更する必要がある。これは、開発資産の有効活用の観点から見ると非常に効率が悪い。つまり、光ピックアップ５３の種類を変更するためには後段の集積回路まで変更する必要があるということであり、そのために通常ＣＰＵで構成される制御部６２の制御プログラムまで大幅に変更する必要があることになる。
【０００９】
この問題は、複数のサーボ演算方式に対応可能なアナログ信号処理部５４を設ければ、ある程度解決できる。しかしながら、現状で既知のサーボ演算方式に対応しているだけでは、新たに有効なサーボ演算方式が開発された場合にはやはり集積回路を変更する必要が生じる。このような場合、新たなサーボ演算方式に合致するようにアナログ信号処理部５４を変更して集積回路化することは非常にコストがかかる。このため、アナログ信号処理部５４は、様々な既存のサーボ演算方式だけでなく、新規なサーボ演算方式に対しても柔軟に対応できるものであることが望ましい。
【００１０】
そこで、光ピックアップ５３の出力信号をＡ／Ｄ変換器によりデジタル化し、サーボ誤差信号の演算をデジタル方式で行なう方法が提案された（たとえば、特許文献１参照）。このように、サーボ誤差信号の演算をデジタル方式で行なうようにしておけば、演算方法の変更を比較的容易に行なうことができる。
【特許文献１】特開平１１−２３８２４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このように、光ピックアップ５３の出力信号を直接デジタル信号に変換して、サーボ誤差信号をデジタル方式で演算する方法では、サーボ誤差信号はデジタル信号となる。しかし、後段のデジタル信号処理部５７はアナログ信号の入力を前提としており、入力部にはＡ／Ｄ変換部５８が設けられている。このため、デジタル方式でサーボ誤差信号を演算した場合でも、後段に通常のデジタル信号処理部５７を接続するにはサーボ誤差信号を再びアナログ信号に変換してデジタル信号処理部５７に与え、デジタル信号処理部５７内で再びデジタル化する必要があり、非常に効率が悪い。また、本来は不必要であるデジタル／アナログ変換により、丸め誤差などの変換誤差が生じてしまう。
【００１２】
デジタル方式で演算回路を実現するのではなく、アナログ方式によって演算回路を実現し、入力される信号の全ての組合わせの演算を予め用意しておくことにより、上記問題を解決することは理論上可能である。しかし、全ての組合わせを用意しておくということは非常に効率が悪い。たとえば、入力端子を仮に１０個用意しておくとすると、入力信号同士の減算のためには１０Ｃ２（＝４５）通りの演算回路が必要である。さらに２つの入力信号を加算した後に減算する場合は１０Ｃ２＊８Ｃ２（＝４５＊２８）通りの演算回路が必要である。これら以外にも考えられる演算回路の構成は多数あるため、全ての演算回路を実現するためには、非常に多くの演算回路を用意する必要があり、回路規模、消費電力、コストのあらゆる面で現実的ではない。
【００１３】
それゆえに、この発明の主たる目的は、サーボ誤差演算方式を効率良く変更すること可能で回路規模が小さなサーボ誤差信号演算回路およびそれを用いた光ディスク装置を提供することである。
【課題を解決するための手段】
【００１４】
この発明に係るサーボ誤差信号演算回路は、光ディスクからの反射光を検出する受光素子のＭ対（ただし、Ｍは自然数である）の出力信号に基づいて光ピックアップのサーボ誤差信号を演算するサーボ誤差信号演算回路であって、Ｎ対（ただし、ＮはＭ以上の整数である）の入力端子を備え、Ｎ対の入力端子のうちのＭ対の入力端子は受光素子のＭ対の出力信号を受け、残りのＮ−Ｍ対の入力端子の各々はゼロレベルの信号を受ける。このサーボ誤差信号演算装置は、さらに、Ｎ対の入力端子に入力されたＮ対の信号を受け、各対をなす２つの信号の差を示す信号と和を示す信号とを生成し、生成した２Ｎ個の信号をＮ個の第１グループに等分割して出力する第１の演算回路と、第１の演算回路から出力されるＮ個の第１グループの信号を受け、各第１グループに属する２つの信号の差を示す信号と和を示す信号とを生成し、生成した２Ｎ個の信号を２つの第２グループに等分割して出力する第２の演算回路と、第２の演算回路から出力される２つの第２グループの信号を受け、各第２グループに属するＮ個の信号のうちのいずれか２つの信号を選択し、選択した２つの信号の差を示す信号と和を示す信号とを生成し、生成した４つの信号を２つの第３グループに等分割して出力する第１の選択演算回路と、第１の選択演算回路から出力される２つの第３グループの信号を受け、各第３グループに属する２つの信号のうちのいずれかの信号を選択し、選択した２つの信号の差を示す信号を生成し、生成した信号をサーボ誤差信号として出力する第２の選択演算回路とを備える。
【００１５】
好ましくは、第１および第２の演算回路の各々は、各信号に対応して設けられて対応の信号を増幅するゲイン調整の可能なアンプを含む。
【００１６】
また好ましくは、Ｎは８である。
また、この発明に係る光ディスク装置は、上記サーボ誤差信号演算回路と、そのサーボ誤差信号演算回路を制御する制御部とを備えたものである。
【００１７】
好ましくは、サーボ誤差信号演算回路が複数設けられている。
【発明の効果】
【００１８】
この発明に係るサーボ誤差信号演算回路および光ディスク装置では、上記Ｎ対の入力端子、第１の演算回路、第２の演算回路、第１の選択演算回路、および第２の選択演算回路を設けたので、受光素子から出力されるＮ対以下のＭ対の信号に基づいて、種々のサーボ誤差演算方式に対応することができる。したがって、これまでのサーボ誤差演算方式とは異なる方式の光ピックアップを採用するような場合でも、過去の開発資産を有効活用することが可能となり、非常に効率のよい開発を行なうことができる。
【００１９】
また、アナログ方式で演算し、不必要にアナログからデジタル、デジタルからアナログという変換を行なうことがないので、不要な丸め誤差などの変換誤差が生じることがない。また、各種のサーボ誤差演算方式に特化した専用の回路構成を採用するのではなく、光ディスク装置のサーボ誤差演算方式の特徴を利用してプログラマブルに演算方式を選択できるような回路構成を採用したので、回路規模が小さくて済み、新たに開発されるようなサーボ誤差演算方式に対しても対応することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の一実施の形態について図面に基づいて説明すれば、以下の通りである。なお、説明の便宜上、背景技術で用いたものと同じ機能を有する部材には同じ符号を付して説明を省略する。
【００２１】
光ディスク装置のサーボ誤差信号（フォーカス誤差信号ＦＥＳ、トラッキング誤差信号ＴＥＳ）の検出および演算方法は種々提案されている。まず、既存の種々のサーボ誤差信号の検出および演算方法について説明する。
【００２２】
図１〜図４は、光ピックアップ５３内に設けられ、光ディスク５１からの反射光を受光する受光素子であるディテクタ１〜４の構成をそれぞれ示す図である。図１のディテクタ１は、いわゆる非点収差法によってフォーカス誤差信号ＦＥＳを検出するものである（たとえば、特開２００５−１４９６１９号公報参照）。
【００２３】
図１において、ディテクタ１は、４つの領域に分割されている。レーザ光の焦点位置と光ディスク５１の位置が一致している、いわゆるフォーカスが合っている（合焦している）場合、光ディスク５１からの反射光はディテクタ１上で真円となるように光学的に設定されている。一方、フォーカスがずれている場合はディテクタ１上で反射光は楕円となるように光学的に設定される。したがって、ディテクタ１上に集光される反射光が真円となるように光ピックアップ５３を制御することでフォーカス制御が行なわれる。このようなディテクタ１を持つ光ピックアップ５３では、ディテクタ１の４つの領域の出力信号をＡ〜Ｄとすると、フォーカス誤差信号ＦＥＳは次式（１）で表される。
ＦＥＳ＝（Ａ＋Ｄ）−（Ｂ＋Ｃ） …（１）
次に図２のディテクタ２は、いわゆるナイフエッジ法でフォーカス誤差信号ＦＥＴを検出し、プッシュプル法でトラッキング誤差信号ＴＥＦを検出するものである（たとえば、特開２００６−４５７９号公報参照）。図２において、ディテクタ２は、６つ領域に分割されている。このナイフエッジ法では、ディテクタ２の６つの領域の出力信号をＡ〜Ｆとすると、フォーカス誤差信号ＦＥＳは次式（２）で表される。
ＦＥＳ＝（Ｂ＋Ｃ）−（Ａ＋Ｄ） …（２）
しかし、上式（２）においてフォーカス誤差信号ＦＥＳを得るための主たる領域は信号Ａ，Ｂを出力する領域であり、信号Ｃ，Ｄを出力する領域はいわゆる多層ディスクに対応するための補助ディテクタを構成している。信号Ａ，Ｄを出力する２つの領域および信号Ｂ，Ｃを出力する２つの領域は、それぞれ光ピックアップ５３内で結線されている。このためナイフエッジ法では、フォーカス誤差信号ＦＥＳは次式（３）で表される。
ＦＥＳ＝Ｂ−Ａ …（３）
また、プッシュプル法では、トラッキング誤差信号ＴＥＳは次式（４）で表される。
ＴＥＳ＝Ｅ−Ｆ …（４）
また、図３のディテクタ３は、いわゆる差動プッシュプル（ＤＰＰ）法を用いてトラッキング誤差信号ＴＥＦを検出するものである（たとえば、特開２００４−３１０９０７号公報参照）。ディテクタ３は、９個の領域に分割されている。ＤＰＰ法は、メインプッシュプル信号に生じるレンズシフトによるオフセットを除去するため、メインビームの前後に配置されるサブビームを用いることを特徴とするものである。このＤＰＰ法では、９個の領域の出力信号をＡ〜Ｉとし、設計の時点で決定するゲイン係数をｇとすると、トラッキング誤差信号ＴＥＳは次式（５）で表される。
ＴＥＳ＝（Ｈ−Ｉ）−ｇ｛（Ｃ−Ｅ）＋（Ｄ−Ｆ）｝ …（５）
また、図４のディテクタ４は、いわゆるスポットサイズ（ＳＳＤ）法を用いてフォーカス誤差信号ＦＥＳを検出し、差動プッシュプル（ＤＰＰ）法を用いてトラッキング誤差信号ＴＥＳを検出するものである（たとえば、特開２００５−２７６３９１号公報）。ディテクタ４は、２４の領域に分割されている。２４の領域は、それぞれ信号Ａ１，Ａ２；…；Ｈ１，Ｈ２；Ｉ１〜Ｉ４；Ｊ１〜Ｊ４を出力する。ただし、Ａ１とＡ２、Ｂ１とＢ２というように同一の記号が振られている信号を出力する領域は結線されている。つまり、光ピックアップ５３から後段のサーボ誤差信号演算部には１０個の信号Ａ〜Ｊが与えられる。ＳＳＤ法では、フォーカス誤差信号ＦＥＳは、次式（６）で表される。
ＦＥＳ＝（Ｂ＋Ｃ＋Ｆ＋Ｇ）−（Ａ＋Ｄ＋Ｅ＋Ｈ） …（６）
また、ＤＰＰ法では、設計の時点で決定するゲイン係数をｇとすると、トラッキング誤差信号ＴＥＳは次式（７）で表される。
ＴＥＳ＝（Ａ＋Ｂ＋Ｃ＋Ｄ）−（Ｅ＋Ｆ＋Ｇ＋Ｈ）−ｇ（Ｉ−Ｊ） …（７）
このように、種々のサーボ誤差信号検出および演算方法があるが、各方法毎に演算回路を用意するだけでは、将来的に新たなサーボ演算方式が提案された場合には対応できない。このため、この実施の形態では、既存の種々のサーボ演算方式に対応可能であり、かつ新規なサーボ演算方式にも対応可能なサーボ誤差信号演算部を提供する。
【００２４】
ここで、上述の種々のサーボ誤差信号の演算式（１）〜（７）を参照すると、以下のような特徴があることが分かる。まず、フォーカス誤差信号ＦＥＳあるいはトラッキング誤差信号ＴＥＳの演算に用いられる光ピックアップ５３からの信号は１０個以下の偶数個である。また、ディテクタの領域の数が増えて信号数が増えることは光ピックアップ５３を小型化する上で非常に不都合であるので、将来的にも信号数が増加する可能性は低い。このため、信号入力端子はせいぜい１６個程度を用意しておけば、将来のサーボ演算方式にも対応できる可能性が高い。したがって、演算する入力信号数は、１６個以下とすることができる。これにより、不必要に多い入力信号数を用意することがなくなり、演算回路の規模を小さくすることが可能となる。
【００２５】
また、サーボ誤差信号の演算式（１）〜（７）は、Ｘ−Ｙのような形式で表されるものが大半である。ここで、Ｘ，Ｙの各々は、入力信号、あるいは入力信号の和もしくは差である。つまり、２つの信号の差がサーボ誤差信号である。これは、サーボ誤差の検出であるため、最終的には差信号が所望の誤差信号であることを意味する。また、これらの演算式（１）〜（７）では、２のべき乗の個数（１、２、４）の信号同士の演算が多いことが特徴である。
【００２６】
したがって、光ピックアップ５３からの信号を複数のグループに分割し、各グループ内で信号の加算および減算を行ない、これらの演算結果の減算を行なう構成とする。このことで、たとえば異なった信号入力数同士の差信号の演算回路を持たないことが可能であり、また、たとえば全入力の加算のようにサーボ誤差信号の演算には必要のない演算回路を用意することがない構成が可能となる。
【００２７】
図５は、この発明の一実施の形態による光ディスク装置の構成を示すブロック図であって、図１７と対比される図である。図５において、この光ディスク装置が図１７の光ディスク装置と異なる点は、サーボ誤差信号演算部５５がサーボ誤差信号演算部５で置換されている点である。サーボ誤差信号演算部５は、制御部６２から各種設定を行なわれるような構成となっている。
【００２８】
図６は、このサーボ誤差信号演算部５の構成を示すブロック図である。図６において、サーボ誤差信号演算部５は、フォーカス誤差信号生成部６およびトラッキング誤差信号生成部７を含む。フォーカス誤差信号生成部６とトラッキング誤差信号生成部７は、同様の構成であり、制御部６２からの設定信号ＳＴに応じて動作する。
【００２９】
図７は、フォーカス誤差信号生成部６の具体的な構成を示すブロック図である。図７において、フォーカス誤差信号生成部６は、入力端子Ｔ１〜Ｔ１６、演算回路１０，２０および選択演算ユニット３０〜３２を備え、演算回路１０は演算ユニット１１〜１８を含み、演算回路２０は演算ユニット２１〜２８を含む。このフォーカス誤差信号生成部６では、入力信号の数は１６個に設定されており、８個の信号毎に演算を行なう構成としている。演算ユニット１１〜１８は、それぞれ入力端子Ｔ１，Ｔ２；…；Ｔ１５，Ｔ１６に入力された信号Ａ，Ｂ；…；Ｏ，Ｐの加算および減算を行なうものである。
【００３０】
図８は、演算ユニット１１の構成を示すブロック図である。図８において、演算ユニット１１は、減算器３５、加算器３６およびアンプ３７，３８を含む。減算器３５は、入力信号Ａのレベルから入力信号Ｂのレベルを減算し、減算結果に応じたレベルの信号Ａ−Ｂを出力する。加算器３６は、入力信号ＡとＢのレベルを加算し、加算結果に応じたレベルの信号Ａ＋Ｂを出力する。アンプ３７は、減算器３５の出力信号を、制御部６２からのゲイン設定信号ＧＡ１で示されるゲインで増幅する。アンプ３８は、加算器３６の出力信号を、制御部６２からのゲイン設定信号ＧＡ２で示されるゲインで増幅する。ゲイン設定信号ＧＡ１，ＧＡ２は、制御部６２からの設定信号ＳＴに含まれる。なお、図８では、減算器３５とアンプ３７、および加算器３６とアンプ３８をそれぞれ別の回路ブロックで表しているが、それぞれ１つの回路ブロックとして実現しても構わない。他の演算ユニット１２〜１８も演算ユニット１１と同じ構成である。
【００３１】
図７に戻って、演算ユニット１１，１２の減算結果を示す信号Ａ−Ｂ，Ｃ−Ｄは演算ユニット２１に与えられ、演算ユニット１１，１２の加算結果を示す信号Ａ＋Ｂ，Ｃ＋Ｄは演算ユニット２２に与えられる。演算ユニット１３，１４の減算結果を示す信号Ｅ−Ｆ，Ｇ−Ｈは演算ユニット２３に与えられ、演算ユニット１３，１４の加算結果を示す信号Ｅ＋Ｆ，Ｇ＋Ｈは演算ユニット２４に与えられる。
【００３２】
演算ユニット１５，１６の減算結果を示す信号Ｉ−Ｊ，Ｋ−Ｌは演算ユニット２５に与えられ、演算ユニット１５，１６の加算結果を示す信号Ｉ＋Ｊ，Ｋ＋Ｌは演算ユニット２６に与えられる。演算ユニット１７，１８の減算結果を示す信号Ｍ−Ｎ，Ｏ−Ｐは演算ユニット２７に与えられ、演算ユニット１７，１８の加算結果を示す信号Ｍ＋Ｎ，Ｏ＋Ｐは演算ユニット２８に与えられる。
【００３３】
演算ユニット２１〜２８は、演算ユニット１１〜１８と同一の構成であり、制御部６２からゲインを設定できる構成となっている。演算ユニット２１，２２の減算結果を示す信号（Ａ−Ｂ）−（Ｃ−Ｄ），（Ａ＋Ｂ）−（Ｃ＋Ｄ）および加算結果を示す信号（Ａ−Ｂ）＋（Ｃ−Ｄ），（Ａ＋Ｂ）＋（Ｃ＋Ｄ）は選択演算ユニット３０に与えられる。演算ユニット２３，２４の減算結果を示す信号（Ｅ−Ｆ）−（Ｇ−Ｈ），（Ｅ＋Ｆ）−（Ｇ＋Ｈ）および加算結果を示す信号（Ｅ−Ｆ）＋（Ｇ−Ｈ），（Ｅ＋Ｆ）＋（Ｇ＋Ｈ）は選択演算ユニット３０に与えられる。
【００３４】
演算ユニット２５，２６の減算結果を示す信号（Ｉ−Ｊ）−（Ｋ−Ｌ），（Ｉ＋Ｊ）−（Ｋ＋Ｌ）および加算結果を示す信号（Ｉ−Ｊ）＋（Ｋ−Ｌ），（Ｉ＋Ｊ）＋（Ｋ＋Ｌ）は選択演算ユニット３１に与えられる。演算ユニット２７，２８の減算結果を示す信号（Ｍ−Ｎ）−（Ｏ−Ｐ），（Ｍ＋Ｎ）−（Ｏ＋Ｐ）および加算結果を示す信号（Ｍ−Ｎ）＋（Ｏ−Ｐ），（Ｍ＋Ｎ）＋（Ｏ＋Ｐ）は選択演算ユニット３１に与えられる。
【００３５】
図９は、選択演算ユニット３０の構成を示すブロック図である。図９において、選択演算ユニット３０は、選択部４０，４１、減算器４２および加算器４３を含む。選択部４０は、制御部６２からの信号ＳＥ１に従って、演算ユニット２１，２２の出力信号（Ａ−Ｂ）−（Ｃ−Ｄ），（Ａ−Ｂ）＋（Ｃ−Ｄ），（Ａ＋Ｂ）−（Ｃ＋Ｄ），（Ａ＋Ｂ）＋（Ｃ＋Ｄ）のうちのいずれかの信号を選択し、選択した信号を減算器４２および加算器４３に与える。選択部４１は、制御部６２からの信号ＳＥ２に従って、演算ユニット２３，２４の出力信号（Ｅ−Ｆ）−（Ｇ−Ｈ），（Ｅ−Ｆ）＋（Ｇ−Ｈ），（Ｅ＋Ｆ）−（Ｇ＋Ｈ），（Ｅ＋Ｆ）＋（Ｇ＋Ｈ）のうちのいずれかの信号を選択し、選択した信号を減算器４２および加算器４３に与える。
【００３６】
減算器４２は、選択部４０で選択された信号から選択部４１で選択された信号を減算し、減算結果を示す信号を選択演算ユニット３２に与える。加算器４３は、選択部４０で選択された信号と選択部４１で選択された信号を加算し、加算結果を示す信号を選択演算ユニット３２に与える。
【００３７】
選択演算ユニット３１は、選択演算ユニット３０と同様の構成であり、演算ユニット２５，２６の出力信号（Ｉ−Ｊ）−（Ｋ−Ｌ），（Ｉ−Ｊ）＋（Ｋ−Ｌ），（Ｉ＋Ｊ）−（Ｋ＋Ｌ），（Ｉ＋Ｊ）＋（Ｋ＋Ｌ）のうちのいずれかの信号を選択するとともに、演算ユニット２７，２８の出力信号（Ｍ−Ｎ）−（Ｏ−Ｐ），（Ｍ−Ｎ）＋（Ｏ−Ｐ），（Ｍ＋Ｎ）−（Ｏ＋Ｐ），（Ｍ＋Ｎ）＋（Ｏ＋Ｐ）のうちのいずれかの信号を選択し、選択した２つの信号の加算結果を示す信号と減算結果を示す信号とを選択演算ユニット３２に与える。
【００３８】
図１０は、選択演算ユニット３２の構成を示すブロック図である。図１０において、選択演算ユニット３２は、選択部４４，４５および減算器４６を含む。選択部４４は、制御部６２からの信号ＳＥ３に従って、選択演算ユニット３０の２つの出力信号のうちのいずれかの信号を選択し、選択した信号を減算器４６に与える。選択部４５は、制御部６２からの信号ＳＥ４に従って、選択演算ユニット３１の出力信号のうちのいずれかの信号を選択し、選択した信号を減算器４６に与える。減算器４６は、選択部４４で選択された信号から選択部４５で選択された信号を減算し、減算結果を示す信号をフォーカス誤差信号ＦＥＳとして後段のデジタル信号処理部５７に与える。
【００３９】
なお、サーボ誤差信号演算部５は、同一の回路構成からなるフォーカス誤差信号生成部６およびトラッキング誤差信号生成部７から構成されている。しかし、同一の構成を有する別の演算部を持つことも可能である。これは、近年の光ディスク５１の大容量化のために光ディスク５１と光軸とのずれを検出したり、光ディスク５１のカバー層厚みの変化により生じる球面収差を検出したりする必要が生じる場合に備えるためのものである。このように予備の演算部を持つことでさらに将来のサーボ誤差検出方法に対応することが可能である。
【００４０】
次に、このサーボ誤差信号演算部５により、先に説明した各種のサーボ誤差演算方式によるサーボ誤差信号の演算が可能であることを図１１〜図１６を用いて説明する。
【００４１】
図１１は、図１および数式（１）を用いて説明した非点収差方式によるフォーカス誤差信号ＦＥＳ＝（Ａ＋Ｄ）−（Ｂ＋Ｃ）を生成する方法を示すブロック図である。図１１において、４分割されたディテクタ１の出力信号Ａ〜Ｄをそれぞれ入力端子Ｔ１〜Ｔ４を介して演算ユニット１１，１２に導入し、他の演算ユニット１３〜１８に対応する入力端子Ｔ５〜Ｔ１６の各々を信号のゼロレベル（接地電位）に設定する。これにより、演算ユニット２１のアンプ３７から信号（Ａ＋Ｄ）−（Ｂ＋Ｃ）が出力される。また、選択演算ユニット３０の選択部４０で信号（Ａ＋Ｄ）−（Ｂ＋Ｃ）を選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号（Ａ＋Ｄ）−（Ｂ＋Ｃ）が出力される。さらに、選択演算ユニット３２の選択部４４で信号（Ａ＋Ｄ）−（Ｂ＋Ｃ）を選択するとともに選択部４５でゼロレベルの信号０を選択すると、減算器４６から非点収差方式によるフォーカス誤差信号ＦＥＳ＝（Ａ＋Ｄ）−（Ｂ＋Ｃ）が出力される。
【００４２】
また、図１２は、図２および数式（３）を用いて説明したナイフエッジ方式によるフォーカス誤差信号ＦＥＳ＝Ｂ−Ａを生成する方法を示すブロック図である。図１２において、６分割されたディテクタ２の出力信号Ｂ，Ａを入力端子Ｔ１，Ｔ２を介して演算ユニット１１に導入し、他の演算ユニット１２〜１８に対応する入力端子Ｔ３〜Ｔ１６の各々を信号のゼロレベルに設定する。これにより、演算ユニット２１のアンプ３７から信号Ｂ−Ａが出力される。また、選択演算ユニット３０の選択部４０で信号Ｂ−Ａを選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号Ｂ−Ａが出力される。さらに、選択演算ユニット３２の選択部４４で信号Ｂ−Ａを選択するとともに選択部４５でゼロレベルの信号０を選択すると、減算器４６からナイフエッジ方式によるフォーカス誤差信号ＦＥＳ＝Ｂ−Ａが出力される。
【００４３】
また、図１３は、図２および数式（４）を用いて説明したプッシュプル方式によるトラッキング誤差信号ＴＥＳ＝Ｅ−Ｆを生成する方法を示すブロック図である。図１３において、６分割されたディテクタ２の出力信号Ｅ，Ｆを入力端子Ｔ５，Ｔ６を介して演算ユニット１３に導入し、他の演算ユニット１１，１２，１４〜１８に対応する入力端子Ｔ１〜Ｔ４，Ｔ７〜Ｔ１６の各々を信号のゼロレベルに設定する。これにより、演算ユニット２３のアンプ３７から信号Ｅ−Ｆが出力される。また、選択演算ユニット３０の選択部４０で信号Ｅ−Ｆを選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号Ｅ−Ｆが出力される。さらに、選択演算ユニット３２の選択部４４で信号Ｅ−Ｆを選択するとともに選択部４５でゼロレベルの信号０を選択すると、減算器４６からプッシュプル方式によるトラッキング誤差信号ＴＥＳ＝Ｅ−Ｆが出力される。
【００４４】
また、図１４は、図３および数式（５）を用いて説明した差動プッシュプル方式によるトラッキング誤差信号ＴＥＳ＝（Ｈ−Ｉ）−ｇ｛（Ｃ−Ｅ）＋（Ｄ−Ｆ）｝を生成する方法を示すブロック図である。図１４において、９分割されたディテクタ３の出力信号Ｈ，Ｉ；Ｃ，Ｄ；Ｅ，Ｆをそれぞれ入力端子Ｔ１，Ｔ２；Ｔ９，Ｔ１０；Ｔ１１，Ｔ１２を介して演算ユニット１１，１５，１６に導入し、演算ユニット２６のゲインをｇに設定し、他の演算ユニット１２〜１４，１７，１８に対応する入力端子Ｔ３〜Ｔ８，Ｔ１３〜Ｔ１６の各々を信号のゼロレベルに設定する。これにより、演算ユニット１１のアンプ３７から信号Ｈ−Ｉが出力され、演算ユニット１５のアンプ３８から信号Ｃ＋Ｄが出力され、演算ユニット１６のアンプ３８から信号Ｅ＋Ｆが出力される。また、演算ユニット２１のアンプ３７から信号Ｈ−Ｉが出力され、演算ユニット２６のアンプ３７から信号ｇ｛（Ｃ−Ｅ）＋（Ｄ−Ｆ）｝が出力される。
【００４５】
また、選択演算ユニット３０の選択部４０で信号Ｈ−Ｉを選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号Ｈ−Ｉが出力される。また、選択演算ユニット３１の選択部４０で信号ｇ｛（Ｃ−Ｅ）＋（Ｄ−Ｆ）｝を選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号ｇ｛（Ｃ−Ｅ）＋（Ｄ−Ｆ）｝が出力される。さらに、選択演算ユニット３２の選択部４４で信号Ｈ−Ｉを選択するとともに選択部４５で信号ｇ｛（Ｃ−Ｅ）＋（Ｄ−Ｆ）｝を選択すると、減算器４６から差動プッシュプル方式によるトラッキング誤差信号ＴＥＳ＝（Ｈ−Ｉ）−ｇ｛（Ｃ−Ｅ）＋（Ｄ−Ｆ）｝が出力される。
【００４６】
また、図１５は、図４および数式（６）を用いて説明したスポットサイズ（ＳＳＤ）法によるフォーカス誤差信号ＦＥＳ＝（Ｂ＋Ｃ＋Ｆ＋Ｇ）−（Ａ＋Ｄ＋Ｅ＋Ｈ）を生成する方法を示すブロック図である。図１５において、２４分割されたディテクタ４の出力信号Ｂ，Ａ；Ｃ，Ｄ；Ｅ，Ｆ；Ｈ，Ｇをそれぞれ入力端子Ｔ１，Ｔ２；Ｔ３，Ｔ４；Ｔ９，Ｔ１０；Ｔ１１，Ｔ１２を介して演算ユニット１１，１２，１５，１６に導入し、他の演算ユニット１３，１４，１７，１８に対応する入力端子Ｔ５〜Ｔ８，Ｔ１３〜Ｔ１６の各々を信号のゼロレベルに設定する。これにより、演算ユニット１１，１２，１５，１６のアンプ３７からそれぞれ信号Ｂ−Ａ，Ｃ−Ｄ，Ｅ−Ｆ，Ｈ−Ｇが出力される。また、演算ユニット２１のアンプ３８から信号Ｂ−Ａ＋Ｃ−Ｄが出力され、演算ユニット２５のアンプ３８から信号Ｅ−Ｆ＋Ｈ−Ｇが出力される。
【００４７】
また、選択演算ユニット３０の選択部４０で信号Ｂ−Ａ＋Ｃ−Ｄを選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号Ｂ−Ａ＋Ｃ−Ｄが出力される。また、選択演算ユニット３１の選択部４０で信号Ｅ−Ｆ＋Ｈ−Ｇを選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号Ｅ−Ｆ＋Ｈ−Ｇが出力される。さらに、選択演算ユニット３２の選択部４４で信号Ｂ−Ａ＋Ｃ−Ｄを選択するとともに選択部４５で信号Ｅ−Ｆ＋Ｈ−Ｇを選択すると、減算器４６からスポットサイズ（ＳＳＤ）法によるフォーカス誤差信号ＦＥＳ＝（Ｂ＋Ｃ＋Ｆ＋Ｇ）−（Ａ＋Ｄ＋Ｅ＋Ｈ）が出力される。
【００４８】
また、図１６は、図４および数式（７）を用いて説明した差動プッシュプル（ＤＰＰ）法によるトラッキング誤差信号ＴＥＳ＝（Ａ＋Ｂ＋Ｃ＋Ｄ）−（Ｅ＋Ｆ＋Ｇ＋Ｈ）−ｇ（Ｉ−Ｊ）を生成する方法を示すブロック図である。図１６において、２４分割されたディテクタ４の出力信号Ａ〜Ｊをそれぞれ入力端子Ｔ１〜Ｔ１０を介して演算ユニット１１〜１５に導入し、演算ユニット１５のゲインをｇに設定し、他の演算ユニット１６〜１８に対応する入力端子Ｔ１１〜Ｔ１６の各々を信号のゼロレベルに設定する。これにより、演算ユニット１１〜１４のアンプ３８からそれぞれ信号Ａ＋Ｂ，Ｃ＋Ｄ，Ｅ＋Ｆ，Ｇ＋Ｈが出力され、演算ユニット１５のアンプ３７から信号ｇ（Ｉ−Ｊ）が出力される。また、演算ユニット２２のアンプ３８から信号Ａ＋Ｂ＋Ｃ＋Ｄが出力され、演算ユニット２４のアンプ３８から信号Ｅ＋Ｆ＋Ｇ＋Ｈが出力される。
【００４９】
また、選択演算ユニット３０の選択部４０で信号Ａ＋Ｂ＋Ｃ＋Ｄを選択するとともに選択部４１で信号Ｅ＋Ｆ＋Ｇ＋Ｈを選択すると、減算器４２から信号（Ａ＋Ｂ＋Ｃ＋Ｄ）−（Ｅ＋Ｆ＋Ｇ＋Ｈ）が出力される。また、選択演算ユニット３１の選択部４０で信号ｇ（Ｉ−Ｊ）を選択するとともに選択部４１でゼロレベルの信号０を選択すると、減算器４２および加算器４３の各々から信号ｇ（Ｉ−Ｊ）が出力される。さらに、選択演算ユニット３２の選択部４４で信号（Ａ＋Ｂ＋Ｃ＋Ｄ）−（Ｅ＋Ｆ＋Ｇ＋Ｈ）を選択するとともに選択部４５で信号ｇ（Ｉ−Ｊ）を選択すると、減算器４６から差動プッシュプル（ＤＰＰ）法によるトラッキング誤差信号ＴＥＳ＝（Ａ＋Ｂ＋Ｃ＋Ｄ）−（Ｅ＋Ｆ＋Ｇ＋Ｈ）−ｇ（Ｉ−Ｊ）が出力される。
【００５０】
このように、サーボ誤差信号演算部５を用いることで代表的な方式のフォーカス誤差信号ＦＥＳおよびトラッキング誤差信号ＴＥＳを演算できることが分かる。また、これらの演算はサーボ誤差信号演算部５の一部の回路のみを使用して実行可能であり、これら以外にも様々な演算を実行可能であることは言うまでもない。しかも、これらの様々な演算方式の実現のために全ての演算回路を網羅するのではなく、光ディスク装置のサーボ誤差信号の演算方式の特徴を利用して少ない回路規模でかつアナログ方式による演算回路で実現することができる。このため、種々のサーボ演算方式の光ピックアップ５１との接続が可能であり、かつ後段のデジタル信号処理部５７にはアナログ信号のサーボ誤差信号を出力する。したがって、既存のデジタル信号処理部５７の集積回路に接続可能となり、新たなコスト、開発の手間をかけることなくサーボ演算方式の変更が可能である。また、新規なサーボ演算方式に対しても十分対応できる。
【００５１】
なお、本願発明は、ＤＶＤ−Ｒ、ＤＶＤ＋Ｒ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、Ｂｌｕ−ｒａｙ Ｄｉｓｃなどの光ディスク記録／再生装置に適用可能である。
【００５２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００５３】
【図１】ディテクタの構成を示す図である。
【図２】他のディテクタの構成を示す図である。
【図３】さらに他のディテクタの構成を示す図である。
【図４】さらに他のディテクタの構成を示す図である。
【図５】この発明の一実施の形態による光ディスク装置の構成を示すブロック図である。
【図６】図５に示したサーボ誤差信号演算部の構成を示すブロック図である。
【図７】図６に示したフォーカス誤差信号生成部の構成を示すブロック図である。
【図８】図７に示した演算ユニットの構成を示すブロック図である。
【図９】図７に示した選択演算ユニット３０の構成を示すブロック図である。
【図１０】図７に示した選択演算ユニット３２の構成を示すブロック図である。
【図１１】図５に示したサーボ誤差信号演算部の使用方法を示すブロック図である。
【図１２】図５に示したサーボ誤差信号演算部の他の使用方法を示すブロック図である。
【図１３】図５に示したサーボ誤差信号演算部のさらに他の使用方法を示すブロック図である。
【図１４】図５に示したサーボ誤差信号演算部のさらに他の使用方法を示すブロック図である。
【図１５】図５に示したサーボ誤差信号演算部のさらに他の使用方法を示すブロック図である。
【図１６】図５に示したサーボ誤差信号演算部のさらに他の使用方法を示すブロック図である。
【図１７】従来の光ディスク装置の構成を示すブロック図である。
【符号の説明】
【００５４】
１〜４ ディテクタ、５，５５ サーボ誤差信号演算部、６ フォーカス誤差信号生成部、７ トラッキング誤差信号生成部、Ｔ１〜Ｔ１６ 入力端子、１０，２０ 演算回路、１１〜１８，２１〜２８ 演算ユニット、３０〜３２ 選択演算ユニット、３５，４２，４６ 減算器、３６，４３ 加算器、３７，３８ アンプ、４０，４１，４４，４５ 選択部、５１ 光ディスク、５２ スピンドルモータ、５３ 光ピックアップ、５４ アナログ信号処理部、５６ ＲＦ信号処理部、５７ デジタル信号処理部、５８ Ａ／Ｄ変換部、５９ サーボ制御部、６０ Ｄ／Ａ変換部、６１ 再生信号処理部、６２ 制御部、６３ ドライバ部。
【特許請求の範囲】
【請求項１】
光ディスクからの反射光を検出する受光素子のＭ対（ただし、Ｍは自然数である）の出力信号に基づいて光ピックアップのサーボ誤差信号を演算するサーボ誤差信号演算回路であって、
Ｎ対（ただし、ＮはＭ以上の整数である）の入力端子を備え、前記Ｎ対の入力端子のうちのＭ対の入力端子は前記受光素子の前記Ｍ対の出力信号を受け、残りのＮ−Ｍ対の入力端子の各々はゼロレベルの信号を受け、
さらに、前記Ｎ対の入力端子に入力されたＮ対の信号を受け、各対をなす２つの信号の差を示す信号と和を示す信号とを生成し、生成した２Ｎ個の信号をＮ個の第１グループに等分割して出力する第１の演算回路と、
前記第１の演算回路から出力されるＮ個の第１グループの信号を受け、各第１グループに属する２つの信号の差を示す信号と和を示す信号とを生成し、生成した２Ｎ個の信号を２つの第２グループに等分割して出力する第２の演算回路と、
前記第２の演算回路から出力される２つの第２グループの信号を受け、各第２グループに属するＮ個の信号のうちのいずれか２つの信号を選択し、選択した２つの信号の差を示す信号と和を示す信号とを生成し、生成した４つの信号を２つの第３グループに等分割して出力する第１の選択演算回路と、
前記第１の選択演算回路から出力される２つの第３グループの信号を受け、各第３グループに属する２つの信号のうちのいずれかの信号を選択し、選択した２つの信号の差を示す信号を生成し、生成した信号を前記サーボ誤差信号として出力する第２の選択演算回路とを備える、サーボ誤差信号演算回路。
【請求項２】
前記第１および第２の演算回路の各々は、各信号に対応して設けられて対応の信号を増幅するゲイン調整の可能なアンプを含む、請求項１に記載のサーボ誤差信号演算回路。
【請求項３】
前記Ｎは８である、請求項１または請求項２に記載のサーボ誤差信号演算回路。
【請求項４】
請求項１から請求項３までのいずれかに記載のサーボ誤差信号演算回路と、
前記サーボ誤差信号演算回路を制御する制御部とを備えた、光ディスク装置。
【請求項５】
前記サーボ誤差信号演算回路が複数設けられている、請求項４に記載の光ディスク装置。
【請求項１】
光ディスクからの反射光を検出する受光素子のＭ対（ただし、Ｍは自然数である）の出力信号に基づいて光ピックアップのサーボ誤差信号を演算するサーボ誤差信号演算回路であって、
Ｎ対（ただし、ＮはＭ以上の整数である）の入力端子を備え、前記Ｎ対の入力端子のうちのＭ対の入力端子は前記受光素子の前記Ｍ対の出力信号を受け、残りのＮ−Ｍ対の入力端子の各々はゼロレベルの信号を受け、
さらに、前記Ｎ対の入力端子に入力されたＮ対の信号を受け、各対をなす２つの信号の差を示す信号と和を示す信号とを生成し、生成した２Ｎ個の信号をＮ個の第１グループに等分割して出力する第１の演算回路と、
前記第１の演算回路から出力されるＮ個の第１グループの信号を受け、各第１グループに属する２つの信号の差を示す信号と和を示す信号とを生成し、生成した２Ｎ個の信号を２つの第２グループに等分割して出力する第２の演算回路と、
前記第２の演算回路から出力される２つの第２グループの信号を受け、各第２グループに属するＮ個の信号のうちのいずれか２つの信号を選択し、選択した２つの信号の差を示す信号と和を示す信号とを生成し、生成した４つの信号を２つの第３グループに等分割して出力する第１の選択演算回路と、
前記第１の選択演算回路から出力される２つの第３グループの信号を受け、各第３グループに属する２つの信号のうちのいずれかの信号を選択し、選択した２つの信号の差を示す信号を生成し、生成した信号を前記サーボ誤差信号として出力する第２の選択演算回路とを備える、サーボ誤差信号演算回路。
【請求項２】
前記第１および第２の演算回路の各々は、各信号に対応して設けられて対応の信号を増幅するゲイン調整の可能なアンプを含む、請求項１に記載のサーボ誤差信号演算回路。
【請求項３】
前記Ｎは８である、請求項１または請求項２に記載のサーボ誤差信号演算回路。
【請求項４】
請求項１から請求項３までのいずれかに記載のサーボ誤差信号演算回路と、
前記サーボ誤差信号演算回路を制御する制御部とを備えた、光ディスク装置。
【請求項５】
前記サーボ誤差信号演算回路が複数設けられている、請求項４に記載の光ディスク装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００７−３０５１９１（Ｐ２００７−３０５１９１Ａ）
【公開日】平成１９年１１月２２日（２００７．１１．２２）
【国際特許分類】
【出願番号】特願２００６−１３０３０８（Ｐ２００６−１３０３０８）
【出願日】平成１８年５月９日（２００６．５．９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成１９年１１月２２日（２００７．１１．２２）
【国際特許分類】
【出願日】平成１８年５月９日（２００６．５．９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]