シリコンエレクトロルミネセンス素子およびその製造方法、並びに短波長光を放射させる方法。
【課題】短波長で発光するシリコンエレクトロルミネセンス素子を実現する。
【解決手段】本発明のシリコンエレクトロルミネセンス素子１００の製造方法は、基板１０２を用意する工程と、基板１０２の上に重ねて、一絶縁層１０４を形成する工程と、第一絶縁層１０４の上に重ねて、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたシリコン過剰酸化ケイ素（ＳＲＳＯ）層１０６を形成する工程と、ＳＲＳＯ層１０６の上に重ねて、第二絶縁層１０８を形成する工程と、上部電極１１０を形成する工程とを含む。通常、ＳＲＳＯ層１０６のＳｉ濃度は５〜４０％である。一つの形態では、ＳＲＳＯ層１０６は、ＤＣスパッタリング工程を用いて形成される。別の形態では、ＳＲＳＯ層１０６を形成する工程には、ＳＲＳＯ層１０６の堆積に続く瞬時熱アニール（ＲＴＡ）工程が含まれる。
【解決手段】本発明のシリコンエレクトロルミネセンス素子１００の製造方法は、基板１０２を用意する工程と、基板１０２の上に重ねて、一絶縁層１０４を形成する工程と、第一絶縁層１０４の上に重ねて、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたシリコン過剰酸化ケイ素（ＳＲＳＯ）層１０６を形成する工程と、ＳＲＳＯ層１０６の上に重ねて、第二絶縁層１０８を形成する工程と、上部電極１１０を形成する工程とを含む。通常、ＳＲＳＯ層１０６のＳｉ濃度は５〜４０％である。一つの形態では、ＳＲＳＯ層１０６は、ＤＣスパッタリング工程を用いて形成される。別の形態では、ＳＲＳＯ層１０６を形成する工程には、ＳＲＳＯ層１０６の堆積に続く瞬時熱アニール（ＲＴＡ）工程が含まれる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路（ＩＣ）製造に関するものであり、具体的には、幅広い波長帯で発光するシリコンベースのエレクトロルミネセンス（ＥＬ）素子に関するものである。
【背景技術】
【０００２】
半導体が直接遷移型バンドギャップを形成するか間接遷移型バンドギャップを形成するかにかかわらず、半導体素子からの発光は可能である。ｐｎ接合に高電界で逆バイアスを掛けることによって、多数のホット・キャリアの集団が生じる。ホット・キャリアの集団は、放出された光子と再結合する。シリコン素子は発光効率が低いことが知られており、大部分の光子エネルギーは、２ｅＶ前後である。電気エネルギーから光子エネルギーへの転換は、エレクトロルミネセンス（ＥＬ）と呼ばれ、小さな電気的信号により室温で動作する高効率のＥＬ素子が作製されている。しかしながら、上記ＥＬ素子は、例えばＩｎＧａＮ、ＡｌＧａＡｓ、ＧａＡｓＰ、ＧａＮおよびＧａＰなどのIII‐Ｖ族物質のような、通常はシリコンと混合することができない物質の上に作製される。このような物質（基材）の中の１つの上に形成されるＥＬ素子は、特定の上記物質を使用することによって、可視領域内の狭い帯域幅で高効率で発光する。加えて、ＺｎＳｅのようなII‐VI族物質も使用することができ、ＺｎＳやＺｎＯのような他のII‐VI族物質は、交流バイアスでエレクトロルミネセンスを示すことが知られている。このような素子はシリコン上に堆積させることができ、特殊な（従来にない）ＣＭＯＳ処理が行われる場合における発光素子として使用することができる。他の種類の発光素子としては、有機発光ダイオード（ＯＬＥＤ）、ナノ結晶性シリコン（ｎｃ‐Ｓｉ）およびポリマーＬＥＤが挙げられる。
【０００３】
従来、シリコンは、エネルギーバンドギャップが間接遷移型のため、オプトエレクトロニクス分野での利用には不適当であると考えられてきた。実際に、バルクシリコンはきわめて効率の悪い発光体である。この問題を解決するために行われてきた様々な取り組みの中で、Ｓｉナノ構造中での量子閉じ込め、および希土類の結晶シリコンへのドーピングは、極めて多くの注目を浴びてきた。特に、ＳｉＯ２に埋め込まれたＳｉナノクラスター（ｎｃ）は、近年、Ｓｉベースの可視光源を作製するための有望な新物質として科学界の注目を集めている。一方、Ｅｒをドープした結晶Ｓｉでは、放射性４ｆ殻内Ｅｒ遷移（radiative intra-4f shell Er transition）を利用する研究が広範囲にわたって行われている。そして、０．０５％前後の効率を有する、室温で動作する素子が実現された。その効率は非常に低く、加工温度は、通常１１００℃を超え、極めて高い。
【０００４】
しかしながら、室温で利用できるポーラスシリコン（Ｓｉ）から可視発光を行うとするこのような先駆者たちの努力によって、夥しい量の研究が、ナノサイズＳｉの使用によるＳｉベースの光源の開発に向けられることに拍車をかけることになった。
【０００５】
ナノクラスターＳｉ（ｎｃ‐Ｓｉ）を作製するために広く使用されている方法の１つは、化学気相成長（ＣＶＤ）、高周波（ＲＦ）スパッタリング、または、シリコン過剰酸化ケイ素（ＳＲＳＯ）もしくはシリコン過剰酸化物（ＳＲＯ）と呼ばれることが多いＳｉ注入を使用して、該ｎｃ‐ＳｉをＳｉＯｘ（ここではｘ＜２）から析出させることにより膜を形成する方法である。ＣＶＤまたはＲＦスパッタリング工程を高温アニールと共に使用することによって、上記ＳＲＳＯにおける光ルミネセンス（ＰＬ）ピークは、５９０〜７５０ｎｍの波長範囲となる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の構成では、ＥＬ素子としての用途が限定されるという問題が生じる。具体的には、上記ＳＲＳＯにおける光ルミネセンス（ＰＬ）ピークとしては、５９０ｎｍ以下のＰＬ波長は報告されておらず、また、上記ＳＲＳＯは量子効率が低く、安定性が悪い。このため、時間の経過と共にＰＬ強度が低くなり、ＥＬ素子としての用途は限定される。
【０００７】
Ｅｒドープナノ結晶性Ｓｉ作製のためのＥｒ注入も、Ｓｉベースの光源において利用されるが、最先端の注入方法を用いたとしてもドーパントを均一に分布させることはできない。このため、発光効率は低くなり、コストが増加する。加えて、そのようなドーパントの使用を支持するに足りる界面工学も存在しない。上記素子の効率は非常に低く、かつ加工温度は極めて高いため、該素子の用途は限定される。上記素子の効率を改善するためには、ナノ結晶性ＳｉとＳｉＯ２との間に広い界面領域を設けなければならない。
【０００８】
光素子（発光および光検出）が必要な分野においては、シリコンと混合可能であり、直流電圧によって作動し、単純かつ高効率の発光素子が望まれている。高効率なシリコン基材ＥＬ素子であれば、従来のメタライゼーション工程と比べて、より速くかつ信頼性の高い信号結合手段を実現できる。更には、システムオンチップ型の大型素子上のチップ内接続のための、光学的方法による信号経路形成も魅力的である。導波管または離れたシリコン片の間での直接的な光結合により、チップ間での通信のためのチップ間での電気接触の無い実装が可能となる。このため、小型ディスプレイ用の小型の可視光線点光源を作製することにより、単純で安価なディスプレイを作製することができる。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、比較的一定の強度を有するＰＬを発するのに十分安定したシリコンベースのＥＬ素子、特に５９０ｎｍ以下の短波長で、より広域のスペクトルの放射光を発する安定したシリコンベースのＥＬ素子およびその製造方法、並びに短波長光を放射させる方法を実現することにある。
【課題を解決するための手段】
【００１０】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法は、上記課題を解決するために、基板を設ける工程と、上記基板の上に重ねて、第一絶縁層を形成する工程と、上記第一絶縁層の上に重ねて、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたシリコン過剰酸化ケイ素（ＳＲＳＯ）層を形成する工程と、上記ＳＲＳＯ層の上に重ねて、第二絶縁層を形成する工程と、上記第二絶縁層の上に重ねて、上部電極を形成する工程とを含むことを特徴としている。
【００１１】
上記の方法によれば、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたＳＲＳＯ層を形成するため、短波長で、より広域のスペクトルの放射光を発する安定したシリコンベースのＥＬ素子を製造することができるという効果を奏する。
【００１２】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層は、Ｓｉ濃度が５〜４０％であることが好ましい。
【００１３】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層を上記第一絶縁層上にＤＣスパッタリングする工程を含むことが好ましい。
【００１４】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＤＣスパッタリングする工程は、下記（ａ）〜（ｅ）の工程
（ａ）Ｓｉターゲットを使用する
（ｂ）１００〜３００Ｗの範囲内の電力を加える
（ｃ）上記基板を２０〜３００℃の範囲内の温度に加熱する
（ｄ）２〜１０ｍＴｏｒｒの範囲内の堆積圧力を用いる
（ｅ）ＡｒおよびＮ２を含む群から選択された気体と２〜３０％のＯ２とを含む気体を供給する
を含むことが好ましい。
【００１５】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、ＤＣスパッタリングの出力を低下させることにより、Ｓｉナノ結晶のサイズを小さくする工程を含むことが好ましい。
【００１６】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層の堆積の後に高速熱アニールを行う工程を含むことが好ましい。
【００１７】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記高速熱アニールを行う工程は、下記（ａ’）〜（ｄ’）の工程
（ａ’）５０〜５００℃／秒の高速熱速度を用いる
（ｂ’）上記基板を８００〜１２００℃の範囲内の温度に加熱する
（ｃ’）ＡｒおよびＮ２を含む群から選択される気体を供給する
（ｄ’）５〜６０分間アニールする
を含むことが好ましい。
【００１８】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、アニール温度を低下させることにより、上記Ｓｉナノ結晶の大きさを小さくする工程を含むことが好ましい。
【００１９】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層の堆積の後にＳＲＳＯ層を熱酸化する工程を含むことが好ましい。
【００２０】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を熱酸化する工程は、下記（ａ’’）〜（ｃ’’）の工程
（ａ’’）上記基板を８００〜１２００℃の範囲内の温度に加熱する
（ｂ’’）ＡｒおよびＮ２を含む群から選択された気体と２〜３０％のＯ２とを含む気体を供給する
（ｃ’’）５〜６０分間アニールする
を含むことが好ましい。
【００２１】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、アニール温度を低下させることにより、上記Ｓｉナノ結晶のサイズを小さくする工程を含むことが好ましい。
【００２２】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層の堆積の後にＳＲＳＯ層をプラズマ酸化する工程を含むことが好ましい。
【００２３】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層をプラズマ酸化する工程は、下記（ａ’’’）〜（ｃ’’’）の工程
（ａ’’’）上記基板を１５０〜２５０℃の範囲内の温度に加熱する
（ｂ’’’）４〜５％のＯ２を含む気体を供給する
（ｃ’’’）１〜２０分間酸化を行う
を含むことが好ましい。
【００２４】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、アニール温度を低下させることにより、上記Ｓｉナノ結晶のサイズを小さくする工程を含むことが好ましい。
【００２５】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記基板は、Ｓｉ、ｎ型Ｓｉ、ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、およびＡｌ２Ｏ３（サファイア）からなる群から選択された物質、またはガラス、プラスチック、および石英からなる群から選択された感温性材料を含むことが好ましい。
【００２６】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記基板と上記第一絶縁層との間に挟まれた底部電極を形成する工程を更に含むことが好ましい。
【００２７】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記底部電極を、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、クロム（Ｃｒ）、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質から形成することが好ましい。
【００２８】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上部電極を、多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質から形成することが好ましい。
【００２９】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記第一絶縁層および第二絶縁層を、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、およびＮｂ２Ｏ５を含む群から選択された物質から形成することが好ましい。
【００３０】
本発明に係る短波長光を放射させる方法は、上記課題を解決するために、基板と、該基板の上に重なる第一絶縁層と、該第一絶縁層の上に重なるシリコン過剰酸化ケイ素（ＳＲＳＯ）層と、該ＳＲＳＯ層の上に重なる第二絶縁層と、該第二絶縁層の上に重なる上部電極とを含むシリコンエレクトロルミネセンス素子を用意する工程と、上記ＳＲＳＯ層内に、大きさが０．５〜５ｎｍのナノ結晶性Ｓｉを形成する工程とを含むことを特徴としている。
【００３１】
上記の方法によれば、ＳＲＳＯ層に、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉを形成するため、５９０ｎｍ未満の波長を有する光を放射させることができるという効果を奏する。
【００３２】
本発明に係る短波長光を放射させる方法では、ナノ結晶性Ｓｉを形成した後のＳＲＳＯ層のＳｉ濃度は、５〜４０％の範囲内であることが好ましい。
【００３３】
本発明に係る短波長光を放射させる方法では、ナノ結晶性Ｓｉを形成する工程は、第一絶縁層上の上記ＳＲＳＯ層をＤＣスパッタリングする工程を含むことが好ましい。
【００３４】
本発明に係る短波長光を放射させる方法では、ナノ結晶性Ｓｉを形成する工程は、上記ＳＲＳＯ層の堆積の後に高速熱アニール（ＲＴＡ）を行う工程を含むことが好ましい。
【００３５】
本発明に係る短波長光を放射させる方法では、ナノ結晶性Ｓｉを形成する工程は、堆積の後に上記ＳＲＳＯ層を熱酸化する工程を含むことが好ましい。
【００３６】
本発明に係る短波長光を放射させる方法では、ナノ結晶性Ｓｉを形成する工程は、堆積の後に上記ＳＲＳＯ層をプラズマ酸化する工程を含むことが好ましい。
【００３７】
本発明に係るシリコンエレクトロルミネセンス素子は、上記課題を解決するために、基板と、上記基板の上に重なる第一絶縁層と、上記第一絶縁層の上に重なり、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたシリコン過剰酸化ケイ素（ＳＲＳＯ）層と、上記ＳＲＳＯ層の上に重なる第二絶縁層と、上記第二絶縁層の上に重なる上部電極とを含むことを特徴としている。
【００３８】
上記構成によれば、ＳＲＳＯ層には、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれているため、短波長で、より広域のスペクトルの放射光を発する安定したシリコンベースのＥＬ素子を提供することができるという効果を奏する。
【００３９】
本発明に係るシリコンエレクトロルミネセンス素子では、上記ＳＲＳＯ層は、Ｓｉ濃度が５〜４０％であることが好ましい。
【００４０】
本発明に係るシリコンエレクトロルミネセンス素子では、上記基板は、Ｓｉ、ｎ型Ｓｉ、ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、およびＡｌ２Ｏ３（サファイア）からなる群から選択された物質、またはガラス、プラスチック、および石英からなる群から選択された感温性材料からなることが好ましい。
【００４１】
本発明に係るシリコンエレクトロルミネセンス素子では、上記基板と上記第一絶縁層との間に挟まれた底部電極を更に含むことが好ましい。
【００４２】
本発明に係るシリコンエレクトロルミネセンス素子では、上記底部電極は、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、クロム（Ｃｒ）、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質からなることが好ましい。
【００４３】
本発明に係るシリコンエレクトロルミネセンス素子では、上記基板は、透明材料からなり、かつ、上記底部電極も透明材料からなることが好ましい。
【００４４】
本発明に係るシリコンエレクトロルミネセンス素子では、上記第一絶縁層および第二絶縁層は、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、およびＮｂ２Ｏ５を含む群から選択された物質からなることが好ましい。
【００４５】
本発明に係るシリコンエレクトロルミネセンス素子では、上記上部電極は、多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質からなることが好ましい。
【００４６】
本発明に係るシリコンエレクトロルミネセンス素子では、上記ＳＲＳＯ層は、空隙率が０．１〜５％の範囲内であることが好ましい。
【発明の効果】
【００４７】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法は、以上のように、基板を設ける工程と、上記基板の上に重ねて、第一絶縁層を形成する工程と、上記第一絶縁層の上に重ねて、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたシリコン過剰酸化ケイ素（ＳＲＳＯ）層を形成する工程と、上記ＳＲＳＯ層の上に重ねて、第二絶縁層を形成する工程と、上記第二絶縁層の上に重ねて、上部電極を形成する工程とを含むことを特徴としている。
【００４８】
このため、短波長で、より広域のスペクトルの放射光を発する安定したシリコンベースのＥＬ素子を製造することができるという効果を奏する。
【００４９】
本発明に係る短波長光を放射させる方法は、以上のように、基板と、該基板の上に重なる第一絶縁層と、該第一絶縁層の上に重なるシリコン過剰酸化ケイ素（ＳＲＳＯ）層と、該ＳＲＳＯ層の上に重なる第二絶縁層と、該第二絶縁層の上に重なる上部電極とを含むシリコンエレクトロルミネセンス素子を用意する工程と、上記ＳＲＳＯ層内に、大きさが０．５〜５ｎｍのナノ結晶性Ｓｉを形成する工程とを含むことを特徴としている。
【００５０】
このため、５９０ｎｍ未満の波長を有する光を放射させることができるという効果を奏する。
【００５１】
本発明に係るシリコンエレクトロルミネセンス素子は、以上のように、基板と、上記基板の上に重なる第一絶縁層と、上記第一絶縁層の上に重なり、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたシリコン過剰酸化ケイ素（ＳＲＳＯ）層と、上記ＳＲＳＯ層の上に重なる第二絶縁層と、上記第二絶縁層の上に重なる上部電極とを含むことを特徴としている。
【００５２】
このため、ＳＲＳＯ層には、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれているため、短波長で、より広域のスペクトルの放射光を発する安定したシリコンベースのＥＬ素子を提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【００５３】
本発明は、ＥＬおよびＬＥＤ素子の作製に関するものである。本発明は、ＤＣスパッタリング、熱酸化アニール、およびプラズマ酸化工程を用いて、ＥＬおよびＬＥＤ素子に利用可能である、ナノ結晶性Ｓｉの粒径を制御し、かつシリコン過剰二酸化ケイ素の欠陥を低減させる方法について記載している。従来、ＳＲＳＯ（ＳＲＳＯ材料）の前記光ルミネセンス（ＰＬ）ピークは５９０ｎｍ〜７５０ｎｍの波長範囲であり、これらのＳＲＳＯは安定性に問題があった。つまり、時間が経過するとＰＬピークの高さ（強度）が下がり、実際に利用できるＥＬ素子としての使用が限定されてしまう。波長範囲の幅（特に短波長領域（５９０ｎｍ以下））を広げ、安定性を改善するために、ナノ結晶性Ｓｉの粒径を制御し、かつＳＲＳＯの欠陥密度を低下させる方法をここで開示する。ＳＲＳＯ膜のＳｉの粒径は、ＤＣスパッタリング、高温アニール、熱酸化アニール、およびプラズマ酸化工程によって制御することができる。
【００５４】
これにより、短波長で発光するシリコンＥＬ素子を形成する方法を提供することができる。該方法には、通常、基板を用意する工程と、該基板の上に重ねて、第一絶縁層を形成する工程と、該第一絶縁層の上に重ねて、大きさが０．５〜５ｎｍの範囲内であるナノ結晶性Ｓｉが埋め込まれたＳＲＳＯ層を形成する工程と、該ＳＲＳＯ層の上に重ねられ、第二絶縁層を形成する工程と、該第二絶縁層の上に重ねられ、上部電極を形成する工程とが含まれる。通常、上記ＳＲＳＯ層のＳｉ濃度は５〜４０％であり、上記第一絶縁層および第二絶縁層は、例えば、ＳｉＯ２、ＨｆＯ２、またはＺｒＯ２のような物質により構成されている。
【００５５】
一つの形態として、上記ＳＲＳＯ層は、ＤＣスパッタリングによって形成される。Ｓｉナノ結晶の大きさはＤＣスパッタリングの出力レベルに関連しており、ＤＣスパッタリングの出力レベルを低下させることにより、Ｓｉナノ結晶の大きさを小さくすることができる。
【００５６】
別の形態としては、上記ＳＲＳＯ層形成工程には、該ＳＲＳＯ層の堆積に続いて行われる高速熱アニール（ＲＴＡ）工程が含まれる。Ｓｉナノ結晶のサイズは、アニール温度を低下することにより小さくすることができる。同様に、上記ＳＲＳＯ層の堆積に続いて、熱酸化またはプラズマ酸化を行うこともできる。Ｓｉナノ結晶のサイズは、上記酸化工程に関連するアニール温度を低下することにより、小さくすることができる。
【００５７】
更に、上述した方法、シリコンＥＬ素子を使用して短波長光を放射させる方法、および短波長シリコンＥＬ素子の詳細について以下に説明する。
【００５８】
図１は、短波長シリコン（Ｓｉ）エレクトロルミネセンス（ＥＬ）素子の部分断面図である。素子（シリコンエレクトロルミネセンス（ＳｉＥＬ）素子）１００は、基板１０２、該基板１０２の上に重なる第一絶縁層１０４、および該第一絶縁層１０４の上に重なるシリコン過剰酸化ケイ素（ＳＲＳＯ）層１０６を含む。ＳＲＳＯ層１０６には、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれている。通常は、ＳＲＳＯ層１０６のＳｉ濃度は５〜４０％である。第二絶縁層１０８がＳＲＳＯ層１０６の上に重なり、上部電極（ＴＥ）１１０が第二絶縁層１０８の上に重なっている。
【００５９】
上記ＳＲＳＯ層１０６の欠陥は、２、３例を挙げると、不純物、不均一性、ＳｉまたはＯの空孔または多孔性の結果として起こるものである。以下に述べる方法を使用することにより、従来の埋め込み工程と比べて、不純物を取り除くことができ、均一性を改善することができる。例えば、熱アニール後では、上記ＳｉまたはＯの空孔は低減し、上記ＳＲＳＯ層（膜）１０６の空隙率は１０％から０〜５％へと改善される。
【００６０】
基板１０２を構成する材料としては、Ｓｉ、ｎ型Ｓｉ、ｐ型Ｓｉ、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、もしくはＡｌ２Ｏ３（サファイア）のような物質、またはＳｉガラス、石英、もしくはプラスチックのような感温材料が挙げられる。第一絶縁層１０４および第二絶縁層１０８を構成する材料としては、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、またはＮｂ２Ｏ５のような物質が挙げられる。なお、第一絶縁層１０４と第二絶縁層１０８とは、同じ材料から構成させている必要はない。通常、上部電極１１０は、インジウムスズ酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）のような透明材料、または金（Ａｕ）、アルミニウム（Ａｌ）もしくはクロム（Ｃｒ）のような金属薄板である。
【００６１】
図２は、図１のシリコンエレクトロルミネセンス素子の別の形態の概略構成を示す断面図である。この形態では、上部電極１１０は透明である必要はない。上述した透明材料に加えて、上部電極１１０は、多結晶Ｓｉ、Ｐｔ、Ｉｒ、Ａｌ、ＡｌＣｕ、Ａｕ、Ａｇ、ＹＢＣＯ、ＩＴＯ、ＲｕＯ２、またはＬａ１−ＸＳｒＸＣｏＯ３のような物質から構成されていてもよい。本実施の形態では、底部電極（ＢＥ）１０３は、基板１０２と第一絶縁層１０４との間に挟まれている。上部電極１１０が透明である場合、底部電極１０３は、通常、多結晶Ｓｉ、Ｐｔ、Ｉｒ、Ａｌ、ＡｌＣｕ、Ａｕ、Ａｇ、ＹＢＣＯ、ＩＴＯ、ＲｕＯ２、またはＬａ１−ＸＳｒＸＣｏＯ３のような不透明な物質から構成される。また、基板１０２が透明である場合、底部電極１０３は、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、またはＣｒのような透明な物質から作製されていてもよい。更には、不透明な上部電極１１０を使用し、ＳＲＳＯ層１０６と上部電極１１０との間に挟まれた第二絶縁層１０８を通して光を放出することもできる。
【００６２】
直径５ｎｍ以下のシリコンナノ結晶は、目に見える光ルミネセンスＰＬを室温で発する。Ｓｉナノ結晶の直径を１ｎｍ未満まで低減すると、量子閉じ込めされた励起子の再結合により、発生する光子エネルギーが増加され得る。ＳＲＳＯ層１０６内のＳｉナノ結晶から発生するＰＬスペクトルは、上記Ｓｉナノ結晶の粒径に依存し、５００〜９００ｎｍの範囲内となる。
【００６３】
ＳＲＳＯに関して、光電子放出はＳｉとＳｉＯ２との間の界面、特にシリコンと酸素との二重結合（Ｓｉ＝Ｏ）によるものと信じられている。したがって、ＳｉとＳｉＯ２との間の界面全体の領域およびその特性を改善することはきわめて重要な問題である。
【００６４】
上記の研究に基づき、波長帯、特に短波長領域の波長帯を広げ、ＰＬ強度を増加させて減衰の問題を解決することができる。こうした問題は、上記Ｓｉ／ＳｉＯ２界面領域を拡大すること、Ｓｉナノ結晶の粒径を０．５〜５ｎｍ前後に調整すること、およびＳｉナノ結晶およびＳｉ／ＳｉＯ２界面の欠陥を低減することによって対処される。
【００６５】
Ｓｉナノ結晶の粒径を調整することにより、ＳＲＳＯ内の欠陥密度を低下させる方法を開発した。一つの形態として、前記膜をＤＣスパッタリングによって堆積し、その後高温アニールを行う。Ｓｉナノ粒子の結晶のサイズは熱酸化工程、アニール工程、またはプラズマ酸化工程によって制御することができる。これらの方法を使用することで、５００〜８００ｎｍのＰＬ波長を有するＳＲＳＯを作製することができる。このようなＳＲＳＯのＰＬ強度は高く、安定性も著しく改善されている。
【００６６】
図３は、シリコンエレクトロルミネセンス素子のＥＬ素子構造の概略構成を示す断面図である。欠陥密度が低く、様々な粒径のナノ結晶性Ｓｉを有するＳＲＳＯによって、ＥＬ素子を作製することができる。上記ＥＬ素子の作製を実現するために用いられるＤＣスパッタリング工程、高速熱アニール（ＲＴＡ）工程、熱酸化工程、およびプラズマ酸化工程における条件を表１〜４にそれぞれ示す。
【００６７】
【表１】
【００６８】
【表２】
【００６９】
【表３】
【００７０】
【表４】
【００７１】
実験結果では、シリコン過剰酸化ケイ素のＰＬおよびＥＬ波長は、ナノＳｉ結晶の粒径によって決定されることを示す。ナノＳｉ結晶の粒径が小さくなると、それに応じて該シリコン過剰酸化ケイ素のＰＬ波長は、より短波長へとシフトする。従来、ＳＲＳＯは５９０〜７５０ｎｍの波長のＰＬを放射し、５９０ｎｍ以下の波長で発光するＳＲＳＯは知られていない。より幅広い波長帯、高いＰＬ強度および優れた安定性を有するＳＲＳＯを作製するためには、ナノＳｉの粒径およびサイズ分布を調整して、Ｓｉナノ粒子の濃度（Ｓｉ濃度）を増加させ、かつＳＲＳＯの欠陥を低減させなければならない。このような成果を得るためには、以下の方法が用いられる。
【００７２】
（１）ＤＣスパッタリング出力および酸素分圧を変化させることにより、ＳＲＳＯ内のＳｉ濃度を調整する
（２）アニール温度および酸素分圧（酸素がない場合も含む）を変化させることにより、ＳＲＳＯ内のＳｉナノ結晶の粒径を調整する
（３）熱酸化工程およびプラズマ酸化工程によって、ＳＲＳＯ内のＳｉナノ結晶の粒径を調整する
（４）高温アニール工程および熱酸化またはプラズマ酸化工程によって、ＳＲＳＯの欠陥を低減させる
（５）好適なＳｉ濃度および粒径を選択することにより、上記の方法を最適化し、ＳＲＳＯ内で最大数のナノ粒子を得る
（６）上記（１）〜（５）の方法を繰り返す、または組み合わせる
例えば、Ｓｉ濃度の高いＳＲＳＯは、高いＤＣスパッタリング出力および低酸素分圧によって堆積し、その後好適な温度および酸素分圧で熱アニールおよび酸化を行うことにより得られる。このようにして、所望の波長、高い効率性および優れた安定性を有するＳＲＳＯを作製することができる。一方、Ｓｉ濃度の低いＳＲＳＯは、ＤＣスパッタリング出力を低減し、低いまたは高い酸素分圧によって堆積し、高温下で熱アニールすることによって得られる。
【００７３】
図４は、酸素分圧が１５％の場合におけるＤＣスパッタリング出力とＳＲＳＯ内のＳｉ濃度との関係を示すグラフである。図４に示すように、酸素分圧が１５％の場合では、ＤＣスパッタリング出力を１５０Ｗから３００Ｗに増加させると、ＳＲＳＯ内のＳｉ濃度は０％から４９％に増加することがわかる。このように、ＤＣスパッタリング出力および酸素分圧を変化させることにより、様々なＳｉ濃度のＳＲＳＯを形成することができる。
【００７４】
図５および図６はそれぞれ、アニール温度とＤＣスパッタリング出力とＳＲＳＯ内のＳｉ濃度との関係を示すグラフである。ＤＣスパッタリング出力およびアニール温度を変化させることにより、様々な粒径のナノＳｉ結晶を得ることができる。図５に示すように、３０分間で８５０℃でアニールを行う場合、ＤＣプラズマ出力を３２５Ｗから２７５Ｗに低下させると、ナノＳｉ結晶の粒径は４．４ｎｍから３．１ｎｍに低下することがわかる。ＤＣスパッタリング出力を更に低下させると、ナノＳｉ結晶の粒径は更に低下する。３００Ｗの一定のＤＣスパッタリング出力では、３０分間で、アニール温度を８５０℃から１０００℃へ増加させると、ナノＳｉ結晶の粒径は２．９ｎｍから５．８ｎｍに増加する（図６参照）。このような方法を使用することにより、様々な粒径のナノＳｉ結晶を含むＳＲＳＯを得ることができる。
【００７５】
図７は、様々なＤＣ出力の条件で堆積され、１０００℃で３０分間アニールしたＳＲＳＯのＰＬスペクトルを示すグラフである。上記ＥＬおよびＰＬ強度は、Ｓｉナノ粒子の濃度および粒径によって決定される。ＤＣスパッタリング出力を低下させると、粒径３〜１ｎｍのＳｉナノ粒子の形成により、ＰＬ強度は増加する。上記Ｓｉナノ粒子の粒径を著しく小さくすると、ＰＬ波長は短波長領域にシフトする。図７に示すように、１７５ＷのＤＣスパッタリング出力で作製したＳＲＳＯでは、ＰＬ波長は５００ｎｍに短波長シフトする。しかしながら、後の熱酸化またはプラズマ酸化によっても、ＳＲＳＯ内のナノＳｉ結晶の粒径を小さくすることができ、ＰＬ波長を短波長領域にシフトさせることができる。
【００７６】
図８は、熱酸化前後におけるＳＲＳＯのＰＬスペクトルを示すグラフである。図８に示すように、熱酸化後では、ＰＬ強度が低下すると共にＰＬ波長が７８０ｎｍから５００ｎｍにシフトする。このことは、上記ＳＲＳＯ中のナノ粒子の数が減少した結果であると考えられる。
【００７７】
図９は、本実施の形態に係る方法により作製されたＳＲＳＯの波長帯を示すグラフである。上述した方法を使用することにより、ＳＲＳＯ内にさまざまな粒径のナノＳｉ結晶を形成することができ、その結果、５００ｎｍから８００ｎｍまでの幅広いＰＬ波長帯の光を放射させることができる。
【００７８】
図１０は、ＳＲＳＯの安定性試験を示すグラフである。９５０℃、Ａｒ中で３０分間アニールした場合、Ｓｉ濃度１０％のＳＲＳＯでは、極めて安定したＰＬ特性を示した。同様に、１０００℃、Ａｒ中で３０分間アニールした場合、およびより酸素の少ない気体中で１０５０℃で３０分間アニールした場合では、どちらの場合もＳＲＳＯは極めて安定であった。このように、適切な熱アニール工程および酸化工程によって、ＳＲＳＯの欠陥密度を低減することできる。従って、ＰＬ特性の劣化が０に近いＳＲＳＯを作製することも可能である。安定であるＳＲＳＯは、その材齢にかかわらず比較的一定のＰＬ強度を発するという特性を有する。
【００７９】
図１１は、短波長で発光するＳｉＥＬ素子を形成する方法を示すフローチャートである。上記方法では、説明を明確にするため、各工程には続き番号が付記されているが、明示的に記載した場合を除いては、これらは順番を示すものではない。このため、工程が飛ばされてもかまわないし、同時に行う工程があってもよく、厳密に順序を守って行う必要はないと理解されたい。尚、上記方法は工程１１００から始まる。
【００８０】
工程１１０２では基板１０２を用意する。工程１１０４では、該基板１０２の上に重ねて、第一絶縁層１０４を形成する。工程１１０６では、上記第一絶縁層１０４の上に重ねて、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたＳＲＳＯ層１０６を形成する。通常、工程１１０６では、Ｓｉ濃度が５〜４０％のＳＲＳＯ層１０６を形成する。工程１１０８では、該ＳＲＳＯ層１０６の上に重ねて、第二絶縁層１０８を形成する。工程１１１０では、該第二絶縁層１０８の上に重ねて、上部電極１１０を形成する。
【００８１】
一つの形態として、工程１１０６におけるＳＲＳＯ層１０６の形成工程には、上記第一絶縁層１０４上に、該ＳＲＳＯ層１０６をＤＣスパッタリングする工程が含まれる。通常、Ｓｉナノ結晶のサイズは、ＤＣスパッタリング出力の低下に応じて小さくなる。例えば、上記ＤＣスパッタリングする工程では、
（ａ）Ｓｉターゲットを使用する
（ｂ）１００〜３００Ｗの範囲内の電力を加える
（ｃ）上記基板を２０〜３００℃の範囲内の温度に加熱する
（ｄ）２〜１０ｍＴｏｒｒの範囲内の堆積圧力を用いる
（ｅ）ＡｒおよびＮ２を含む群から選択された気体と２〜３０％のＯ２とを含む気体を供給する
などの諸工程を含んでいてもよい。
【００８２】
別の形態として、工程１１０６において、上記ＳＲＳＯ層１０６の堆積後に高速熱アニール（ＲＴＡ）工程が行われる。通常、Ｓｉナノ結晶のサイズはアニール温度の低下に応じて小さくなる。例えば、上記ＲＴＡ工程は、
（ａ’）５０〜５００℃／秒の高速熱速度を用いる
（ｂ’）上記基板を８００〜１２００℃の範囲内の温度に加熱する
（ｃ’）ＡｒおよびＮ２を含む群から選択される気体を供給する
（ｄ’）５〜６０分間アニールする
などの諸工程を含んでいてもよい。
【００８３】
更に別の形態として、工程１１０６において、堆積後に上記ＳＲＳＯ層１０６を熱酸化する。通常、Ｓｉナノ結晶のサイズはアニール温度の低下に応じて小さくなる。例えば、上記ＳＲＳＯ層１０６の熱酸化工程は、
（ａ’’）上記基板を８００〜１２００℃の範囲内の温度に加熱する
（ｂ’’）ＡｒおよびＮ２を含む群から選択された気体と２〜３０％のＯ２とを含む気体を供給する
（ｃ’’）５〜６０分間アニールする
などの諸工程を含んでいてもよい。
【００８４】
更に別の形態として、工程１１０６では、堆積後に上記ＳＲＳＯ層１０６をプラズマ酸化する。通常、Ｓｉナノ結晶のサイズは、アニール温度の低下に応じて小さくなる。例えば、工程１１０６では、約２５０℃まで（より好ましくは１５０℃以上２５０℃以下）基板１０２を加熱し、４〜５％のＯ２を含む気体を供給し、１〜２０分間酸化することにより、上記ＳＲＳＯ層１０６をプラズマ酸化する。
【００８５】
一つの形態として、工程１１０２の基板１０２を用意する工程では、Ｓｉ、ｎ型Ｓｉ、ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、Ａｌ２Ｏ３（サファイア）のような物質、またはＳｉガラス、石英、およびプラスチックのような感温性物質を基板１０２として用いることもできる。
【００８６】
上記基板１０２が底部電極１０３として作動してもよい。また、別の形態では、工程１１０３で、上記基板１０２と第一絶縁層１０４との間に挟まれた底部電極１０３を形成する。底部電極１０３は、多結晶Ｓｉ、Ｐｔ、Ｉｒ、Ａｌ、ＡｌＣｕ、Ａｕ、Ａｇ、ＹＢＣＯ、ＩＴＯ、ＲｕＯ２、またはＬａ１−ＸＳｒＸＣｏＯ３のような物質で形成され得る。また、別の形態では、工程１１０３で、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）またはクロム（Ｃｒ）のような物質から透明な底部電極１０３を形成する。底部電極１０３が透明である場合は、工程１１０２で形成される上記基板１０２もまた透明であってもよい。
【００８７】
一つの形態として、工程１１１０では、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、またはＣｒのような透明材料で上部電極１１０を形成する。また、別の形態では、上部電極１１０は、多結晶Ｓｉ、Ｐｔ、Ｉｒ、Ａｌ、ＡｌＣｕ、Ａｕ、Ａｇ、ＹＢＣＯ、ＩＴＯ、ＲｕＯ２、またはＬａ１−ＸＳｒＸＣｏＯ３のような不透明な材料から構成されていてもよい。
【００８８】
別の形態では、上記第一絶縁層１０４および第二絶縁層１０８を形成する工程１１０４および工程１１０８には、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、またはＮｂ２Ｏ５のような物質から第一絶縁層１０４および第二絶縁層１０８を形成する工程がそれぞれ含まれる。
【００８９】
図１２は、ＳｉＥＬ素子から短波長光を放射させる方法を示すフローチャートである。上記方法は、工程１２００から始まる。工程１２０２では、基板１０２、該基板１０２の上に重なる第一絶縁層１０４、該第一絶縁層１０４の上に重なるＳＲＳＯ層１０６、該ＳＲＳＯ層１０６の上に重なる第二絶縁層１０８、および該第二絶縁層１０８の上に重なる上部電極１１０を含むＳｉＥＬ素子１００を用意する。工程１２０４では、大きさが０．５〜５ｎｍのナノ結晶性Ｓｉを上記ＳＲＳＯ層１０６内に形成する。通常、工程１２０４では、Ｓｉ濃度が５〜４０％のＳＲＳＯ層１０６を形成する。工程１２０６では、上記ＳｉＥＬ素子１００に電力を加える。一つの形態として、工程１２０６では、１２０Ｖ以上（より好ましくは１２０Ｖ以上５００Ｖ以下）の振幅を有するＤＣパルスを加える。工程１２０８では、５９０ｎｍ未満の波長を有する光を放射させる。一つの形態としては、工程１２０８では、５００〜８００ｎｍの波長を有する光を放射させる。別の形態としては、工程１２０８では、５０サイクル以上（より好ましくは５０サイクル以上１０００サイクル以下）電力を加えた後、強度が５％未満（より好ましくは０．１％以上５％未満）減衰した光を放射させる。
【００９０】
一つの形態としては、工程１２０４におけるナノ結晶性Ｓｉを形成する工程には、上記第一絶縁層１０４上にＳＲＳＯ層１０６をＤＣスパッタリングする工程が含まれる。別の形態としては、工程１２０４では、上記ＳＲＳＯ層１０６の堆積後に高速熱アニール（ＲＴＡ）工程を行う。別の形態としては、工程１２０４では、堆積後に上記ＳＲＳＯ層１０６を熱酸化する。さらに他の形態としては、工程１２０４では、堆積後に上記ＳＲＳＯ層１０６をプラズマ酸化する。
【００９１】
上述したように、本実施の形態では、ＳＲＳＯを用いたＥＬ素子、および小さい直径のＳｉナノ結晶を有するような素子の作製を可能とする製造方法を提供した。本発明を説明するために特定の物質、環境条件および温度のいくつかの例が示されているが、本発明はこれらの例に限定されるものではなく、他の変形および形態が当業者によってなされるであろう。
【図面の簡単な説明】
【００９２】
【図１】本実施の形態に係るシリコンエレクトロルミネセンス素子の概略構成を示す断面図である。
【図２】上記シリコンエレクトロルミネセンス素子の別の形態の概略構成を示す断面図である。
【図３】上記シリコンエレクトロルミネセンス素子のＥＬ素子構造の概略構成を示す断面図である。
【図４】酸素分圧が１５％の場合におけるＤＣスパッタリング出力とＳＲＳＯ内のＳｉ濃度との関係を示すグラフである。
【図５】アニール温度とＤＣスパッタリング出力とＳＲＳＯ内のＳｉ濃度との関係を示すグラフである。
【図６】アニール温度とＤＣスパッタリング出力とＳＲＳＯ内のＳｉ濃度との関係を示すグラフである。
【図７】様々なＤＣ出力の条件で堆積され、１０００℃で３０分間アニールしたＳＲＳＯのＰＬスペクトルを示すグラフである。
【図８】熱酸化前後でのＳＲＳＯのＰＬスペクトルを示すグラフである。
【図９】本実施の形態にかかる方法により作製されたＳＲＳＯの波長帯を示すグラフである。
【図１０】ＳＲＳＯの安定性試験を示すグラフである。
【図１１】短波長で発光するシリコンエレクトロルミネセンス素子を形成する方法を示すフローチャートである。
【図１２】シリコンエレクトロルミネセンス素子から短波長光を放射させる方法を示すフローチャートである。
【符号の説明】
【００９３】
１００ 素子（シリコンエレクトロルミネセンス素子）
１０２ 基板
１０３ 底部電極
１０４ 第一絶縁層
１０６ シリコン過剰酸化ケイ素（ＳＲＳＯ）層
１０８ 第二絶縁層
１１０ 上部電極
【技術分野】
【０００１】
本発明は、集積回路（ＩＣ）製造に関するものであり、具体的には、幅広い波長帯で発光するシリコンベースのエレクトロルミネセンス（ＥＬ）素子に関するものである。
【背景技術】
【０００２】
半導体が直接遷移型バンドギャップを形成するか間接遷移型バンドギャップを形成するかにかかわらず、半導体素子からの発光は可能である。ｐｎ接合に高電界で逆バイアスを掛けることによって、多数のホット・キャリアの集団が生じる。ホット・キャリアの集団は、放出された光子と再結合する。シリコン素子は発光効率が低いことが知られており、大部分の光子エネルギーは、２ｅＶ前後である。電気エネルギーから光子エネルギーへの転換は、エレクトロルミネセンス（ＥＬ）と呼ばれ、小さな電気的信号により室温で動作する高効率のＥＬ素子が作製されている。しかしながら、上記ＥＬ素子は、例えばＩｎＧａＮ、ＡｌＧａＡｓ、ＧａＡｓＰ、ＧａＮおよびＧａＰなどのIII‐Ｖ族物質のような、通常はシリコンと混合することができない物質の上に作製される。このような物質（基材）の中の１つの上に形成されるＥＬ素子は、特定の上記物質を使用することによって、可視領域内の狭い帯域幅で高効率で発光する。加えて、ＺｎＳｅのようなII‐VI族物質も使用することができ、ＺｎＳやＺｎＯのような他のII‐VI族物質は、交流バイアスでエレクトロルミネセンスを示すことが知られている。このような素子はシリコン上に堆積させることができ、特殊な（従来にない）ＣＭＯＳ処理が行われる場合における発光素子として使用することができる。他の種類の発光素子としては、有機発光ダイオード（ＯＬＥＤ）、ナノ結晶性シリコン（ｎｃ‐Ｓｉ）およびポリマーＬＥＤが挙げられる。
【０００３】
従来、シリコンは、エネルギーバンドギャップが間接遷移型のため、オプトエレクトロニクス分野での利用には不適当であると考えられてきた。実際に、バルクシリコンはきわめて効率の悪い発光体である。この問題を解決するために行われてきた様々な取り組みの中で、Ｓｉナノ構造中での量子閉じ込め、および希土類の結晶シリコンへのドーピングは、極めて多くの注目を浴びてきた。特に、ＳｉＯ２に埋め込まれたＳｉナノクラスター（ｎｃ）は、近年、Ｓｉベースの可視光源を作製するための有望な新物質として科学界の注目を集めている。一方、Ｅｒをドープした結晶Ｓｉでは、放射性４ｆ殻内Ｅｒ遷移（radiative intra-4f shell Er transition）を利用する研究が広範囲にわたって行われている。そして、０．０５％前後の効率を有する、室温で動作する素子が実現された。その効率は非常に低く、加工温度は、通常１１００℃を超え、極めて高い。
【０００４】
しかしながら、室温で利用できるポーラスシリコン（Ｓｉ）から可視発光を行うとするこのような先駆者たちの努力によって、夥しい量の研究が、ナノサイズＳｉの使用によるＳｉベースの光源の開発に向けられることに拍車をかけることになった。
【０００５】
ナノクラスターＳｉ（ｎｃ‐Ｓｉ）を作製するために広く使用されている方法の１つは、化学気相成長（ＣＶＤ）、高周波（ＲＦ）スパッタリング、または、シリコン過剰酸化ケイ素（ＳＲＳＯ）もしくはシリコン過剰酸化物（ＳＲＯ）と呼ばれることが多いＳｉ注入を使用して、該ｎｃ‐ＳｉをＳｉＯｘ（ここではｘ＜２）から析出させることにより膜を形成する方法である。ＣＶＤまたはＲＦスパッタリング工程を高温アニールと共に使用することによって、上記ＳＲＳＯにおける光ルミネセンス（ＰＬ）ピークは、５９０〜７５０ｎｍの波長範囲となる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の構成では、ＥＬ素子としての用途が限定されるという問題が生じる。具体的には、上記ＳＲＳＯにおける光ルミネセンス（ＰＬ）ピークとしては、５９０ｎｍ以下のＰＬ波長は報告されておらず、また、上記ＳＲＳＯは量子効率が低く、安定性が悪い。このため、時間の経過と共にＰＬ強度が低くなり、ＥＬ素子としての用途は限定される。
【０００７】
Ｅｒドープナノ結晶性Ｓｉ作製のためのＥｒ注入も、Ｓｉベースの光源において利用されるが、最先端の注入方法を用いたとしてもドーパントを均一に分布させることはできない。このため、発光効率は低くなり、コストが増加する。加えて、そのようなドーパントの使用を支持するに足りる界面工学も存在しない。上記素子の効率は非常に低く、かつ加工温度は極めて高いため、該素子の用途は限定される。上記素子の効率を改善するためには、ナノ結晶性ＳｉとＳｉＯ２との間に広い界面領域を設けなければならない。
【０００８】
光素子（発光および光検出）が必要な分野においては、シリコンと混合可能であり、直流電圧によって作動し、単純かつ高効率の発光素子が望まれている。高効率なシリコン基材ＥＬ素子であれば、従来のメタライゼーション工程と比べて、より速くかつ信頼性の高い信号結合手段を実現できる。更には、システムオンチップ型の大型素子上のチップ内接続のための、光学的方法による信号経路形成も魅力的である。導波管または離れたシリコン片の間での直接的な光結合により、チップ間での通信のためのチップ間での電気接触の無い実装が可能となる。このため、小型ディスプレイ用の小型の可視光線点光源を作製することにより、単純で安価なディスプレイを作製することができる。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、比較的一定の強度を有するＰＬを発するのに十分安定したシリコンベースのＥＬ素子、特に５９０ｎｍ以下の短波長で、より広域のスペクトルの放射光を発する安定したシリコンベースのＥＬ素子およびその製造方法、並びに短波長光を放射させる方法を実現することにある。
【課題を解決するための手段】
【００１０】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法は、上記課題を解決するために、基板を設ける工程と、上記基板の上に重ねて、第一絶縁層を形成する工程と、上記第一絶縁層の上に重ねて、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたシリコン過剰酸化ケイ素（ＳＲＳＯ）層を形成する工程と、上記ＳＲＳＯ層の上に重ねて、第二絶縁層を形成する工程と、上記第二絶縁層の上に重ねて、上部電極を形成する工程とを含むことを特徴としている。
【００１１】
上記の方法によれば、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたＳＲＳＯ層を形成するため、短波長で、より広域のスペクトルの放射光を発する安定したシリコンベースのＥＬ素子を製造することができるという効果を奏する。
【００１２】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層は、Ｓｉ濃度が５〜４０％であることが好ましい。
【００１３】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層を上記第一絶縁層上にＤＣスパッタリングする工程を含むことが好ましい。
【００１４】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＤＣスパッタリングする工程は、下記（ａ）〜（ｅ）の工程
（ａ）Ｓｉターゲットを使用する
（ｂ）１００〜３００Ｗの範囲内の電力を加える
（ｃ）上記基板を２０〜３００℃の範囲内の温度に加熱する
（ｄ）２〜１０ｍＴｏｒｒの範囲内の堆積圧力を用いる
（ｅ）ＡｒおよびＮ２を含む群から選択された気体と２〜３０％のＯ２とを含む気体を供給する
を含むことが好ましい。
【００１５】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、ＤＣスパッタリングの出力を低下させることにより、Ｓｉナノ結晶のサイズを小さくする工程を含むことが好ましい。
【００１６】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層の堆積の後に高速熱アニールを行う工程を含むことが好ましい。
【００１７】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記高速熱アニールを行う工程は、下記（ａ’）〜（ｄ’）の工程
（ａ’）５０〜５００℃／秒の高速熱速度を用いる
（ｂ’）上記基板を８００〜１２００℃の範囲内の温度に加熱する
（ｃ’）ＡｒおよびＮ２を含む群から選択される気体を供給する
（ｄ’）５〜６０分間アニールする
を含むことが好ましい。
【００１８】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、アニール温度を低下させることにより、上記Ｓｉナノ結晶の大きさを小さくする工程を含むことが好ましい。
【００１９】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層の堆積の後にＳＲＳＯ層を熱酸化する工程を含むことが好ましい。
【００２０】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を熱酸化する工程は、下記（ａ’’）〜（ｃ’’）の工程
（ａ’’）上記基板を８００〜１２００℃の範囲内の温度に加熱する
（ｂ’’）ＡｒおよびＮ２を含む群から選択された気体と２〜３０％のＯ２とを含む気体を供給する
（ｃ’’）５〜６０分間アニールする
を含むことが好ましい。
【００２１】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、アニール温度を低下させることにより、上記Ｓｉナノ結晶のサイズを小さくする工程を含むことが好ましい。
【００２２】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層の堆積の後にＳＲＳＯ層をプラズマ酸化する工程を含むことが好ましい。
【００２３】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層をプラズマ酸化する工程は、下記（ａ’’’）〜（ｃ’’’）の工程
（ａ’’’）上記基板を１５０〜２５０℃の範囲内の温度に加熱する
（ｂ’’’）４〜５％のＯ２を含む気体を供給する
（ｃ’’’）１〜２０分間酸化を行う
を含むことが好ましい。
【００２４】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記ＳＲＳＯ層を形成する工程は、アニール温度を低下させることにより、上記Ｓｉナノ結晶のサイズを小さくする工程を含むことが好ましい。
【００２５】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記基板は、Ｓｉ、ｎ型Ｓｉ、ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、およびＡｌ２Ｏ３（サファイア）からなる群から選択された物質、またはガラス、プラスチック、および石英からなる群から選択された感温性材料を含むことが好ましい。
【００２６】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記基板と上記第一絶縁層との間に挟まれた底部電極を形成する工程を更に含むことが好ましい。
【００２７】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記底部電極を、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、クロム（Ｃｒ）、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質から形成することが好ましい。
【００２８】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上部電極を、多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質から形成することが好ましい。
【００２９】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法では、上記第一絶縁層および第二絶縁層を、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、およびＮｂ２Ｏ５を含む群から選択された物質から形成することが好ましい。
【００３０】
本発明に係る短波長光を放射させる方法は、上記課題を解決するために、基板と、該基板の上に重なる第一絶縁層と、該第一絶縁層の上に重なるシリコン過剰酸化ケイ素（ＳＲＳＯ）層と、該ＳＲＳＯ層の上に重なる第二絶縁層と、該第二絶縁層の上に重なる上部電極とを含むシリコンエレクトロルミネセンス素子を用意する工程と、上記ＳＲＳＯ層内に、大きさが０．５〜５ｎｍのナノ結晶性Ｓｉを形成する工程とを含むことを特徴としている。
【００３１】
上記の方法によれば、ＳＲＳＯ層に、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉを形成するため、５９０ｎｍ未満の波長を有する光を放射させることができるという効果を奏する。
【００３２】
本発明に係る短波長光を放射させる方法では、ナノ結晶性Ｓｉを形成した後のＳＲＳＯ層のＳｉ濃度は、５〜４０％の範囲内であることが好ましい。
【００３３】
本発明に係る短波長光を放射させる方法では、ナノ結晶性Ｓｉを形成する工程は、第一絶縁層上の上記ＳＲＳＯ層をＤＣスパッタリングする工程を含むことが好ましい。
【００３４】
本発明に係る短波長光を放射させる方法では、ナノ結晶性Ｓｉを形成する工程は、上記ＳＲＳＯ層の堆積の後に高速熱アニール（ＲＴＡ）を行う工程を含むことが好ましい。
【００３５】
本発明に係る短波長光を放射させる方法では、ナノ結晶性Ｓｉを形成する工程は、堆積の後に上記ＳＲＳＯ層を熱酸化する工程を含むことが好ましい。
【００３６】
本発明に係る短波長光を放射させる方法では、ナノ結晶性Ｓｉを形成する工程は、堆積の後に上記ＳＲＳＯ層をプラズマ酸化する工程を含むことが好ましい。
【００３７】
本発明に係るシリコンエレクトロルミネセンス素子は、上記課題を解決するために、基板と、上記基板の上に重なる第一絶縁層と、上記第一絶縁層の上に重なり、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたシリコン過剰酸化ケイ素（ＳＲＳＯ）層と、上記ＳＲＳＯ層の上に重なる第二絶縁層と、上記第二絶縁層の上に重なる上部電極とを含むことを特徴としている。
【００３８】
上記構成によれば、ＳＲＳＯ層には、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれているため、短波長で、より広域のスペクトルの放射光を発する安定したシリコンベースのＥＬ素子を提供することができるという効果を奏する。
【００３９】
本発明に係るシリコンエレクトロルミネセンス素子では、上記ＳＲＳＯ層は、Ｓｉ濃度が５〜４０％であることが好ましい。
【００４０】
本発明に係るシリコンエレクトロルミネセンス素子では、上記基板は、Ｓｉ、ｎ型Ｓｉ、ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、およびＡｌ２Ｏ３（サファイア）からなる群から選択された物質、またはガラス、プラスチック、および石英からなる群から選択された感温性材料からなることが好ましい。
【００４１】
本発明に係るシリコンエレクトロルミネセンス素子では、上記基板と上記第一絶縁層との間に挟まれた底部電極を更に含むことが好ましい。
【００４２】
本発明に係るシリコンエレクトロルミネセンス素子では、上記底部電極は、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、クロム（Ｃｒ）、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質からなることが好ましい。
【００４３】
本発明に係るシリコンエレクトロルミネセンス素子では、上記基板は、透明材料からなり、かつ、上記底部電極も透明材料からなることが好ましい。
【００４４】
本発明に係るシリコンエレクトロルミネセンス素子では、上記第一絶縁層および第二絶縁層は、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、およびＮｂ２Ｏ５を含む群から選択された物質からなることが好ましい。
【００４５】
本発明に係るシリコンエレクトロルミネセンス素子では、上記上部電極は、多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質からなることが好ましい。
【００４６】
本発明に係るシリコンエレクトロルミネセンス素子では、上記ＳＲＳＯ層は、空隙率が０．１〜５％の範囲内であることが好ましい。
【発明の効果】
【００４７】
本発明に係るシリコンエレクトロルミネセンス素子の製造方法は、以上のように、基板を設ける工程と、上記基板の上に重ねて、第一絶縁層を形成する工程と、上記第一絶縁層の上に重ねて、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたシリコン過剰酸化ケイ素（ＳＲＳＯ）層を形成する工程と、上記ＳＲＳＯ層の上に重ねて、第二絶縁層を形成する工程と、上記第二絶縁層の上に重ねて、上部電極を形成する工程とを含むことを特徴としている。
【００４８】
このため、短波長で、より広域のスペクトルの放射光を発する安定したシリコンベースのＥＬ素子を製造することができるという効果を奏する。
【００４９】
本発明に係る短波長光を放射させる方法は、以上のように、基板と、該基板の上に重なる第一絶縁層と、該第一絶縁層の上に重なるシリコン過剰酸化ケイ素（ＳＲＳＯ）層と、該ＳＲＳＯ層の上に重なる第二絶縁層と、該第二絶縁層の上に重なる上部電極とを含むシリコンエレクトロルミネセンス素子を用意する工程と、上記ＳＲＳＯ層内に、大きさが０．５〜５ｎｍのナノ結晶性Ｓｉを形成する工程とを含むことを特徴としている。
【００５０】
このため、５９０ｎｍ未満の波長を有する光を放射させることができるという効果を奏する。
【００５１】
本発明に係るシリコンエレクトロルミネセンス素子は、以上のように、基板と、上記基板の上に重なる第一絶縁層と、上記第一絶縁層の上に重なり、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたシリコン過剰酸化ケイ素（ＳＲＳＯ）層と、上記ＳＲＳＯ層の上に重なる第二絶縁層と、上記第二絶縁層の上に重なる上部電極とを含むことを特徴としている。
【００５２】
このため、ＳＲＳＯ層には、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれているため、短波長で、より広域のスペクトルの放射光を発する安定したシリコンベースのＥＬ素子を提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【００５３】
本発明は、ＥＬおよびＬＥＤ素子の作製に関するものである。本発明は、ＤＣスパッタリング、熱酸化アニール、およびプラズマ酸化工程を用いて、ＥＬおよびＬＥＤ素子に利用可能である、ナノ結晶性Ｓｉの粒径を制御し、かつシリコン過剰二酸化ケイ素の欠陥を低減させる方法について記載している。従来、ＳＲＳＯ（ＳＲＳＯ材料）の前記光ルミネセンス（ＰＬ）ピークは５９０ｎｍ〜７５０ｎｍの波長範囲であり、これらのＳＲＳＯは安定性に問題があった。つまり、時間が経過するとＰＬピークの高さ（強度）が下がり、実際に利用できるＥＬ素子としての使用が限定されてしまう。波長範囲の幅（特に短波長領域（５９０ｎｍ以下））を広げ、安定性を改善するために、ナノ結晶性Ｓｉの粒径を制御し、かつＳＲＳＯの欠陥密度を低下させる方法をここで開示する。ＳＲＳＯ膜のＳｉの粒径は、ＤＣスパッタリング、高温アニール、熱酸化アニール、およびプラズマ酸化工程によって制御することができる。
【００５４】
これにより、短波長で発光するシリコンＥＬ素子を形成する方法を提供することができる。該方法には、通常、基板を用意する工程と、該基板の上に重ねて、第一絶縁層を形成する工程と、該第一絶縁層の上に重ねて、大きさが０．５〜５ｎｍの範囲内であるナノ結晶性Ｓｉが埋め込まれたＳＲＳＯ層を形成する工程と、該ＳＲＳＯ層の上に重ねられ、第二絶縁層を形成する工程と、該第二絶縁層の上に重ねられ、上部電極を形成する工程とが含まれる。通常、上記ＳＲＳＯ層のＳｉ濃度は５〜４０％であり、上記第一絶縁層および第二絶縁層は、例えば、ＳｉＯ２、ＨｆＯ２、またはＺｒＯ２のような物質により構成されている。
【００５５】
一つの形態として、上記ＳＲＳＯ層は、ＤＣスパッタリングによって形成される。Ｓｉナノ結晶の大きさはＤＣスパッタリングの出力レベルに関連しており、ＤＣスパッタリングの出力レベルを低下させることにより、Ｓｉナノ結晶の大きさを小さくすることができる。
【００５６】
別の形態としては、上記ＳＲＳＯ層形成工程には、該ＳＲＳＯ層の堆積に続いて行われる高速熱アニール（ＲＴＡ）工程が含まれる。Ｓｉナノ結晶のサイズは、アニール温度を低下することにより小さくすることができる。同様に、上記ＳＲＳＯ層の堆積に続いて、熱酸化またはプラズマ酸化を行うこともできる。Ｓｉナノ結晶のサイズは、上記酸化工程に関連するアニール温度を低下することにより、小さくすることができる。
【００５７】
更に、上述した方法、シリコンＥＬ素子を使用して短波長光を放射させる方法、および短波長シリコンＥＬ素子の詳細について以下に説明する。
【００５８】
図１は、短波長シリコン（Ｓｉ）エレクトロルミネセンス（ＥＬ）素子の部分断面図である。素子（シリコンエレクトロルミネセンス（ＳｉＥＬ）素子）１００は、基板１０２、該基板１０２の上に重なる第一絶縁層１０４、および該第一絶縁層１０４の上に重なるシリコン過剰酸化ケイ素（ＳＲＳＯ）層１０６を含む。ＳＲＳＯ層１０６には、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれている。通常は、ＳＲＳＯ層１０６のＳｉ濃度は５〜４０％である。第二絶縁層１０８がＳＲＳＯ層１０６の上に重なり、上部電極（ＴＥ）１１０が第二絶縁層１０８の上に重なっている。
【００５９】
上記ＳＲＳＯ層１０６の欠陥は、２、３例を挙げると、不純物、不均一性、ＳｉまたはＯの空孔または多孔性の結果として起こるものである。以下に述べる方法を使用することにより、従来の埋め込み工程と比べて、不純物を取り除くことができ、均一性を改善することができる。例えば、熱アニール後では、上記ＳｉまたはＯの空孔は低減し、上記ＳＲＳＯ層（膜）１０６の空隙率は１０％から０〜５％へと改善される。
【００６０】
基板１０２を構成する材料としては、Ｓｉ、ｎ型Ｓｉ、ｐ型Ｓｉ、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、もしくはＡｌ２Ｏ３（サファイア）のような物質、またはＳｉガラス、石英、もしくはプラスチックのような感温材料が挙げられる。第一絶縁層１０４および第二絶縁層１０８を構成する材料としては、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、またはＮｂ２Ｏ５のような物質が挙げられる。なお、第一絶縁層１０４と第二絶縁層１０８とは、同じ材料から構成させている必要はない。通常、上部電極１１０は、インジウムスズ酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）のような透明材料、または金（Ａｕ）、アルミニウム（Ａｌ）もしくはクロム（Ｃｒ）のような金属薄板である。
【００６１】
図２は、図１のシリコンエレクトロルミネセンス素子の別の形態の概略構成を示す断面図である。この形態では、上部電極１１０は透明である必要はない。上述した透明材料に加えて、上部電極１１０は、多結晶Ｓｉ、Ｐｔ、Ｉｒ、Ａｌ、ＡｌＣｕ、Ａｕ、Ａｇ、ＹＢＣＯ、ＩＴＯ、ＲｕＯ２、またはＬａ１−ＸＳｒＸＣｏＯ３のような物質から構成されていてもよい。本実施の形態では、底部電極（ＢＥ）１０３は、基板１０２と第一絶縁層１０４との間に挟まれている。上部電極１１０が透明である場合、底部電極１０３は、通常、多結晶Ｓｉ、Ｐｔ、Ｉｒ、Ａｌ、ＡｌＣｕ、Ａｕ、Ａｇ、ＹＢＣＯ、ＩＴＯ、ＲｕＯ２、またはＬａ１−ＸＳｒＸＣｏＯ３のような不透明な物質から構成される。また、基板１０２が透明である場合、底部電極１０３は、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、またはＣｒのような透明な物質から作製されていてもよい。更には、不透明な上部電極１１０を使用し、ＳＲＳＯ層１０６と上部電極１１０との間に挟まれた第二絶縁層１０８を通して光を放出することもできる。
【００６２】
直径５ｎｍ以下のシリコンナノ結晶は、目に見える光ルミネセンスＰＬを室温で発する。Ｓｉナノ結晶の直径を１ｎｍ未満まで低減すると、量子閉じ込めされた励起子の再結合により、発生する光子エネルギーが増加され得る。ＳＲＳＯ層１０６内のＳｉナノ結晶から発生するＰＬスペクトルは、上記Ｓｉナノ結晶の粒径に依存し、５００〜９００ｎｍの範囲内となる。
【００６３】
ＳＲＳＯに関して、光電子放出はＳｉとＳｉＯ２との間の界面、特にシリコンと酸素との二重結合（Ｓｉ＝Ｏ）によるものと信じられている。したがって、ＳｉとＳｉＯ２との間の界面全体の領域およびその特性を改善することはきわめて重要な問題である。
【００６４】
上記の研究に基づき、波長帯、特に短波長領域の波長帯を広げ、ＰＬ強度を増加させて減衰の問題を解決することができる。こうした問題は、上記Ｓｉ／ＳｉＯ２界面領域を拡大すること、Ｓｉナノ結晶の粒径を０．５〜５ｎｍ前後に調整すること、およびＳｉナノ結晶およびＳｉ／ＳｉＯ２界面の欠陥を低減することによって対処される。
【００６５】
Ｓｉナノ結晶の粒径を調整することにより、ＳＲＳＯ内の欠陥密度を低下させる方法を開発した。一つの形態として、前記膜をＤＣスパッタリングによって堆積し、その後高温アニールを行う。Ｓｉナノ粒子の結晶のサイズは熱酸化工程、アニール工程、またはプラズマ酸化工程によって制御することができる。これらの方法を使用することで、５００〜８００ｎｍのＰＬ波長を有するＳＲＳＯを作製することができる。このようなＳＲＳＯのＰＬ強度は高く、安定性も著しく改善されている。
【００６６】
図３は、シリコンエレクトロルミネセンス素子のＥＬ素子構造の概略構成を示す断面図である。欠陥密度が低く、様々な粒径のナノ結晶性Ｓｉを有するＳＲＳＯによって、ＥＬ素子を作製することができる。上記ＥＬ素子の作製を実現するために用いられるＤＣスパッタリング工程、高速熱アニール（ＲＴＡ）工程、熱酸化工程、およびプラズマ酸化工程における条件を表１〜４にそれぞれ示す。
【００６７】
【表１】
【００６８】
【表２】
【００６９】
【表３】
【００７０】
【表４】
【００７１】
実験結果では、シリコン過剰酸化ケイ素のＰＬおよびＥＬ波長は、ナノＳｉ結晶の粒径によって決定されることを示す。ナノＳｉ結晶の粒径が小さくなると、それに応じて該シリコン過剰酸化ケイ素のＰＬ波長は、より短波長へとシフトする。従来、ＳＲＳＯは５９０〜７５０ｎｍの波長のＰＬを放射し、５９０ｎｍ以下の波長で発光するＳＲＳＯは知られていない。より幅広い波長帯、高いＰＬ強度および優れた安定性を有するＳＲＳＯを作製するためには、ナノＳｉの粒径およびサイズ分布を調整して、Ｓｉナノ粒子の濃度（Ｓｉ濃度）を増加させ、かつＳＲＳＯの欠陥を低減させなければならない。このような成果を得るためには、以下の方法が用いられる。
【００７２】
（１）ＤＣスパッタリング出力および酸素分圧を変化させることにより、ＳＲＳＯ内のＳｉ濃度を調整する
（２）アニール温度および酸素分圧（酸素がない場合も含む）を変化させることにより、ＳＲＳＯ内のＳｉナノ結晶の粒径を調整する
（３）熱酸化工程およびプラズマ酸化工程によって、ＳＲＳＯ内のＳｉナノ結晶の粒径を調整する
（４）高温アニール工程および熱酸化またはプラズマ酸化工程によって、ＳＲＳＯの欠陥を低減させる
（５）好適なＳｉ濃度および粒径を選択することにより、上記の方法を最適化し、ＳＲＳＯ内で最大数のナノ粒子を得る
（６）上記（１）〜（５）の方法を繰り返す、または組み合わせる
例えば、Ｓｉ濃度の高いＳＲＳＯは、高いＤＣスパッタリング出力および低酸素分圧によって堆積し、その後好適な温度および酸素分圧で熱アニールおよび酸化を行うことにより得られる。このようにして、所望の波長、高い効率性および優れた安定性を有するＳＲＳＯを作製することができる。一方、Ｓｉ濃度の低いＳＲＳＯは、ＤＣスパッタリング出力を低減し、低いまたは高い酸素分圧によって堆積し、高温下で熱アニールすることによって得られる。
【００７３】
図４は、酸素分圧が１５％の場合におけるＤＣスパッタリング出力とＳＲＳＯ内のＳｉ濃度との関係を示すグラフである。図４に示すように、酸素分圧が１５％の場合では、ＤＣスパッタリング出力を１５０Ｗから３００Ｗに増加させると、ＳＲＳＯ内のＳｉ濃度は０％から４９％に増加することがわかる。このように、ＤＣスパッタリング出力および酸素分圧を変化させることにより、様々なＳｉ濃度のＳＲＳＯを形成することができる。
【００７４】
図５および図６はそれぞれ、アニール温度とＤＣスパッタリング出力とＳＲＳＯ内のＳｉ濃度との関係を示すグラフである。ＤＣスパッタリング出力およびアニール温度を変化させることにより、様々な粒径のナノＳｉ結晶を得ることができる。図５に示すように、３０分間で８５０℃でアニールを行う場合、ＤＣプラズマ出力を３２５Ｗから２７５Ｗに低下させると、ナノＳｉ結晶の粒径は４．４ｎｍから３．１ｎｍに低下することがわかる。ＤＣスパッタリング出力を更に低下させると、ナノＳｉ結晶の粒径は更に低下する。３００Ｗの一定のＤＣスパッタリング出力では、３０分間で、アニール温度を８５０℃から１０００℃へ増加させると、ナノＳｉ結晶の粒径は２．９ｎｍから５．８ｎｍに増加する（図６参照）。このような方法を使用することにより、様々な粒径のナノＳｉ結晶を含むＳＲＳＯを得ることができる。
【００７５】
図７は、様々なＤＣ出力の条件で堆積され、１０００℃で３０分間アニールしたＳＲＳＯのＰＬスペクトルを示すグラフである。上記ＥＬおよびＰＬ強度は、Ｓｉナノ粒子の濃度および粒径によって決定される。ＤＣスパッタリング出力を低下させると、粒径３〜１ｎｍのＳｉナノ粒子の形成により、ＰＬ強度は増加する。上記Ｓｉナノ粒子の粒径を著しく小さくすると、ＰＬ波長は短波長領域にシフトする。図７に示すように、１７５ＷのＤＣスパッタリング出力で作製したＳＲＳＯでは、ＰＬ波長は５００ｎｍに短波長シフトする。しかしながら、後の熱酸化またはプラズマ酸化によっても、ＳＲＳＯ内のナノＳｉ結晶の粒径を小さくすることができ、ＰＬ波長を短波長領域にシフトさせることができる。
【００７６】
図８は、熱酸化前後におけるＳＲＳＯのＰＬスペクトルを示すグラフである。図８に示すように、熱酸化後では、ＰＬ強度が低下すると共にＰＬ波長が７８０ｎｍから５００ｎｍにシフトする。このことは、上記ＳＲＳＯ中のナノ粒子の数が減少した結果であると考えられる。
【００７７】
図９は、本実施の形態に係る方法により作製されたＳＲＳＯの波長帯を示すグラフである。上述した方法を使用することにより、ＳＲＳＯ内にさまざまな粒径のナノＳｉ結晶を形成することができ、その結果、５００ｎｍから８００ｎｍまでの幅広いＰＬ波長帯の光を放射させることができる。
【００７８】
図１０は、ＳＲＳＯの安定性試験を示すグラフである。９５０℃、Ａｒ中で３０分間アニールした場合、Ｓｉ濃度１０％のＳＲＳＯでは、極めて安定したＰＬ特性を示した。同様に、１０００℃、Ａｒ中で３０分間アニールした場合、およびより酸素の少ない気体中で１０５０℃で３０分間アニールした場合では、どちらの場合もＳＲＳＯは極めて安定であった。このように、適切な熱アニール工程および酸化工程によって、ＳＲＳＯの欠陥密度を低減することできる。従って、ＰＬ特性の劣化が０に近いＳＲＳＯを作製することも可能である。安定であるＳＲＳＯは、その材齢にかかわらず比較的一定のＰＬ強度を発するという特性を有する。
【００７９】
図１１は、短波長で発光するＳｉＥＬ素子を形成する方法を示すフローチャートである。上記方法では、説明を明確にするため、各工程には続き番号が付記されているが、明示的に記載した場合を除いては、これらは順番を示すものではない。このため、工程が飛ばされてもかまわないし、同時に行う工程があってもよく、厳密に順序を守って行う必要はないと理解されたい。尚、上記方法は工程１１００から始まる。
【００８０】
工程１１０２では基板１０２を用意する。工程１１０４では、該基板１０２の上に重ねて、第一絶縁層１０４を形成する。工程１１０６では、上記第一絶縁層１０４の上に重ねて、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたＳＲＳＯ層１０６を形成する。通常、工程１１０６では、Ｓｉ濃度が５〜４０％のＳＲＳＯ層１０６を形成する。工程１１０８では、該ＳＲＳＯ層１０６の上に重ねて、第二絶縁層１０８を形成する。工程１１１０では、該第二絶縁層１０８の上に重ねて、上部電極１１０を形成する。
【００８１】
一つの形態として、工程１１０６におけるＳＲＳＯ層１０６の形成工程には、上記第一絶縁層１０４上に、該ＳＲＳＯ層１０６をＤＣスパッタリングする工程が含まれる。通常、Ｓｉナノ結晶のサイズは、ＤＣスパッタリング出力の低下に応じて小さくなる。例えば、上記ＤＣスパッタリングする工程では、
（ａ）Ｓｉターゲットを使用する
（ｂ）１００〜３００Ｗの範囲内の電力を加える
（ｃ）上記基板を２０〜３００℃の範囲内の温度に加熱する
（ｄ）２〜１０ｍＴｏｒｒの範囲内の堆積圧力を用いる
（ｅ）ＡｒおよびＮ２を含む群から選択された気体と２〜３０％のＯ２とを含む気体を供給する
などの諸工程を含んでいてもよい。
【００８２】
別の形態として、工程１１０６において、上記ＳＲＳＯ層１０６の堆積後に高速熱アニール（ＲＴＡ）工程が行われる。通常、Ｓｉナノ結晶のサイズはアニール温度の低下に応じて小さくなる。例えば、上記ＲＴＡ工程は、
（ａ’）５０〜５００℃／秒の高速熱速度を用いる
（ｂ’）上記基板を８００〜１２００℃の範囲内の温度に加熱する
（ｃ’）ＡｒおよびＮ２を含む群から選択される気体を供給する
（ｄ’）５〜６０分間アニールする
などの諸工程を含んでいてもよい。
【００８３】
更に別の形態として、工程１１０６において、堆積後に上記ＳＲＳＯ層１０６を熱酸化する。通常、Ｓｉナノ結晶のサイズはアニール温度の低下に応じて小さくなる。例えば、上記ＳＲＳＯ層１０６の熱酸化工程は、
（ａ’’）上記基板を８００〜１２００℃の範囲内の温度に加熱する
（ｂ’’）ＡｒおよびＮ２を含む群から選択された気体と２〜３０％のＯ２とを含む気体を供給する
（ｃ’’）５〜６０分間アニールする
などの諸工程を含んでいてもよい。
【００８４】
更に別の形態として、工程１１０６では、堆積後に上記ＳＲＳＯ層１０６をプラズマ酸化する。通常、Ｓｉナノ結晶のサイズは、アニール温度の低下に応じて小さくなる。例えば、工程１１０６では、約２５０℃まで（より好ましくは１５０℃以上２５０℃以下）基板１０２を加熱し、４〜５％のＯ２を含む気体を供給し、１〜２０分間酸化することにより、上記ＳＲＳＯ層１０６をプラズマ酸化する。
【００８５】
一つの形態として、工程１１０２の基板１０２を用意する工程では、Ｓｉ、ｎ型Ｓｉ、ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、Ａｌ２Ｏ３（サファイア）のような物質、またはＳｉガラス、石英、およびプラスチックのような感温性物質を基板１０２として用いることもできる。
【００８６】
上記基板１０２が底部電極１０３として作動してもよい。また、別の形態では、工程１１０３で、上記基板１０２と第一絶縁層１０４との間に挟まれた底部電極１０３を形成する。底部電極１０３は、多結晶Ｓｉ、Ｐｔ、Ｉｒ、Ａｌ、ＡｌＣｕ、Ａｕ、Ａｇ、ＹＢＣＯ、ＩＴＯ、ＲｕＯ２、またはＬａ１−ＸＳｒＸＣｏＯ３のような物質で形成され得る。また、別の形態では、工程１１０３で、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）またはクロム（Ｃｒ）のような物質から透明な底部電極１０３を形成する。底部電極１０３が透明である場合は、工程１１０２で形成される上記基板１０２もまた透明であってもよい。
【００８７】
一つの形態として、工程１１１０では、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、またはＣｒのような透明材料で上部電極１１０を形成する。また、別の形態では、上部電極１１０は、多結晶Ｓｉ、Ｐｔ、Ｉｒ、Ａｌ、ＡｌＣｕ、Ａｕ、Ａｇ、ＹＢＣＯ、ＩＴＯ、ＲｕＯ２、またはＬａ１−ＸＳｒＸＣｏＯ３のような不透明な材料から構成されていてもよい。
【００８８】
別の形態では、上記第一絶縁層１０４および第二絶縁層１０８を形成する工程１１０４および工程１１０８には、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、またはＮｂ２Ｏ５のような物質から第一絶縁層１０４および第二絶縁層１０８を形成する工程がそれぞれ含まれる。
【００８９】
図１２は、ＳｉＥＬ素子から短波長光を放射させる方法を示すフローチャートである。上記方法は、工程１２００から始まる。工程１２０２では、基板１０２、該基板１０２の上に重なる第一絶縁層１０４、該第一絶縁層１０４の上に重なるＳＲＳＯ層１０６、該ＳＲＳＯ層１０６の上に重なる第二絶縁層１０８、および該第二絶縁層１０８の上に重なる上部電極１１０を含むＳｉＥＬ素子１００を用意する。工程１２０４では、大きさが０．５〜５ｎｍのナノ結晶性Ｓｉを上記ＳＲＳＯ層１０６内に形成する。通常、工程１２０４では、Ｓｉ濃度が５〜４０％のＳＲＳＯ層１０６を形成する。工程１２０６では、上記ＳｉＥＬ素子１００に電力を加える。一つの形態として、工程１２０６では、１２０Ｖ以上（より好ましくは１２０Ｖ以上５００Ｖ以下）の振幅を有するＤＣパルスを加える。工程１２０８では、５９０ｎｍ未満の波長を有する光を放射させる。一つの形態としては、工程１２０８では、５００〜８００ｎｍの波長を有する光を放射させる。別の形態としては、工程１２０８では、５０サイクル以上（より好ましくは５０サイクル以上１０００サイクル以下）電力を加えた後、強度が５％未満（より好ましくは０．１％以上５％未満）減衰した光を放射させる。
【００９０】
一つの形態としては、工程１２０４におけるナノ結晶性Ｓｉを形成する工程には、上記第一絶縁層１０４上にＳＲＳＯ層１０６をＤＣスパッタリングする工程が含まれる。別の形態としては、工程１２０４では、上記ＳＲＳＯ層１０６の堆積後に高速熱アニール（ＲＴＡ）工程を行う。別の形態としては、工程１２０４では、堆積後に上記ＳＲＳＯ層１０６を熱酸化する。さらに他の形態としては、工程１２０４では、堆積後に上記ＳＲＳＯ層１０６をプラズマ酸化する。
【００９１】
上述したように、本実施の形態では、ＳＲＳＯを用いたＥＬ素子、および小さい直径のＳｉナノ結晶を有するような素子の作製を可能とする製造方法を提供した。本発明を説明するために特定の物質、環境条件および温度のいくつかの例が示されているが、本発明はこれらの例に限定されるものではなく、他の変形および形態が当業者によってなされるであろう。
【図面の簡単な説明】
【００９２】
【図１】本実施の形態に係るシリコンエレクトロルミネセンス素子の概略構成を示す断面図である。
【図２】上記シリコンエレクトロルミネセンス素子の別の形態の概略構成を示す断面図である。
【図３】上記シリコンエレクトロルミネセンス素子のＥＬ素子構造の概略構成を示す断面図である。
【図４】酸素分圧が１５％の場合におけるＤＣスパッタリング出力とＳＲＳＯ内のＳｉ濃度との関係を示すグラフである。
【図５】アニール温度とＤＣスパッタリング出力とＳＲＳＯ内のＳｉ濃度との関係を示すグラフである。
【図６】アニール温度とＤＣスパッタリング出力とＳＲＳＯ内のＳｉ濃度との関係を示すグラフである。
【図７】様々なＤＣ出力の条件で堆積され、１０００℃で３０分間アニールしたＳＲＳＯのＰＬスペクトルを示すグラフである。
【図８】熱酸化前後でのＳＲＳＯのＰＬスペクトルを示すグラフである。
【図９】本実施の形態にかかる方法により作製されたＳＲＳＯの波長帯を示すグラフである。
【図１０】ＳＲＳＯの安定性試験を示すグラフである。
【図１１】短波長で発光するシリコンエレクトロルミネセンス素子を形成する方法を示すフローチャートである。
【図１２】シリコンエレクトロルミネセンス素子から短波長光を放射させる方法を示すフローチャートである。
【符号の説明】
【００９３】
１００ 素子（シリコンエレクトロルミネセンス素子）
１０２ 基板
１０３ 底部電極
１０４ 第一絶縁層
１０６ シリコン過剰酸化ケイ素（ＳＲＳＯ）層
１０８ 第二絶縁層
１１０ 上部電極
【特許請求の範囲】
【請求項１】
基板を用意する工程と、
上記基板の上に重ねて、第一絶縁層を形成する工程と、
上記第一絶縁層の上に重ねて、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたシリコン過剰酸化ケイ素（ＳＲＳＯ）層を形成する工程と、
上記ＳＲＳＯ層の上に重ねて、第二絶縁層を形成する工程と、
上記第二絶縁層の上に重ねて、上部電極を形成する工程とを含むことを特徴とするシリコンエレクトロルミネセンス素子の製造方法。
【請求項２】
上記ＳＲＳＯ層は、Ｓｉ濃度が５〜４０％であることを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項３】
上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層を上記第一絶縁層上にＤＣスパッタリングする工程を含むことを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項４】
上記ＤＣスパッタリングする工程では、下記（ａ）〜（ｅ）の工程
（ａ）Ｓｉターゲットを使用する
（ｂ）１００〜３００Ｗの範囲内の電力を加える
（ｃ）上記基板を２０〜３００℃の範囲内の温度に加熱する
（ｄ）２〜１０ｍＴｏｒｒの範囲内の堆積圧力を用いる
（ｅ）ＡｒおよびＮ２を含む群から選択された気体と２〜３０％のＯ２とを含む気体を供給する
を含むことを特徴とする請求項３に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項５】
上記ＳＲＳＯ層を形成する工程は、ＤＣスパッタリングの出力を低下させることにより、Ｓｉナノ結晶のサイズを小さくする工程を含むことを特徴とする請求項３に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項６】
上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層の堆積の後に高速熱アニールを行う工程を含むことを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項７】
上記高速熱アニールを行う工程では、下記（ａ’）〜（ｄ’）の工程
（ａ’）５０〜５００℃／秒の高速熱速度を用いる
（ｂ’）上記基板を８００〜１２００℃の範囲内の温度に加熱する
（ｃ’）ＡｒおよびＮ２を含む群から選択される気体を供給する
（ｄ’）５〜６０分間アニールする
を含むことを特徴とする請求項６に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項８】
上記ＳＲＳＯ層を形成する工程は、アニール温度を低下させることにより、上記Ｓｉナノ結晶の大きさを小さくする工程を含むことを特徴とする請求項７に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項９】
上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層の堆積の後にＳＲＳＯ層を熱酸化する工程を含むことを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１０】
上記ＳＲＳＯ層を熱酸化する工程では、下記（ａ’’）〜（ｃ’’）の工程
（ａ’’）上記基板を８００〜１２００℃の範囲内の温度に加熱する
（ｂ’’）ＡｒおよびＮ２を含む群から選択された気体と２〜３０％のＯ２とを含む気体を供給する
（ｃ’’）５〜６０分間アニールする
を含むことを特徴とする請求項９に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１１】
上記ＳＲＳＯ層を形成する工程は、アニール温度を低下させることにより、上記Ｓｉナノ結晶のサイズを小さくする工程を含むことを特徴とする請求項９に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１２】
上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層の堆積の後にＳＲＳＯ層をプラズマ酸化する工程を含むことを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１３】
上記ＳＲＳＯ層をプラズマ酸化する工程では、下記（ａ’’’）〜（ｃ’’’）の工程
（ａ’’’）上記基板を１５０〜２５０℃の範囲内の温度に加熱する
（ｂ’’’）４〜５％のＯ２を含む気体を供給する
（ｃ’’’）１〜２０分間酸化を行う
を含むことを特徴とする請求項１２に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１４】
上記ＳＲＳＯ層を形成する工程は、アニール温度を低下させることにより、上記Ｓｉナノ結晶のサイズを小さくする工程を含むことを特徴とする請求項１２に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１５】
上記基板は、Ｓｉ、ｎ型Ｓｉ、ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、およびＡｌ２Ｏ３（サファイア）からなる群から選択された物質、またはガラス、プラスチック、および石英からなる群から選択された感温性材料を含むことを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１６】
上記基板と上記第一絶縁層との間に挟まれた底部電極を形成する工程を更に含むことを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１７】
上記底部電極を、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、クロム（Ｃｒ）、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質から形成することを特徴とする請求項１６に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１８】
上部電極を、多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質から形成することを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１９】
上記第一絶縁層および第二絶縁層を、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、およびＮｂ２Ｏ５を含む群から選択された物質から形成することを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項２０】
基板と、該基板の上に重なる第一絶縁層と、該第一絶縁層の上に重なるシリコン過剰酸化ケイ素（ＳＲＳＯ）層と、該ＳＲＳＯ層の上に重なる第二絶縁層と、該第二絶縁層の上に重なる上部電極とを含むシリコンエレクトロルミネセンス素子を用意する工程と、
上記ＳＲＳＯ層内に、大きさが０．５〜５ｎｍのナノ結晶性Ｓｉを形成する工程とを含むことを特徴とする短波長光を放射させる方法。
【請求項２１】
ナノ結晶性Ｓｉを形成した後のＳＲＳＯ層のＳｉ濃度は、５〜４０％の範囲内であることを特徴とする請求項２０に記載の短波長光を放射させる方法。
【請求項２２】
ナノ結晶性Ｓｉを形成する工程は、第一絶縁層上の上記ＳＲＳＯ層をＤＣスパッタリングする工程を含むことを特徴とする請求項２０に記載の短波長光を放射させる方法。
【請求項２３】
ナノ結晶性Ｓｉを形成する工程は、上記ＳＲＳＯ層の堆積の後に高速熱アニール（ＲＴＡ）を行う工程を含むことを特徴とする請求項２０に記載の短波長光を放射させる方法。
【請求項２４】
ナノ結晶性Ｓｉを形成する工程は、堆積の後に上記ＳＲＳＯ層を熱酸化する工程を含むことを特徴とする請求項２０に記載の短波長光を放射させる方法。
【請求項２５】
ナノ結晶性Ｓｉを形成する工程は、堆積の後に上記ＳＲＳＯ層をプラズマ酸化する工程を含むことを特徴とする請求項２０に記載の短波長光を放射させる方法。
【請求項２６】
基板と、
上記基板の上に重なる第一絶縁層と、
上記第一絶縁層の上に重なり、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたシリコン過剰酸化ケイ素（ＳＲＳＯ）層と、
上記ＳＲＳＯ層の上に重なる第二絶縁層と、
上記第二絶縁層の上に重なる上部電極とを含むことを特徴とするシリコンエレクトロルミネセンス素子。
【請求項２７】
上記ＳＲＳＯ層は、Ｓｉ濃度が５〜４０％であることを特徴とする請求項２６に記載のシリコンエレクトロルミネセンス素子。
【請求項２８】
上記基板は、Ｓｉ、ｎ型Ｓｉ、ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、およびＡｌ２Ｏ３（サファイア）からなる群から選択された物質、またはガラス、プラスチック、および石英からなる群から選択された感温性材料からなることを特徴とする請求項２６に記載のシリコンエレクトロルミネセンス素子。
【請求項２９】
上記基板と上記第一絶縁層との間に挟まれた底部電極を更に含むことを特徴とする請求項２６に記載のシリコンエレクトロルミネセンス素子。
【請求項３０】
上記底部電極は、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、クロム（Ｃｒ）、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質からなることを特徴とする請求項２９に記載のシリコンエレクトロルミネセンス素子。
【請求項３１】
上記基板は、透明材料からなり、かつ、上記底部電極も透明材料からなることを特徴とする請求項２９に記載のシリコンエレクトロルミネセンス素子。
【請求項３２】
上記第一絶縁層および第二絶縁層は、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、およびＮｂ２Ｏ５を含む群から選択された物質からなることを特徴とする請求項２６に記載のシリコンエレクトロルミネセンス素子。
【請求項３３】
上記上部電極は、多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質からなることを特徴とする請求項２６に記載のシリコンエレクトロルミネセンス素子。
【請求項３４】
上記ＳＲＳＯ層は、空隙率が０．１〜５％の範囲内であることを特徴とする請求項２６に記載のシリコンエレクトロルミネセンス素子。
【請求項１】
基板を用意する工程と、
上記基板の上に重ねて、第一絶縁層を形成する工程と、
上記第一絶縁層の上に重ねて、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたシリコン過剰酸化ケイ素（ＳＲＳＯ）層を形成する工程と、
上記ＳＲＳＯ層の上に重ねて、第二絶縁層を形成する工程と、
上記第二絶縁層の上に重ねて、上部電極を形成する工程とを含むことを特徴とするシリコンエレクトロルミネセンス素子の製造方法。
【請求項２】
上記ＳＲＳＯ層は、Ｓｉ濃度が５〜４０％であることを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項３】
上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層を上記第一絶縁層上にＤＣスパッタリングする工程を含むことを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項４】
上記ＤＣスパッタリングする工程では、下記（ａ）〜（ｅ）の工程
（ａ）Ｓｉターゲットを使用する
（ｂ）１００〜３００Ｗの範囲内の電力を加える
（ｃ）上記基板を２０〜３００℃の範囲内の温度に加熱する
（ｄ）２〜１０ｍＴｏｒｒの範囲内の堆積圧力を用いる
（ｅ）ＡｒおよびＮ２を含む群から選択された気体と２〜３０％のＯ２とを含む気体を供給する
を含むことを特徴とする請求項３に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項５】
上記ＳＲＳＯ層を形成する工程は、ＤＣスパッタリングの出力を低下させることにより、Ｓｉナノ結晶のサイズを小さくする工程を含むことを特徴とする請求項３に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項６】
上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層の堆積の後に高速熱アニールを行う工程を含むことを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項７】
上記高速熱アニールを行う工程では、下記（ａ’）〜（ｄ’）の工程
（ａ’）５０〜５００℃／秒の高速熱速度を用いる
（ｂ’）上記基板を８００〜１２００℃の範囲内の温度に加熱する
（ｃ’）ＡｒおよびＮ２を含む群から選択される気体を供給する
（ｄ’）５〜６０分間アニールする
を含むことを特徴とする請求項６に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項８】
上記ＳＲＳＯ層を形成する工程は、アニール温度を低下させることにより、上記Ｓｉナノ結晶の大きさを小さくする工程を含むことを特徴とする請求項７に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項９】
上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層の堆積の後にＳＲＳＯ層を熱酸化する工程を含むことを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１０】
上記ＳＲＳＯ層を熱酸化する工程では、下記（ａ’’）〜（ｃ’’）の工程
（ａ’’）上記基板を８００〜１２００℃の範囲内の温度に加熱する
（ｂ’’）ＡｒおよびＮ２を含む群から選択された気体と２〜３０％のＯ２とを含む気体を供給する
（ｃ’’）５〜６０分間アニールする
を含むことを特徴とする請求項９に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１１】
上記ＳＲＳＯ層を形成する工程は、アニール温度を低下させることにより、上記Ｓｉナノ結晶のサイズを小さくする工程を含むことを特徴とする請求項９に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１２】
上記ＳＲＳＯ層を形成する工程は、該ＳＲＳＯ層の堆積の後にＳＲＳＯ層をプラズマ酸化する工程を含むことを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１３】
上記ＳＲＳＯ層をプラズマ酸化する工程では、下記（ａ’’’）〜（ｃ’’’）の工程
（ａ’’’）上記基板を１５０〜２５０℃の範囲内の温度に加熱する
（ｂ’’’）４〜５％のＯ２を含む気体を供給する
（ｃ’’’）１〜２０分間酸化を行う
を含むことを特徴とする請求項１２に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１４】
上記ＳＲＳＯ層を形成する工程は、アニール温度を低下させることにより、上記Ｓｉナノ結晶のサイズを小さくする工程を含むことを特徴とする請求項１２に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１５】
上記基板は、Ｓｉ、ｎ型Ｓｉ、ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、およびＡｌ２Ｏ３（サファイア）からなる群から選択された物質、またはガラス、プラスチック、および石英からなる群から選択された感温性材料を含むことを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１６】
上記基板と上記第一絶縁層との間に挟まれた底部電極を形成する工程を更に含むことを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１７】
上記底部電極を、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、クロム（Ｃｒ）、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質から形成することを特徴とする請求項１６に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１８】
上部電極を、多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質から形成することを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項１９】
上記第一絶縁層および第二絶縁層を、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、およびＮｂ２Ｏ５を含む群から選択された物質から形成することを特徴とする請求項１に記載のシリコンエレクトロルミネセンス素子の製造方法。
【請求項２０】
基板と、該基板の上に重なる第一絶縁層と、該第一絶縁層の上に重なるシリコン過剰酸化ケイ素（ＳＲＳＯ）層と、該ＳＲＳＯ層の上に重なる第二絶縁層と、該第二絶縁層の上に重なる上部電極とを含むシリコンエレクトロルミネセンス素子を用意する工程と、
上記ＳＲＳＯ層内に、大きさが０．５〜５ｎｍのナノ結晶性Ｓｉを形成する工程とを含むことを特徴とする短波長光を放射させる方法。
【請求項２１】
ナノ結晶性Ｓｉを形成した後のＳＲＳＯ層のＳｉ濃度は、５〜４０％の範囲内であることを特徴とする請求項２０に記載の短波長光を放射させる方法。
【請求項２２】
ナノ結晶性Ｓｉを形成する工程は、第一絶縁層上の上記ＳＲＳＯ層をＤＣスパッタリングする工程を含むことを特徴とする請求項２０に記載の短波長光を放射させる方法。
【請求項２３】
ナノ結晶性Ｓｉを形成する工程は、上記ＳＲＳＯ層の堆積の後に高速熱アニール（ＲＴＡ）を行う工程を含むことを特徴とする請求項２０に記載の短波長光を放射させる方法。
【請求項２４】
ナノ結晶性Ｓｉを形成する工程は、堆積の後に上記ＳＲＳＯ層を熱酸化する工程を含むことを特徴とする請求項２０に記載の短波長光を放射させる方法。
【請求項２５】
ナノ結晶性Ｓｉを形成する工程は、堆積の後に上記ＳＲＳＯ層をプラズマ酸化する工程を含むことを特徴とする請求項２０に記載の短波長光を放射させる方法。
【請求項２６】
基板と、
上記基板の上に重なる第一絶縁層と、
上記第一絶縁層の上に重なり、大きさが０．５〜５ｎｍであるナノ結晶性Ｓｉが埋め込まれたシリコン過剰酸化ケイ素（ＳＲＳＯ）層と、
上記ＳＲＳＯ層の上に重なる第二絶縁層と、
上記第二絶縁層の上に重なる上部電極とを含むことを特徴とするシリコンエレクトロルミネセンス素子。
【請求項２７】
上記ＳＲＳＯ層は、Ｓｉ濃度が５〜４０％であることを特徴とする請求項２６に記載のシリコンエレクトロルミネセンス素子。
【請求項２８】
上記基板は、Ｓｉ、ｎ型Ｓｉ、ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、およびＡｌ２Ｏ３（サファイア）からなる群から選択された物質、またはガラス、プラスチック、および石英からなる群から選択された感温性材料からなることを特徴とする請求項２６に記載のシリコンエレクトロルミネセンス素子。
【請求項２９】
上記基板と上記第一絶縁層との間に挟まれた底部電極を更に含むことを特徴とする請求項２６に記載のシリコンエレクトロルミネセンス素子。
【請求項３０】
上記底部電極は、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、クロム（Ｃｒ）、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質からなることを特徴とする請求項２９に記載のシリコンエレクトロルミネセンス素子。
【請求項３１】
上記基板は、透明材料からなり、かつ、上記底部電極も透明材料からなることを特徴とする請求項２９に記載のシリコンエレクトロルミネセンス素子。
【請求項３２】
上記第一絶縁層および第二絶縁層は、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、およびＮｂ２Ｏ５を含む群から選択された物質からなることを特徴とする請求項２６に記載のシリコンエレクトロルミネセンス素子。
【請求項３３】
上記上部電極は、多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ＸＳｒＸＣｏＯ３を含む群から選択された物質からなることを特徴とする請求項２６に記載のシリコンエレクトロルミネセンス素子。
【請求項３４】
上記ＳＲＳＯ層は、空隙率が０．１〜５％の範囲内であることを特徴とする請求項２６に記載のシリコンエレクトロルミネセンス素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００６−２２８７３２（Ｐ２００６−２２８７３２Ａ）
【公開日】平成１８年８月３１日（２００６．８．３１）
【国際特許分類】
【出願番号】特願２００６−３６９４４（Ｐ２００６−３６９４４）
【出願日】平成１８年２月１４日（２００６．２．１４）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成１８年８月３１日（２００６．８．３１）
【国際特許分類】
【出願日】平成１８年２月１４日（２００６．２．１４）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]