スイッチングレギュレータ
【課題】スイッチング素子の応答遅れをなくすことにより損失の悪化を防止することができる自然転流方式のスイッチングレギュレータを提供する。
【解決手段】電圧Ｖdsが０になったとき、電圧比較回路１１の出力がハイレベルとなってフリップフロップ回路（F.F.）１２がセットされ、ＬＭＯＳがオンとなる。これによりコイルＬに流れる電流ＩＬが増加し始め、オフロジック回路１７は出力電圧Ｖoutに応じたＬＭＯＳのオフタイミング時にF.F.１２をリセットし、ＬＭＯＳをオフする。このとき、F.F.１２の出力が反転回路１４を介してF.F.１３のセット端子に供給されているので、ＬＭＯＳがオフになると同時に、F.F.１３がセットされ、ＭＯＳ駆動用ゲートドライバ回路１６を介してＨＭＯＳがオンとなる。したがって、駆動回路に多少の応答遅れがあったとしても、電圧Ｖdsの上昇時にはＨＭＯＳがオンしており、損失が発生しない。
【解決手段】電圧Ｖdsが０になったとき、電圧比較回路１１の出力がハイレベルとなってフリップフロップ回路（F.F.）１２がセットされ、ＬＭＯＳがオンとなる。これによりコイルＬに流れる電流ＩＬが増加し始め、オフロジック回路１７は出力電圧Ｖoutに応じたＬＭＯＳのオフタイミング時にF.F.１２をリセットし、ＬＭＯＳをオフする。このとき、F.F.１２の出力が反転回路１４を介してF.F.１３のセット端子に供給されているので、ＬＭＯＳがオフになると同時に、F.F.１３がセットされ、ＭＯＳ駆動用ゲートドライバ回路１６を介してＨＭＯＳがオンとなる。したがって、駆動回路に多少の応答遅れがあったとしても、電圧Ｖdsの上昇時にはＨＭＯＳがオンしており、損失が発生しない。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータ、特に、ソフトスイッチング方式のスイッチングレギュレータに関する。
【背景技術】
【０００２】
従来、電源電圧を昇圧して負荷に供給するため、スイッチングレギュレータが用いられているが、このスイッチングレギュレータの原理はコイルに大電流を流して逆起電力で一度に昇圧するものであり、高電圧、大電流を効率よく得ることができる。
例えば車載用ではバッテリからの電圧をスイッチングレギュレータで昇圧させ、これをエアバッグ等の負荷に駆動電圧として与えるものがある。
【０００３】
しかしながら、従来のスイッチングレギュレータは、スイッチング素子のスイッチング動作が、スイッチング素子に電圧が印加され、電流が流れたままのハードスイッチングであるため、サージ電圧などのスイッチングによって発生するノイズに対する特別な対策が不可欠であるという問題があった。
また、スイッチング素子で発生するスイッチング損失の割合が高いため、ヒートシンクが小型化できず、結果として、スイッチングレギュレータを小型化することが難しいという問題もあった。
【０００４】
このため、スイッチングレギュレータとして、最近、スイッチング素子のゼロ電圧、ゼロ電流でスイッチング動作を行う（ソフトスイッチング）、いわゆる、自然転流方式のスイッチングレギュレータが使用されている。自然転流方式とは、コイルにコンデンサを直列接続させておき、ＬＣ共振作用により増加された電流や電圧を０レベルまで自然に低下させ、ゼロ電圧／電流の時点でスイッチングさせることでスイッチング素子の損失を低減させるものである。
この自然転流方式のスイッチングレギュレータは、電流リップルが非常に大きくなるが、スイッチングにおける損失の発生を抑えた効率的な動作を実現できるとともに、回路構成が簡単であり、大出力系に適している、という特徴を備えている（例えば、特許文献１参照）。
【特許文献１】特開２００４−２８２８３５号公報
【０００５】
図３は自然転流方式のスイッチングレギュレータの構成を示す図であり、コイルＬ、コンデンサＣ、Ｃｏ、ＬＭＯＳ（ＭＯＳＦＥＴ）、ＨＭＯＳ（ＭＯＳＦＥＴ）及びＬＭＯＳ、ＨＭＯＳのスイッチングを制御する制御回路２により構成されている。
制御回路２は、電圧比較回路２１、２２、フリップフロップ回路（Ｆ．Ｆ．）２３、２４、ＭＯＳ駆動用ゲートドライバ回路２５、２６及びオフロジック回路（OFF LOGIC）２７により構成され、この制御回路２にはコイルＬとＬＭＯＳとの接続点の電圧Ｖds及び出力電圧Ｖoutが制御信号として入力され、ＭＯＳ駆動用ゲートドライバ回路２５、２６によりＬＭＯＳ及びＨＭＯＳのオン、オフを制御する。
なお、コンデンサＣｏは出力電圧平滑用のコンデンサであり、コンデンサＣはＬＭＯＳのオンからオフ時の電圧急変を防止するためのコンデンサである。このコンデンサＣとコイルＬとでＬＣ共振作用を構成する。
【０００６】
図４は図３のスイッチングレギュレータの動作波形を示す図であり、図４（ｃ）に示すように、電圧Ｖdsが０になったとき（１）、電圧比較回路２１の出力がハイレベルとなってフリップフロップ回路２３がセットされるので、図４（ｂ）に示すように、ＭＯＳ駆動用ゲートドライバ回路２５を介してＬＭＯＳがオンされる。
これにより、図４（ｄ）に示すように、コイルＬに電源Ｖinの電圧が加わってコイルＬに流れる電流ＩＬが増加し始める。
【０００７】
一方、オフロジック回路２７は出力電圧Ｖoutに応じてＬＭＯＳのオフタイミングを決定する。すなわち、このＬＭＯＳのオンによって増加する電流ＩＬが最大値になるまでオンさせ続けるが、このオン時間（オフタイミングまでの時間）を出力電圧Ｖoutで決定する。このように決定したオフタイミング（２）毎に、フリップフロップ回路２３のリセット端子に信号を供給することにより、フリップフロップ回路２３をリセットし、ＬＭＯＳをオフする。
すなわち、オフロジック回路２７は出力電圧Ｖoutが規定電圧、例えば、４２Ｖよりも小さいときは、ＬＭＯＳのオフタイミングが遅くなるように制御し、４２Ｖよりも大きい場合には、ＬＭＯＳのオフタイミングが早くなるように制御する。
【０００８】
このＬＭＯＳのオフによりコイルＬに逆起電力が発生し、図４（ｃ）に示すように電圧Ｖdsが上昇し、電圧Ｖdsが出力電圧Ｖoutと等しい電圧、例えば、４２Ｖになると（３）、電圧比較回路２２の出力がハイレベルとなってフリップフロップ回路２４がセットされるので、図４（ａ）に示すように、ＭＯＳ駆動用ゲートドライバ回路２６を介してＨＭＯＳがオンされる。
これにより、図４（ｄ）に示すように、コイルＬに流れる電流ＩＬが下降し始める。そして、オフロジック回路２７は電流ＩＬが０になるタイミングを演算により算出し、算出したタイミングになると（４）、オフロジック回路２７はフリップフロップ回路２４のリセット端子に信号を供給してフリップフロップ回路２４をリセットするので、ＨＭＯＳがオフし、図４（ｃ）に示すように、電圧Ｖdsが下降し始める。
以上の動作を繰り返すことにより、出力電圧Ｖoutとして昇圧された電圧を得ることができる。
【０００９】
ここで、オフロジック回路２７において電流ＩＬが０になるタイミングを演算する演算式について説明する。電流ＩＬを直接検出しない理由の１つとしては、電流検出回路を専用に設ける必要があるため、演算方式で行うようにしている。
このスイッチングレギュレータの定常状態においては、コイルＬに流れる電流ＩＬが０になってＨＭＯＳがオフした場合には、図４（ｄ）に示すように、電流ＩＬはコイルＬとコンデンサＣによる共振電流となるので、Ｉminは、
Ｉmin＝（４２Ｖ−１２Ｖ）／√（Ｌ／Ｃ）・・・（１式）
であり、電流ＩＬがＩminになってから０になるまでの時間ｔ4は、
ｔ4＝Ｌ＊（Ｉmin＊0.9165）／１２Ｖ ・・・（２式）
となる。
【００１０】
そして、ＬＭＯＳのオン時間と上記の時間ｔ4とから電流ＩＬが電流０からＩmaxまで上昇する時間ｔ0を演算により求めることができ、この時間t0を用いることにより、Imaxを、
Imax＝１２Ｖ＊ｔ0／Ｌ ・・・（３式）
により求めることができる。
さらに、電圧Ｖdsが０Ｖから４２Ｖまで上昇する時間ｔ1は、
ｔ1＝Ｃ＊４２Ｖ／Ｉmax ・・・（４式）
により求めることができ、電流ＩＬが０になるタイミングは、電流ＩＬがＩmaxから０になるまでの時間ｔ2として、
ｔ2＝Ｌ＊Ｉmax／（４２Ｖ−１２Ｖ） ・・・（５式）
により求めることができるので、オフロジック回路２７は電圧比較器２２の出力が立ち上がってから上記（５式）の時間t2が経過した時点でＨＭＯＳをオフする。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来の自然転流方式のスイッチングレギュレータは上記のように構成されているが、例えば、電源電圧Ｖinが１２Ｖ、出力電圧Ｖoutが４２Ｖ、出力電力が１８０Ｗ、コイルＬのインダクタンスが５００ｎＨ、コンデンサＣの容量が４０６０ｐＦの場合、ＬＭＯＳのオフからＨＭＯＳオンまでの時間ｔ1が５ｎｓ程度しかないため、電圧Ｖdsが出力電圧Ｖoutと等しい電圧になったことを検出してからＨＭＯＳをオンさせたのでは、回路の応答遅れなどにより損失の悪化を招くという問題が生じていた。
これは、スイッチングレギュレータが、ＬＭＯＳで起電力を発生させ、それによる電圧増加をモニタリングしておいて、Ｖdsの電圧が最高電圧となり、ＨＭＯＳの両端電位差がゼロになってＨＭＯＳの損失がない時にＨＭＯＳをオンさせていることに起因する。
【００１２】
すなわち、ＭＯＳ駆動用ゲートドライバ回路２５、２６は大電流駆動であり、通常、応答遅れが生じるが、このゲートドライバ回路の応答遅れによりＨＭＯＳのオンが遅れると、図３に示すように、ＨＭＯＳに形成されている寄生のダイオードＤに電流が流れて、例えば、0.7Ｖ（ダイオードの順方向降下電圧）＊Ｉmaxの電力損失がＨＭＯＳに発生する。
なお、寄生ダイオードＤは実際はＭＯＳＦＥＴの素子内部にあり、実際の部品としては存在しない要素であり、ＨＭＯＳがオンした場合には、この寄生ダイオードＤに電流が流れなくなるので、損失は発生しない。
このように、自然転流方式ではコンデンサＣを備えているために、ＬＭＯＳがオフとなってからＶdsの電圧が最高電圧になるまでに時間がかかり、その分ＨＭＯＳに電力損失が発生する。
【００１３】
本発明は、上記の問題に鑑みてなされたもので、スイッチング素子の応答遅れをなくすことにより損失の悪化を防止することができる自然転流方式のスイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述の目的を達成するため、本発明に係るスイッチングレギュレータ（１）は、
コイルと、出力コンデンサと、上記コイルと上記出力コンデンサとの間に接続された第１のスイッチング手段と、上記コイルと上記第１のスイッチング手段との接続点と接地間に接続された第２のスイッチング手段と、上記第１のスイッチング手段及び第２のスイッチング手段を制御する制御手段とを備えたスイッチングレギュレータにおいて、
上記制御手段が、上記第２のスイッチング手段のオフと同時に上記第１のスイッチング手段をオンすることを特徴とする。
【００１５】
また、本発明に係るスイッチングレギュレータ（２）は、スイッチングレギュレータ（１）において、
上記制御手段が、上記コイルと上記第２のスイッチング手段との接続点の電圧が降下して０になったとき、上記第２のスイッチング手段をオンし、出力電圧に応じたタイミングで上記第２のスイッチング手段をオフすることを特徴とし、
本発明に係るスイッチングレギュレータ（３）は、スイッチングレギュレータ（１）において、
上記制御手段が、上記コイルに流れる電流が０になったとき、上記第１のスイッチング手段をオフすることを特徴とする。
【発明の効果】
【００１６】
本発明に係るスイッチングレギュレータ（１）〜（３）によれば、コイルと第１のスイッチング手段との接続点と接地間に接続された第２のスイッチング手段のオフと同時に、コイルと出力コンデンサとの間に接続された第１のスイッチング手段がオンされ、スイッチング手段の駆動回路に多少の応答遅れがあったとしても、第１のスイッチング手段のオン時に応答遅れが生じないので、損失の悪化を防止することができる。
【実施例】
【００１７】
以下、本発明のスイッチングレギュレータの実施例について、図面を用いて説明する。図１は本発明のスイッチングレギュレータの実施例を示す図であり、図に示すように、このスイッチングレギュレータは、コイルＬ、コンデンサＣ、Ｃｏ、スイッチング手段としてのＬＭＯＳ、ＨＭＯＳ及びＬＭＯＳ、ＨＭＯＳのスイッチングを制御する制御回路１により構成されている。
【００１８】
制御回路１は、電圧比較回路１１、フリップフロップ回路（Ｆ．Ｆ．）１２、１３、反転回路１４、ＭＯＳ駆動用ゲートドライバ回路１５、１６、オフロジック回路（OFF LOGIC）１７により構成され、この制御回路１にはコイルＬとＬＭＯＳとの接続点の電圧Ｖds及び出力電圧Ｖoutが制御信号として入力され、ＭＯＳ駆動用ゲートドライバ回路１５、１６によりＬＭＯＳ及びＨＭＯＳのオン、オフを制御する。
【００１９】
図２は図１のスイッチングレギュレータの動作波形を示す図であり、図２（ｃ）に示すように、時刻ｔ１で電圧Ｖdsが０になったとき（１）、電圧比較回路１１の出力がハイレベルとなってフリップフロップ回路１２がセットされるので、図２（ｂ）に示すように、ＭＯＳ駆動用ゲートドライバ回路１５を介してＬＭＯＳがオンとなる。
これにより、図２（ｄ）に示すように、コイルＬに電源Ｖinの電圧が加わってコイルＬに流れる電流ＩＬが増加し始める。
【００２０】
一方、オフロジック回路１７は出力電圧Ｖoutに応じてＬＭＯＳのオフタイミングを決定し、決定したオフタイミング（２）毎に、フリップフロップ回路１２のリセット端子に信号を供給することにより、フリップフロップ回路１２をリセットし、図２（ｂ）に示すように、時刻ｔ２でＬＭＯＳをオフする。
すなわち、従来と同様に、オフロジック回路１７は出力電圧Ｖoutが規定電圧、例えば、４２Ｖよりも小さいときは、ＬＭＯＳのオフタイミングが遅くなるように制御し、４２Ｖよりも大きい場合には、ＬＭＯＳのオフタイミングが早くなるように制御する。
【００２１】
このとき、フリップフロップ回路１２の出力が反転回路１４を介してフリップフロップ回路１３のセット端子に供給されているので、ＬＭＯＳがオフになると同時に、フリップフロップ回路１３がセットされ、図２（ａ）に示すように、時刻ｔ２でＭＯＳ駆動用ゲートドライバ回路１６を介してＨＭＯＳがオンとなる。この時刻ｔ２の時点でＨＭＯＳをオンしてもＶdsはゼロであるため、ＨＭＯＳには損失は発生しない。
これにより、コイルＬからＨＭＯＳを介して電流経路が形成されるので、図２（ｄ）に示すように、時刻ｔ２の時点でコイルＬに流れる電流ＩＬが下降し始める。そして、オフロジック回路１７は、従来と同様に、電流ＩＬが０になるタイミングを演算により算出し、反転回路１４の出力がハイレベルになってから上記算出したタイミングの時間が経過すると（３）、オフロジック回路１７はフリップフロップ回路１３のリセット端子に信号を供給してフリップフロップ回路１３をリセットするので、ＨＭＯＳがオフし、図２（ｃ）に示すように、時刻ｔ３で電圧Ｖdsが下降し始める。
以上の動作を繰り返すことにより、出力電圧Ｖoutとして昇圧された電圧を得ることができる。
【００２２】
以上のように、ＬＭＯＳのオフと同時にＨＭＯＳがオンされるので、ＭＯＳ駆動用ゲートドライバ回路１６等の駆動回路に多少の応答遅れがあったとしても、電圧Ｖdsの上昇時にはＨＭＯＳがオンしており、ＨＭＯＳの寄生ダイオードに電流が流れないので、損失の悪化を防止することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明のスイッチングレギュレータの実施例を示す回路図である。
【図２】図１のスイッチングレギュレータの動作波形を示す図である。
【図３】従来のスイッチングレギュレータの回路を示す図である。
【図４】従来のスイッチングレギュレータの動作波形を示す図である。
【符号の説明】
【００２４】
Ｌ コイル
Ｃ、Ｃo コンデンサ
ＬＭＯＳ、ＨＭＯＳ ＭＯＳＦＥＴ
１ 制御回路
１１ 電圧比較回路
１２、１３ フリップフロップ回路
１４ 反転回路
１５、１６ ＭＯＳ駆動用ゲートドライバ回路
１７ オフロジック回路
【技術分野】
【０００１】
本発明は、スイッチングレギュレータ、特に、ソフトスイッチング方式のスイッチングレギュレータに関する。
【背景技術】
【０００２】
従来、電源電圧を昇圧して負荷に供給するため、スイッチングレギュレータが用いられているが、このスイッチングレギュレータの原理はコイルに大電流を流して逆起電力で一度に昇圧するものであり、高電圧、大電流を効率よく得ることができる。
例えば車載用ではバッテリからの電圧をスイッチングレギュレータで昇圧させ、これをエアバッグ等の負荷に駆動電圧として与えるものがある。
【０００３】
しかしながら、従来のスイッチングレギュレータは、スイッチング素子のスイッチング動作が、スイッチング素子に電圧が印加され、電流が流れたままのハードスイッチングであるため、サージ電圧などのスイッチングによって発生するノイズに対する特別な対策が不可欠であるという問題があった。
また、スイッチング素子で発生するスイッチング損失の割合が高いため、ヒートシンクが小型化できず、結果として、スイッチングレギュレータを小型化することが難しいという問題もあった。
【０００４】
このため、スイッチングレギュレータとして、最近、スイッチング素子のゼロ電圧、ゼロ電流でスイッチング動作を行う（ソフトスイッチング）、いわゆる、自然転流方式のスイッチングレギュレータが使用されている。自然転流方式とは、コイルにコンデンサを直列接続させておき、ＬＣ共振作用により増加された電流や電圧を０レベルまで自然に低下させ、ゼロ電圧／電流の時点でスイッチングさせることでスイッチング素子の損失を低減させるものである。
この自然転流方式のスイッチングレギュレータは、電流リップルが非常に大きくなるが、スイッチングにおける損失の発生を抑えた効率的な動作を実現できるとともに、回路構成が簡単であり、大出力系に適している、という特徴を備えている（例えば、特許文献１参照）。
【特許文献１】特開２００４−２８２８３５号公報
【０００５】
図３は自然転流方式のスイッチングレギュレータの構成を示す図であり、コイルＬ、コンデンサＣ、Ｃｏ、ＬＭＯＳ（ＭＯＳＦＥＴ）、ＨＭＯＳ（ＭＯＳＦＥＴ）及びＬＭＯＳ、ＨＭＯＳのスイッチングを制御する制御回路２により構成されている。
制御回路２は、電圧比較回路２１、２２、フリップフロップ回路（Ｆ．Ｆ．）２３、２４、ＭＯＳ駆動用ゲートドライバ回路２５、２６及びオフロジック回路（OFF LOGIC）２７により構成され、この制御回路２にはコイルＬとＬＭＯＳとの接続点の電圧Ｖds及び出力電圧Ｖoutが制御信号として入力され、ＭＯＳ駆動用ゲートドライバ回路２５、２６によりＬＭＯＳ及びＨＭＯＳのオン、オフを制御する。
なお、コンデンサＣｏは出力電圧平滑用のコンデンサであり、コンデンサＣはＬＭＯＳのオンからオフ時の電圧急変を防止するためのコンデンサである。このコンデンサＣとコイルＬとでＬＣ共振作用を構成する。
【０００６】
図４は図３のスイッチングレギュレータの動作波形を示す図であり、図４（ｃ）に示すように、電圧Ｖdsが０になったとき（１）、電圧比較回路２１の出力がハイレベルとなってフリップフロップ回路２３がセットされるので、図４（ｂ）に示すように、ＭＯＳ駆動用ゲートドライバ回路２５を介してＬＭＯＳがオンされる。
これにより、図４（ｄ）に示すように、コイルＬに電源Ｖinの電圧が加わってコイルＬに流れる電流ＩＬが増加し始める。
【０００７】
一方、オフロジック回路２７は出力電圧Ｖoutに応じてＬＭＯＳのオフタイミングを決定する。すなわち、このＬＭＯＳのオンによって増加する電流ＩＬが最大値になるまでオンさせ続けるが、このオン時間（オフタイミングまでの時間）を出力電圧Ｖoutで決定する。このように決定したオフタイミング（２）毎に、フリップフロップ回路２３のリセット端子に信号を供給することにより、フリップフロップ回路２３をリセットし、ＬＭＯＳをオフする。
すなわち、オフロジック回路２７は出力電圧Ｖoutが規定電圧、例えば、４２Ｖよりも小さいときは、ＬＭＯＳのオフタイミングが遅くなるように制御し、４２Ｖよりも大きい場合には、ＬＭＯＳのオフタイミングが早くなるように制御する。
【０００８】
このＬＭＯＳのオフによりコイルＬに逆起電力が発生し、図４（ｃ）に示すように電圧Ｖdsが上昇し、電圧Ｖdsが出力電圧Ｖoutと等しい電圧、例えば、４２Ｖになると（３）、電圧比較回路２２の出力がハイレベルとなってフリップフロップ回路２４がセットされるので、図４（ａ）に示すように、ＭＯＳ駆動用ゲートドライバ回路２６を介してＨＭＯＳがオンされる。
これにより、図４（ｄ）に示すように、コイルＬに流れる電流ＩＬが下降し始める。そして、オフロジック回路２７は電流ＩＬが０になるタイミングを演算により算出し、算出したタイミングになると（４）、オフロジック回路２７はフリップフロップ回路２４のリセット端子に信号を供給してフリップフロップ回路２４をリセットするので、ＨＭＯＳがオフし、図４（ｃ）に示すように、電圧Ｖdsが下降し始める。
以上の動作を繰り返すことにより、出力電圧Ｖoutとして昇圧された電圧を得ることができる。
【０００９】
ここで、オフロジック回路２７において電流ＩＬが０になるタイミングを演算する演算式について説明する。電流ＩＬを直接検出しない理由の１つとしては、電流検出回路を専用に設ける必要があるため、演算方式で行うようにしている。
このスイッチングレギュレータの定常状態においては、コイルＬに流れる電流ＩＬが０になってＨＭＯＳがオフした場合には、図４（ｄ）に示すように、電流ＩＬはコイルＬとコンデンサＣによる共振電流となるので、Ｉminは、
Ｉmin＝（４２Ｖ−１２Ｖ）／√（Ｌ／Ｃ）・・・（１式）
であり、電流ＩＬがＩminになってから０になるまでの時間ｔ4は、
ｔ4＝Ｌ＊（Ｉmin＊0.9165）／１２Ｖ ・・・（２式）
となる。
【００１０】
そして、ＬＭＯＳのオン時間と上記の時間ｔ4とから電流ＩＬが電流０からＩmaxまで上昇する時間ｔ0を演算により求めることができ、この時間t0を用いることにより、Imaxを、
Imax＝１２Ｖ＊ｔ0／Ｌ ・・・（３式）
により求めることができる。
さらに、電圧Ｖdsが０Ｖから４２Ｖまで上昇する時間ｔ1は、
ｔ1＝Ｃ＊４２Ｖ／Ｉmax ・・・（４式）
により求めることができ、電流ＩＬが０になるタイミングは、電流ＩＬがＩmaxから０になるまでの時間ｔ2として、
ｔ2＝Ｌ＊Ｉmax／（４２Ｖ−１２Ｖ） ・・・（５式）
により求めることができるので、オフロジック回路２７は電圧比較器２２の出力が立ち上がってから上記（５式）の時間t2が経過した時点でＨＭＯＳをオフする。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来の自然転流方式のスイッチングレギュレータは上記のように構成されているが、例えば、電源電圧Ｖinが１２Ｖ、出力電圧Ｖoutが４２Ｖ、出力電力が１８０Ｗ、コイルＬのインダクタンスが５００ｎＨ、コンデンサＣの容量が４０６０ｐＦの場合、ＬＭＯＳのオフからＨＭＯＳオンまでの時間ｔ1が５ｎｓ程度しかないため、電圧Ｖdsが出力電圧Ｖoutと等しい電圧になったことを検出してからＨＭＯＳをオンさせたのでは、回路の応答遅れなどにより損失の悪化を招くという問題が生じていた。
これは、スイッチングレギュレータが、ＬＭＯＳで起電力を発生させ、それによる電圧増加をモニタリングしておいて、Ｖdsの電圧が最高電圧となり、ＨＭＯＳの両端電位差がゼロになってＨＭＯＳの損失がない時にＨＭＯＳをオンさせていることに起因する。
【００１２】
すなわち、ＭＯＳ駆動用ゲートドライバ回路２５、２６は大電流駆動であり、通常、応答遅れが生じるが、このゲートドライバ回路の応答遅れによりＨＭＯＳのオンが遅れると、図３に示すように、ＨＭＯＳに形成されている寄生のダイオードＤに電流が流れて、例えば、0.7Ｖ（ダイオードの順方向降下電圧）＊Ｉmaxの電力損失がＨＭＯＳに発生する。
なお、寄生ダイオードＤは実際はＭＯＳＦＥＴの素子内部にあり、実際の部品としては存在しない要素であり、ＨＭＯＳがオンした場合には、この寄生ダイオードＤに電流が流れなくなるので、損失は発生しない。
このように、自然転流方式ではコンデンサＣを備えているために、ＬＭＯＳがオフとなってからＶdsの電圧が最高電圧になるまでに時間がかかり、その分ＨＭＯＳに電力損失が発生する。
【００１３】
本発明は、上記の問題に鑑みてなされたもので、スイッチング素子の応答遅れをなくすことにより損失の悪化を防止することができる自然転流方式のスイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述の目的を達成するため、本発明に係るスイッチングレギュレータ（１）は、
コイルと、出力コンデンサと、上記コイルと上記出力コンデンサとの間に接続された第１のスイッチング手段と、上記コイルと上記第１のスイッチング手段との接続点と接地間に接続された第２のスイッチング手段と、上記第１のスイッチング手段及び第２のスイッチング手段を制御する制御手段とを備えたスイッチングレギュレータにおいて、
上記制御手段が、上記第２のスイッチング手段のオフと同時に上記第１のスイッチング手段をオンすることを特徴とする。
【００１５】
また、本発明に係るスイッチングレギュレータ（２）は、スイッチングレギュレータ（１）において、
上記制御手段が、上記コイルと上記第２のスイッチング手段との接続点の電圧が降下して０になったとき、上記第２のスイッチング手段をオンし、出力電圧に応じたタイミングで上記第２のスイッチング手段をオフすることを特徴とし、
本発明に係るスイッチングレギュレータ（３）は、スイッチングレギュレータ（１）において、
上記制御手段が、上記コイルに流れる電流が０になったとき、上記第１のスイッチング手段をオフすることを特徴とする。
【発明の効果】
【００１６】
本発明に係るスイッチングレギュレータ（１）〜（３）によれば、コイルと第１のスイッチング手段との接続点と接地間に接続された第２のスイッチング手段のオフと同時に、コイルと出力コンデンサとの間に接続された第１のスイッチング手段がオンされ、スイッチング手段の駆動回路に多少の応答遅れがあったとしても、第１のスイッチング手段のオン時に応答遅れが生じないので、損失の悪化を防止することができる。
【実施例】
【００１７】
以下、本発明のスイッチングレギュレータの実施例について、図面を用いて説明する。図１は本発明のスイッチングレギュレータの実施例を示す図であり、図に示すように、このスイッチングレギュレータは、コイルＬ、コンデンサＣ、Ｃｏ、スイッチング手段としてのＬＭＯＳ、ＨＭＯＳ及びＬＭＯＳ、ＨＭＯＳのスイッチングを制御する制御回路１により構成されている。
【００１８】
制御回路１は、電圧比較回路１１、フリップフロップ回路（Ｆ．Ｆ．）１２、１３、反転回路１４、ＭＯＳ駆動用ゲートドライバ回路１５、１６、オフロジック回路（OFF LOGIC）１７により構成され、この制御回路１にはコイルＬとＬＭＯＳとの接続点の電圧Ｖds及び出力電圧Ｖoutが制御信号として入力され、ＭＯＳ駆動用ゲートドライバ回路１５、１６によりＬＭＯＳ及びＨＭＯＳのオン、オフを制御する。
【００１９】
図２は図１のスイッチングレギュレータの動作波形を示す図であり、図２（ｃ）に示すように、時刻ｔ１で電圧Ｖdsが０になったとき（１）、電圧比較回路１１の出力がハイレベルとなってフリップフロップ回路１２がセットされるので、図２（ｂ）に示すように、ＭＯＳ駆動用ゲートドライバ回路１５を介してＬＭＯＳがオンとなる。
これにより、図２（ｄ）に示すように、コイルＬに電源Ｖinの電圧が加わってコイルＬに流れる電流ＩＬが増加し始める。
【００２０】
一方、オフロジック回路１７は出力電圧Ｖoutに応じてＬＭＯＳのオフタイミングを決定し、決定したオフタイミング（２）毎に、フリップフロップ回路１２のリセット端子に信号を供給することにより、フリップフロップ回路１２をリセットし、図２（ｂ）に示すように、時刻ｔ２でＬＭＯＳをオフする。
すなわち、従来と同様に、オフロジック回路１７は出力電圧Ｖoutが規定電圧、例えば、４２Ｖよりも小さいときは、ＬＭＯＳのオフタイミングが遅くなるように制御し、４２Ｖよりも大きい場合には、ＬＭＯＳのオフタイミングが早くなるように制御する。
【００２１】
このとき、フリップフロップ回路１２の出力が反転回路１４を介してフリップフロップ回路１３のセット端子に供給されているので、ＬＭＯＳがオフになると同時に、フリップフロップ回路１３がセットされ、図２（ａ）に示すように、時刻ｔ２でＭＯＳ駆動用ゲートドライバ回路１６を介してＨＭＯＳがオンとなる。この時刻ｔ２の時点でＨＭＯＳをオンしてもＶdsはゼロであるため、ＨＭＯＳには損失は発生しない。
これにより、コイルＬからＨＭＯＳを介して電流経路が形成されるので、図２（ｄ）に示すように、時刻ｔ２の時点でコイルＬに流れる電流ＩＬが下降し始める。そして、オフロジック回路１７は、従来と同様に、電流ＩＬが０になるタイミングを演算により算出し、反転回路１４の出力がハイレベルになってから上記算出したタイミングの時間が経過すると（３）、オフロジック回路１７はフリップフロップ回路１３のリセット端子に信号を供給してフリップフロップ回路１３をリセットするので、ＨＭＯＳがオフし、図２（ｃ）に示すように、時刻ｔ３で電圧Ｖdsが下降し始める。
以上の動作を繰り返すことにより、出力電圧Ｖoutとして昇圧された電圧を得ることができる。
【００２２】
以上のように、ＬＭＯＳのオフと同時にＨＭＯＳがオンされるので、ＭＯＳ駆動用ゲートドライバ回路１６等の駆動回路に多少の応答遅れがあったとしても、電圧Ｖdsの上昇時にはＨＭＯＳがオンしており、ＨＭＯＳの寄生ダイオードに電流が流れないので、損失の悪化を防止することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明のスイッチングレギュレータの実施例を示す回路図である。
【図２】図１のスイッチングレギュレータの動作波形を示す図である。
【図３】従来のスイッチングレギュレータの回路を示す図である。
【図４】従来のスイッチングレギュレータの動作波形を示す図である。
【符号の説明】
【００２４】
Ｌ コイル
Ｃ、Ｃo コンデンサ
ＬＭＯＳ、ＨＭＯＳ ＭＯＳＦＥＴ
１ 制御回路
１１ 電圧比較回路
１２、１３ フリップフロップ回路
１４ 反転回路
１５、１６ ＭＯＳ駆動用ゲートドライバ回路
１７ オフロジック回路
【特許請求の範囲】
【請求項１】
コイルと、出力コンデンサと、上記コイルと上記出力コンデンサとの間に接続された第１のスイッチング手段と、上記コイルと上記第１のスイッチング手段との接続点と接地間に接続された第２のスイッチング手段と、上記第１のスイッチング手段及び第２のスイッチング手段を制御する制御手段とを備えたスイッチングレギュレータにおいて、
上記制御手段が、上記第２のスイッチング手段のオフと同時に上記第１のスイッチング手段をオンすることを特徴とするスイッチングレギュレータ。
【請求項２】
請求項１に記載されたスイッチングレギュレータにおいて、
上記制御手段が、上記コイルと上記第２のスイッチング手段との接続点の電圧が降下して０になったとき、上記第２のスイッチング手段をオンし、出力電圧に応じたタイミングで上記第２のスイッチング手段をオフすることを特徴とするスイッチングレギュレータ。
【請求項３】
請求項１に記載されたスイッチングレギュレータにおいて、
上記制御手段が、上記コイルに流れる電流が０になったとき、上記第１のスイッチング手段をオフすることを特徴とするスイッチングレギュレータ。
【請求項１】
コイルと、出力コンデンサと、上記コイルと上記出力コンデンサとの間に接続された第１のスイッチング手段と、上記コイルと上記第１のスイッチング手段との接続点と接地間に接続された第２のスイッチング手段と、上記第１のスイッチング手段及び第２のスイッチング手段を制御する制御手段とを備えたスイッチングレギュレータにおいて、
上記制御手段が、上記第２のスイッチング手段のオフと同時に上記第１のスイッチング手段をオンすることを特徴とするスイッチングレギュレータ。
【請求項２】
請求項１に記載されたスイッチングレギュレータにおいて、
上記制御手段が、上記コイルと上記第２のスイッチング手段との接続点の電圧が降下して０になったとき、上記第２のスイッチング手段をオンし、出力電圧に応じたタイミングで上記第２のスイッチング手段をオフすることを特徴とするスイッチングレギュレータ。
【請求項３】
請求項１に記載されたスイッチングレギュレータにおいて、
上記制御手段が、上記コイルに流れる電流が０になったとき、上記第１のスイッチング手段をオフすることを特徴とするスイッチングレギュレータ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００７−１０４８５０（Ｐ２００７−１０４８５０Ａ）
【公開日】平成１９年４月１９日（２００７．４．１９）
【国際特許分類】
【出願番号】特願２００５−２９４５３４（Ｐ２００５−２９４５３４）
【出願日】平成１７年１０月７日（２００５．１０．７）
【出願人】（０００２３７５９２）富士通テン株式会社 (3,383)
【Ｆターム（参考）】
【公開日】平成１９年４月１９日（２００７．４．１９）
【国際特許分類】
【出願日】平成１７年１０月７日（２００５．１０．７）
【出願人】（０００２３７５９２）富士通テン株式会社 (3,383)
【Ｆターム（参考）】
[ Back to top ]