セラミック電子部品の製造方法
【課題】信頼性の高いセラミック電子部品を製造可能な方法を提供する。
【解決手段】第１のペースト層２５を第１の側面２４ｃの上に形成し、第１のペースト層２５に膨潤体２６を接触させて第１のペースト層２５に含まれる分散媒を膨潤体２６に吸収させながら第１のペースト層２５を乾燥させる第１のペースト層形成工程を行う。第２のペースト層を第２の側面２４ｄの上に形成し、第２のペースト層に膨潤体２６を接触させて第２のペースト層に含まれる分散媒を膨潤体に吸収させながら第２のペースト層を乾燥させる第２のペースト層形成工程を行う。
【解決手段】第１のペースト層２５を第１の側面２４ｃの上に形成し、第１のペースト層２５に膨潤体２６を接触させて第１のペースト層２５に含まれる分散媒を膨潤体２６に吸収させながら第１のペースト層２５を乾燥させる第１のペースト層形成工程を行う。第２のペースト層を第２の側面２４ｄの上に形成し、第２のペースト層に膨潤体２６を接触させて第２のペースト層に含まれる分散媒を膨潤体に吸収させながら第２のペースト層を乾燥させる第２のペースト層形成工程を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話や携帯音楽プレイヤーなどの電子機器の小型化が進むにつれて、電子機器に搭載されるコンデンサなどのセラミック電子部品の小型化かつ大容量化が急速に進んできている。
【０００３】
例えば、下記の特許文献１には、図１５に示す積層セラミックコンデンサが記載されている。図１５に示すように、積層セラミックコンデンサ１００は、セラミック素体１０５の内部に複数の内部電極１０２が設けられている。具体的には、内部電極１０２は、セラミック素体１０５の幅方向中央部に設けられている。セラミック素体１０５の中央部において、複数の内部電極１０２は、誘電体層１０１を介して厚み方向に沿って対向している。セラミック素体１０５のうち、内部電極１０２が厚み方向に対向している部分は、コンデンサとしての機能を発現する有効部１０３を構成している。有効部１０３の幅方向両側には、内部電極１０２が設けられていないマージン部１０４が設けられている。
【０００４】
マージン部１０４のセラミック素体１０５に対する大きさが大きくなると、その分だけ有効部１０３が小さくなる。このため、大きな静電容量が得難くなる。従って、マージン部１０４を如何に小さく形成するかが問題となる。
【０００５】
特許文献１には、マージン部を小さくし得る積層セラミックコンデンサの製造方法として、以下のような方法が記載されている。すなわち、まず、複数の積層セラミックコンデンサを作成するための積層ブロックを作製する。次に、その積層ブロックに第１の切断溝を形成する。次に、第１の切断溝に、マージン部を構成するためのセラミックペーストを充填し乾燥させる。次に、第１の切断溝に、第１の切断溝よりも細い第２の切断溝を形成することにより生の積層体を複数作製する。このようにして得られた生の積層体を焼成してセラミック積層体を得る。最後に、セラミック積層体の上に外部電極等を適宜形成することにより、マージン部の小さい積層セラミックコンデンサを完成させる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３５１８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の方法では、マージン部を薄く形成するために切断溝１は狭く形成する必要があるが、狭いと十分にセラミックペーストが覆われていないため、マージン部に構造欠陥が生じる。マージン部に構造欠陥があると、そこから水分が侵入して、セラミック電子部品として信頼性が低下する。従って、高い信頼性のセラミック電子部品を製造するのが困難であるという問題がある。
【０００８】
本発明は、斯かる点に鑑みてなされたものであり、その目的は、信頼性の高いセラミック電子部品を製造することが可能な方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係るセラミック電子部品の製造方法では、セラミック積層体を用意する。セラミック積層体は、直方体状のセラミック積層体本体と、第１の内部電極と、第２の内部電極とを有する。セラミック積層体本体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びている。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びている。第１及び第２の端面は、幅方向及び厚み方向に沿って延びている。第１の内部電極は、セラミック積層体本体の内部において第１及び第２の主面と平行に設けられている。第１の内部電極は、第１の端面並びに第１及び第２の側面に露出している。第２の内部電極は、セラミック積層体本体の内部において第１の内部電極とセラミック層を介して厚み方向に対向するように設けられている。第２の内部電極は、第２の端面並びに第１及び第２の側面に露出している。セラミック粉末と分散媒とを含むセラミックペーストからなる第１のペースト層に膨潤体を接触させて第１のペースト層に含まれる分散媒を膨潤体に吸収させながら第１のペースト層を第１の側面上に第１のペースト層を形成する第１ペースト形成工程を行う。セラミック粉末と分散媒とを含むセラミックペーストからなる第２のペースト層に膨潤体を接触させて第２のペースト層に含まれる分散媒を膨潤体に吸収させながら第２のペースト層を第２の側面上に第２のペースト層を形成する第２のペースト層形成工程を行う。第１及び第２のペースト層を焼成してセラミック層を形成する工程を行う。
【００１０】
本発明に係るセラミック電子部品の製造方法のある特定の局面では、第１のペースト層形成工程において、膨潤体の上に形成した第１のペースト層を第１の側面に接触させる。第２のペースト層形成工程において、膨潤体の上に形成した第２のペースト層を第２の側面に接触させる。
【００１１】
本発明に係るセラミック電子部品の製造方法の他の特定の局面では、セラミック電子部品の製造方法は、第１の打ち抜き工程と、第２の打ち抜き工程とをさらに備えている。第１の打ち抜き工程は、第１のペースト層形成工程の後に、第１のペースト層を第１の側面の大きさに合わせて打ち抜く工程である。第２の打ち抜き工程は、第２のペースト層形成工程の後に、第２のペースト層を第２の側面の大きさに合わせて打ち抜く工程である。
【００１２】
本発明に係るセラミック電子部品の製造方法の他の特定の局面では、第１のペースト層形成工程において、膨潤体を固定している基材と第１の側面との間の距離が一定となるように保持する。第２のペースト層形成工程において、膨潤体を固定している基材と第２の側面との間の距離が一定となるように保持する。
【００１３】
本発明に係るセラミック電子部品の製造方法の別の特定の局面では、膨潤体は、シリコンからなる。
【発明の効果】
【００１４】
本発明によれば、信頼性の高いセラミック電子部品を製造することが可能な方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態におけるセラミック電子部品の略図的斜視図である。
【図２】図１におけるＩＩ−ＩＩ線で切り出した部分の略図的断面図である。
【図３】図１におけるＩＩＩ−ＩＩＩ線で切り出した部分の略図的断面図である。
【図４】図３におけるＩＶ−ＩＶ線で切り出した部分の略図的断面図である。
【図５】図３におけるＶ−Ｖ線で切り出した部分の略図的断面図である。
【図６】導電性ペーストが印刷されたセラミックグリーンシートの模式的平面図である。
【図７】セラミックグリーンシート積層体の模式的分解側面図である。
【図８】生のセラミック積層体の模式的斜視図である。
【図９】生のセラミック積層体の略図的断面図である。
【図１０】生のセラミック積層体の略図的断面図である。
【図１１】第１の実施形態における第１のペースト層形成工程を説明するための模式的断面図である。
【図１２】第１の実施形態における第１のペースト層形成工程を説明するための模式的断面図である。
【図１３】生のセラミック素体の模式的斜視図である。
【図１４】第２の実施形態における第１のペースト層形成工程を説明するための模式的断面図である。
【図１５】特許文献１に記載の積層セラミックコンデンサの略図的斜視図である。
【発明を実施するための形態】
【００１６】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００１７】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１８】
（第１の実施形態）
（セラミック電子部品１の構成）
図１は、第１の実施形態におけるセラミック電子部品の略図的斜視図である。図２は、図１におけるＩＩ−ＩＩ線で切り出した部分の略図的断面図である。図３は、図１におけるＩＩＩ−ＩＩＩ線で切り出した部分の略図的断面図である。図４は、図３におけるＩＶ−ＩＶ線で切り出した部分の略図的断面図である。図５は、図３におけるＶ−Ｖ線で切り出した部分の略図的断面図である。
【００１９】
まず、図１〜図５を参照しながら、本実施形態において製造するセラミック電子部品１の構成について説明する。
【００２０】
図１〜３に示すように、セラミック電子部品１は、直方体状のセラミック素体１０を備えている。セラミック素体１０は、長さ方向Ｌ及び幅方向Ｗに沿って延びる第１及び第２の主面１０ａ、１０ｂを有する。セラミック素体１０は、図１及び図３に示すように、厚み方向Ｔ及び長さ方向Ｌに沿って延びる第１及び第２の側面１０ｃ、１０ｄを有する。また、図２に示すように、厚み方向Ｔ及び幅方向Ｗに沿って延びる第１及び第２の端面１０ｅ、１０ｆを有する。
【００２１】
なお、本発明において、「直方体状」には、角部や稜線部が面取り状または曲面状の面取りのある直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。
【００２２】
セラミック素体１０の寸法は、特に限定されないが、例えば、セラミック素体１０の高さ寸法、長さ寸法及び幅寸法のそれぞれは、０．１ｍｍ〜１０ｍｍ程度とすることができる。
【００２３】
セラミック素体１０は、適宜のセラミックスからなる。セラミック素体１０を構成するセラミックスの種類は、所望するセラミック電子部品１の特性に応じて適宜選択することができる。
【００２４】
例えば、セラミック電子部品１が、コンデンサである場合は、セラミック素体１０を誘電体セラミックにより形成することができる。誘電体セラミックの具体例としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などが挙げられる。
【００２５】
例えば、セラミック電子部品１が、圧電部品である場合は、セラミック素体１０を圧電セラミックにより形成することができる。圧電セラミックの具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミックなどが挙げられる。
【００２６】
例えば、セラミック電子部品１が、サーミスタである場合は、セラミック素体１０を半導体セラミックにより形成することができる。半導体セラミックの具体例としては、例えば、スピネル系セラミックなどが挙げられる。
【００２７】
例えば、セラミック電子部品１が、インダクタである場合は、セラミック素体１０を磁性体セラミックにより形成することができる。磁性体セラミックの具体例としては、例えば、フェライトセラミックなどが挙げられる。
【００２８】
図２及び図３に示すように、セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極１１，１２が厚み方向Ｔに沿って等間隔に交互に配置されている。第１及び第２の内部電極１１，１２のそれぞれは、第１及び第２の主面１０ａ、１０ｂと平行である。第１及び第２の内部電極１１，１２は、厚み方向Ｔにおいて、セラミック層１０ｇを介して、互いに対向している。
【００２９】
なお、セラミック層１０ｇの厚さは、特に限定されないが、例えば、０．５〜１０μｍ程度とすることができる。第１及び第２の内部電極１１，１２のそれぞれの厚さも、特に限定されないが、例えば、０．５μｍ〜２．０μｍ程度とすることができる。
【００３０】
第１の内部電極１１は、第１の端面１０ｅに露出しており、第１及び第２の主面１０ａ、１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第２の端面１０ｆには露出していない。一方、第２の内部電極１２は、第２の端面１０ｆに露出しており、第１及び第２の主面１０ａ、１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第１の端面１０ｅには露出していない。このため、第１の内部電極１１と、第２の内部電極１２とは、セラミック素体１０の長さ方向Ｌにおける中央部であって、幅方向Ｗにおける中央部において厚み方向Ｔに対向している。この第１の内部電極１１と第２の内部電極１２とが厚み方向Ｔに対向している部分が、セラミック電子部品１の機能を発現している有効部を構成している。
【００３１】
図３に示すように、セラミック素体１０の幅方向Ｗの両側部分には、第１及び第２の内部電極１１，１２が設けられていないギャップ部１０ｈが設けられている。このギャップ部１０ｈは、セラミック電子部品１の機能発現に寄与しない。このため、セラミック電子部品１の高性能化を図る観点からは、ギャップ部１０ｈは、薄いほど好ましい。例えばセラミック電子部品１がセラミックコンデンサである場合は、ギャップ部１０ｈが小さいほど、静電容量を大きくできる。但し、ギャップ部１０ｈが小さすぎたりギャップ部１０ｈを設けなかったりすると、外部から水分が侵入し、第１の内部電極１１と第２の内部電極１２との間で絶縁性を低下させてしまうため、好ましくない。
【００３２】
ギャップ部１０ｈの幅方向Ｗに沿った寸法は、例えば、０．０２ｍｍ〜０．５ｍｍ程度であることが好ましい。
【００３３】
第１及び第２の内部電極１１，１２は、適宜の導電材料により構成することができる。第１及び第２の内部電極１１，１２は、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた金属またはＮｉ、Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた一種以上の金属を含む合金（例えば、Ａｇ−Ｐｄ合金など）により構成することができる。
【００３４】
図１及び図２に示すように、セラミック電子部品１は、第１及び第２の外部電極１３，１４を備えている。第１の外部電極１３は、図２及び図４に示すように、第１の内部電極１１に接続されている。一方、第２の外部電極１４は、図２及び図５に示すように、第２の内部電極１２に接続されている。
【００３５】
図１，図２，図４及び図５に示すように、第１及び第２の外部電極１３，１４のそれぞれは、両端面１０ｅ、１０ｆから、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように形成されている。換言すれば、第１及び第２の外部電極１３，１４のそれぞれの一部は、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄ上に位置している。
【００３６】
詳細には、第１の外部電極１３は、第１の端面１０ｅ上に形成されている第１の部分１３ａと、第１の主面１０ａ上に形成されている第２の部分１３ｂと、第２の主面１０ｂ上に形成されている第３の部分１３ｃと、第１の側面１０ｃ上に形成されている第４の部分１３ｄと、第２の側面１０ｄ上に形成されている第５の部分１３ｅとを有する。第２の外部電極１４は、第２の端面１０ｆ上に形成されている第１の部分１４ａと、第１の主面１０ａ上に形成されている第２の部分１４ｂと、第２の主面１０ｂ上に形成されている第３の部分１４ｃと、第１の側面１０ｃ上に形成されている第４の部分１４ｄと、第２の側面１０ｄ上に形成されている第５の部分１４ｅとを有する。
【００３７】
第１の外部電極１３の第４の部分１３ｄ及び第５の部分１３ｅは、第２の内部電極１２とギャップ部１０ｈにより電気的に絶縁されている。第２の外部電極１４の第４の部分１４ｄ及び第５の部分１４ｅは、第１の内部電極１１とギャップ部１０ｈにより電気的に絶縁されている。
【００３８】
第１及び第２の外部電極１３，１４は、適宜の導電材料により構成することができる。また、第１及び第２の外部電極１３，１４は、複数の導電膜の積層体により構成されていてもよい。
【００３９】
本実施形態では、具体的には、第１及び第２の外部電極１３，１４のそれぞれは、第１，第２の端面１０ｅ、１０ｆ上に形成されている１または複数の下地層と、下地層の上に形成されている１または複数のめっき層とを有する。
【００４０】
下地層は、例えば、焼結金属層や、めっき層、熱硬化性樹脂または光硬化性樹脂に導電性フィラーを添加した導電性樹脂からなる導電性樹脂層により構成することができる。焼結金属層は、第１及び第２の内部電極１１，１２と同時焼成したコファイアによるものであってもよいし、導電性ペーストを塗布して焼き付けたポストファイアによるものであってもよい。
【００４１】
下地層に含ませる導電材料は、特に限定されないが、下地層に含ませる導電材料の具体例としては、例えば、Ｃｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｕなどの金属、Ａｇ−Ｐｄなどの上記金属の１種以上を含む合金などが挙げられる。
【００４２】
下地層の最大厚みは、例えば、２０μｍ〜１００μｍとすることができる。
【００４３】
めっき層は、例えば、Ｃｕ，Ｎｉ，Ｓｎ，Ａｇ，Ｐｄ，Ａｕなどの金属、Ａｇ−Ｐｄなどの上記金属の１種以上を含む合金などにより形成することができる。
【００４４】
めっき層１層あたりの最大厚みは、例えば、１μｍ〜１０μｍとすることができる。
【００４５】
なお、下地層とめっき層との間に、応力緩和用の樹脂層を配置してもよい。
【００４６】
（セラミック電子部品１の製造方法）
図６は、導電性ペーストが印刷されたセラミックグリーンシートの模式的平面図である。図７は、セラミックグリーンシート積層体の模式的分解側面図である。図８は、生のセラミック積層体の模式的斜視図である。図９は、生のセラミック積層体の略図的断面図である。図１０は、生のセラミック積層体の略図的断面図である。図１１は、第１の実施形態における第１のペースト層形成工程を説明するための模式的断面図である。図１２は、第１の実施形態における第１のペースト層形成工程を説明するための模式的断面図である。図１３は、生のセラミック素体の模式的側面図である。
【００４７】
次に、主として図６〜図１３を参照しながら、本実施形態におけるセラミック電子部品１の製造方法について説明する。
【００４８】
まず、セラミック素体１０を形成するためのセラミックグリーンシート２０（図６を参照）を複数作製する。セラミックグリーンシート２０は、例えば以下の要領で作製することができる。まず、セラミック粉末と、分散媒と、必要に応じてバインダー等を含むセラミックペーストを準備する。このセラミックペーストを樹脂フィルム等のフィルム上に塗布し、乾燥させることによりセラミックグリーンシート２０を作製することができる。なお、セラミックペーストの塗布は、例えばダイコーター法、グラビアコーター法、マイクログラビアコーター法等により行うことができる。
【００４９】
次に、セラミックグリーンシート２０の上に、第１及び第２の内部電極１１，１２を形成するための導電パターン２１を形成する。具体的には、複数の導電パターン２１を相互に間隔をおいてストライプ状に印刷する。導電パターン２１の印刷は、例えば、スクリーン印刷法、インクジェット印刷法、グラビア印刷法等により行うことができる。導電パターン２１の厚みは、例えば１．５μｍ以下とすることができる。
【００５０】
次に、図７に示すように、導電パターン２１が印刷されていないセラミックグリーンシート２０を複数積層した後に、導電パターン２１が印刷されたセラミックグリーンシート２０を、導電パターン２１の延びる方向ｙに垂直な方向ｘに交互にずらして複数積層する。次に、さらにその上から、導電パターン２１が印刷されていないセラミックグリーンシート２０を複数積層する。これにより、セラミックグリーンシート積層体２２を完成させる。必要に応じて、セラミックグリーンシート積層体２２を厚み方向ｚにプレスする。
【００５１】
次に、セラミックグリーンシート積層体２２を、カッティングラインＣＬでカッすることにより、図８〜図１０に示す生のセラミック積層体２３を作製する。
【００５２】
生のセラミック積層体２３は、直方体状のセラミック積層体本体２４を有する。セラミック積層体本体２４は、第１及び第２の主面２４ａ、２４ｂと、第１及び第２の側面２４ｃ、２４ｄと、第１及び第２の端面２４ｅ、２４ｆとを有する。第１及び第２の主面２４ａ、２４ｂは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の側面２４ｃ、２４ｄは、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。第１及び第２の端面２４ｅ、２４ｆは、幅方向Ｗ及び厚み方向Ｔに沿って延びている。
【００５３】
セラミック積層体本体２４の内部には、導電パターン２１から形成された第１及び第２の内部電極１１，１２が形成されている。第１の内部電極１１は、第１及び第２の主面２４ａ、２４ｂと平行である。第１の内部電極１１は、第１の端面２４ｅ並びに第１及び第２の側面２４ｃ、２４ｄに露出している。第１の内部電極１１は、第２の端面２４ｆには露出していない。
【００５４】
第２の内部電極１２は、第１及び第２の主面２４ａ、２４ｂと平行である。第２の内部電極１２は、第２の端面２４ｆ並びに第１及び第２の側面２４ｃ、２４ｄに露出している。第２の内部電極１２は、第１の端面２４ｅには露出していない。第１の内部電極１１と第２の内部電極１２とは、セラミック層２４ｇを介して厚み方向Ｔに対向している。
【００５５】
次に、生のセラミック積層体２３にギャップ部を設ける。具体的には、まず、セラミック粉末と、分散媒と、必要に応じてバインダー等とを含むセラミックペーストを準備する。このセラミックペーストは、セラミックグリーンシート２０の形成に用いたセラミックペーストと同種のものであってもよい。
【００５６】
次に、このセラミックペーストからなる第１のペースト層２５を生のセラミック積層体２３の第１の側面２４ｃの上に形成し、第１のペースト層２５に膨潤体２６を接触させて第１のペースト層２５に含まれる分散媒を膨潤体２６に吸収させ、乾燥を促進させる。その後、高温雰囲気内で乾燥させる。また、吸収させながら高温雰囲気内で乾燥させてもよい（第１のペースト層形成工程）。
【００５７】
具体的には、まず、図１１に示すように、保持部材２７の上に、第１の側面２４ｃが下方を向くように生のセラミック積層体２３を固定する。
【００５８】
一方、基材２８の上に配された膨潤体２６の上に、各種印刷法等によりセラミックペーストを塗布することにより第１のペースト層２５を形成する。その後直ちに、例えばシリコン等からなる膨潤体２６の上に形成した第１のペースト層２５を第１の側面２４ｃに接触させる。なお、ペースト層２５内に第１の側面２４ｃを浸漬してもよい。第１のペースト層２５に含まれている分散媒が膨潤体２６により吸収され、第１のペースト層２５における分散媒の濃度が低下していく。その後、第１の側面２４ｃと基材２８との間の距離を一定に保持する。
【００５９】
第１のペースト層２５を乾燥させる工程においては、第１のペースト層２５の乾燥を促進させるために第１のペースト層２５を加熱したり、減圧したりしてもよい。
【００６０】
なお、第１のペースト層２５を形成するペースト層形成工程においては、膨潤体２６は、第１のペースト層２５に含まれる分散媒を吸収していくと共に膨張する。よって、第１のペースト層２５の厚みが徐々に大きくなっていく。具体的には、図１１に示す、第１のペースト層２５を塗布した直後の膨潤体２６の厚みｔ０よりも、図１２に示す、第１のペースト層２５が乾燥した後の膨潤体２６の厚みｔ１は、大きくなる。すなわち、第１のペースト層２５の分散媒の吸収が進行し、第１のペースト層２５の厚みが薄くなるにつれて、その分だけ膨潤体２６の厚みが増大する。
【００６１】
第１のペースト層２５の分散媒が膨潤体に吸収された後、第１のペースト層２５を第１の側面２４ｃの大きさに合わせて打ち抜くことにより、図１３に示すギャップ部２９ａを形成する（第１の打ち抜き工程）。このようにすることにより、側面の平坦度が高いギャップ部２９ａを形成することができる。
【００６２】
なお、ギャップ部２９ａは、打ち抜きを行わず、分散媒が膨潤体２６に吸収された第１のペースト層２５を膨潤体２６から剥離することにより形成することもできる。
【００６３】
次に、セラミックペーストからなる第２のペースト層を生のセラミック積層体２３の第２の側面２４ｄの上に形成し、第２のペースト層に膨潤体を接触させて第２のペースト層に含まれる分散媒を膨潤体に吸収させながら第２のペースト層の分散媒の吸収を進行させる（第２のペースト層形成工程）。この第２のペースト層形成工程は、上記第１のペースト層形成工程と同様にして行うことができる。すなわち、膨潤体の上に形成した第２のペースト層を第２の側面２４ｄに接触させ、その状態で第２のペースト層の分散媒に吸収させ、乾燥を促進させる。その後、高温雰囲気内で乾燥させる。また、吸収させながら高温雰囲気内で乾燥させてもよい。この第２のペースト層形成工程においても、膨潤体を固定している基材と第２の側面２４ｄとの距離を一定に保持する。
【００６４】
その後、第２のペースト層の分散媒が膨潤体に吸収された後、第２のペースト層を第２の側面２４ｄの大きさに合わせて打ち抜くことにより、図１３に示すギャップ部２９ｂを形成する（第２の打ち抜き工程）。このようにすることにより、端面の平坦度が高いギャップ部２９ｂを形成することができる。
【００６５】
なお、ギャップ部２９ｂは、打ち抜きを行わず、分散媒が膨潤体に吸収された第２のペースト層を膨潤体から剥離することにより形成することもできる。
【００６６】
第２のペースト層の乾燥を進行させる工程においては、第２のペースト層の乾燥を進行させるために第２のペースト層を加熱したり、減圧したりしてもよい。
【００６７】
以上の要領で作成した生のセラミック素体３０を乾燥し、焼成することにより、内部に第１及び第２の内部電極１１，１２が設けられたセラミック素体１０を完成させることができる。ギャップ部１０ｈは、ギャップ部２９ａ、２９ｂが焼成されてなるセラミック層により構成される。
【００６８】
最後に、第１及び第２の外部電極１３，１４を形成することにより、セラミック電子部品１を完成させることができる。第１及び第２の外部電極１３，１４の形成は、例えばセラミックペーストを塗布し、焼き付けることによって形成してもよいし、めっき法により形成してもよい。
【００６９】
ところで、特許文献１に記載の方法では、第１の切断溝に充填されたセラミックペーストが乾燥する際に収縮する。このため、セラミックペースト層にヒビが入ってしまったり、積層ブロックに構造欠陥が生じてしまったりする場合がある。また、セラミックペースト層が積層ブロックから剥離してしまう場合もある。従って、積層セラミックコンデンサに構造欠陥が生じやすい。また、セラミックペーストの乾燥時に積層ブロックにゆがみが生じ、第２の切断溝の形成位置がずれてしまい、高い形状精度を有する積層セラミックコンデンサが得られない場合がある。
【００７０】
それに対して本実施形態では、膨潤体２６により第１のペースト層２５に含まれる分散媒が吸収されることにより第１のペースト層２５内の分散剤の量が減り、第１のペースト層２５の乾燥が促進される。このため、第１のペースト層２５を膨潤体２６と接触させずに乾燥させる場合よりも、第１のペースト層２５を一定の形状に保ったまま乾燥を促進させるため、面方向における収縮を抑制することができる。同様に、第２のペースト層の乾燥時の面方向における収縮も抑制される。このため、第１及び第２のペースト層の乾燥時に、第１及び第２のペースト層や、生のセラミック積層体２３に加わる応力を小さくすることができる。よって、セラミック電子部品１に構造欠陥が生じ難く、高い良品率でセラミック電子部品１を製造することができる。
【００７１】
また、本実施形態の方法では、ギャップ部１０ｈを薄く形成することができる。また、ギャップ部１０ｈを高い形状精度で形成することができる。具体的には、例えば側面をセラミックペーストにディップすることによりギャップ部を形成した場合と比較して、表面の平坦度が高く、厚みむらの少ないギャップ部１０ｈを形成することができる。従って、ギャップ部１０ｈをさらに薄くすることができる。従って、高性能なセラミック電子部品１を得ることができる。すなわち、本実施形態の製造方法によれば、高い信頼性のセラミック電子部品１を製造することができる。
【００７２】
また、本実施形態では、第１のペースト層形成工程において、膨潤体２６を固定している基材２８と第１の側面２４ｃとの間の距離を一定に保持する。同様に、第２のペースト層形成工程においても、膨潤体を固定している基材と第２の側面２４ｄとの間の距離を一定に保持する。このため、第１及び第２のペースト層形成工程において、膨潤体と側面とが離間することが抑制されている。よって、第１及び第２の側面１０ｃ、１０ｄの平坦度をより高めることができる。
【００７３】
なお、第１及び第２のペースト層の厚みは、分散剤が膨潤体に吸収されることで薄くなるため、第１及び第２のペースト層は、ギャップ部１０ｈの厚みよりも厚く形成しておく必要がある。
【００７４】
以下、本発明の好ましい実施形態の他の例について説明する。以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。
【００７５】
（第２の実施形態）
図１４は、第２の実施形態における第１のペースト層形成工程を説明するための模式的断面図である。
【００７６】
第１の実施形態では、膨潤体の上にペースト層を形成した後に第１または第２の側面２４ｃ、２４ｄをペースト層に接触させる例について説明した。但し、本発明は、これに限定されない。例えば、図１４に示すように、第１の側面２４ｃの上に第１のペースト層２５を形成し、その後、膨潤体２６を第１のペースト層２５に接触させてもよい。また、第２の側面２４ｄの上に第２のペースト層を形成し、その後、膨潤体を第２のペースト層に接触させてもよい。この場合であっても第１の実施形態と同様の効果が得られる。
【００７７】
また、第１の実施形態では、セラミック積層体２３の焼成と、ギャップ部２９ａ、２９ｂの焼成とを同時に行う例について説明した。但し、本発明は、この構成に限定されない。セラミック積層体２３の焼成を行った後に、ギャップ部２９ａ、２９ｂを形成し、その後、ギャップ部２９ａ、２９ｂを焼成してもよい。
【符号の説明】
【００７８】
１…セラミック電子部品
１０…セラミック素体
１０ａ…第１の主面
１０ｂ…第２の主面
１０ｃ…第１の側面
１０ｄ…第２の側面
１０ｅ…第１の端面
１０ｆ…第２の端面
１０ｇ…セラミック層
１０ｈ…ギャップ部
１１…第１の内部電極
１２…第２の内部電極
１３…第１の外部電極
１３ａ…第１の部分
１３ｂ…第２の部分
１３ｃ…第３の部分
１３ｄ…第４の部分
１３ｅ…第５の部分
１４…第２の外部電極
１４ａ…第１の部分
１４ｂ…第２の部分
１４ｃ…第３の部分
１４ｄ…第４の部分
１４ｅ…第５の部分
２０…セラミックグリーンシート
２１…導電パターン
２２…セラミックグリーンシート積層体
２３…生のセラミック積層体
２４…セラミック積層体本体
２４ａ…第１の主面
２４ｂ…第２の主面
２４ｃ…第１の側面
２４ｄ…第２の側面
２４ｅ…第１の端面
２４ｆ…第２の端面
２４ｇ…セラミック層
２５…第１のペースト層
２６…膨潤体
２７…保持部材
２８…基材
２９ａ、２９ｂ…ギャップ部
３０…生のセラミック素体
【技術分野】
【０００１】
本発明は、セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話や携帯音楽プレイヤーなどの電子機器の小型化が進むにつれて、電子機器に搭載されるコンデンサなどのセラミック電子部品の小型化かつ大容量化が急速に進んできている。
【０００３】
例えば、下記の特許文献１には、図１５に示す積層セラミックコンデンサが記載されている。図１５に示すように、積層セラミックコンデンサ１００は、セラミック素体１０５の内部に複数の内部電極１０２が設けられている。具体的には、内部電極１０２は、セラミック素体１０５の幅方向中央部に設けられている。セラミック素体１０５の中央部において、複数の内部電極１０２は、誘電体層１０１を介して厚み方向に沿って対向している。セラミック素体１０５のうち、内部電極１０２が厚み方向に対向している部分は、コンデンサとしての機能を発現する有効部１０３を構成している。有効部１０３の幅方向両側には、内部電極１０２が設けられていないマージン部１０４が設けられている。
【０００４】
マージン部１０４のセラミック素体１０５に対する大きさが大きくなると、その分だけ有効部１０３が小さくなる。このため、大きな静電容量が得難くなる。従って、マージン部１０４を如何に小さく形成するかが問題となる。
【０００５】
特許文献１には、マージン部を小さくし得る積層セラミックコンデンサの製造方法として、以下のような方法が記載されている。すなわち、まず、複数の積層セラミックコンデンサを作成するための積層ブロックを作製する。次に、その積層ブロックに第１の切断溝を形成する。次に、第１の切断溝に、マージン部を構成するためのセラミックペーストを充填し乾燥させる。次に、第１の切断溝に、第１の切断溝よりも細い第２の切断溝を形成することにより生の積層体を複数作製する。このようにして得られた生の積層体を焼成してセラミック積層体を得る。最後に、セラミック積層体の上に外部電極等を適宜形成することにより、マージン部の小さい積層セラミックコンデンサを完成させる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３５１８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の方法では、マージン部を薄く形成するために切断溝１は狭く形成する必要があるが、狭いと十分にセラミックペーストが覆われていないため、マージン部に構造欠陥が生じる。マージン部に構造欠陥があると、そこから水分が侵入して、セラミック電子部品として信頼性が低下する。従って、高い信頼性のセラミック電子部品を製造するのが困難であるという問題がある。
【０００８】
本発明は、斯かる点に鑑みてなされたものであり、その目的は、信頼性の高いセラミック電子部品を製造することが可能な方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係るセラミック電子部品の製造方法では、セラミック積層体を用意する。セラミック積層体は、直方体状のセラミック積層体本体と、第１の内部電極と、第２の内部電極とを有する。セラミック積層体本体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びている。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びている。第１及び第２の端面は、幅方向及び厚み方向に沿って延びている。第１の内部電極は、セラミック積層体本体の内部において第１及び第２の主面と平行に設けられている。第１の内部電極は、第１の端面並びに第１及び第２の側面に露出している。第２の内部電極は、セラミック積層体本体の内部において第１の内部電極とセラミック層を介して厚み方向に対向するように設けられている。第２の内部電極は、第２の端面並びに第１及び第２の側面に露出している。セラミック粉末と分散媒とを含むセラミックペーストからなる第１のペースト層に膨潤体を接触させて第１のペースト層に含まれる分散媒を膨潤体に吸収させながら第１のペースト層を第１の側面上に第１のペースト層を形成する第１ペースト形成工程を行う。セラミック粉末と分散媒とを含むセラミックペーストからなる第２のペースト層に膨潤体を接触させて第２のペースト層に含まれる分散媒を膨潤体に吸収させながら第２のペースト層を第２の側面上に第２のペースト層を形成する第２のペースト層形成工程を行う。第１及び第２のペースト層を焼成してセラミック層を形成する工程を行う。
【００１０】
本発明に係るセラミック電子部品の製造方法のある特定の局面では、第１のペースト層形成工程において、膨潤体の上に形成した第１のペースト層を第１の側面に接触させる。第２のペースト層形成工程において、膨潤体の上に形成した第２のペースト層を第２の側面に接触させる。
【００１１】
本発明に係るセラミック電子部品の製造方法の他の特定の局面では、セラミック電子部品の製造方法は、第１の打ち抜き工程と、第２の打ち抜き工程とをさらに備えている。第１の打ち抜き工程は、第１のペースト層形成工程の後に、第１のペースト層を第１の側面の大きさに合わせて打ち抜く工程である。第２の打ち抜き工程は、第２のペースト層形成工程の後に、第２のペースト層を第２の側面の大きさに合わせて打ち抜く工程である。
【００１２】
本発明に係るセラミック電子部品の製造方法の他の特定の局面では、第１のペースト層形成工程において、膨潤体を固定している基材と第１の側面との間の距離が一定となるように保持する。第２のペースト層形成工程において、膨潤体を固定している基材と第２の側面との間の距離が一定となるように保持する。
【００１３】
本発明に係るセラミック電子部品の製造方法の別の特定の局面では、膨潤体は、シリコンからなる。
【発明の効果】
【００１４】
本発明によれば、信頼性の高いセラミック電子部品を製造することが可能な方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態におけるセラミック電子部品の略図的斜視図である。
【図２】図１におけるＩＩ−ＩＩ線で切り出した部分の略図的断面図である。
【図３】図１におけるＩＩＩ−ＩＩＩ線で切り出した部分の略図的断面図である。
【図４】図３におけるＩＶ−ＩＶ線で切り出した部分の略図的断面図である。
【図５】図３におけるＶ−Ｖ線で切り出した部分の略図的断面図である。
【図６】導電性ペーストが印刷されたセラミックグリーンシートの模式的平面図である。
【図７】セラミックグリーンシート積層体の模式的分解側面図である。
【図８】生のセラミック積層体の模式的斜視図である。
【図９】生のセラミック積層体の略図的断面図である。
【図１０】生のセラミック積層体の略図的断面図である。
【図１１】第１の実施形態における第１のペースト層形成工程を説明するための模式的断面図である。
【図１２】第１の実施形態における第１のペースト層形成工程を説明するための模式的断面図である。
【図１３】生のセラミック素体の模式的斜視図である。
【図１４】第２の実施形態における第１のペースト層形成工程を説明するための模式的断面図である。
【図１５】特許文献１に記載の積層セラミックコンデンサの略図的斜視図である。
【発明を実施するための形態】
【００１６】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００１７】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１８】
（第１の実施形態）
（セラミック電子部品１の構成）
図１は、第１の実施形態におけるセラミック電子部品の略図的斜視図である。図２は、図１におけるＩＩ−ＩＩ線で切り出した部分の略図的断面図である。図３は、図１におけるＩＩＩ−ＩＩＩ線で切り出した部分の略図的断面図である。図４は、図３におけるＩＶ−ＩＶ線で切り出した部分の略図的断面図である。図５は、図３におけるＶ−Ｖ線で切り出した部分の略図的断面図である。
【００１９】
まず、図１〜図５を参照しながら、本実施形態において製造するセラミック電子部品１の構成について説明する。
【００２０】
図１〜３に示すように、セラミック電子部品１は、直方体状のセラミック素体１０を備えている。セラミック素体１０は、長さ方向Ｌ及び幅方向Ｗに沿って延びる第１及び第２の主面１０ａ、１０ｂを有する。セラミック素体１０は、図１及び図３に示すように、厚み方向Ｔ及び長さ方向Ｌに沿って延びる第１及び第２の側面１０ｃ、１０ｄを有する。また、図２に示すように、厚み方向Ｔ及び幅方向Ｗに沿って延びる第１及び第２の端面１０ｅ、１０ｆを有する。
【００２１】
なお、本発明において、「直方体状」には、角部や稜線部が面取り状または曲面状の面取りのある直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。
【００２２】
セラミック素体１０の寸法は、特に限定されないが、例えば、セラミック素体１０の高さ寸法、長さ寸法及び幅寸法のそれぞれは、０．１ｍｍ〜１０ｍｍ程度とすることができる。
【００２３】
セラミック素体１０は、適宜のセラミックスからなる。セラミック素体１０を構成するセラミックスの種類は、所望するセラミック電子部品１の特性に応じて適宜選択することができる。
【００２４】
例えば、セラミック電子部品１が、コンデンサである場合は、セラミック素体１０を誘電体セラミックにより形成することができる。誘電体セラミックの具体例としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などが挙げられる。
【００２５】
例えば、セラミック電子部品１が、圧電部品である場合は、セラミック素体１０を圧電セラミックにより形成することができる。圧電セラミックの具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミックなどが挙げられる。
【００２６】
例えば、セラミック電子部品１が、サーミスタである場合は、セラミック素体１０を半導体セラミックにより形成することができる。半導体セラミックの具体例としては、例えば、スピネル系セラミックなどが挙げられる。
【００２７】
例えば、セラミック電子部品１が、インダクタである場合は、セラミック素体１０を磁性体セラミックにより形成することができる。磁性体セラミックの具体例としては、例えば、フェライトセラミックなどが挙げられる。
【００２８】
図２及び図３に示すように、セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極１１，１２が厚み方向Ｔに沿って等間隔に交互に配置されている。第１及び第２の内部電極１１，１２のそれぞれは、第１及び第２の主面１０ａ、１０ｂと平行である。第１及び第２の内部電極１１，１２は、厚み方向Ｔにおいて、セラミック層１０ｇを介して、互いに対向している。
【００２９】
なお、セラミック層１０ｇの厚さは、特に限定されないが、例えば、０．５〜１０μｍ程度とすることができる。第１及び第２の内部電極１１，１２のそれぞれの厚さも、特に限定されないが、例えば、０．５μｍ〜２．０μｍ程度とすることができる。
【００３０】
第１の内部電極１１は、第１の端面１０ｅに露出しており、第１及び第２の主面１０ａ、１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第２の端面１０ｆには露出していない。一方、第２の内部電極１２は、第２の端面１０ｆに露出しており、第１及び第２の主面１０ａ、１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第１の端面１０ｅには露出していない。このため、第１の内部電極１１と、第２の内部電極１２とは、セラミック素体１０の長さ方向Ｌにおける中央部であって、幅方向Ｗにおける中央部において厚み方向Ｔに対向している。この第１の内部電極１１と第２の内部電極１２とが厚み方向Ｔに対向している部分が、セラミック電子部品１の機能を発現している有効部を構成している。
【００３１】
図３に示すように、セラミック素体１０の幅方向Ｗの両側部分には、第１及び第２の内部電極１１，１２が設けられていないギャップ部１０ｈが設けられている。このギャップ部１０ｈは、セラミック電子部品１の機能発現に寄与しない。このため、セラミック電子部品１の高性能化を図る観点からは、ギャップ部１０ｈは、薄いほど好ましい。例えばセラミック電子部品１がセラミックコンデンサである場合は、ギャップ部１０ｈが小さいほど、静電容量を大きくできる。但し、ギャップ部１０ｈが小さすぎたりギャップ部１０ｈを設けなかったりすると、外部から水分が侵入し、第１の内部電極１１と第２の内部電極１２との間で絶縁性を低下させてしまうため、好ましくない。
【００３２】
ギャップ部１０ｈの幅方向Ｗに沿った寸法は、例えば、０．０２ｍｍ〜０．５ｍｍ程度であることが好ましい。
【００３３】
第１及び第２の内部電極１１，１２は、適宜の導電材料により構成することができる。第１及び第２の内部電極１１，１２は、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた金属またはＮｉ、Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた一種以上の金属を含む合金（例えば、Ａｇ−Ｐｄ合金など）により構成することができる。
【００３４】
図１及び図２に示すように、セラミック電子部品１は、第１及び第２の外部電極１３，１４を備えている。第１の外部電極１３は、図２及び図４に示すように、第１の内部電極１１に接続されている。一方、第２の外部電極１４は、図２及び図５に示すように、第２の内部電極１２に接続されている。
【００３５】
図１，図２，図４及び図５に示すように、第１及び第２の外部電極１３，１４のそれぞれは、両端面１０ｅ、１０ｆから、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように形成されている。換言すれば、第１及び第２の外部電極１３，１４のそれぞれの一部は、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄ上に位置している。
【００３６】
詳細には、第１の外部電極１３は、第１の端面１０ｅ上に形成されている第１の部分１３ａと、第１の主面１０ａ上に形成されている第２の部分１３ｂと、第２の主面１０ｂ上に形成されている第３の部分１３ｃと、第１の側面１０ｃ上に形成されている第４の部分１３ｄと、第２の側面１０ｄ上に形成されている第５の部分１３ｅとを有する。第２の外部電極１４は、第２の端面１０ｆ上に形成されている第１の部分１４ａと、第１の主面１０ａ上に形成されている第２の部分１４ｂと、第２の主面１０ｂ上に形成されている第３の部分１４ｃと、第１の側面１０ｃ上に形成されている第４の部分１４ｄと、第２の側面１０ｄ上に形成されている第５の部分１４ｅとを有する。
【００３７】
第１の外部電極１３の第４の部分１３ｄ及び第５の部分１３ｅは、第２の内部電極１２とギャップ部１０ｈにより電気的に絶縁されている。第２の外部電極１４の第４の部分１４ｄ及び第５の部分１４ｅは、第１の内部電極１１とギャップ部１０ｈにより電気的に絶縁されている。
【００３８】
第１及び第２の外部電極１３，１４は、適宜の導電材料により構成することができる。また、第１及び第２の外部電極１３，１４は、複数の導電膜の積層体により構成されていてもよい。
【００３９】
本実施形態では、具体的には、第１及び第２の外部電極１３，１４のそれぞれは、第１，第２の端面１０ｅ、１０ｆ上に形成されている１または複数の下地層と、下地層の上に形成されている１または複数のめっき層とを有する。
【００４０】
下地層は、例えば、焼結金属層や、めっき層、熱硬化性樹脂または光硬化性樹脂に導電性フィラーを添加した導電性樹脂からなる導電性樹脂層により構成することができる。焼結金属層は、第１及び第２の内部電極１１，１２と同時焼成したコファイアによるものであってもよいし、導電性ペーストを塗布して焼き付けたポストファイアによるものであってもよい。
【００４１】
下地層に含ませる導電材料は、特に限定されないが、下地層に含ませる導電材料の具体例としては、例えば、Ｃｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｕなどの金属、Ａｇ−Ｐｄなどの上記金属の１種以上を含む合金などが挙げられる。
【００４２】
下地層の最大厚みは、例えば、２０μｍ〜１００μｍとすることができる。
【００４３】
めっき層は、例えば、Ｃｕ，Ｎｉ，Ｓｎ，Ａｇ，Ｐｄ，Ａｕなどの金属、Ａｇ−Ｐｄなどの上記金属の１種以上を含む合金などにより形成することができる。
【００４４】
めっき層１層あたりの最大厚みは、例えば、１μｍ〜１０μｍとすることができる。
【００４５】
なお、下地層とめっき層との間に、応力緩和用の樹脂層を配置してもよい。
【００４６】
（セラミック電子部品１の製造方法）
図６は、導電性ペーストが印刷されたセラミックグリーンシートの模式的平面図である。図７は、セラミックグリーンシート積層体の模式的分解側面図である。図８は、生のセラミック積層体の模式的斜視図である。図９は、生のセラミック積層体の略図的断面図である。図１０は、生のセラミック積層体の略図的断面図である。図１１は、第１の実施形態における第１のペースト層形成工程を説明するための模式的断面図である。図１２は、第１の実施形態における第１のペースト層形成工程を説明するための模式的断面図である。図１３は、生のセラミック素体の模式的側面図である。
【００４７】
次に、主として図６〜図１３を参照しながら、本実施形態におけるセラミック電子部品１の製造方法について説明する。
【００４８】
まず、セラミック素体１０を形成するためのセラミックグリーンシート２０（図６を参照）を複数作製する。セラミックグリーンシート２０は、例えば以下の要領で作製することができる。まず、セラミック粉末と、分散媒と、必要に応じてバインダー等を含むセラミックペーストを準備する。このセラミックペーストを樹脂フィルム等のフィルム上に塗布し、乾燥させることによりセラミックグリーンシート２０を作製することができる。なお、セラミックペーストの塗布は、例えばダイコーター法、グラビアコーター法、マイクログラビアコーター法等により行うことができる。
【００４９】
次に、セラミックグリーンシート２０の上に、第１及び第２の内部電極１１，１２を形成するための導電パターン２１を形成する。具体的には、複数の導電パターン２１を相互に間隔をおいてストライプ状に印刷する。導電パターン２１の印刷は、例えば、スクリーン印刷法、インクジェット印刷法、グラビア印刷法等により行うことができる。導電パターン２１の厚みは、例えば１．５μｍ以下とすることができる。
【００５０】
次に、図７に示すように、導電パターン２１が印刷されていないセラミックグリーンシート２０を複数積層した後に、導電パターン２１が印刷されたセラミックグリーンシート２０を、導電パターン２１の延びる方向ｙに垂直な方向ｘに交互にずらして複数積層する。次に、さらにその上から、導電パターン２１が印刷されていないセラミックグリーンシート２０を複数積層する。これにより、セラミックグリーンシート積層体２２を完成させる。必要に応じて、セラミックグリーンシート積層体２２を厚み方向ｚにプレスする。
【００５１】
次に、セラミックグリーンシート積層体２２を、カッティングラインＣＬでカッすることにより、図８〜図１０に示す生のセラミック積層体２３を作製する。
【００５２】
生のセラミック積層体２３は、直方体状のセラミック積層体本体２４を有する。セラミック積層体本体２４は、第１及び第２の主面２４ａ、２４ｂと、第１及び第２の側面２４ｃ、２４ｄと、第１及び第２の端面２４ｅ、２４ｆとを有する。第１及び第２の主面２４ａ、２４ｂは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の側面２４ｃ、２４ｄは、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。第１及び第２の端面２４ｅ、２４ｆは、幅方向Ｗ及び厚み方向Ｔに沿って延びている。
【００５３】
セラミック積層体本体２４の内部には、導電パターン２１から形成された第１及び第２の内部電極１１，１２が形成されている。第１の内部電極１１は、第１及び第２の主面２４ａ、２４ｂと平行である。第１の内部電極１１は、第１の端面２４ｅ並びに第１及び第２の側面２４ｃ、２４ｄに露出している。第１の内部電極１１は、第２の端面２４ｆには露出していない。
【００５４】
第２の内部電極１２は、第１及び第２の主面２４ａ、２４ｂと平行である。第２の内部電極１２は、第２の端面２４ｆ並びに第１及び第２の側面２４ｃ、２４ｄに露出している。第２の内部電極１２は、第１の端面２４ｅには露出していない。第１の内部電極１１と第２の内部電極１２とは、セラミック層２４ｇを介して厚み方向Ｔに対向している。
【００５５】
次に、生のセラミック積層体２３にギャップ部を設ける。具体的には、まず、セラミック粉末と、分散媒と、必要に応じてバインダー等とを含むセラミックペーストを準備する。このセラミックペーストは、セラミックグリーンシート２０の形成に用いたセラミックペーストと同種のものであってもよい。
【００５６】
次に、このセラミックペーストからなる第１のペースト層２５を生のセラミック積層体２３の第１の側面２４ｃの上に形成し、第１のペースト層２５に膨潤体２６を接触させて第１のペースト層２５に含まれる分散媒を膨潤体２６に吸収させ、乾燥を促進させる。その後、高温雰囲気内で乾燥させる。また、吸収させながら高温雰囲気内で乾燥させてもよい（第１のペースト層形成工程）。
【００５７】
具体的には、まず、図１１に示すように、保持部材２７の上に、第１の側面２４ｃが下方を向くように生のセラミック積層体２３を固定する。
【００５８】
一方、基材２８の上に配された膨潤体２６の上に、各種印刷法等によりセラミックペーストを塗布することにより第１のペースト層２５を形成する。その後直ちに、例えばシリコン等からなる膨潤体２６の上に形成した第１のペースト層２５を第１の側面２４ｃに接触させる。なお、ペースト層２５内に第１の側面２４ｃを浸漬してもよい。第１のペースト層２５に含まれている分散媒が膨潤体２６により吸収され、第１のペースト層２５における分散媒の濃度が低下していく。その後、第１の側面２４ｃと基材２８との間の距離を一定に保持する。
【００５９】
第１のペースト層２５を乾燥させる工程においては、第１のペースト層２５の乾燥を促進させるために第１のペースト層２５を加熱したり、減圧したりしてもよい。
【００６０】
なお、第１のペースト層２５を形成するペースト層形成工程においては、膨潤体２６は、第１のペースト層２５に含まれる分散媒を吸収していくと共に膨張する。よって、第１のペースト層２５の厚みが徐々に大きくなっていく。具体的には、図１１に示す、第１のペースト層２５を塗布した直後の膨潤体２６の厚みｔ０よりも、図１２に示す、第１のペースト層２５が乾燥した後の膨潤体２６の厚みｔ１は、大きくなる。すなわち、第１のペースト層２５の分散媒の吸収が進行し、第１のペースト層２５の厚みが薄くなるにつれて、その分だけ膨潤体２６の厚みが増大する。
【００６１】
第１のペースト層２５の分散媒が膨潤体に吸収された後、第１のペースト層２５を第１の側面２４ｃの大きさに合わせて打ち抜くことにより、図１３に示すギャップ部２９ａを形成する（第１の打ち抜き工程）。このようにすることにより、側面の平坦度が高いギャップ部２９ａを形成することができる。
【００６２】
なお、ギャップ部２９ａは、打ち抜きを行わず、分散媒が膨潤体２６に吸収された第１のペースト層２５を膨潤体２６から剥離することにより形成することもできる。
【００６３】
次に、セラミックペーストからなる第２のペースト層を生のセラミック積層体２３の第２の側面２４ｄの上に形成し、第２のペースト層に膨潤体を接触させて第２のペースト層に含まれる分散媒を膨潤体に吸収させながら第２のペースト層の分散媒の吸収を進行させる（第２のペースト層形成工程）。この第２のペースト層形成工程は、上記第１のペースト層形成工程と同様にして行うことができる。すなわち、膨潤体の上に形成した第２のペースト層を第２の側面２４ｄに接触させ、その状態で第２のペースト層の分散媒に吸収させ、乾燥を促進させる。その後、高温雰囲気内で乾燥させる。また、吸収させながら高温雰囲気内で乾燥させてもよい。この第２のペースト層形成工程においても、膨潤体を固定している基材と第２の側面２４ｄとの距離を一定に保持する。
【００６４】
その後、第２のペースト層の分散媒が膨潤体に吸収された後、第２のペースト層を第２の側面２４ｄの大きさに合わせて打ち抜くことにより、図１３に示すギャップ部２９ｂを形成する（第２の打ち抜き工程）。このようにすることにより、端面の平坦度が高いギャップ部２９ｂを形成することができる。
【００６５】
なお、ギャップ部２９ｂは、打ち抜きを行わず、分散媒が膨潤体に吸収された第２のペースト層を膨潤体から剥離することにより形成することもできる。
【００６６】
第２のペースト層の乾燥を進行させる工程においては、第２のペースト層の乾燥を進行させるために第２のペースト層を加熱したり、減圧したりしてもよい。
【００６７】
以上の要領で作成した生のセラミック素体３０を乾燥し、焼成することにより、内部に第１及び第２の内部電極１１，１２が設けられたセラミック素体１０を完成させることができる。ギャップ部１０ｈは、ギャップ部２９ａ、２９ｂが焼成されてなるセラミック層により構成される。
【００６８】
最後に、第１及び第２の外部電極１３，１４を形成することにより、セラミック電子部品１を完成させることができる。第１及び第２の外部電極１３，１４の形成は、例えばセラミックペーストを塗布し、焼き付けることによって形成してもよいし、めっき法により形成してもよい。
【００６９】
ところで、特許文献１に記載の方法では、第１の切断溝に充填されたセラミックペーストが乾燥する際に収縮する。このため、セラミックペースト層にヒビが入ってしまったり、積層ブロックに構造欠陥が生じてしまったりする場合がある。また、セラミックペースト層が積層ブロックから剥離してしまう場合もある。従って、積層セラミックコンデンサに構造欠陥が生じやすい。また、セラミックペーストの乾燥時に積層ブロックにゆがみが生じ、第２の切断溝の形成位置がずれてしまい、高い形状精度を有する積層セラミックコンデンサが得られない場合がある。
【００７０】
それに対して本実施形態では、膨潤体２６により第１のペースト層２５に含まれる分散媒が吸収されることにより第１のペースト層２５内の分散剤の量が減り、第１のペースト層２５の乾燥が促進される。このため、第１のペースト層２５を膨潤体２６と接触させずに乾燥させる場合よりも、第１のペースト層２５を一定の形状に保ったまま乾燥を促進させるため、面方向における収縮を抑制することができる。同様に、第２のペースト層の乾燥時の面方向における収縮も抑制される。このため、第１及び第２のペースト層の乾燥時に、第１及び第２のペースト層や、生のセラミック積層体２３に加わる応力を小さくすることができる。よって、セラミック電子部品１に構造欠陥が生じ難く、高い良品率でセラミック電子部品１を製造することができる。
【００７１】
また、本実施形態の方法では、ギャップ部１０ｈを薄く形成することができる。また、ギャップ部１０ｈを高い形状精度で形成することができる。具体的には、例えば側面をセラミックペーストにディップすることによりギャップ部を形成した場合と比較して、表面の平坦度が高く、厚みむらの少ないギャップ部１０ｈを形成することができる。従って、ギャップ部１０ｈをさらに薄くすることができる。従って、高性能なセラミック電子部品１を得ることができる。すなわち、本実施形態の製造方法によれば、高い信頼性のセラミック電子部品１を製造することができる。
【００７２】
また、本実施形態では、第１のペースト層形成工程において、膨潤体２６を固定している基材２８と第１の側面２４ｃとの間の距離を一定に保持する。同様に、第２のペースト層形成工程においても、膨潤体を固定している基材と第２の側面２４ｄとの間の距離を一定に保持する。このため、第１及び第２のペースト層形成工程において、膨潤体と側面とが離間することが抑制されている。よって、第１及び第２の側面１０ｃ、１０ｄの平坦度をより高めることができる。
【００７３】
なお、第１及び第２のペースト層の厚みは、分散剤が膨潤体に吸収されることで薄くなるため、第１及び第２のペースト層は、ギャップ部１０ｈの厚みよりも厚く形成しておく必要がある。
【００７４】
以下、本発明の好ましい実施形態の他の例について説明する。以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。
【００７５】
（第２の実施形態）
図１４は、第２の実施形態における第１のペースト層形成工程を説明するための模式的断面図である。
【００７６】
第１の実施形態では、膨潤体の上にペースト層を形成した後に第１または第２の側面２４ｃ、２４ｄをペースト層に接触させる例について説明した。但し、本発明は、これに限定されない。例えば、図１４に示すように、第１の側面２４ｃの上に第１のペースト層２５を形成し、その後、膨潤体２６を第１のペースト層２５に接触させてもよい。また、第２の側面２４ｄの上に第２のペースト層を形成し、その後、膨潤体を第２のペースト層に接触させてもよい。この場合であっても第１の実施形態と同様の効果が得られる。
【００７７】
また、第１の実施形態では、セラミック積層体２３の焼成と、ギャップ部２９ａ、２９ｂの焼成とを同時に行う例について説明した。但し、本発明は、この構成に限定されない。セラミック積層体２３の焼成を行った後に、ギャップ部２９ａ、２９ｂを形成し、その後、ギャップ部２９ａ、２９ｂを焼成してもよい。
【符号の説明】
【００７８】
１…セラミック電子部品
１０…セラミック素体
１０ａ…第１の主面
１０ｂ…第２の主面
１０ｃ…第１の側面
１０ｄ…第２の側面
１０ｅ…第１の端面
１０ｆ…第２の端面
１０ｇ…セラミック層
１０ｈ…ギャップ部
１１…第１の内部電極
１２…第２の内部電極
１３…第１の外部電極
１３ａ…第１の部分
１３ｂ…第２の部分
１３ｃ…第３の部分
１３ｄ…第４の部分
１３ｅ…第５の部分
１４…第２の外部電極
１４ａ…第１の部分
１４ｂ…第２の部分
１４ｃ…第３の部分
１４ｄ…第４の部分
１４ｅ…第５の部分
２０…セラミックグリーンシート
２１…導電パターン
２２…セラミックグリーンシート積層体
２３…生のセラミック積層体
２４…セラミック積層体本体
２４ａ…第１の主面
２４ｂ…第２の主面
２４ｃ…第１の側面
２４ｄ…第２の側面
２４ｅ…第１の端面
２４ｆ…第２の端面
２４ｇ…セラミック層
２５…第１のペースト層
２６…膨潤体
２７…保持部材
２８…基材
２９ａ、２９ｂ…ギャップ部
３０…生のセラミック素体
【特許請求の範囲】
【請求項１】
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、
長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、
幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する直方体状のセラミック積層体本体と、
前記セラミック積層体本体の内部において前記第１及び第２の主面と平行に設けられており、前記第１の端面並びに前記第１及び第２の側面に露出している第１の内部電極と、
前記セラミック積層体本体の内部において前記第１の内部電極とセラミック層を介して厚み方向に対向するように設けられており、前記第２の端面並びに前記第１及び第２の側面に露出している第２の内部電極と
を有するセラミック積層体を用意する工程と、
前記第１の側面上に形成される第１のペースト層は、セラミック粉末と分散媒とを含むセラミックペーストからなり、前記第１のペースト層を膨潤体に接触させ、前記第１のペースト層に含まれる前記分散媒を前記膨潤体に吸収させる第１のペースト層形成工程と、
前記第２の側面上に形成される第２のペースト層は、セラミック粉末と分散媒とを含むセラミックペーストからなり、前記第２のペースト層を膨潤体に接触させ、前記第２のペースト層に含まれる前記分散媒を前記膨潤体に吸収させる第２のペースト層形成工程と、
前記第１及び第２のペースト層を乾燥してセラミック層を形成する工程と、
を備えるセラミック電子部品の製造方法。
【請求項２】
前記第１のペースト層形成工程において、前記膨潤体の上に形成した前記第１のペースト層を前記第１の側面に接触させ、
前記第２のペースト層形成工程において、前記膨潤体の上に形成した前記第２のペースト層を前記第２の側面に接触させる、請求項１に記載のセラミック電子部品の製造方法。
【請求項３】
前記第１のペースト層形成工程の後に、前記第１のペースト層を前記第１の側面の大きさに合わせて打ち抜く第１の打ち抜き工程と、
前記第２のペースト層形成工程の後に、前記第２のペースト層を前記第２の側面の大きさに合わせて打ち抜く第２の打ち抜き工程と、
をさらに備える、請求項１または２に記載のセラミック電子部品の製造方法。
【請求項４】
前記第１のペースト層形成工程において、前記膨潤体を固定している基材と前記第１の側面との間の距離が一定となるように保持し、
前記第２のペースト層形成工程において、前記膨潤体を固定している基材と前記第２の側面との間の距離が一定となるように保持する、請求項１〜３のいずれか一項に記載のセラミック電子部品の製造方法。
【請求項５】
前記膨潤体は、シリコンからなる、請求項１〜４に記載のセラミック電子部品の製造方法。
【請求項１】
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、
長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、
幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する直方体状のセラミック積層体本体と、
前記セラミック積層体本体の内部において前記第１及び第２の主面と平行に設けられており、前記第１の端面並びに前記第１及び第２の側面に露出している第１の内部電極と、
前記セラミック積層体本体の内部において前記第１の内部電極とセラミック層を介して厚み方向に対向するように設けられており、前記第２の端面並びに前記第１及び第２の側面に露出している第２の内部電極と
を有するセラミック積層体を用意する工程と、
前記第１の側面上に形成される第１のペースト層は、セラミック粉末と分散媒とを含むセラミックペーストからなり、前記第１のペースト層を膨潤体に接触させ、前記第１のペースト層に含まれる前記分散媒を前記膨潤体に吸収させる第１のペースト層形成工程と、
前記第２の側面上に形成される第２のペースト層は、セラミック粉末と分散媒とを含むセラミックペーストからなり、前記第２のペースト層を膨潤体に接触させ、前記第２のペースト層に含まれる前記分散媒を前記膨潤体に吸収させる第２のペースト層形成工程と、
前記第１及び第２のペースト層を乾燥してセラミック層を形成する工程と、
を備えるセラミック電子部品の製造方法。
【請求項２】
前記第１のペースト層形成工程において、前記膨潤体の上に形成した前記第１のペースト層を前記第１の側面に接触させ、
前記第２のペースト層形成工程において、前記膨潤体の上に形成した前記第２のペースト層を前記第２の側面に接触させる、請求項１に記載のセラミック電子部品の製造方法。
【請求項３】
前記第１のペースト層形成工程の後に、前記第１のペースト層を前記第１の側面の大きさに合わせて打ち抜く第１の打ち抜き工程と、
前記第２のペースト層形成工程の後に、前記第２のペースト層を前記第２の側面の大きさに合わせて打ち抜く第２の打ち抜き工程と、
をさらに備える、請求項１または２に記載のセラミック電子部品の製造方法。
【請求項４】
前記第１のペースト層形成工程において、前記膨潤体を固定している基材と前記第１の側面との間の距離が一定となるように保持し、
前記第２のペースト層形成工程において、前記膨潤体を固定している基材と前記第２の側面との間の距離が一定となるように保持する、請求項１〜３のいずれか一項に記載のセラミック電子部品の製造方法。
【請求項５】
前記膨潤体は、シリコンからなる、請求項１〜４に記載のセラミック電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１３−８９７５５（Ｐ２０１３−８９７５５Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２２８７５４（Ｐ２０１１−２２８７５４）
【出願日】平成２３年１０月１８日（２０１１．１０．１８）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月１８日（２０１１．１０．１８）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]