【課題】一定水準のＥＳＲを具現しながら、同一容量の積層セラミック電子部品におけるＱ値の選択幅を広げる。
【解決手段】複数の誘電体層１１１が積層されたセラミック素体１１０と、セラミック素体１１０の内部に形成された第１及び第２内部電極１３１、１３２とを含み、第１及び第２内部電極１３１、１３２は、銅が８０から９９．９ｗｔ％、及び、ニッケルが０．１から２０ｗｔ％を含み、周波数が１０００ＭＨｚ以下である積層セラミック電子部品を形成する。 （もっと読む）

【課題】ニッケル内部電極を使用した積層セラミックコンデンサに適用可能であり、かつ１００ｎｍ未満の粒径のチタン酸アルカリ土類金属化合物を主原料としても誘電率が向上しうる高誘電率セラミックスの製造方法を提供する。
【解決手段】平均粒子径が５０ｎｍ以上１００ｎｍ未満であるチタン酸アルカリ土類金属化合物とランタン化合物とを混合する工程と、前記混合する工程で得られた混合物を、不活性ガス雰囲気下、１０００℃以上１２００℃未満の温度で焼成する工程と、を有し、前記ランタン化合物の混合量が、前記チタン酸アルカリ土類金属化合物に対するランタンの原子数換算で０．５〜１．５ａｔ％である、高誘電率セラミックスの製造方法。 （もっと読む）

【課題】本発明は、積層セラミックキャパシタの製造方法に関する。
【解決手段】本発明は、内部電極が印刷されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記セラミック積層体に熱圧搾を加える段階と、上記セラミック積層体を切断する段階と、上記セラミック積層体にスラリーを浸透させる段階と、上記セラミック積層体に浸透されたスラリーを乾燥する段階と、を含むことができる。本発明によると、積層セラミックキャパシタの製造工程時に発生するクラック（ｃｒａｃｋ）が除去されて信頼性に優れた積層セラミックキャパシタを製作することができる。 （もっと読む）

【課題】本発明は積層セラミックキャパシタに関する。
【解決手段】本発明による積層セラミックキャパシタは、複数の誘電体層が積層されたセラミック素体と、上記複数の誘電体層に形成される複数の内部電極と、上記内部電極が形成されない誘電体層のマージン部に形成され、気孔率が１０％以下であるマージン部誘電体層と、上記セラミック素体の外表面に形成される外部電極とを含んでよい。 （もっと読む）

【課題】いわゆる多層塗布工法を用いて積層電子部品を製造する際に、シートアタック現象が発生せず、結果として得られる電子部品のショート不良率が少ない積層電子部品の製造方法と、その製造方法に用いられる積層ユニットと、その製造方法を提供することである。
【解決手段】第１グリーンシート１０ａと、第１グリーンシート１０ａの上に形成された第１電極パターン１２ａと、第１電極パターン１２ａが形成された第１グリーンシート１０ａの表面に形成された第２グリーンシート１０ｂと、第２グリーンシート１０ｂの上に形成された第２電極パターン１２ｂと、を有する積層ユニットである。第１グリーンシート１０ａに含まれるバインダ樹脂が、第１ブチラール系樹脂であり、第２グリーンシート１０ｂに含まれるバインダ樹脂が、前記第１ブチラール系樹脂とは異なる第２ブチラール系樹脂である。 （もっと読む）

【課題】グリーンシートのパターンの生成を極力少なくし、一つのパターンのグリーンシートから複数の異なるグリーンシートを作製する静電容量素子の製造方法を提供する。
【解決手段】誘電体シート及び該誘電体シートに導電体塗布用の所定のパターン形状を有するマスクを用意して、誘電体シート上に基本パターングリーンシートを作製する。その後、基本パターングリーンシートを例えば１８０°回転したパターンと、この基本パターングリーンシートを裏返した裏返しグリーンシートを作製し、これらを任意に積層して加圧、高温焼成することにより静電容量素子を製造する。これにより、製造工程の品質管理を容易にすると共に、設備投資面のコスト削減などの生産性の向上を図ることができる。 （もっと読む）

【課題】信頼性の高いセラミック電子部品を製造可能な方法を提供する。
【解決手段】第１のペースト層２５を第１の側面２４ｃの上に形成し、第１のペースト層２５に膨潤体２６を接触させて第１のペースト層２５に含まれる分散媒を膨潤体２６に吸収させながら第１のペースト層２５を乾燥させる第１のペースト層形成工程を行う。第２のペースト層を第２の側面２４ｄの上に形成し、第２のペースト層に膨潤体２６を接触させて第２のペースト層に含まれる分散媒を膨潤体に吸収させながら第２のペースト層を乾燥させる第２のペースト層形成工程を行う。 （もっと読む）

【課題】被印刷シート上への印刷ペーストの転写量を部分的に調整することができるグラビア印刷装置を得る。
【解決手段】グラビア印刷装置２０は、表面に凹部２４を有する版胴２２と、版胴２２と対向して配置される圧胴３０とを含む。貯留槽２６に蓄えられた導電性ペースト２８を凹部２４に充填し、版胴２２と圧胴３０との対向部において、セラミックグリーンシート３２上に導電性ペースト２８を転写する。版胴２２の一部または圧胴３０の一部を磁化することにより、磁化された部分における導電性ペースト２８の転写量を調整する。 （もっと読む）

【課題】生のセラミック素体に導電性ペーストを塗布した際に生じる膨潤、歪みを抑制し得る、積層セラミック電子部品の製造方法を提供する。
【解決手段】第２のセラミックグリーンシート２０ｂに含まれる有機バインダーの重合度をＡとし、第２のセラミックグリーンシート２０ｂに含まれる可塑剤の体積含有率をＢとしたときに、１８０．５６≦Ａ／Ｂとなる。 （もっと読む）

【課題】比較的に高い比誘電率及び耐電圧を有し、しかも高温領域を含む広い温度範囲（−５５〜４００℃）において容量温度特性が良好である誘電体磁器組成物を提供する。
【解決手段】一般式ＫＮｂＯ_３で表される第一の相と、一般式ＢａＴｉＯ_３で表される第二の相との混晶体から成る主成分を有し、副成分としてＭｎ、Ｓｉの元素を含有する。ＫＮｂＯ_３とＢａＴｉＯ_３との混晶体から成る主成分とすることで、１００℃以下では、ＢａＴｉＯ_３が有する高い比誘電率を利用し、１５０℃以上では、ＫＮｂＯ_３が有する高い比誘電率を利用することができる。 （もっと読む）

【課題】本発明は、誘電体層と内部電極との接着力に優れた積層セラミック電子部品に関する。
【解決手段】本発明は、誘電体層を含むセラミック本体と、当該セラミック本体内で当該誘電体層を介して対向配置される内部電極と、を含み、上記誘電体層の平均厚さをｔｄ、上記内部電極の平均厚さをｔｅとすると、０．１μｍ≦ｔｅ≦０．５μｍであり、（ｔｄ＋ｔｅ）／ｔｅ≦２．５を満足し、上記内部電極の中心線平均粗さをＲａ、十点平均粗さをＲｚとすると、５ｎｍ≦Ｒａ≦３０ｎｍ、１５０ｎｍ≦Ｒｚ≦ｔｄ／２及び８≦Ｒｚ／Ｒａ≦２０を満足する積層セラミック電子部品を提供する。本発明によると、誘電体層と内部電極との接着力及び耐電圧特性が向上して信頼性に優れた大容量積層セラミック電子部品の具現が可能となる。 （もっと読む）

【課題】本発明は、積層セラミックキャパシタに関する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、セラミック素体と、上記セラミック素体の内部に形成され、上記セラミック素体の第１面及び上記第１面と連結された第３面または第４面に露出し、上記第１面に露出した領域のうち一部が互いに重なる引出し部を有する第１及び第２内部電極と、上記セラミック素体の第１面及び上記第１面から延長されて上記第１面と連結された第３面または第４面に形成され、上記引出し部と夫々連結される第１及び第２外部電極と、上記セラミック素体の第１面、上記第１面と連結された第３面及び第４面に形成される絶縁層と、を含む。 （もっと読む）

【課題】ポリビニルアセタールを含み、塗膜強度の向上と粘度安定性とが両立した積層セラミックコンデンサ用セラミックペーストを提供する。
【解決手段】以下の式（Ｉ）に示す部分構造を分子内に３以上有する有機ホウ素化合物を含むペーストとする。式（Ｉ）において、ｍは０または１、ｎは１〜３の整数、Ｒ¹およびＲ²は互いに独立して、水素原子または置換されていてもよいアルキル基である。Ｒ¹およびＲ²は、互いに結合していてもよい。
（もっと読む）

【課題】特性が異なる複数の領域からなる積層コンデンサを一体的に作製し、周波数特性の広帯域化を容易に実現可能な積層コンデンサを提供する。
【解決手段】本発明の積層コンデンサは、誘電体層２０〜２２と内部電極層３０〜３３とを交互に積層してなり、第１領域Ｒ１及び第２領域Ｒ２を含むコンデンサ本体部と、アレイ状に配置された全貫通型のビア導体４０、４１、５０、５１と、その両端部に接続される外部電極６０、６１、７０、７１を備えている。第１ビア導体群であるビア導体４０、４１は、第１領域Ｒ１及び第２領域Ｒ２の内部電極層３０〜３３と電気的に接続され、第２ビア導体群であるビア導体５０、５１は、第１領域Ｒ１の内部電極層３０、３１と電気的に接続され、かつ第２領域Ｒ２の内部電極層３２、３３と電気的に接続されない。ビア導体５０、５１は、第２領域Ｒ２におけるビア径が第１領域Ｒ１におけるビア径よりも小さくなるように形成される。 （もっと読む）

【課題】材料的な制約を受けることなく且つ汎用的な構造を含む場合にも適用可能であって、電歪振動を抑制することが可能な積層型コンデンサを提供すること。
【解決手段】誘電体セラミックスによって形成された素体及びその素体内部においてセラミックス層を挟んで重なりあうように配置された複数の内部電極４ａ，４ｂを有する積層体２と、を備え、複数の内部電極４ａ，４ｂを含むコンデンサ領域ＣＡと、複数の内部電極４ａ，４ｂによって生じる電歪現象を低減させ音鳴きを抑制するための第一抑制領域ＥＡ及び第二抑制領域ＤＡとが形成されており、第一抑制領域ＥＡはコンデンサ領域ＣＡに隣接し、第二抑制領域ＤＡの厚みは複数の内部電極４ａ，４ｂの配置態様に応じて定められるものである。 （もっと読む）

【課題】 従来の積層セラミックコンデンサを用いると、両面回路基板の表面に実装された、電源およびグランド接続端子が信号線接続端子よりも内側に配置された負荷ＩＣへ、両面回路基板の裏面において電源配線をジャンパ接続することができない。
【解決手段】 積層セラミックコンデンサ３１の胴体部分の長さが、負荷ＩＣ４１の信号線接続端子群４２ａにつながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、胴体部分が信号線配線パターンに電気接触することなく、長手方向両側の一方の外部電極３４ａ，３４ｂが、基板裏面の電源配線パターン５１と、負荷ＩＣ４１の電源接続端子４２につながるビアホールとに接続される。また、長手方向両側の他方の外部電極３５ａ，３５ｂが、基板裏面のグランド配線パターン５２と、負荷ＩＣ４１のグランド接続端子４２につながるビアホールとに接続される。 （もっと読む）

【課題】特性のばらつきが少なく、小型で高容量の電子部品を、低コストで製造することが可能な積層型電子部品の製造方法を提供すること。
【解決手段】グリーンシートに所定パターンで電極ペースト膜を形成する工程と、グリーンシートを積層して積層体４ａを準備する工程と、積層体を、支持基板３６の粘着層３４に付着する工程と、積層方向と直交する第１方向に沿って、支持基板は切断せずに積層体を切断して端子電極接続面１５ａ，１５ｂを形成し、積層方向および第１方向と直交する第２方向に沿って、積層体および支持基板を切断してギャップ面１６を形成し、支持基板と一体化された棒状体３８を得る工程と、ギャップ面が同一平面に配置されるように複数の棒状体３８を並べ、ギャップ面１６に、セラミックペースト４２を塗布する工程と、粘着層の粘着力を弱め、積層体２ａと支持基板３６とを分離する工程とを有することを特徴とする。 （もっと読む）

【課題】内部電極の露出部にめっき膜を析出させるにあたって、より確実なめっき成長を実現するため、いずれの内部電極も存在しない外層部にダミー導体を形成したとき、積層セラミック電子部品の信頼性、たとえばＢＤＶが低下することがあった。
【解決手段】高さ方向に沿って２枚以上の外層ダミー導体７を所定間隔で連続的に配置することにより、複数の外層ダミー群３１を形成する。外層ダミー群３１内における外層ダミー導体７同士の間隔をｄ、外層ダミー群３１同士の間隔をｇ、としたとき、ｇがｄより大きくなるようにする。これによって、めっき析出ポイントを確保しつつ、外層ダミー群３１同士の間隔を遠ざけることにより、外層ダミー導体７による内部電極３，４の押圧を緩和することができ、局所的に内部電極間距離が短くなることを防止でき、ＢＤＶの低下を防止できる。 （もっと読む）

【課題】耐湿性の良好な積層セラミックコンデンサを提供する。
【解決手段】内部電極２１が形成された複数の第１のセラミック層２２を積層してなる有効層２０と、前記有効層２０を挟むように内部電極が形成されていない複数の第２のセラミック層３１を積層してなる一対の保護層３０とを有する積層体１０と、該積層体１０の外面に形成され前記内部電極２１と電気的に接続した外部電極４０とを備えた積層セラミックコンデンサにおいて、前記第１のセラミック層２１及び第２のセラミック層３１はそれぞれＳｉＯ₂が添加されたセラミック材料からなり、且つ、前記保護層は相対的に互いにＳｉＯ₂濃度が異なる複数の第２のセラミック層３１Ｈ，３１Ｌを積層してなる。 （もっと読む）