積層セラミックキャパシタ
【課題】本発明は、積層セラミックキャパシタに関する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、セラミック素体と、上記セラミック素体の内部に形成され、上記セラミック素体の第１面及び上記第１面と連結された第３面または第４面に露出し、上記第１面に露出した領域のうち一部が互いに重なる引出し部を有する第１及び第２内部電極と、上記セラミック素体の第１面及び上記第１面から延長されて上記第１面と連結された第３面または第４面に形成され、上記引出し部と夫々連結される第１及び第２外部電極と、上記セラミック素体の第１面、上記第１面と連結された第３面及び第４面に形成される絶縁層と、を含む。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、セラミック素体と、上記セラミック素体の内部に形成され、上記セラミック素体の第１面及び上記第１面と連結された第３面または第４面に露出し、上記第１面に露出した領域のうち一部が互いに重なる引出し部を有する第１及び第２内部電極と、上記セラミック素体の第１面及び上記第１面から延長されて上記第１面と連結された第３面または第４面に形成され、上記引出し部と夫々連結される第１及び第２外部電極と、上記セラミック素体の第１面、上記第１面と連結された第３面及び第４面に形成される絶縁層と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタに関し、より詳細には、優れた静電容量を有し、低い等価直列インダクタンスを実現した積層セラミックキャパシタに関する。
【背景技術】
【０００２】
一般的に、キャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設けられた外部電極と、を備える。
【０００３】
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、一誘電体層を挟んで対向配置される内部電極と、上記内部電極に電気的に接続された外部電極と、を含む。
【０００４】
積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという長所により、コンピュータ、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。
【０００５】
最近は、電子製品が小型化及び多機能化するにつれて、チップ部品も小型化及び高機能化される傾向にあるため、積層セラミックキャパシタもサイズが小さいながら容量が大きい高容量製品が求められている。
【０００６】
また、積層セラミックキャパシタは、ＬＳＩの電源回路内に配置されるバイパス（ｂｙｐａｓｓ）キャパシタとして有用に用いられており、このようなバイパスキャパシタとして機能するためには、積層セラミックキャパシタが高周波ノイズを効果的に除去できなければならない。このような要求は、電子装置の高周波化の傾向によりさらに増加している。バイパスキャパシタとして用いられる積層セラミックキャパシタは、回路基板上の実装パッド上に半田付けにより電気的に連結され、上記実装パッドは基板上の配線パターンや導電性ビアを介して他の外部回路と連結されることができる。
【０００７】
積層セラミックキャパシタは、キャパシタンス成分の他に等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）成分をともに有し、このような等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）成分はバイパスキャパシタの機能を阻害する。特に、等価直列インダクタンス（ＥＳＬ）は、高周波でキャパシタのインダクタンスを高くし、高周波ノイズの除去特性を阻害する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、優れた静電容量を有し、低い等価直列インダクタンスを実現した積層セラミックキャパシタを提供することをその目的とする。
【課題を解決するための手段】
【０００９】
本発明の一実施形態によると、セラミック素体と、上記セラミック素体の内部に形成され、上記セラミック素体の第１面及び上記第１面と連結された第３面または第４面に露出し、上記第１面に露出した領域のうち一部が互いに重なる引出し部を有する第１及び第２内部電極と、上記セラミック素体の第１面及び上記第１面から延長されて上記第１面と連結された第３面または第４面に形成され、上記引出し部と夫々連結される第１及び第２外部電極と、上記セラミック素体の第１面、上記第１面と連結された第３面及び第４面に形成される絶縁層と、を含む積層セラミックキャパシタが提供される。
【００１０】
上記第１内部電極は上記セラミック素体の第１面及び第３面に露出する第１引出し部を有し、上記第２内部電極は上記セラミック素体の第１面及び第４面に露出する第２引出し部を有することができる。
【００１１】
上記第１外部電極は上記セラミック素体の第１面及び上記第１面から延長されて上記第３面に形成され、上記第２外部電極は上記セラミック素体の第１面及び上記第１面から延長されて上記第４面に形成されることができる。
【００１２】
上記第１及び第２内部電極の端部は、上記セラミック素体の第３面及び第４面に露出することができる。
【００１３】
上記第１及び第２内部電極は、セラミック素体の実装面に対して垂直に配置されることができる。
【００１４】
上記絶縁層はセラミックスラリーによって形成されることができる。
【００１５】
上記第１外部電極は、上記第１内部電極の引出し部のうち第２内部電極の引出し部と重ならない領域と連結されることができる。
【００１６】
上記絶縁層は、互いに重なった第１及び第２内部電極の引出し部を全て覆うように形成されることができる。
【００１７】
上記絶縁層は、上記セラミック素体の第１面から測定される第１及び第２外部電極の高さより小さく形成されることができる。
【００１８】
上記第１及び第２外部電極が所定の間隔を置いて形成されるセラミック素体のｘ−方向の長さは、内部電極が積層されるｙ−方向の長さより短く形成されることができる。
【００１９】
上記第１内部電極は二つの引出し部を有し、上記一つの引出し部は上記セラミック素体の第１面及び第３面に露出し、他の一つの引出し部は上記セラミック素体の第１面及び第４面に露出して、上記第１内部電極の二つの引出し部は第２内部電極の引出し部と第１面で重畳領域を形成することができる。
【００２０】
上記第１及び第２内部電極は上記セラミック素体の第１面及び上記第１面に対向する第２面に夫々露出する二つの引出し部を有し、上記第１内部電極の一つの引出し部は上記第１面及び上記第３面に露出し、上記第１内部電極の他の一つの引出し部は上記第２面及び第３面に露出し、上記第２内部電極の一つの引出し部は上記第１面及び第４面に露出し、上記第２内部電極の他の引出し部は上記第２面及び第４面に露出することができる。
【発明の効果】
【００２１】
本発明の一実施形態によると、内部電極は、セラミック素体に最小限のマージン部を残して、最大限広い面積に形成されることができる。これにより、第１及び第２内部電極の重畳領域が広くなり、高容量の積層セラミックキャパシタを形成することができる。
【００２２】
本発明の一実施形態によると、第１及び第２内部電極は引出し部にも重畳領域が形成され、積層セラミックキャパシタの容量が増加することができる。
【００２３】
また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）が低くなることができる。
【００２４】
本発明の一実施形態によると、外部電極は内部電極の引出し部のコーナー部を覆うように形成されるため、内部電極に対する外部電極の固着強度が向上されることができる。
【００２５】
本発明の一実施形態によると、セラミック素体に形成される絶縁層は、セラミック素体の一面に露出する第１及び第２内部電極の端部、第１及び第２内部電極の引出し部を覆うように形成されるため、内部電極間の短絡を防止し、耐湿特性の低下などの内部欠陥を防止することができる。
【００２６】
本発明の一実施形態によると、絶縁層の高さを調節することができる。絶縁層の高さを第１及び第２外部電極の高さより低く形成する場合、積層セラミックキャパシタが回路基板上により安定して実装されることができる。
【００２７】
本発明の一実施形態によると、積層セラミックキャパシタのｘ−方向の長さがｙ−方向の長さより短く形成されるため、第１及び第２外部電極間の距離がより短く形成されることができ、外部極性が印加される第１及び第２内部電極間の距離がより近くなることができる。これにより、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなることができ、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）がより低くなることができる。
【００２８】
本発明の一実施形態によると、積層セラミックキャパシタの電流の流れは、複数の外部電極を介して内部電極に伝達されることができる。これにより、積層セラミックキャパシタのキャパシタンス成分に直列で連結されるインダクタンスの成分の大きさを非常に小さくすることができる。
【図面の簡単な説明】
【００２９】
【図１ａ】本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図１ｂ】本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図２】図１ａ及び図１ｂに図示された積層セラミックキャパシタのセラミック素体を示す概略的な斜視図である。
【図３】図１及び図２に図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。
【図４】図１ｂのＡ−Ａ'線に沿った断面図である。
【図５】本発明の他の実施形態による積層セラミックキャパシタを示す断面図である。
【図６】本発明のさらに他の実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図７】図６に図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。
【図８】図６に図示された積層セラミックキャパシタの断面図である。
【図９】本発明のさらに他の実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図１０】図９に図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。
【図１１】図９に図示された積層セラミックキャパシタの断面図である。
【図１２】本発明のさらに他の実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図１３】図１２に図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。
【図１４】図１２に図示された積層セラミックキャパシタの断面図である。
【発明を実施するための形態】
【００３０】
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。但し、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上において同一の符号で表される要素は同一の要素である。
【００３１】
図１ａ及び図１ｂは本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図２は図１ａ及び図１ｂに図示された積層セラミックキャパシタのセラミック素体を示す概略的な斜視図である。図３は図１及び図２に図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。図４は図１ｂのＡ−Ａ'線に沿った断面図である。
【００３２】
本実施形態による積層セラミックキャパシタは、２端子垂直積層型キャパシタであることができる。「垂直積層型（ｖｅｒｔｉｃａｌｌｙ ｌａｍｉｎａｔｅｄ ｏｒ ｖｅｒｔｉｃａｌ ｍｕｌｔｉｌａｙｅｒ）」はキャパシタ内に積層された内部電極が回路基板の実装領域面に垂直に配置されることを意味し、「２端子（２−ｔｅｒｍｉｎａｌ）」はキャパシタの端子として二つの端子が回路基板に接続されることを意味する。
【００３３】
図１から図４を参照すると、本実施形態による積層セラミックキャパシタは、セラミック素体１１０と、上記セラミック素体の内部に形成される内部電極１２１、１２２と、上記セラミック素体の一面に夫々形成される絶縁層１４１、１４３、１４４と、外部電極１３１、１３２と、を含むことができる。
【００３４】
本実施形態において、セラミック素体１１０は、互いに対向する第１面１及び第２面２と、上記第１面及び第２面を連結する第３面３、第４面４、第５面５及び第６面６と、を有することができる。上記セラミック素体１１０の形状は特に制限されないが、図示されたように、第１面から第６面を有する六面体形状であることができる。本発明の一実施形態によると、第３面３と第４面とが互いに対向し、第５面５と第６面６とが互いに対向することができる。本発明の一実施形態によると、セラミック素体の第１面１は、回路基板の実装領域に配置される実装面となることができる。
【００３５】
本発明の一実施形態によると、ｘ−方向は第１及び第２外部電極が所定の間隔を置いて形成される方向であり、ｙ−方向は内部電極が誘電体層を挟んで積層される方向であり、ｚ−方向は内部電極が回路基板に実装される方向であることができる。
【００３６】
本発明の一実施形態によると、上記セラミック素体１１０は、複数の誘電体層１１１が積層されて形成されることができる。上記セラミック素体１１０を構成する複数の誘電体層１１１は、焼結された状態であり、隣接する誘電体層同士は境界を確認することができないほど一体化されていることができる。
【００３７】
上記誘電体層１１１は、セラミック粉末、有機溶剤及び有機バインダを含むセラミックグリーンシートの焼成によって形成されることができる。上記セラミック粉末は高い誘電率を有する物質であり、これに制限されるものではないが、チタン酸バリウム（ＢａＴｉＯ３）系材料、チタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを用いることができる。
【００３８】
本発明の一実施形態によると、セラミック素体１１０の内部には内部電極が形成されることができる。
【００３９】
図３はセラミック素体１１０を構成する誘電体層１１１及び上記誘電体層に形成された内部電極１２１、１２２を示す断面図である。本発明の一実施形態によると、第１極性の第１内部電極１２１と第２極性の第２内部電極１２２とが一対をなし、一誘電体層１１１を挟んで互いに対向するように、ｙ−方向に積層されることができる。本発明の一実施形態によると、第１及び第２内部電極１２１、１２２は、積層セラミックキャパシタの実装面、即ち、第１面１に垂直に配置されることができる。
【００４０】
本発明において、第１及び第２は相違する極性を意味し、第１及び第３は同一の極性を意味し、第２及び第４は同一の極性を意味することができる。
【００４１】
本発明の一実施形態によると、第１及び第２内部電極は、導電性金属を含む導電性ペーストにより形成されることができる。上記導電性金属は、これに制限されるものではないが、Ｎｉ、Ｃｕ、Ｐｄ、またはこれらの合金であることができる。
【００４２】
誘電体層を形成するセラミックグリーンシート上に、スクリーン印刷法またはグラビア印刷法のような印刷法を利用して導電性ペーストで内部電極層を印刷することができる。内部電極層が印刷されたセラミックグリーンシートを交互に積層した後焼成することにより、セラミック素体を形成することができる。
【００４３】
図３を参照すると、第１及び第２内部電極１２１、１２２は、相違する極性の外部電極と連結されるために、夫々第１及び第２引出し部１２１ａ、１２２ａを有し、上記第１及び第２引出し部１２１ａ、１２２ａはセラミック素体の第１面１に露出することができる。
【００４４】
本発明の一実施形態によると、内部電極の引出し部は、内部電極を形成する導体パターンのうち幅Ｗが増加してセラミック素体の一面に露出した領域を意味することができる。
【００４５】
本発明の一実施形態によると、積層セラミックキャパシタは垂直積層型であり、第１及び第２引出し部はセラミック素体の同一面に露出することができる。本実施形態において、上記第１及び第２引出し部１２１ａ、１２２ａはセラミック素体の第１面に露出している。本発明の一実施形態によると、第１引出し部１２１ａはセラミック素体の第１面及び第１面と連結された第３面に露出することができる。また、第２引出し部１２２ａはセラミック素体の第１面及び第１面と連結された第４面に露出することができる。
【００４６】
また、図２及び図３に図示されたように、本発明の一実施形態によると、第１内部電極１２１の端部はセラミック素体の第３面及び第４面に露出することができ、第２内部電極１２２の端部はセラミック素体の第３面及び第４面に露出することができる。
【００４７】
本発明の一実施形態によると、第１及び第２内部電極はセラミック素体の第２面にのみマージン部を形成し、第３面及び第４面にはマージン部なしに形成されることができる。また、第１面に対しても第１及び第２引出し部が一部重なることができるため、最大限広い面積に内部電極が形成されることができる。これにより、第１及び第２内部電極の重畳領域が広くなり、高容量の積層セラミックキャパシタを形成することができる。
【００４８】
一般的に、第１及び第２内部電極は重なる領域によって静電容量を形成し、相違する極性の外部電極と連結される引出し部は重なる領域を有さない。しかし、本発明の一実施形態によると、第１及び第２引出し部１２１ａ、１２２ａは互いに重なる領域を有することができる。本発明の一実施形態によると、第１及び第２引出し部は第１面に露出した領域のうち一部が重なることができる。
【００４９】
図４を参照すると、セラミック素体に露出した第１内部電極の第１引出し部１２１ａと連結されるように第１外部電極１３１が形成されることができる。本発明の一実施形態によると、第１内部電極の第１引出し部１２１ａはセラミック素体の第１面及び第３面に露出することができ、上記第１外部電極１３１はセラミック素体の第１面から延長されてセラミック素体の第３面まで形成されることができる。
【００５０】
また、セラミック素体の第１面に引出された第２内部電極の第２引出し部１２２ａと連結されるように第２外部電極１３２が形成されることができる。上記第２外部電極１３２は、セラミック素体の第１面から延長されてセラミック素体の第４面まで形成されることができる。上記第２外部電極１３２は、セラミック素体の第４面に引出された第２引出し部１２２ａと連結されるようにセラミック素体の第４面に形成されることができる。
【００５１】
即ち、本発明の一実施形態によると、第１外部電極は第１内部電極の第１引出し部の第１面と第３面を連結するコーナー部を覆うように形成され、第２外部電極は第２内部電極の第２引出し部の第１面と第４面を連結するコーナー部を覆うように形成されることができる。これにより、内部電極に対する外部電極の固着強度が向上されることができる。
【００５２】
上記第１外部電極１３１は第１引出し部１２１ａのうち第２引出し部１２２ａと重ならない領域と連結されることができ、第２外部電極１３２は第２引出し部１２２ａのうち第１引出し部１２１ａと重ならない領域と連結されることができる。
【００５３】
上記第１外部電極１３１は第２引出し部１２２ａと接触されないように第１引出し部１２１ａの一部と連結され、第２外部電極１３２は第１引出し部１２１ａと接触されないように第２引出し部１２２ａの一部と連結されることができる。
【００５４】
図４の右側図面には、第１内部電極の引出し部１２１ａと第２内部電極の引出し部１２２ａとが重なった領域が矢印で表示されており、第２内部電極１２２と重なった第１内部電極は点線で表示されている。
【００５５】
本発明の一実施形態によると、第１及び第２引出し部１２１ａ、１２２ａは互いに重なる領域を有し、夫々相違する極性を示す第１及び第２外部電極１３１、１３２と連結されることができる。
【００５６】
本発明の一実施形態によると、図４に図示されたように、セラミック素体の一面には絶縁層１４１、１４３、１４４が形成されることができる。より具体的には、セラミック素体の第１面には第１絶縁層１４１が形成され、セラミック素体の第３面及び第４面には夫々第２絶縁層１４３及び第３絶縁層１４４が形成されることができる。
【００５７】
セラミック素体の第１面に形成された第１絶縁層１４１は、第１外部電極１３１と第２外部電極１３２との間に形成されることができる。上記第１絶縁層１４１は、第１面に露出した第１及び第２引出し部１２１ａ、１２２ａを覆うように形成されることができ、第１及び第２引出し部の重畳領域を全て覆うように形成されることができる。
【００５８】
本発明の一実施形態によると、図４に図示されたように、上記第１絶縁層１４１は、第１外部電極と第２外部電極との間のセラミック素体の第１面を完全に埋めるように形成されることができる。
【００５９】
また、図示されていないが、本発明の一実施形態によると、第１絶縁層１４１は第１及び第２引出し部１２１ａ、１２２ａの重畳領域のみを覆うように形成され、第１及び第２外部電極１３１、１３２と所定の間隔を置いて形成されることができる。
【００６０】
本発明の一実施形態によると、第１及び第２内部電極１２１、１２２の端部が露出したセラミック素体の第３面及び第４面には、夫々第２絶縁層１４３及び第３絶縁層１４４が形成されることができる。
【００６１】
本発明の一実施形態によると、絶縁層１４１、１４３、１４４はセラミックスラリーで形成されることができる。上記セラミックスラリーの量及び形状を調節して、絶縁層の形成位置及び高さを調節することができる。上記絶縁層１４１、１４３、１４４は、焼成工程によりセラミック素体が形成された後、上記セラミック素体にセラミックスラリーを形成し、焼成することにより形成されることができる。
【００６２】
または、セラミック素体を形成するセラミックグリーンシート上に絶縁層を形成するセラミックスラリーを形成し、セラミックグリーンシートとともに焼成して形成されることができる。
【００６３】
上記セラミックスラリーの形成方法は、特に制限されず、例えば、スプレー方式で噴射したり、ローラーを利用した塗布、コーティング、付着などの方法を利用することができる。
【００６４】
本発明の一実施形態によると、絶縁層１４１、１４３、１４４は、セラミック素体の一面に露出した第１及び第２内部電極の引出し部１２１ａ、１２２ａ、第１及び第２内部電極１２１、１２２の端部を覆うように形成され、内部電極間の短絡を防止し、耐湿特性の低下などの内部欠陥を防止することができる。
【００６５】
本発明の一実施形態によると、第１及び第２内部電極は、引出し部にも重畳領域が形成されるため、積層セラミックキャパシタの容量が増加することができる。また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）が低くなることができる。
【００６６】
図５は本発明の他の実施形態による積層セラミックキャパシタを示す断面図である。上述の実施形態と相違する構成要素を中心に説明し、同一の構成要素についての詳細な説明は省略する。
【００６７】
図５を参照すると、図４と同様に、セラミック素体の第１面及び第３面には第１外部電極１３１が形成され、第１面及び第４面には第２外部電極１３２が形成されることができる。また、セラミック素体の第１面には第１絶縁層１４１が形成され、第３面には第２絶縁層１４３が形成され、第４面には第３絶縁層１４４が形成されることができる。
【００６８】
本発明の一実施形態によると、第１絶縁層１４１は第１外部電極と第２外部電極との間に形成されることができる。本実施形態によると、第１絶縁層１４１の高さｈ２は、第１外部電極１３１または第２外部電極１３２の高さｈ１より小さく形成されることができる。上記絶縁層及び外部電極の高さは第１面を基準に測定されることができる。
【００６９】
本実施形態によると、上記第１絶縁層１４１の高さが第１及び第２外部電極の高さより低いため、積層セラミックキャパシタが回路基板上により安定して実装されることができる。
【００７０】
本実施形態によると、第２絶縁層１４３または第３絶縁層１４４の厚さＤ２は、第１外部電極１３１または第２外部電極１３２の厚さＤ１より大きく形成されることができる。上記絶縁層及び外部電極の厚さは第３面または第４面を基準に測定されることができる。
【００７１】
また、図示されていないが、本発明の一実施形態によると第２絶縁層または第３絶縁層の厚さｄ２は、第１外部電極または第２外部電極の厚さｄ１より小さく形成されることができる。
【００７２】
図６から図８は本発明の他の実施形態による積層セラミックキャパシタを示す。図６は本実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図７は図６に図示された積層セラミックキャパシタの内部電極の構造を示す断面図であり、図８は図６に図示された積層セラミックキャパシタの断面図である。上述の実施例と相違する構成要素を中心に説明し、同一の構成要素についての詳細な説明は省略する。
【００７３】
図６から図８を参照すると、本実施形態による積層セラミックキャパシタは２端子垂直積層型キャパシタであることができる。本実施形態による積層セラミックキャパシタは、セラミック素体２１０と、上記セラミック素体の内部に形成される内部電極２２１、２２２と、上記セラミック素体の一面に形成される絶縁層２４１、２４３、２４４と、外部電極２３１、２３２と、を含むことができる。
【００７４】
本発明の一実施形態によると、ｘ−方向は第１及び第２外部電極が所定の間隔を置いて形成される方向であり、ｙ−方向は内部電極が誘電体層を挟んで積層される方向であり、ｚ−方向は内部電極が回路基板に実装される方向であることができる。
【００７５】
本実施形態によると、積層セラミックキャパシタは、ｘ−方向の長さがｙ−方向の長さより短く形成されることができる。即ち、第１及び第２外部電極が所定の間隔を置いて形成されるセラミック素体のｘ−方向の長さは、内部電極が積層されるｙ−方向の長さより短く形成されることができる。
【００７６】
図７はセラミック素体２１０を構成する誘電体層２１１及び上記誘電体層に形成された内部電極２２１、２２２を示す断面図である。本発明の一実施形態によると、第１極性の第１内部電極２２１と第２極性の第２内部電極２２２とが一対をなし、一誘電体層２１１を挟んで互いに対向するようにｙ−積層されることができる。本発明の一実施形態によると、第１及び第２内部電極２２１、２２２は、積層セラミックキャパシタの実装面、即ち、第１面１に垂直に配置されることができる。
【００７７】
図７を参照すると、第１及び第２内部電極２２１、２２２は、相違する極性の外部電極と連結されるために、夫々第１及び第２引出し部２２１ａ、２２２ａを有し、上記第１及び第２引出し部２２１ａ、２２２ａはセラミック素体の第１面１に露出することができる。
【００７８】
本発明の一実施形態によると、第１引出し部２２１ａは、セラミック素体の第１面及び第１面と連結された第３面に露出することができる。また、第２引出し部２２２ａは、セラミック素体の第１面及び第１面と連結された第４面に露出することができる。
【００７９】
また、本発明の一実施形態によると、第１内部電極２２１の端部はセラミック素体の第３面及び第４面に露出し、第２内部電極２２２の端部はセラミック素体の第３面及び第４面に露出することができる。
【００８０】
本発明の一実施形態によると、第１及び第２内部電極はセラミック素体の第２面にのみマージン部を形成し、第３面及び第４面にはマージン部なしに形成されることができる。また、第１面に対しても第１及び第２引出し部が一部重なることができるため、最大限広い面積に内部電極が形成されることができる。これにより、第１及び第２内部電極の重畳領域が広くなり、高容量の積層セラミックキャパシタを形成することができる。
【００８１】
本発明の一実施形態によると、第１及び第２引出し部２２１ａ、２２２ａは第１面に露出し、第１面に露出した領域のうち一部が互いに重なる領域を有することができる。
【００８２】
図７及び図８を参照すると、セラミック素体に露出した第１内部電極２２１の第１引出し部と連結されるように、第１外部電極２３１が形成されることができる。本発明の一実施形態によると、第１内部電極の第１引出し部２２１ａはセラミック素体の第１面及び第３面に露出することができ、上記第１外部電極２３１は、セラミック素体の第１面から延長されてセラミック素体の第３面まで形成されることができる。
【００８３】
また、セラミック素体の第１面に引出された第２内部電極の第２引出し部２２２ａと連結されるように、第２外部電極２３２が形成されることができる。上記第２外部電極２３２は、セラミック素体の第１面から延長されてセラミック素体の第４面まで形成されることができる。上記第２外部電極２３２は、セラミック素体の第４面に引出された第２引出し部２２２ａと連結されるように、セラミック素体の第４面に形成されることができる。
【００８４】
即ち、本発明の一実施形態によると、第１外部電極は第１内部電極の第１引出し部の第１面と第３面を連結するコーナー部を覆うように形成され、第２外部電極は第２内部電極の第２引出し部の第１面と第４面を連結するコーナー部を覆うように形成されることができる。これにより、内部電極に対する外部電極の固着強度が向上されることができる。
【００８５】
本実施形態によると、セラミック素体の絶縁層２４１、２４３、２４４が形成されることができる。より具体的には、セラミック素体の第１面には第１絶縁層２４１が形成され、セラミック素体の第３面及び第４面には夫々第２絶縁層２４３及び第３絶縁層２４４が形成されることができる。
【００８６】
セラミック素体の第１面に形成された第１絶縁層２４１は、第１外部電極２３１と第２外部電極２３２との間に形成されることができる。上記第１絶縁層２４１は、第１面に露出した第１及び第２引出し部２２１ａ、２２２ａを覆うように形成されることができ、第１及び第２引出し部の重畳領域を全て覆うように形成されることができる。
【００８７】
本発明の一実施形態によると、第１及び第２内部電極２２１、２２２の端部が露出したセラミック素体の第３面及び第４面には、夫々第２絶縁層２４３及び第３絶縁層２４４が形成されることができる。
【００８８】
本発明の一実施形態によると、絶縁層２４１、２４３、２４４は、セラミック素体の一面に露出した第１及び第２内部電極の引出し部２２１ａ、２２２ａ、第１及び第２内部電極２２１、２２２の端部を覆うように形成されるため、内部電極間の短絡を防止し、耐湿特性の低下などの内部欠陥を防止することができる。
【００８９】
本発明の一実施形態によると、第１及び第２内部電極はセラミック素体の第２面にのみマージン部を形成し、第３面及び第４面にはマージン部なしに形成されることができる。また、第１面に対しても第１及び第２引出し部が一部重なることができるため、最大限広い面積に内部電極が形成されることができる。これにより、第１及び第２内部電極の重畳領域が広くなり、高容量の積層セラミックキャパシタを形成することができる。
【００９０】
また、本実施形態によると、第１及び第２内部電極は、引出し部にも重畳領域が形成されるため、積層セラミックキャパシタの容量が増加することができる。また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）が低くなることができる。
【００９１】
本実施形態によると、積層セラミックキャパシタのｘ−方向の長さがｙ−方向の長さより短く形成されるため、第１及び第２外部電極間の距離がより短く形成されることができ、外部極性が印加される第１及び第２内部電極間の距離がより近くなることができる。これにより、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなることができ、等価直列インダクタンス（ＥＳＬ、 Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）がより低くなることができる。
【００９２】
図９から図１１は本発明のさらに他の実施形態による積層セラミックキャパシタを示す。図９は本実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図１０は図９に図示された積層セラミックキャパシタの内部電極の構造を示す断面図であり、図１１は図９に図示された積層セラミックキャパシタの断面図である。上述の実施例と相違する構成要素を中心に説明し、同一の構成要素についての詳細な説明は省略する。
【００９３】
図９から図１１を参照すると、本実施形態による積層セラミックキャパシタは４端子垂直積層型キャパシタであることができる。「４端子（４−ｔｅｒｍｉｎａｌ）」はキャパシタの端子として４個の端子が回路基板に接続されることを意味する。
【００９４】
本実施形態による積層セラミックキャパシタは、セラミック素体３１０と、上記セラミック素体の内部に形成される内部電極３２１、３２２と、上記セラミック素体の一面に形成される絶縁層３４１、３４２、３４３、３４４と、外部電極３３１、３３２、３３３、３３４と、を含むことができる。
【００９５】
図１０はセラミック素体３１０を構成する誘電体層３１１と上記誘電体層に形成された内部電極３２１、３２２を示す断面図である。本発明の一実施形態によると、第１極性の第１内部電極３２１と第２極性の第２内部電極３２２とが１対をなし、一誘電体層３１１を挟んで互いに対向するようにｙ−方向に積層されることができる。本発明の一実施形態によると、第１及び第２内部電極３２１、３２２は、積層セラミックキャパシタの実装面に垂直に配置されることができる。
【００９６】
本実施形態によると、積層セラミックキャパシタの実装面は、第１面またはこれに対向する第２面となることができる。
【００９７】
図１０を参照すると、第１及び第２内部電極３２１、３２２は、相違する極性の外部電極と連結されるために、夫々第１及び第２引出し部３２１ａ、３２１ｂ、３２２ａ、３２２ｂを有することができる。第１内部電極の二つの第１引出し部３２１ａ、３２１ｂは夫々セラミック素体の第１面及びこれに対向する第２面に露出し、第２内部電極の二つの第２引出し部３２２ａ、３２２ｂは夫々セラミック素体の第１面とこれに対向する他面、即ち、第２面に露出することができる。
【００９８】
また、第１内部電極の一つの第１引出し部３２１ａと第２内部電極の一つの第２引出し部３２２ａはセラミック素体の第１面に露出し、第１面に露出する領域のうち一部が互いに重なることができる。また、第１内部電極の他の一つの第１引出し部３２１ｂと第２内部電極の他の一つの第２引出し部３２２ｂはセラミック素体の第２面に露出し、第２面に露出する領域のうち一部が互いに重なることができる。
【００９９】
本発明の一実施形態によると、第１内部電極の一つの第１引出し部３２１ａはセラミック素体の第１面及び第１面と連結された第３面に露出し、他の一つの第１内部電極の第１引出し部３２１ｂはセラミック素体の第２面及び第２面と連結された第３面に露出することができる。
【０１００】
また、第２内部電極の一つの第２引出し部３２２ａはセラミック素体の第１面及び第１面と連結された第４面に露出し、他の一つの第２内部電極の第２引出し部３２２ｂはセラミック素体の第２面及び第２面と連結された第４面に露出することができる。
【０１０１】
また、本発明の一実施形態によると、第１内部電極３２１の端部はセラミック素体の第３面及び第４面に露出し、第２内部電極３２２の端部はセラミック素体の第３面及び第４面に露出することができる。
【０１０２】
本発明の一実施形態によると、第１及び第２内部電極は、相違する極性の外部電極と連結されるために、引出し部が露出するセラミック素体の第１面を除き、誘電体層の全体にマージン部なしに形成されることができる。また、第１面に対しても第１及び第２引出し部が一部重なることができるため、最大限広い面積に内部電極が形成されることができる。これにより、第１及び第２内部電極の重畳領域が広くなり、高容量の積層セラミックキャパシタを形成することができる。
【０１０３】
図１１を参照すると、セラミック素体に露出した第１及び第２内部電極の第１及び第２引出し部３２１ａ、３２１ｂ、３２２ａ、３２２ｂと連結されるように、第１から第４外部電極３３１、３３２、３３３、３３４が形成されることができる。
【０１０４】
本発明の一実施形態によると、第１内部電極の一つの第１引出し部３２１ａはセラミック素体の第１面及び第３面に露出することができ、これと連結されるように、第１外部電極３３１はセラミック素体の第１面から延長されてセラミック素体の第３面まで形成されることができる。また、第１内部電極の他の一つの第１引出し部３２１ｂはセラミック素体の第２面及び第３面に露出することができ、これと連結されるように、第３外部電極３３３はセラミック素体の第２面から延長されてセラミック素体の第３面まで形成されることができる。
【０１０５】
また、セラミック素体の第１面及び第４面、第２面及び第４面に引出された第２内部電極の二つの第２引出し部３２２ａ、３２２ｂと連結されるように、第２及び第４外部電極３３２、３３４が形成されることができる。より具体的には、第２内部電極の一つの第２引出し部３２２ａはセラミック素体の第１面及び第４面に露出することができ、これと連結されるように、第２外部電極３３２はセラミック素体の第１面から延長されてセラミック素体の第４面まで形成されることができる。また、第２内部電極の他の一つの第２引出し部３２２ｂはセラミック素体の第２面及び第４面に露出することができ、これと連結されるように、第４外部電極３３４はセラミック素体の第２面から延長されてセラミック素体の第４面まで形成されることができる。
【０１０６】
即ち、本発明の一実施形態によると、外部電極は内部電極の引出し部のコーナー部を覆うように形成されることができる。これにより、内部電極に対する外部電極の固着強度が向上されることができる。
【０１０７】
本発明において、第１及び第２は相違する極性を意味し、第１及び第３と第２及び第４は夫々同一の極性を意味することができる。
【０１０８】
上述したように、上記第１外部電極３３１は第１引出し部３２１ａのうち第２引出し部３２２ａと重ならない領域と連結されることができ、上記第３外部電極３３３は第１引出し部３２１ｂのうち第２引出し部３２２ｂと重ならない領域と連結されることができる。また、上記第２外部電極３３２は第２引出し部３２２ａのうち第１引出し部３２１ａと重ならない領域と連結され、上記第４外部電極３３４は第２引出し部３２２ｂのうち第１引出し部３２１ｂと重ならない領域と連結されることができる。
【０１０９】
図１１の右側図面には、第１内部電極の二つの引出し部と第２内部電極の二つの引出し部が重なった領域が矢印で表示されており、第２内部電極と重なった第１内部電極は点線で表示されている。
【０１１０】
本実施形態によると、セラミック素体の一面には絶縁層３４１、３４２、３４３、３４４が形成されることができる。より具体的には、セラミック素体の第１面には第１絶縁層３４１が形成され、セラミック素体の第２面には第２絶縁層３４２が形成されることができる。また、セラミック素体の第３面及び第４面には、夫々第３絶縁層３４３及び第４絶縁層３４４が形成されることができる。
【０１１１】
上記第１及び第２絶縁層３４１、３４２は、夫々第１外部電極３３１と第２外部電極３３２との間、第３外部電極３３３と第４外部電極３３４との間に形成されることができる。上記第１及び第２絶縁層３４１、３４２は、第１面または第２面に露出した第１及び第２引出し部３２１ａ、３２２ａ、３２１ｂ、３２２ｂを覆うように形成されることができる。上述したように、第１及び第２絶縁層は、第１及び第２引出し部の重畳領域を全て覆うように形成されることができる。
【０１１２】
上記絶縁層３４１、３４２、３４３、３４４は、セラミック素体の一面に露出した第１及び第２内部電極の端部、第１及び第２内部電極の引出し部３２１ａ、３２１ｂ、３２２ａ、３２２ｂを覆うように形成され、内部電極間の短絡を防止し、耐湿特性の低下などの内部欠陥を防止することができる。
【０１１３】
本実施形態によると、第１及び第２内部電極は、引出し部にも重畳領域が形成されるため、積層セラミックキャパシタの容量が増加することができる。また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）が低くなることができる。
【０１１４】
図１２から図１４は本発明のさらに他の実施形態による積層セラミックキャパシタを示す。図１２は本実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図１３は図１２に図示された積層セラミックキャパシタの内部電極の構造を示す断面図であり、図１４は図１２に図示された積層セラミックキャパシタの断面図である。上述の実施例と相違する構成要素を中心に説明し、同一の構成要素についての詳細な説明は省略する。
【０１１５】
図１２から図１４を参照すると、本実施形態による積層セラミックキャパシタは３端子垂直積層型キャパシタであることができる。「３端子（３−ｔｅｒｍｉｎａｌ）」はキャパシタの端子として３個の端子が回路基板に接続されることを意味する。
【０１１６】
本実施形態による積層セラミックキャパシタは、セラミック素体４１０と、上記セラミック素体の内部に形成される内部電極４２１、４２２と、上記セラミック素体の一面に形成される絶縁層４４１、４４２、４４３、４４４と、外部電極４３１、４３２、４３３と、を含むことができる。
【０１１７】
図１３はセラミック素体４１０を構成する誘電体層４１１及び上記誘電体層に形成された内部電極４２１、４２２を示す断面図である。本発明の一実施形態によると、第１極性の第１内部電極４２１と第２極性の第２内部電極４２２とが１対をなし、一誘電体層４１１を挟んで互いに対向するようにｙ−方向に積層されることができる。本発明の一実施形態によると、第１及び第２内部電極４２１、４２２は、積層セラミックキャパシタの実装面に垂直に配置されることができる。
【０１１８】
図１３を参照すると、第１及び第２内部電極４２１、４２２は、相違する極性の外部電極と連結されるために、夫々第１及び第２引出し部４２１ａ、４２１ｂ、４２２ａを有し、上記第１及び第２引出し部４２１ａ、４２１ｂ、４２２ａはセラミック素体の第１面に露出することができる。
【０１１９】
本実施形態によると、第１内部電極は二つの引出し部４２１ａ、４２１ｂを有することができる。上記第１内部電極の二つの引出し部４２１ａ、４２１ｂは、夫々第２内部電極の第２引出し部４２２ａと互いに重なる領域を有することができる。本発明の一実施形態によると、第１内部電極の二つの引出し部４２１ａ、４２１ｂ及び第２内部電極の第２引出し部４２２ａはセラミック素体の同一面に露出し、露出した領域のうち一部が重なることができる。
【０１２０】
本発明の一実施形態によると、第１内部電極の一つの第１引出し部４２１ａはセラミック素体の第１面及び第１面と連結された第３面に露出し、他の一つの第１内部電極の第１引出し部４２１ｂはセラミック素体の第１面及び第１面と連結された第４面に露出することができる。
【０１２１】
また、本発明の一実施形態によると、第１内部電極４２１の端部はセラミック素体の第３面及び第４面に露出し、第２内部電極４２２の端部はセラミック素体の第３面及び第４面に露出することができる。
【０１２２】
図１４を参照すると、セラミック素体の一面に引出された第１内部電極の二つの引出し部４２１ａ、４２１ｂと連結されるように、セラミック素体の一面に第１及び第３外部電極４３１、４３３が形成されることができる。
【０１２３】
本実施形態によると、第１内部電極は第１及び第３外部電極によって外部極性と連結されることができる。また、セラミック素体の一面に引出された第２内部電極の第２引出し部４２２ａと連結されるように第２外部電極４３２が形成されることができる。上記第２外部電極４３２は第１外部電極と第３外部電極との間に形成されることができる。本発明において、第１及び第２は相違する極性を意味し、第１及び第３は同一の極性を意味することができる。
【０１２４】
図１４を参照すると、第１内部電極の一つの第１引出し部４２１ａはセラミック素体の第１面及び第３面に露出することができ、これと連結されるように、第１外部電極４３１はセラミック素体の第１面から延長されてセラミック素体の第３面まで形成されることができる。また、第１内部電極の他の一つの第１引出し部４２１ｂはセラミック素体の第１面及び第４面に露出することができ、これと連結されるように、第３外部電極４３３はセラミック素体の第１面から延長されてセラミック素体の第４面まで形成されることができる。上記第２外部電極４３２はセラミック素体の第１面に形成されることができる。
【０１２５】
本発明の一実施形態によると、第１及び第３外部電極は第１内部電極の引出し部のコーナー部を覆うように形成されることができる。これにより、内部電極に対する外部電極の固着強度が向上されることができる。
【０１２６】
本発明の一実施形態によると、第１外部電極４３１は一つの第１引出し部４２１ａのうち第２引出し部４２２ａと重ならない領域と連結され、上記第３外部電極４３３は一つの第１引出し部４２１ｂのうち第２引出し部４２２ａと重ならない領域と連結されることができる。上記第２外部電極４３２は、第２引出し部４２２ａのうち二つの第１引出し部４２１ａ、４２１ｂと重ならない領域と連結されることができる。
【０１２７】
図１４の右側図面には、第１内部電極の二つの引出し部と第２内部電極の引出し部が重なった領域が矢印で表示されており、第２内部電極と重なった第１内部電極は点線で表示されている。
【０１２８】
本実施形態によると、セラミック素体の一面には絶縁層４４１、４４２、４４３、４４４が形成されることができる。より具体的には、第１絶縁層４４１及び第２絶縁層４４２は、夫々第１外部電極４３１と第２外部電極４３２との間、第２外部電極４３２と第３外部電極４３３との間に形成されることができる。上記第１及び第２絶縁層４４１、４４２は、セラミック素体の一面に露出した第１及び第２引出し部４２１ａ、４２１ｂ、４２２ａを覆うように形成されることができ、第１及び第２引出し部の重畳領域を全て覆うように形成されることができる。
【０１２９】
また、セラミック素体の第３面には第３絶縁層４４３が形成され、第４面には第４絶縁層４４４が形成されることができる。
【０１３０】
上記絶縁層４４１、４４２、４４３、４４４は、セラミック素体の一面に露出した第１及び第２内部電極の端部、第１及び第２内部電極の引出し部を覆うように形成され、内部電極間の短絡を防止し、耐湿特性の低下などの内部欠陥を防止することができる。
【０１３１】
本実施形態によると、第１及び第２内部電極は、引出し部にも重畳領域が形成されるため、積層セラミックキャパシタの容量が増加することができる。また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）が低くなることができる。
【０１３２】
また、本実施形態によると、電流の流れは、第１及び第３外部電極と連結された第１内部電極を介して第２内部電極に流れる。このような電流の流れにより、積層セラミックキャパシタのキャパシタンス成分に直列で連結されるインダクタンスの成分の大きさを非常に小さくすることができる。
【０１３３】
また、図示されていないが、第１内部電極または第２内部電極は二つ以上の引出し部を有することができ、相違する極性の引出し部が互いに重なるように形成されることができる。また、第１内部電極または第２内部電極に形成された引出し部は、セラミック素体の同一面に露出したり、またはセラミック素体の相違する面に露出することができる。内部電極が有する引出し部の数、引出し部の位置などは、当業者により多様に変更されることができる。
【０１３４】
本発明は、上述の実施形態及び添付の図面により限定されず、添付の請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で様々な形態の置換、変形及び変更が出来るということは当技術分野の通常の知識を有する者には明白であり、これも本発明の範囲に属する。
【符号の説明】
【０１３５】
１１０ セラミック素体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１４０ 絶縁層
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタに関し、より詳細には、優れた静電容量を有し、低い等価直列インダクタンスを実現した積層セラミックキャパシタに関する。
【背景技術】
【０００２】
一般的に、キャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設けられた外部電極と、を備える。
【０００３】
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、一誘電体層を挟んで対向配置される内部電極と、上記内部電極に電気的に接続された外部電極と、を含む。
【０００４】
積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという長所により、コンピュータ、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。
【０００５】
最近は、電子製品が小型化及び多機能化するにつれて、チップ部品も小型化及び高機能化される傾向にあるため、積層セラミックキャパシタもサイズが小さいながら容量が大きい高容量製品が求められている。
【０００６】
また、積層セラミックキャパシタは、ＬＳＩの電源回路内に配置されるバイパス（ｂｙｐａｓｓ）キャパシタとして有用に用いられており、このようなバイパスキャパシタとして機能するためには、積層セラミックキャパシタが高周波ノイズを効果的に除去できなければならない。このような要求は、電子装置の高周波化の傾向によりさらに増加している。バイパスキャパシタとして用いられる積層セラミックキャパシタは、回路基板上の実装パッド上に半田付けにより電気的に連結され、上記実装パッドは基板上の配線パターンや導電性ビアを介して他の外部回路と連結されることができる。
【０００７】
積層セラミックキャパシタは、キャパシタンス成分の他に等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）成分をともに有し、このような等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）成分はバイパスキャパシタの機能を阻害する。特に、等価直列インダクタンス（ＥＳＬ）は、高周波でキャパシタのインダクタンスを高くし、高周波ノイズの除去特性を阻害する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、優れた静電容量を有し、低い等価直列インダクタンスを実現した積層セラミックキャパシタを提供することをその目的とする。
【課題を解決するための手段】
【０００９】
本発明の一実施形態によると、セラミック素体と、上記セラミック素体の内部に形成され、上記セラミック素体の第１面及び上記第１面と連結された第３面または第４面に露出し、上記第１面に露出した領域のうち一部が互いに重なる引出し部を有する第１及び第２内部電極と、上記セラミック素体の第１面及び上記第１面から延長されて上記第１面と連結された第３面または第４面に形成され、上記引出し部と夫々連結される第１及び第２外部電極と、上記セラミック素体の第１面、上記第１面と連結された第３面及び第４面に形成される絶縁層と、を含む積層セラミックキャパシタが提供される。
【００１０】
上記第１内部電極は上記セラミック素体の第１面及び第３面に露出する第１引出し部を有し、上記第２内部電極は上記セラミック素体の第１面及び第４面に露出する第２引出し部を有することができる。
【００１１】
上記第１外部電極は上記セラミック素体の第１面及び上記第１面から延長されて上記第３面に形成され、上記第２外部電極は上記セラミック素体の第１面及び上記第１面から延長されて上記第４面に形成されることができる。
【００１２】
上記第１及び第２内部電極の端部は、上記セラミック素体の第３面及び第４面に露出することができる。
【００１３】
上記第１及び第２内部電極は、セラミック素体の実装面に対して垂直に配置されることができる。
【００１４】
上記絶縁層はセラミックスラリーによって形成されることができる。
【００１５】
上記第１外部電極は、上記第１内部電極の引出し部のうち第２内部電極の引出し部と重ならない領域と連結されることができる。
【００１６】
上記絶縁層は、互いに重なった第１及び第２内部電極の引出し部を全て覆うように形成されることができる。
【００１７】
上記絶縁層は、上記セラミック素体の第１面から測定される第１及び第２外部電極の高さより小さく形成されることができる。
【００１８】
上記第１及び第２外部電極が所定の間隔を置いて形成されるセラミック素体のｘ−方向の長さは、内部電極が積層されるｙ−方向の長さより短く形成されることができる。
【００１９】
上記第１内部電極は二つの引出し部を有し、上記一つの引出し部は上記セラミック素体の第１面及び第３面に露出し、他の一つの引出し部は上記セラミック素体の第１面及び第４面に露出して、上記第１内部電極の二つの引出し部は第２内部電極の引出し部と第１面で重畳領域を形成することができる。
【００２０】
上記第１及び第２内部電極は上記セラミック素体の第１面及び上記第１面に対向する第２面に夫々露出する二つの引出し部を有し、上記第１内部電極の一つの引出し部は上記第１面及び上記第３面に露出し、上記第１内部電極の他の一つの引出し部は上記第２面及び第３面に露出し、上記第２内部電極の一つの引出し部は上記第１面及び第４面に露出し、上記第２内部電極の他の引出し部は上記第２面及び第４面に露出することができる。
【発明の効果】
【００２１】
本発明の一実施形態によると、内部電極は、セラミック素体に最小限のマージン部を残して、最大限広い面積に形成されることができる。これにより、第１及び第２内部電極の重畳領域が広くなり、高容量の積層セラミックキャパシタを形成することができる。
【００２２】
本発明の一実施形態によると、第１及び第２内部電極は引出し部にも重畳領域が形成され、積層セラミックキャパシタの容量が増加することができる。
【００２３】
また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）が低くなることができる。
【００２４】
本発明の一実施形態によると、外部電極は内部電極の引出し部のコーナー部を覆うように形成されるため、内部電極に対する外部電極の固着強度が向上されることができる。
【００２５】
本発明の一実施形態によると、セラミック素体に形成される絶縁層は、セラミック素体の一面に露出する第１及び第２内部電極の端部、第１及び第２内部電極の引出し部を覆うように形成されるため、内部電極間の短絡を防止し、耐湿特性の低下などの内部欠陥を防止することができる。
【００２６】
本発明の一実施形態によると、絶縁層の高さを調節することができる。絶縁層の高さを第１及び第２外部電極の高さより低く形成する場合、積層セラミックキャパシタが回路基板上により安定して実装されることができる。
【００２７】
本発明の一実施形態によると、積層セラミックキャパシタのｘ−方向の長さがｙ−方向の長さより短く形成されるため、第１及び第２外部電極間の距離がより短く形成されることができ、外部極性が印加される第１及び第２内部電極間の距離がより近くなることができる。これにより、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなることができ、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）がより低くなることができる。
【００２８】
本発明の一実施形態によると、積層セラミックキャパシタの電流の流れは、複数の外部電極を介して内部電極に伝達されることができる。これにより、積層セラミックキャパシタのキャパシタンス成分に直列で連結されるインダクタンスの成分の大きさを非常に小さくすることができる。
【図面の簡単な説明】
【００２９】
【図１ａ】本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図１ｂ】本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図２】図１ａ及び図１ｂに図示された積層セラミックキャパシタのセラミック素体を示す概略的な斜視図である。
【図３】図１及び図２に図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。
【図４】図１ｂのＡ−Ａ'線に沿った断面図である。
【図５】本発明の他の実施形態による積層セラミックキャパシタを示す断面図である。
【図６】本発明のさらに他の実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図７】図６に図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。
【図８】図６に図示された積層セラミックキャパシタの断面図である。
【図９】本発明のさらに他の実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図１０】図９に図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。
【図１１】図９に図示された積層セラミックキャパシタの断面図である。
【図１２】本発明のさらに他の実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図１３】図１２に図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。
【図１４】図１２に図示された積層セラミックキャパシタの断面図である。
【発明を実施するための形態】
【００３０】
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。但し、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上において同一の符号で表される要素は同一の要素である。
【００３１】
図１ａ及び図１ｂは本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図２は図１ａ及び図１ｂに図示された積層セラミックキャパシタのセラミック素体を示す概略的な斜視図である。図３は図１及び図２に図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。図４は図１ｂのＡ−Ａ'線に沿った断面図である。
【００３２】
本実施形態による積層セラミックキャパシタは、２端子垂直積層型キャパシタであることができる。「垂直積層型（ｖｅｒｔｉｃａｌｌｙ ｌａｍｉｎａｔｅｄ ｏｒ ｖｅｒｔｉｃａｌ ｍｕｌｔｉｌａｙｅｒ）」はキャパシタ内に積層された内部電極が回路基板の実装領域面に垂直に配置されることを意味し、「２端子（２−ｔｅｒｍｉｎａｌ）」はキャパシタの端子として二つの端子が回路基板に接続されることを意味する。
【００３３】
図１から図４を参照すると、本実施形態による積層セラミックキャパシタは、セラミック素体１１０と、上記セラミック素体の内部に形成される内部電極１２１、１２２と、上記セラミック素体の一面に夫々形成される絶縁層１４１、１４３、１４４と、外部電極１３１、１３２と、を含むことができる。
【００３４】
本実施形態において、セラミック素体１１０は、互いに対向する第１面１及び第２面２と、上記第１面及び第２面を連結する第３面３、第４面４、第５面５及び第６面６と、を有することができる。上記セラミック素体１１０の形状は特に制限されないが、図示されたように、第１面から第６面を有する六面体形状であることができる。本発明の一実施形態によると、第３面３と第４面とが互いに対向し、第５面５と第６面６とが互いに対向することができる。本発明の一実施形態によると、セラミック素体の第１面１は、回路基板の実装領域に配置される実装面となることができる。
【００３５】
本発明の一実施形態によると、ｘ−方向は第１及び第２外部電極が所定の間隔を置いて形成される方向であり、ｙ−方向は内部電極が誘電体層を挟んで積層される方向であり、ｚ−方向は内部電極が回路基板に実装される方向であることができる。
【００３６】
本発明の一実施形態によると、上記セラミック素体１１０は、複数の誘電体層１１１が積層されて形成されることができる。上記セラミック素体１１０を構成する複数の誘電体層１１１は、焼結された状態であり、隣接する誘電体層同士は境界を確認することができないほど一体化されていることができる。
【００３７】
上記誘電体層１１１は、セラミック粉末、有機溶剤及び有機バインダを含むセラミックグリーンシートの焼成によって形成されることができる。上記セラミック粉末は高い誘電率を有する物質であり、これに制限されるものではないが、チタン酸バリウム（ＢａＴｉＯ３）系材料、チタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを用いることができる。
【００３８】
本発明の一実施形態によると、セラミック素体１１０の内部には内部電極が形成されることができる。
【００３９】
図３はセラミック素体１１０を構成する誘電体層１１１及び上記誘電体層に形成された内部電極１２１、１２２を示す断面図である。本発明の一実施形態によると、第１極性の第１内部電極１２１と第２極性の第２内部電極１２２とが一対をなし、一誘電体層１１１を挟んで互いに対向するように、ｙ−方向に積層されることができる。本発明の一実施形態によると、第１及び第２内部電極１２１、１２２は、積層セラミックキャパシタの実装面、即ち、第１面１に垂直に配置されることができる。
【００４０】
本発明において、第１及び第２は相違する極性を意味し、第１及び第３は同一の極性を意味し、第２及び第４は同一の極性を意味することができる。
【００４１】
本発明の一実施形態によると、第１及び第２内部電極は、導電性金属を含む導電性ペーストにより形成されることができる。上記導電性金属は、これに制限されるものではないが、Ｎｉ、Ｃｕ、Ｐｄ、またはこれらの合金であることができる。
【００４２】
誘電体層を形成するセラミックグリーンシート上に、スクリーン印刷法またはグラビア印刷法のような印刷法を利用して導電性ペーストで内部電極層を印刷することができる。内部電極層が印刷されたセラミックグリーンシートを交互に積層した後焼成することにより、セラミック素体を形成することができる。
【００４３】
図３を参照すると、第１及び第２内部電極１２１、１２２は、相違する極性の外部電極と連結されるために、夫々第１及び第２引出し部１２１ａ、１２２ａを有し、上記第１及び第２引出し部１２１ａ、１２２ａはセラミック素体の第１面１に露出することができる。
【００４４】
本発明の一実施形態によると、内部電極の引出し部は、内部電極を形成する導体パターンのうち幅Ｗが増加してセラミック素体の一面に露出した領域を意味することができる。
【００４５】
本発明の一実施形態によると、積層セラミックキャパシタは垂直積層型であり、第１及び第２引出し部はセラミック素体の同一面に露出することができる。本実施形態において、上記第１及び第２引出し部１２１ａ、１２２ａはセラミック素体の第１面に露出している。本発明の一実施形態によると、第１引出し部１２１ａはセラミック素体の第１面及び第１面と連結された第３面に露出することができる。また、第２引出し部１２２ａはセラミック素体の第１面及び第１面と連結された第４面に露出することができる。
【００４６】
また、図２及び図３に図示されたように、本発明の一実施形態によると、第１内部電極１２１の端部はセラミック素体の第３面及び第４面に露出することができ、第２内部電極１２２の端部はセラミック素体の第３面及び第４面に露出することができる。
【００４７】
本発明の一実施形態によると、第１及び第２内部電極はセラミック素体の第２面にのみマージン部を形成し、第３面及び第４面にはマージン部なしに形成されることができる。また、第１面に対しても第１及び第２引出し部が一部重なることができるため、最大限広い面積に内部電極が形成されることができる。これにより、第１及び第２内部電極の重畳領域が広くなり、高容量の積層セラミックキャパシタを形成することができる。
【００４８】
一般的に、第１及び第２内部電極は重なる領域によって静電容量を形成し、相違する極性の外部電極と連結される引出し部は重なる領域を有さない。しかし、本発明の一実施形態によると、第１及び第２引出し部１２１ａ、１２２ａは互いに重なる領域を有することができる。本発明の一実施形態によると、第１及び第２引出し部は第１面に露出した領域のうち一部が重なることができる。
【００４９】
図４を参照すると、セラミック素体に露出した第１内部電極の第１引出し部１２１ａと連結されるように第１外部電極１３１が形成されることができる。本発明の一実施形態によると、第１内部電極の第１引出し部１２１ａはセラミック素体の第１面及び第３面に露出することができ、上記第１外部電極１３１はセラミック素体の第１面から延長されてセラミック素体の第３面まで形成されることができる。
【００５０】
また、セラミック素体の第１面に引出された第２内部電極の第２引出し部１２２ａと連結されるように第２外部電極１３２が形成されることができる。上記第２外部電極１３２は、セラミック素体の第１面から延長されてセラミック素体の第４面まで形成されることができる。上記第２外部電極１３２は、セラミック素体の第４面に引出された第２引出し部１２２ａと連結されるようにセラミック素体の第４面に形成されることができる。
【００５１】
即ち、本発明の一実施形態によると、第１外部電極は第１内部電極の第１引出し部の第１面と第３面を連結するコーナー部を覆うように形成され、第２外部電極は第２内部電極の第２引出し部の第１面と第４面を連結するコーナー部を覆うように形成されることができる。これにより、内部電極に対する外部電極の固着強度が向上されることができる。
【００５２】
上記第１外部電極１３１は第１引出し部１２１ａのうち第２引出し部１２２ａと重ならない領域と連結されることができ、第２外部電極１３２は第２引出し部１２２ａのうち第１引出し部１２１ａと重ならない領域と連結されることができる。
【００５３】
上記第１外部電極１３１は第２引出し部１２２ａと接触されないように第１引出し部１２１ａの一部と連結され、第２外部電極１３２は第１引出し部１２１ａと接触されないように第２引出し部１２２ａの一部と連結されることができる。
【００５４】
図４の右側図面には、第１内部電極の引出し部１２１ａと第２内部電極の引出し部１２２ａとが重なった領域が矢印で表示されており、第２内部電極１２２と重なった第１内部電極は点線で表示されている。
【００５５】
本発明の一実施形態によると、第１及び第２引出し部１２１ａ、１２２ａは互いに重なる領域を有し、夫々相違する極性を示す第１及び第２外部電極１３１、１３２と連結されることができる。
【００５６】
本発明の一実施形態によると、図４に図示されたように、セラミック素体の一面には絶縁層１４１、１４３、１４４が形成されることができる。より具体的には、セラミック素体の第１面には第１絶縁層１４１が形成され、セラミック素体の第３面及び第４面には夫々第２絶縁層１４３及び第３絶縁層１４４が形成されることができる。
【００５７】
セラミック素体の第１面に形成された第１絶縁層１４１は、第１外部電極１３１と第２外部電極１３２との間に形成されることができる。上記第１絶縁層１４１は、第１面に露出した第１及び第２引出し部１２１ａ、１２２ａを覆うように形成されることができ、第１及び第２引出し部の重畳領域を全て覆うように形成されることができる。
【００５８】
本発明の一実施形態によると、図４に図示されたように、上記第１絶縁層１４１は、第１外部電極と第２外部電極との間のセラミック素体の第１面を完全に埋めるように形成されることができる。
【００５９】
また、図示されていないが、本発明の一実施形態によると、第１絶縁層１４１は第１及び第２引出し部１２１ａ、１２２ａの重畳領域のみを覆うように形成され、第１及び第２外部電極１３１、１３２と所定の間隔を置いて形成されることができる。
【００６０】
本発明の一実施形態によると、第１及び第２内部電極１２１、１２２の端部が露出したセラミック素体の第３面及び第４面には、夫々第２絶縁層１４３及び第３絶縁層１４４が形成されることができる。
【００６１】
本発明の一実施形態によると、絶縁層１４１、１４３、１４４はセラミックスラリーで形成されることができる。上記セラミックスラリーの量及び形状を調節して、絶縁層の形成位置及び高さを調節することができる。上記絶縁層１４１、１４３、１４４は、焼成工程によりセラミック素体が形成された後、上記セラミック素体にセラミックスラリーを形成し、焼成することにより形成されることができる。
【００６２】
または、セラミック素体を形成するセラミックグリーンシート上に絶縁層を形成するセラミックスラリーを形成し、セラミックグリーンシートとともに焼成して形成されることができる。
【００６３】
上記セラミックスラリーの形成方法は、特に制限されず、例えば、スプレー方式で噴射したり、ローラーを利用した塗布、コーティング、付着などの方法を利用することができる。
【００６４】
本発明の一実施形態によると、絶縁層１４１、１４３、１４４は、セラミック素体の一面に露出した第１及び第２内部電極の引出し部１２１ａ、１２２ａ、第１及び第２内部電極１２１、１２２の端部を覆うように形成され、内部電極間の短絡を防止し、耐湿特性の低下などの内部欠陥を防止することができる。
【００６５】
本発明の一実施形態によると、第１及び第２内部電極は、引出し部にも重畳領域が形成されるため、積層セラミックキャパシタの容量が増加することができる。また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）が低くなることができる。
【００６６】
図５は本発明の他の実施形態による積層セラミックキャパシタを示す断面図である。上述の実施形態と相違する構成要素を中心に説明し、同一の構成要素についての詳細な説明は省略する。
【００６７】
図５を参照すると、図４と同様に、セラミック素体の第１面及び第３面には第１外部電極１３１が形成され、第１面及び第４面には第２外部電極１３２が形成されることができる。また、セラミック素体の第１面には第１絶縁層１４１が形成され、第３面には第２絶縁層１４３が形成され、第４面には第３絶縁層１４４が形成されることができる。
【００６８】
本発明の一実施形態によると、第１絶縁層１４１は第１外部電極と第２外部電極との間に形成されることができる。本実施形態によると、第１絶縁層１４１の高さｈ２は、第１外部電極１３１または第２外部電極１３２の高さｈ１より小さく形成されることができる。上記絶縁層及び外部電極の高さは第１面を基準に測定されることができる。
【００６９】
本実施形態によると、上記第１絶縁層１４１の高さが第１及び第２外部電極の高さより低いため、積層セラミックキャパシタが回路基板上により安定して実装されることができる。
【００７０】
本実施形態によると、第２絶縁層１４３または第３絶縁層１４４の厚さＤ２は、第１外部電極１３１または第２外部電極１３２の厚さＤ１より大きく形成されることができる。上記絶縁層及び外部電極の厚さは第３面または第４面を基準に測定されることができる。
【００７１】
また、図示されていないが、本発明の一実施形態によると第２絶縁層または第３絶縁層の厚さｄ２は、第１外部電極または第２外部電極の厚さｄ１より小さく形成されることができる。
【００７２】
図６から図８は本発明の他の実施形態による積層セラミックキャパシタを示す。図６は本実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図７は図６に図示された積層セラミックキャパシタの内部電極の構造を示す断面図であり、図８は図６に図示された積層セラミックキャパシタの断面図である。上述の実施例と相違する構成要素を中心に説明し、同一の構成要素についての詳細な説明は省略する。
【００７３】
図６から図８を参照すると、本実施形態による積層セラミックキャパシタは２端子垂直積層型キャパシタであることができる。本実施形態による積層セラミックキャパシタは、セラミック素体２１０と、上記セラミック素体の内部に形成される内部電極２２１、２２２と、上記セラミック素体の一面に形成される絶縁層２４１、２４３、２４４と、外部電極２３１、２３２と、を含むことができる。
【００７４】
本発明の一実施形態によると、ｘ−方向は第１及び第２外部電極が所定の間隔を置いて形成される方向であり、ｙ−方向は内部電極が誘電体層を挟んで積層される方向であり、ｚ−方向は内部電極が回路基板に実装される方向であることができる。
【００７５】
本実施形態によると、積層セラミックキャパシタは、ｘ−方向の長さがｙ−方向の長さより短く形成されることができる。即ち、第１及び第２外部電極が所定の間隔を置いて形成されるセラミック素体のｘ−方向の長さは、内部電極が積層されるｙ−方向の長さより短く形成されることができる。
【００７６】
図７はセラミック素体２１０を構成する誘電体層２１１及び上記誘電体層に形成された内部電極２２１、２２２を示す断面図である。本発明の一実施形態によると、第１極性の第１内部電極２２１と第２極性の第２内部電極２２２とが一対をなし、一誘電体層２１１を挟んで互いに対向するようにｙ−積層されることができる。本発明の一実施形態によると、第１及び第２内部電極２２１、２２２は、積層セラミックキャパシタの実装面、即ち、第１面１に垂直に配置されることができる。
【００７７】
図７を参照すると、第１及び第２内部電極２２１、２２２は、相違する極性の外部電極と連結されるために、夫々第１及び第２引出し部２２１ａ、２２２ａを有し、上記第１及び第２引出し部２２１ａ、２２２ａはセラミック素体の第１面１に露出することができる。
【００７８】
本発明の一実施形態によると、第１引出し部２２１ａは、セラミック素体の第１面及び第１面と連結された第３面に露出することができる。また、第２引出し部２２２ａは、セラミック素体の第１面及び第１面と連結された第４面に露出することができる。
【００７９】
また、本発明の一実施形態によると、第１内部電極２２１の端部はセラミック素体の第３面及び第４面に露出し、第２内部電極２２２の端部はセラミック素体の第３面及び第４面に露出することができる。
【００８０】
本発明の一実施形態によると、第１及び第２内部電極はセラミック素体の第２面にのみマージン部を形成し、第３面及び第４面にはマージン部なしに形成されることができる。また、第１面に対しても第１及び第２引出し部が一部重なることができるため、最大限広い面積に内部電極が形成されることができる。これにより、第１及び第２内部電極の重畳領域が広くなり、高容量の積層セラミックキャパシタを形成することができる。
【００８１】
本発明の一実施形態によると、第１及び第２引出し部２２１ａ、２２２ａは第１面に露出し、第１面に露出した領域のうち一部が互いに重なる領域を有することができる。
【００８２】
図７及び図８を参照すると、セラミック素体に露出した第１内部電極２２１の第１引出し部と連結されるように、第１外部電極２３１が形成されることができる。本発明の一実施形態によると、第１内部電極の第１引出し部２２１ａはセラミック素体の第１面及び第３面に露出することができ、上記第１外部電極２３１は、セラミック素体の第１面から延長されてセラミック素体の第３面まで形成されることができる。
【００８３】
また、セラミック素体の第１面に引出された第２内部電極の第２引出し部２２２ａと連結されるように、第２外部電極２３２が形成されることができる。上記第２外部電極２３２は、セラミック素体の第１面から延長されてセラミック素体の第４面まで形成されることができる。上記第２外部電極２３２は、セラミック素体の第４面に引出された第２引出し部２２２ａと連結されるように、セラミック素体の第４面に形成されることができる。
【００８４】
即ち、本発明の一実施形態によると、第１外部電極は第１内部電極の第１引出し部の第１面と第３面を連結するコーナー部を覆うように形成され、第２外部電極は第２内部電極の第２引出し部の第１面と第４面を連結するコーナー部を覆うように形成されることができる。これにより、内部電極に対する外部電極の固着強度が向上されることができる。
【００８５】
本実施形態によると、セラミック素体の絶縁層２４１、２４３、２４４が形成されることができる。より具体的には、セラミック素体の第１面には第１絶縁層２４１が形成され、セラミック素体の第３面及び第４面には夫々第２絶縁層２４３及び第３絶縁層２４４が形成されることができる。
【００８６】
セラミック素体の第１面に形成された第１絶縁層２４１は、第１外部電極２３１と第２外部電極２３２との間に形成されることができる。上記第１絶縁層２４１は、第１面に露出した第１及び第２引出し部２２１ａ、２２２ａを覆うように形成されることができ、第１及び第２引出し部の重畳領域を全て覆うように形成されることができる。
【００８７】
本発明の一実施形態によると、第１及び第２内部電極２２１、２２２の端部が露出したセラミック素体の第３面及び第４面には、夫々第２絶縁層２４３及び第３絶縁層２４４が形成されることができる。
【００８８】
本発明の一実施形態によると、絶縁層２４１、２４３、２４４は、セラミック素体の一面に露出した第１及び第２内部電極の引出し部２２１ａ、２２２ａ、第１及び第２内部電極２２１、２２２の端部を覆うように形成されるため、内部電極間の短絡を防止し、耐湿特性の低下などの内部欠陥を防止することができる。
【００８９】
本発明の一実施形態によると、第１及び第２内部電極はセラミック素体の第２面にのみマージン部を形成し、第３面及び第４面にはマージン部なしに形成されることができる。また、第１面に対しても第１及び第２引出し部が一部重なることができるため、最大限広い面積に内部電極が形成されることができる。これにより、第１及び第２内部電極の重畳領域が広くなり、高容量の積層セラミックキャパシタを形成することができる。
【００９０】
また、本実施形態によると、第１及び第２内部電極は、引出し部にも重畳領域が形成されるため、積層セラミックキャパシタの容量が増加することができる。また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）が低くなることができる。
【００９１】
本実施形態によると、積層セラミックキャパシタのｘ−方向の長さがｙ−方向の長さより短く形成されるため、第１及び第２外部電極間の距離がより短く形成されることができ、外部極性が印加される第１及び第２内部電極間の距離がより近くなることができる。これにより、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなることができ、等価直列インダクタンス（ＥＳＬ、 Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）がより低くなることができる。
【００９２】
図９から図１１は本発明のさらに他の実施形態による積層セラミックキャパシタを示す。図９は本実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図１０は図９に図示された積層セラミックキャパシタの内部電極の構造を示す断面図であり、図１１は図９に図示された積層セラミックキャパシタの断面図である。上述の実施例と相違する構成要素を中心に説明し、同一の構成要素についての詳細な説明は省略する。
【００９３】
図９から図１１を参照すると、本実施形態による積層セラミックキャパシタは４端子垂直積層型キャパシタであることができる。「４端子（４−ｔｅｒｍｉｎａｌ）」はキャパシタの端子として４個の端子が回路基板に接続されることを意味する。
【００９４】
本実施形態による積層セラミックキャパシタは、セラミック素体３１０と、上記セラミック素体の内部に形成される内部電極３２１、３２２と、上記セラミック素体の一面に形成される絶縁層３４１、３４２、３４３、３４４と、外部電極３３１、３３２、３３３、３３４と、を含むことができる。
【００９５】
図１０はセラミック素体３１０を構成する誘電体層３１１と上記誘電体層に形成された内部電極３２１、３２２を示す断面図である。本発明の一実施形態によると、第１極性の第１内部電極３２１と第２極性の第２内部電極３２２とが１対をなし、一誘電体層３１１を挟んで互いに対向するようにｙ−方向に積層されることができる。本発明の一実施形態によると、第１及び第２内部電極３２１、３２２は、積層セラミックキャパシタの実装面に垂直に配置されることができる。
【００９６】
本実施形態によると、積層セラミックキャパシタの実装面は、第１面またはこれに対向する第２面となることができる。
【００９７】
図１０を参照すると、第１及び第２内部電極３２１、３２２は、相違する極性の外部電極と連結されるために、夫々第１及び第２引出し部３２１ａ、３２１ｂ、３２２ａ、３２２ｂを有することができる。第１内部電極の二つの第１引出し部３２１ａ、３２１ｂは夫々セラミック素体の第１面及びこれに対向する第２面に露出し、第２内部電極の二つの第２引出し部３２２ａ、３２２ｂは夫々セラミック素体の第１面とこれに対向する他面、即ち、第２面に露出することができる。
【００９８】
また、第１内部電極の一つの第１引出し部３２１ａと第２内部電極の一つの第２引出し部３２２ａはセラミック素体の第１面に露出し、第１面に露出する領域のうち一部が互いに重なることができる。また、第１内部電極の他の一つの第１引出し部３２１ｂと第２内部電極の他の一つの第２引出し部３２２ｂはセラミック素体の第２面に露出し、第２面に露出する領域のうち一部が互いに重なることができる。
【００９９】
本発明の一実施形態によると、第１内部電極の一つの第１引出し部３２１ａはセラミック素体の第１面及び第１面と連結された第３面に露出し、他の一つの第１内部電極の第１引出し部３２１ｂはセラミック素体の第２面及び第２面と連結された第３面に露出することができる。
【０１００】
また、第２内部電極の一つの第２引出し部３２２ａはセラミック素体の第１面及び第１面と連結された第４面に露出し、他の一つの第２内部電極の第２引出し部３２２ｂはセラミック素体の第２面及び第２面と連結された第４面に露出することができる。
【０１０１】
また、本発明の一実施形態によると、第１内部電極３２１の端部はセラミック素体の第３面及び第４面に露出し、第２内部電極３２２の端部はセラミック素体の第３面及び第４面に露出することができる。
【０１０２】
本発明の一実施形態によると、第１及び第２内部電極は、相違する極性の外部電極と連結されるために、引出し部が露出するセラミック素体の第１面を除き、誘電体層の全体にマージン部なしに形成されることができる。また、第１面に対しても第１及び第２引出し部が一部重なることができるため、最大限広い面積に内部電極が形成されることができる。これにより、第１及び第２内部電極の重畳領域が広くなり、高容量の積層セラミックキャパシタを形成することができる。
【０１０３】
図１１を参照すると、セラミック素体に露出した第１及び第２内部電極の第１及び第２引出し部３２１ａ、３２１ｂ、３２２ａ、３２２ｂと連結されるように、第１から第４外部電極３３１、３３２、３３３、３３４が形成されることができる。
【０１０４】
本発明の一実施形態によると、第１内部電極の一つの第１引出し部３２１ａはセラミック素体の第１面及び第３面に露出することができ、これと連結されるように、第１外部電極３３１はセラミック素体の第１面から延長されてセラミック素体の第３面まで形成されることができる。また、第１内部電極の他の一つの第１引出し部３２１ｂはセラミック素体の第２面及び第３面に露出することができ、これと連結されるように、第３外部電極３３３はセラミック素体の第２面から延長されてセラミック素体の第３面まで形成されることができる。
【０１０５】
また、セラミック素体の第１面及び第４面、第２面及び第４面に引出された第２内部電極の二つの第２引出し部３２２ａ、３２２ｂと連結されるように、第２及び第４外部電極３３２、３３４が形成されることができる。より具体的には、第２内部電極の一つの第２引出し部３２２ａはセラミック素体の第１面及び第４面に露出することができ、これと連結されるように、第２外部電極３３２はセラミック素体の第１面から延長されてセラミック素体の第４面まで形成されることができる。また、第２内部電極の他の一つの第２引出し部３２２ｂはセラミック素体の第２面及び第４面に露出することができ、これと連結されるように、第４外部電極３３４はセラミック素体の第２面から延長されてセラミック素体の第４面まで形成されることができる。
【０１０６】
即ち、本発明の一実施形態によると、外部電極は内部電極の引出し部のコーナー部を覆うように形成されることができる。これにより、内部電極に対する外部電極の固着強度が向上されることができる。
【０１０７】
本発明において、第１及び第２は相違する極性を意味し、第１及び第３と第２及び第４は夫々同一の極性を意味することができる。
【０１０８】
上述したように、上記第１外部電極３３１は第１引出し部３２１ａのうち第２引出し部３２２ａと重ならない領域と連結されることができ、上記第３外部電極３３３は第１引出し部３２１ｂのうち第２引出し部３２２ｂと重ならない領域と連結されることができる。また、上記第２外部電極３３２は第２引出し部３２２ａのうち第１引出し部３２１ａと重ならない領域と連結され、上記第４外部電極３３４は第２引出し部３２２ｂのうち第１引出し部３２１ｂと重ならない領域と連結されることができる。
【０１０９】
図１１の右側図面には、第１内部電極の二つの引出し部と第２内部電極の二つの引出し部が重なった領域が矢印で表示されており、第２内部電極と重なった第１内部電極は点線で表示されている。
【０１１０】
本実施形態によると、セラミック素体の一面には絶縁層３４１、３４２、３４３、３４４が形成されることができる。より具体的には、セラミック素体の第１面には第１絶縁層３４１が形成され、セラミック素体の第２面には第２絶縁層３４２が形成されることができる。また、セラミック素体の第３面及び第４面には、夫々第３絶縁層３４３及び第４絶縁層３４４が形成されることができる。
【０１１１】
上記第１及び第２絶縁層３４１、３４２は、夫々第１外部電極３３１と第２外部電極３３２との間、第３外部電極３３３と第４外部電極３３４との間に形成されることができる。上記第１及び第２絶縁層３４１、３４２は、第１面または第２面に露出した第１及び第２引出し部３２１ａ、３２２ａ、３２１ｂ、３２２ｂを覆うように形成されることができる。上述したように、第１及び第２絶縁層は、第１及び第２引出し部の重畳領域を全て覆うように形成されることができる。
【０１１２】
上記絶縁層３４１、３４２、３４３、３４４は、セラミック素体の一面に露出した第１及び第２内部電極の端部、第１及び第２内部電極の引出し部３２１ａ、３２１ｂ、３２２ａ、３２２ｂを覆うように形成され、内部電極間の短絡を防止し、耐湿特性の低下などの内部欠陥を防止することができる。
【０１１３】
本実施形態によると、第１及び第２内部電極は、引出し部にも重畳領域が形成されるため、積層セラミックキャパシタの容量が増加することができる。また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）が低くなることができる。
【０１１４】
図１２から図１４は本発明のさらに他の実施形態による積層セラミックキャパシタを示す。図１２は本実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図１３は図１２に図示された積層セラミックキャパシタの内部電極の構造を示す断面図であり、図１４は図１２に図示された積層セラミックキャパシタの断面図である。上述の実施例と相違する構成要素を中心に説明し、同一の構成要素についての詳細な説明は省略する。
【０１１５】
図１２から図１４を参照すると、本実施形態による積層セラミックキャパシタは３端子垂直積層型キャパシタであることができる。「３端子（３−ｔｅｒｍｉｎａｌ）」はキャパシタの端子として３個の端子が回路基板に接続されることを意味する。
【０１１６】
本実施形態による積層セラミックキャパシタは、セラミック素体４１０と、上記セラミック素体の内部に形成される内部電極４２１、４２２と、上記セラミック素体の一面に形成される絶縁層４４１、４４２、４４３、４４４と、外部電極４３１、４３２、４３３と、を含むことができる。
【０１１７】
図１３はセラミック素体４１０を構成する誘電体層４１１及び上記誘電体層に形成された内部電極４２１、４２２を示す断面図である。本発明の一実施形態によると、第１極性の第１内部電極４２１と第２極性の第２内部電極４２２とが１対をなし、一誘電体層４１１を挟んで互いに対向するようにｙ−方向に積層されることができる。本発明の一実施形態によると、第１及び第２内部電極４２１、４２２は、積層セラミックキャパシタの実装面に垂直に配置されることができる。
【０１１８】
図１３を参照すると、第１及び第２内部電極４２１、４２２は、相違する極性の外部電極と連結されるために、夫々第１及び第２引出し部４２１ａ、４２１ｂ、４２２ａを有し、上記第１及び第２引出し部４２１ａ、４２１ｂ、４２２ａはセラミック素体の第１面に露出することができる。
【０１１９】
本実施形態によると、第１内部電極は二つの引出し部４２１ａ、４２１ｂを有することができる。上記第１内部電極の二つの引出し部４２１ａ、４２１ｂは、夫々第２内部電極の第２引出し部４２２ａと互いに重なる領域を有することができる。本発明の一実施形態によると、第１内部電極の二つの引出し部４２１ａ、４２１ｂ及び第２内部電極の第２引出し部４２２ａはセラミック素体の同一面に露出し、露出した領域のうち一部が重なることができる。
【０１２０】
本発明の一実施形態によると、第１内部電極の一つの第１引出し部４２１ａはセラミック素体の第１面及び第１面と連結された第３面に露出し、他の一つの第１内部電極の第１引出し部４２１ｂはセラミック素体の第１面及び第１面と連結された第４面に露出することができる。
【０１２１】
また、本発明の一実施形態によると、第１内部電極４２１の端部はセラミック素体の第３面及び第４面に露出し、第２内部電極４２２の端部はセラミック素体の第３面及び第４面に露出することができる。
【０１２２】
図１４を参照すると、セラミック素体の一面に引出された第１内部電極の二つの引出し部４２１ａ、４２１ｂと連結されるように、セラミック素体の一面に第１及び第３外部電極４３１、４３３が形成されることができる。
【０１２３】
本実施形態によると、第１内部電極は第１及び第３外部電極によって外部極性と連結されることができる。また、セラミック素体の一面に引出された第２内部電極の第２引出し部４２２ａと連結されるように第２外部電極４３２が形成されることができる。上記第２外部電極４３２は第１外部電極と第３外部電極との間に形成されることができる。本発明において、第１及び第２は相違する極性を意味し、第１及び第３は同一の極性を意味することができる。
【０１２４】
図１４を参照すると、第１内部電極の一つの第１引出し部４２１ａはセラミック素体の第１面及び第３面に露出することができ、これと連結されるように、第１外部電極４３１はセラミック素体の第１面から延長されてセラミック素体の第３面まで形成されることができる。また、第１内部電極の他の一つの第１引出し部４２１ｂはセラミック素体の第１面及び第４面に露出することができ、これと連結されるように、第３外部電極４３３はセラミック素体の第１面から延長されてセラミック素体の第４面まで形成されることができる。上記第２外部電極４３２はセラミック素体の第１面に形成されることができる。
【０１２５】
本発明の一実施形態によると、第１及び第３外部電極は第１内部電極の引出し部のコーナー部を覆うように形成されることができる。これにより、内部電極に対する外部電極の固着強度が向上されることができる。
【０１２６】
本発明の一実施形態によると、第１外部電極４３１は一つの第１引出し部４２１ａのうち第２引出し部４２２ａと重ならない領域と連結され、上記第３外部電極４３３は一つの第１引出し部４２１ｂのうち第２引出し部４２２ａと重ならない領域と連結されることができる。上記第２外部電極４３２は、第２引出し部４２２ａのうち二つの第１引出し部４２１ａ、４２１ｂと重ならない領域と連結されることができる。
【０１２７】
図１４の右側図面には、第１内部電極の二つの引出し部と第２内部電極の引出し部が重なった領域が矢印で表示されており、第２内部電極と重なった第１内部電極は点線で表示されている。
【０１２８】
本実施形態によると、セラミック素体の一面には絶縁層４４１、４４２、４４３、４４４が形成されることができる。より具体的には、第１絶縁層４４１及び第２絶縁層４４２は、夫々第１外部電極４３１と第２外部電極４３２との間、第２外部電極４３２と第３外部電極４３３との間に形成されることができる。上記第１及び第２絶縁層４４１、４４２は、セラミック素体の一面に露出した第１及び第２引出し部４２１ａ、４２１ｂ、４２２ａを覆うように形成されることができ、第１及び第２引出し部の重畳領域を全て覆うように形成されることができる。
【０１２９】
また、セラミック素体の第３面には第３絶縁層４４３が形成され、第４面には第４絶縁層４４４が形成されることができる。
【０１３０】
上記絶縁層４４１、４４２、４４３、４４４は、セラミック素体の一面に露出した第１及び第２内部電極の端部、第１及び第２内部電極の引出し部を覆うように形成され、内部電極間の短絡を防止し、耐湿特性の低下などの内部欠陥を防止することができる。
【０１３１】
本実施形態によると、第１及び第２内部電極は、引出し部にも重畳領域が形成されるため、積層セラミックキャパシタの容量が増加することができる。また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）が低くなることができる。
【０１３２】
また、本実施形態によると、電流の流れは、第１及び第３外部電極と連結された第１内部電極を介して第２内部電極に流れる。このような電流の流れにより、積層セラミックキャパシタのキャパシタンス成分に直列で連結されるインダクタンスの成分の大きさを非常に小さくすることができる。
【０１３３】
また、図示されていないが、第１内部電極または第２内部電極は二つ以上の引出し部を有することができ、相違する極性の引出し部が互いに重なるように形成されることができる。また、第１内部電極または第２内部電極に形成された引出し部は、セラミック素体の同一面に露出したり、またはセラミック素体の相違する面に露出することができる。内部電極が有する引出し部の数、引出し部の位置などは、当業者により多様に変更されることができる。
【０１３４】
本発明は、上述の実施形態及び添付の図面により限定されず、添付の請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で様々な形態の置換、変形及び変更が出来るということは当技術分野の通常の知識を有する者には明白であり、これも本発明の範囲に属する。
【符号の説明】
【０１３５】
１１０ セラミック素体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１４０ 絶縁層
【特許請求の範囲】
【請求項１】
セラミック素体と、
前記セラミック素体の内部に形成され、前記セラミック素体の第１面及び前記第１面と連結された第３面または第４面に露出し、前記第１面に露出した領域のうち一部が互いに重なる引出し部を有する第１及び第２内部電極と、
前記セラミック素体の第１面及び前記第１面から延長されて前記第１面と連結された第３面または第４面に形成され、前記引出し部と夫々連結される第１及び第２外部電極と、
前記セラミック素体の第１面、前記第１面と連結された第３面及び第４面に形成される絶縁層と、
を含む積層セラミックキャパシタ。
【請求項２】
前記第１内部電極は前記セラミック素体の第１面及び第３面に露出する第１引出し部を有し、前記第２内部電極は前記セラミック素体の第１面及び第４面に露出する第２引出し部を有する請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１外部電極は前記セラミック素体の第１面及び前記第１面から延長されて前記第３面に形成され、前記第２外部電極は前記セラミック素体の第１面及び前記第１面から延長されて前記第４面に形成される請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記第１及び第２内部電極の端部は、前記セラミック素体の第３面及び第４面に露出する請求項１に記載の積層セラミックキャパシタ。
【請求項５】
前記第１及び第２内部電極は、セラミック素体の実装面に対して垂直に配置される請求項１に記載の積層セラミックキャパシタ。
【請求項６】
前記絶縁層はセラミックスラリーによって形成される請求項１に記載の積層セラミックキャパシタ。
【請求項７】
前記第１外部電極は、前記第１内部電極の引出し部のうち第２内部電極の引出し部と重ならない領域と連結される請求項１に記載の積層セラミックキャパシタ。
【請求項８】
前記絶縁層は、互いに重なった第１及び第２内部電極の引出し部を全て覆うように形成される請求項１に記載の積層セラミックキャパシタ。
【請求項９】
前記絶縁層は、前記セラミック素体の第１面から測定される第１及び第２外部電極の高さより小さく形成される請求項１に記載の積層セラミックキャパシタ。
【請求項１０】
前記第１及び第２外部電極が所定の間隔を置いて形成されるセラミック素体のｘ−方向の長さは、内部電極が積層されるｙ−方向の長さより短く形成される請求項１に記載の積層セラミックキャパシタ。
【請求項１１】
前記第１内部電極は二つの引出し部を有し、前記一つの引出し部は前記セラミック素体の第１面及び第３面に露出し、他の一つの引出し部は前記セラミック素体の第１面及び第４面に露出して、前記第１内部電極の二つの引出し部は第２内部電極の引出し部と第１面で重畳領域を形成する請求項１に記載の積層セラミックキャパシタ。
【請求項１２】
前記第１及び第２内部電極は前記セラミック素体の第１面及び前記第１面に対向する第２面に夫々露出する二つの引出し部を有し、前記第１内部電極の一つの引出し部は前記第１面及び前記第３面に露出し、前記第１内部電極の他の一つの引出し部は前記第２面及び第３面に露出し、前記第２内部電極の一つの引出し部は前記第１面及び第４面に露出し、前記第２内部電極の他の引出し部は前記第２面及び第４面に露出する請求項１に記載の積層セラミックキャパシタ。
【請求項１】
セラミック素体と、
前記セラミック素体の内部に形成され、前記セラミック素体の第１面及び前記第１面と連結された第３面または第４面に露出し、前記第１面に露出した領域のうち一部が互いに重なる引出し部を有する第１及び第２内部電極と、
前記セラミック素体の第１面及び前記第１面から延長されて前記第１面と連結された第３面または第４面に形成され、前記引出し部と夫々連結される第１及び第２外部電極と、
前記セラミック素体の第１面、前記第１面と連結された第３面及び第４面に形成される絶縁層と、
を含む積層セラミックキャパシタ。
【請求項２】
前記第１内部電極は前記セラミック素体の第１面及び第３面に露出する第１引出し部を有し、前記第２内部電極は前記セラミック素体の第１面及び第４面に露出する第２引出し部を有する請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１外部電極は前記セラミック素体の第１面及び前記第１面から延長されて前記第３面に形成され、前記第２外部電極は前記セラミック素体の第１面及び前記第１面から延長されて前記第４面に形成される請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記第１及び第２内部電極の端部は、前記セラミック素体の第３面及び第４面に露出する請求項１に記載の積層セラミックキャパシタ。
【請求項５】
前記第１及び第２内部電極は、セラミック素体の実装面に対して垂直に配置される請求項１に記載の積層セラミックキャパシタ。
【請求項６】
前記絶縁層はセラミックスラリーによって形成される請求項１に記載の積層セラミックキャパシタ。
【請求項７】
前記第１外部電極は、前記第１内部電極の引出し部のうち第２内部電極の引出し部と重ならない領域と連結される請求項１に記載の積層セラミックキャパシタ。
【請求項８】
前記絶縁層は、互いに重なった第１及び第２内部電極の引出し部を全て覆うように形成される請求項１に記載の積層セラミックキャパシタ。
【請求項９】
前記絶縁層は、前記セラミック素体の第１面から測定される第１及び第２外部電極の高さより小さく形成される請求項１に記載の積層セラミックキャパシタ。
【請求項１０】
前記第１及び第２外部電極が所定の間隔を置いて形成されるセラミック素体のｘ−方向の長さは、内部電極が積層されるｙ−方向の長さより短く形成される請求項１に記載の積層セラミックキャパシタ。
【請求項１１】
前記第１内部電極は二つの引出し部を有し、前記一つの引出し部は前記セラミック素体の第１面及び第３面に露出し、他の一つの引出し部は前記セラミック素体の第１面及び第４面に露出して、前記第１内部電極の二つの引出し部は第２内部電極の引出し部と第１面で重畳領域を形成する請求項１に記載の積層セラミックキャパシタ。
【請求項１２】
前記第１及び第２内部電極は前記セラミック素体の第１面及び前記第１面に対向する第２面に夫々露出する二つの引出し部を有し、前記第１内部電極の一つの引出し部は前記第１面及び前記第３面に露出し、前記第１内部電極の他の一つの引出し部は前記第２面及び第３面に露出し、前記第２内部電極の一つの引出し部は前記第１面及び第４面に露出し、前記第２内部電極の他の引出し部は前記第２面及び第４面に露出する請求項１に記載の積層セラミックキャパシタ。
【図１ａ】
【図１ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−５５３２０（Ｐ２０１３−５５３２０Ａ）
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願番号】特願２０１２−６４９３１（Ｐ２０１２−６４９３１）
【出願日】平成２４年３月２２日（２０１２．３．２２）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願日】平成２４年３月２２日（２０１２．３．２２）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]