【課題】コンデンサ素子の乾燥に要するエネルギーを削減する。
【解決手段】コンデンサ素子（43）の乾燥方法では、フィルム（44）を巻回してコンデンサ素子（43）を形成する素子形成工程と、素子形成工程で吸湿したコンデンサ素子（43）を１００℃で加熱して乾燥させるための乾燥時間を設定する乾燥時間設定工程と、乾燥時間設定工程で設定された乾燥時間の間、１００℃でコンデンサ素子（43）を加熱して乾燥する乾燥工程とを備えている。 （もっと読む）

【課題】一定水準のＥＳＲを具現しながら、同一容量の積層セラミック電子部品におけるＱ値の選択幅を広げる。
【解決手段】複数の誘電体層１１１が積層されたセラミック素体１１０と、セラミック素体１１０の内部に形成された第１及び第２内部電極１３１、１３２とを含み、第１及び第２内部電極１３１、１３２は、銅が８０から９９．９ｗｔ％、及び、ニッケルが０．１から２０ｗｔ％を含み、周波数が１０００ＭＨｚ以下である積層セラミック電子部品を形成する。 （もっと読む）

【課題】 実装面積をより小さくすることができ、かつ、耐振動性を向上させることが可能な４端子型セラミックコンデンサを提供する。
【解決手段】 ４端子型セラミックコンデンサ１は、直方体状のセラミックコンデンサ部１０と、対向する側面１０ａ，１０ｂに形成された一対の電極２０，２１と、一対の電極２０，２１それぞれに接続されたヘアピン状のリード線３０，３１とを備える。リード線３０（３１）は、側面１０ａ（１０ｂ）の長手方向に伸びる一対の直線部３０ａ，３０ｂ（３１ａ，３１ｂ）と、該一対の直線部３０ａ，３０ｂ（３１ａ，３１ｂ）の端部同士を滑らかに接続する湾曲部３０ｃ（３１ｃ）とを含む。一方の直線部３０ａ（３１ａ）は電極２０（２１）に接続され、他方の直線部３０ｂ（３１ｂ）は電極２０（２１）と離間して設けられ、湾曲部３０ｃ（３１ｃ）は、平面視した場合に、側面１０ａ（１０ｂ）に対して垂直な方向に伸びる。 （もっと読む）

【課題】本発明は積層セラミックキャパシタに関する。
【解決手段】本発明による積層セラミックキャパシタは、複数の誘電体層が積層されたセラミック素体と、上記複数の誘電体層に形成される複数の内部電極と、上記内部電極が形成されない誘電体層のマージン部に形成され、気孔率が１０％以下であるマージン部誘電体層と、上記セラミック素体の外表面に形成される外部電極とを含んでよい。 （もっと読む）

【課題】単位体積あたりの静電容量を増大させると共に製造効率を向上させることが可能な積層型コンデンサ及びその製造方法を提供する。
【解決手段】積層型コンデンサは、第１電極部１、第２電極部２、及び誘電体層を備えている。第１電極部１は、第１帯部１１と、該第１帯部の側縁から延びた複数の第１平板部１２とを有している。第２電極部２は、第２帯部２１と、該第２帯部の側縁から延びた複数の第２平板部２２とを有している。第１電極部１及び第２電極部２は、第１平板部１２及び第２平板部２２が積層された状態で配置されている。第１平板部１２は、第２平板部２２と第２帯部２１とに対向し、第２平板部２２は、第１平板部１２と第１帯部１１とに対向している。誘電体層は、互いに隣り合う第１平板部１２と第２平板部２２との間に介在すると共に、第１平板部１２と第２帯部２１との間、並びに第２平板部２２と第１帯部１１との間に介在している。 （もっと読む）

【課題】本発明は、積層セラミックキャパシタに関する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、セラミック素体と、上記セラミック素体の内部に形成され、上記セラミック素体の第１面及び上記第１面と連結された第３面または第４面に露出し、上記第１面に露出した領域のうち一部が互いに重なる引出し部を有する第１及び第２内部電極と、上記セラミック素体の第１面及び上記第１面から延長されて上記第１面と連結された第３面または第４面に形成され、上記引出し部と夫々連結される第１及び第２外部電極と、上記セラミック素体の第１面、上記第１面と連結された第３面及び第４面に形成される絶縁層と、を含む。 （もっと読む）

【課題】特性が異なる複数の領域からなる積層コンデンサを一体的に作製し、周波数特性の広帯域化を容易に実現可能な積層コンデンサを提供する。
【解決手段】本発明の積層コンデンサは、誘電体層２０〜２２と内部電極層３０〜３３とを交互に積層してなり、第１領域Ｒ１及び第２領域Ｒ２を含むコンデンサ本体部と、アレイ状に配置された全貫通型のビア導体４０、４１、５０、５１と、その両端部に接続される外部電極６０、６１、７０、７１を備えている。第１ビア導体群であるビア導体４０、４１は、第１領域Ｒ１及び第２領域Ｒ２の内部電極層３０〜３３と電気的に接続され、第２ビア導体群であるビア導体５０、５１は、第１領域Ｒ１の内部電極層３０、３１と電気的に接続され、かつ第２領域Ｒ２の内部電極層３２、３３と電気的に接続されない。ビア導体５０、５１は、第２領域Ｒ２におけるビア径が第１領域Ｒ１におけるビア径よりも小さくなるように形成される。 （もっと読む）

【課題】本発明は、積層セラミックキャパシタの内部電極に用いられる材料と、誘電層に用いられる材料との収縮率差による様々な問題を解決する。
【解決手段】表面にグラフェン１３１が不規則に形成された金属粉末１２１を、積層セラミックキャパシタの内部電極の材料として用いて、グラフェン１３１が形成されていない金属粉末の表面でのみネッキングが起こるようにし、金属粉末のネッキングを遅延させ、内部電極の収縮を制御することにより、内部電極の厚さを減らし、短絡及びクラックなどを減少させる。 （もっと読む）

【課題】材料的な制約を受けることなく且つ汎用的な構造を含む場合にも適用可能であって、電歪振動を抑制することが可能な積層型コンデンサを提供すること。
【解決手段】誘電体セラミックスによって形成された素体及びその素体内部においてセラミックス層を挟んで重なりあうように配置された複数の内部電極４ａ，４ｂを有する積層体２と、を備え、複数の内部電極４ａ，４ｂを含むコンデンサ領域ＣＡと、複数の内部電極４ａ，４ｂによって生じる電歪現象を低減させ音鳴きを抑制するための第一抑制領域ＥＡ及び第二抑制領域ＤＡとが形成されており、第一抑制領域ＥＡはコンデンサ領域ＣＡに隣接し、第二抑制領域ＤＡの厚みは複数の内部電極４ａ，４ｂの配置態様に応じて定められるものである。 （もっと読む）

【課題】 従来の積層セラミックコンデンサを用いると、両面回路基板の表面に実装された、電源およびグランド接続端子が信号線接続端子よりも内側に配置された負荷ＩＣへ、両面回路基板の裏面において電源配線をジャンパ接続することができない。
【解決手段】 積層セラミックコンデンサ３１の胴体部分の長さが、負荷ＩＣ４１の信号線接続端子群４２ａにつながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、胴体部分が信号線配線パターンに電気接触することなく、長手方向両側の一方の外部電極３４ａ，３４ｂが、基板裏面の電源配線パターン５１と、負荷ＩＣ４１の電源接続端子４２につながるビアホールとに接続される。また、長手方向両側の他方の外部電極３５ａ，３５ｂが、基板裏面のグランド配線パターン５２と、負荷ＩＣ４１のグランド接続端子４２につながるビアホールとに接続される。 （もっと読む）

【課題】特性のばらつきが少なく、小型で高容量の電子部品を、低コストで製造することが可能な積層型電子部品の製造方法を提供すること。
【解決手段】グリーンシートに所定パターンで電極ペースト膜を形成する工程と、グリーンシートを積層して積層体４ａを準備する工程と、積層体を、支持基板３６の粘着層３４に付着する工程と、積層方向と直交する第１方向に沿って、支持基板は切断せずに積層体を切断して端子電極接続面１５ａ，１５ｂを形成し、積層方向および第１方向と直交する第２方向に沿って、積層体および支持基板を切断してギャップ面１６を形成し、支持基板と一体化された棒状体３８を得る工程と、ギャップ面が同一平面に配置されるように複数の棒状体３８を並べ、ギャップ面１６に、セラミックペースト４２を塗布する工程と、粘着層の粘着力を弱め、積層体２ａと支持基板３６とを分離する工程とを有することを特徴とする。 （もっと読む）

【課題】内部電極層用導電性ペースト組成物及びそれを含む積層セラミックコンデンサを提供する。
【解決手段】本発明による内部電極層用導電性ペースト組成物は金属粉末１００モルと、セラミック粉末０．５〜４．０モルと、シリカ（ＳｉＯ_２）粉末０．０３〜０．１モルと、を含むことができる。本発明の一実施形態による内部電極用導電性ペースト組成物は、内部電極の焼成収縮温度を高め、内部電極の連結性を向上させることができる。また、誘電体層の緻密度を向上させ、耐電圧特性、信頼性及び誘電特性を向上させることができる。 （もっと読む）

【課題】内部電極の露出部にめっき膜を析出させるにあたって、より確実なめっき成長を実現するため、いずれの内部電極も存在しない外層部にダミー導体を形成したとき、積層セラミック電子部品の信頼性、たとえばＢＤＶが低下することがあった。
【解決手段】高さ方向に沿って２枚以上の外層ダミー導体７を所定間隔で連続的に配置することにより、複数の外層ダミー群３１を形成する。外層ダミー群３１内における外層ダミー導体７同士の間隔をｄ、外層ダミー群３１同士の間隔をｇ、としたとき、ｇがｄより大きくなるようにする。これによって、めっき析出ポイントを確保しつつ、外層ダミー群３１同士の間隔を遠ざけることにより、外層ダミー導体７による内部電極３，４の押圧を緩和することができ、局所的に内部電極間距離が短くなることを防止でき、ＢＤＶの低下を防止できる。 （もっと読む）

【課題】耐湿性の良好な積層セラミックコンデンサを提供する。
【解決手段】内部電極２１が形成された複数の第１のセラミック層２２を積層してなる有効層２０と、前記有効層２０を挟むように内部電極が形成されていない複数の第２のセラミック層３１を積層してなる一対の保護層３０とを有する積層体１０と、該積層体１０の外面に形成され前記内部電極２１と電気的に接続した外部電極４０とを備えた積層セラミックコンデンサにおいて、前記第１のセラミック層２１及び第２のセラミック層３１はそれぞれＳｉＯ₂が添加されたセラミック材料からなり、且つ、前記保護層は相対的に互いにＳｉＯ₂濃度が異なる複数の第２のセラミック層３１Ｈ，３１Ｌを積層してなる。 （もっと読む）

【課題】 外部電極における下地電極の厚みが薄い場合でも、湿中負荷試験における不良を少なくできる積層セラミックコンデンサを提供する。
【解決手段】 誘電体層５と内部電極層７とが交互に積層されたコンデンサ本体１と、該コンデンサ本体１の前記内部電極層７が露出した端面１ａおよび該端面１ａに隣接する側面１ｂに設けられた下地電極３および該下地電極３上に設けられた被覆電極とを含む外部電極とを具備する積層セラミックコンデンサにおいて、前記下地電極３は、銅を主成分とし、かつ亜鉛を含み、緻密度が９６％以上であり、前記下地電極３の前記コンデンサ本体１の前記端面１ａ側における厚みが２０μｍ以下である。 （もっと読む）

【課題】中間層部の緻密化を図り、信頼性の高い電子部品を提供すること。
【解決手段】セラミックコンデンサ１０１は、複数のセラミック誘電体層１０５及び複数の内部電極層１４１，１４２を積層してなる電極積層部１０７と、電極積層部１０７の外面を覆うように設けられたカバー層部１０８と、電極積層部１０７の積層途中となる位置に設けられた中間層部１０９と、電極積層部１０７の積層方向に延びて複数の内部電極層１４１，１４２に接続された複数のコンデンサ内ビア導体１３１，１３２とを備える。中間層部１０９は、自身の厚さの１／１０以下の粒径を持つ金属粒子１５４がセラミック粒子に対して１体積％以上３０体積％以下の割合で混合された材料により形成されている。 （もっと読む）

【課題】電子部品の高密度実装を可能とする電子部品及び電子部品の製造方法を低コストで提供すること。
【解決手段】電子部品１は、素体２、外部電極３，４、及び絶縁層２０，２１を備えている。素体２は、互いに対向する一対の端面２ａ，２ｂと、一対の端面２ａ，２ｂを連結するように伸び且つ互いに対向する一対の主面２ｃ，２ｄと、一対の主面２ｃ，２ｄを連結するように伸び且つ互いに対向する一対の側面２ｅ，２ｆと、を有している。外部電極３，４は、素体２の端面２ａ，２ｂ側に形成され、端面２ａ，２ｂに隣接する主面２ｃ，２ｄ及び側面２ｅ，２ｆの一部を覆う。少なくとも外部電極３，４における側面２ｅ，２ｆ側に位置する電極部分３ｅ，３ｆ，４ｅ，４ｆの表面が、絶縁層２０，２１で覆われている。 （もっと読む）

【課題】低背型の素体に外部電極の厚みを小さく形成でき、且つ生産性の向上を図ることができる電子部品の製造方法及び電子部品を提供する。
【解決手段】端面２ａ，２ｂと、主面２ｃ，２ｄと、側面２ｆ，２ｅとを備える素体２と、素体２の端面２ａ，２ｂ側に形成された外部電極３，４とを備える電子部品１の製造方法では、一対の主面２ｃ，２ｄの間の高さ寸法Ｔが一対の側面２ｆ，２ｅの間の幅寸法Ｗの１／２以下である素体２を準備する素体準備工程Ｓ１と、主面２ｃ，２ｄの端面２ａ，２ｂ側にスクリーン印刷によって導電性ペーストＰを付与すると共に当該導電性ペーストＰを端面２ａ，２ｂ側に周り込ませ、端面２ａ，２ｂ及び主面２ｃ，２ｄに跨って導電性ペーストＰを付与する第一ペースト付与工程Ｓ４とを有する。 （もっと読む）

【課題】コンデンサ素体に対する端子電極の固着強度を高めた積層電子部品を提供すること。
【解決手段】積層コンデンサ１は、複数の誘電体層４が積層されたコンデンサ素体３と、コンデンサ素体３内に配置された内部電極１０，２０と、コンデンサ素体３の外表面に配置され且つ内部電極１０，２０それぞれに接続された端子電極５，７と、誘電体層４の積層方向に対して交差する面方向に広がり、当該面方向に沿って端子電極５，７に接続されたアンカー電極４０，４２とを備えている。この積層コンデンサ１では、アンカー電極４０，４２が、誘電体層４を構成するセラミック粉を含んでおり、コンデンサ素体３内に埋め込まれるように配置されている。 （もっと読む）