【課題】コンデンサ内蔵基板の製造方法において、絶縁基材上にコンデンサ素子を搭載する工程を簡略化する。
【解決手段】本発明に係るコンデンサ内蔵基板の製造方法は、素子シート作製工程と、貼付け工程と、エッチング工程と、積層工程とを有する。ここで、素子シート作製工程では、金属箔50を用いて、該金属箔50の内、コンデンサ素子の第１電極層となる所定領域54上に誘電体層13を形成し、その後、該誘電体層13上にコンデンサ素子の第２電極層となる金属層53を形成することにより、コンデンサ素子となる素子部５が設けられた素子シート６を作製する。貼付け工程では、素子シート６を絶縁基材20上に貼り付ける。エッチング工程では、金属箔50にエッチングを施すことにより、絶縁基材20上に所定領域54を残置させて、素子シート６に設けられた素子部５からなるコンデンサ素子を形成する。積層工程では、該絶縁基材20上に別の絶縁基材20を積層する。 （もっと読む）

【課題】本発明は、積層セラミックキャパシタに関する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、セラミック素体と、上記セラミック素体の内部に形成され、上記セラミック素体の第１面及び上記第１面と連結された第３面または第４面に露出し、上記第１面に露出した領域のうち一部が互いに重なる引出し部を有する第１及び第２内部電極と、上記セラミック素体の第１面及び上記第１面から延長されて上記第１面と連結された第３面または第４面に形成され、上記引出し部と夫々連結される第１及び第２外部電極と、上記セラミック素体の第１面、上記第１面と連結された第３面及び第４面に形成される絶縁層と、を含む。 （もっと読む）

【課題】 従来の積層セラミックコンデンサを用いると、両面回路基板の表面に実装された、電源およびグランド接続端子が信号線接続端子よりも内側に配置された負荷ＩＣへ、両面回路基板の裏面において電源配線をジャンパ接続することができない。
【解決手段】 積層セラミックコンデンサ３１の胴体部分の長さが、負荷ＩＣ４１の信号線接続端子群４２ａにつながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、胴体部分が信号線配線パターンに電気接触することなく、長手方向両側の一方の外部電極３４ａ，３４ｂが、基板裏面の電源配線パターン５１と、負荷ＩＣ４１の電源接続端子４２につながるビアホールとに接続される。また、長手方向両側の他方の外部電極３５ａ，３５ｂが、基板裏面のグランド配線パターン５２と、負荷ＩＣ４１のグランド接続端子４２につながるビアホールとに接続される。 （もっと読む）

【課題】コンデンサ素体と接地用端子電極との密着性を向上させることができる貫通型積層コンデンサを提供すること。
【解決手段】貫通型積層コンデンサＣ１は、誘電体層１０が積層されたコンデンサ素体Ｌ１と、接地用内部電極２０と、接地用内部電極２０よりも積層数が多い信号用内部電極３１，３２と、接地用内部電極２０に接続される接地用端子電極３，４と、信号用内部電極３１，３２に接続される信号用端子電極１，２と、引き出し電極部２０ｂ，２０ｃの幅Ａよりも狭い幅Ｂ１，Ｂ２で接地用端子電極３，４に接続されるダミー電極３６〜３９とを備えている。ダミー電極３６〜３９は、誘電体層１０の積層方向から見た際に積層方向に隣接するダミー電極３６〜３９同士が接地用内部電極２０の引き出し電極部２０ｂ，２０ｃに重なる領域内において互いに重ならないように配置される。 （もっと読む）

【課題】製造コストが小さく且つ温度変化による特性変動が小さいデカップリングデバイスを提供する。
【解決手段】デカップリングデバイス１００は、複数の第１内部導体層１１１と複数の第２内部導体層１１２又は複数の第３内部導体層１１３とを交互に繰り返し積層してなる積層体１１０と、積層体１１０の外面に形成され第１内部導体層１１１と接続する第１外部電極１２１と、積層体１１０の外面に形成され第３内部導体層１１３と接続する第２外部電極１２２と、積層体１１０の外面に形成され第２内部導体層１１２と第３内部導体層１１３とを接続するとともに所定の抵抗値Ｒ１１を有する抵抗性電極１３０とを備えた。 （もっと読む）

【課題】めっきにより形成された外部電極が積層体から剥離することを抑制できる。
【解決手段】積層体１１は、複数のセラミック層が積層されて構成されており、かつ、該複数のセラミック層の外縁が連なって構成されている実装面を有している。コンデンサ導体１８は、セラミック層上に設けられており、実装面においてセラミック層間から露出している露出部を有する。外部電極を構成する導電層１２，１３は、露出部を覆うように設けられ、かつ、直接めっきにより形成されている。導電層１４は、導電層１２，１３を覆うと共に、積層体１１の表面の一部を覆っており、金属及びガラス又は樹脂を含む材料により構成されている。 （もっと読む）

【課題】電子部品のリードをバスバーにレーザ溶接するに当たり、電子部品本体が損傷を受けることを防ぐ。
【解決手段】一対のバスバー３０の各突出端には電極部３１が対向した形態で設けられ、各電極部３１は、相手との対向面とは反対側の面が凹んだ段差状に形成される。突出壁３６には、間に切込線３９が入れられることで一対の脚部３５が開閉可能に形成される。両脚部３５が開放された状態では、両脚部３５の間に挿通溝４７が形成されて同挿通溝４７の底部に設けられた収容部４３まで抵抗器１５のリード１７が挿通可能であり、閉鎖された状態では、リード１７を収容部４３に留めたまま挿通溝４７を閉鎖可能とされる。低位面３７に載せられたリード１７に対して上方からレーザ光が照射される設定となっている。 （もっと読む）

【課題】本発明は積層型チップキャパシタに関する。
【解決手段】本発明の一様態による積層型チップキャパシタは、複数の誘電体層が積層された積層構造を有し、積層方向に沿って配列された第１キャパシタ部と第２キャパシタ部を含むキャパシタ本体と、上記キャパシタ本体の側面上に形成された少なくとも一つの第１ないし第４外部電極−上記第１及び第３外部電極は相互同じ極性を有し、第２及び第４外部電極は相互同じ極性を有するが上記第１外部電極の極性とは異なる極性を有する−と、上記キャパシタ本体の外面上に形成され、上記第１外部電極と第３外部電極を相互連結するか上記第２外部電極と第４外部電極を相互連結する少なくとも一つの連結導体ラインと、を含む。 （もっと読む）

【課題】 回路基板の表面に実装可能でありながら、回路基板の内部にも埋め込むことが容易な積層型チップ部品を提供すること。
【解決手段】 内部電極１２が形成された素子本体４と、内部電極１２が露出する素子本体２の端面を覆う端子電極６，８と、端子電極６，８の一部と接合し、外部回路導体と物理的および電気的に接続する接続用電極１６，１８とを有する積層型チップ部品２であって、端子電極６，８が、素子本体４の端面に位置する端面部分６ａ，８ａと、端面部分６ａ，８ａに連続して形成され、素子本体４の端面近傍の四側面にまで延びる側面部分６ｂ，８ｂとを有し、接続用電極１６，１８が、金属で構成されることを特徴とする。 （もっと読む）

【課題】 従来よりも更に広範囲の周波数領域において低インピーダンス化を可能とし、かつ、静電容量を増加させた固体電解コンデンサを提供すること。
【解決手段】 伝送線路構造を有する３端子型固体電解コンデンサ素子と２端子型固体電解コンデンサ素子とをひとつの固体電解コンデンサ内に取り入れることで、より広範囲な周波数領域において低インピーダンス化を図り、更に静電容量を増加させることを可能にする。 （もっと読む）

【課題】本発明は積層型キャパシタに関するもので、特に使用者が直接等価直列抵抗（ＥＳＲ）を調節することができるデカップリング用積層型キャパシタに関する。
【解決手段】積層型キャパシタは、複数の誘電体層が積層され形成されたキャパシタ本体を有する。複数の第１及び第２内部電極は上記本体内で上記誘電体層を介して異なる極性の内部電極が対向するように交互に配置され、複数の第１及び第２外部電極は上記キャパシタ本体の表面に提供される。また、少なくとも一極性の内部連結導体を含む。
上記内部連結導体は同じ極性の外部電極に夫々連結され、上記内部連結導体と同じ極性の内部電極は少なくとも１つの内部電極を含む複数のグループに分かれる。また、上記各グループの内部電極は同じ極性の外部電極のうち異なる外部電極に連結されその連結された外部電極を通じ上記内部連結導体に電気的に連結される。 （もっと読む）

【課題】 下地電極の表面にはメッキ膜が付き易く、素子本体の表面にはガラスコートなどの保護膜が付き易いチップ型電子部品を提供すること。
【解決手段】 内部電極が内部に形成された素子本体と、内部電極が露出する素子本体の端面を覆う端子電極とを有するチップ型電子部品であって、端子電極が、素子本体の端面に位置する端面部分と、端面部分に連続して形成され、素子本体の端面近傍の四側面にまで延びる側面部分とを有し、端子電極で覆われていない素子本体の表面の粗さをα・Ｒａと表し、側面部分の表面の粗さをβ・Ｒａと表した場合に、α・Ｒａに対するβ・Ｒａの比率は、０．３３≦β・Ｒａ／α・Ｒａ≦１０であることを特徴とする。 （もっと読む）

【課題】ディジタル回路を始めとするスイッチングモード電気回路のシグナルインテグリティを向上しＥＭＣ問題を解決する。
【解決手段】電源デカップリング素子を構成する伝送線路構造チップは、アルミニウム層６１、ポリチオフェンが含浸されていないエッチング層６２、レジスト層６３、ポリチオフェンが含浸されているエッチング層６４、磁性薄膜層６５、カーボン含有層６６、金属粉皮膜層６７、ポリチオフェン層６８で構成される積層構造体から形成される。伝送線路構造チップを外装樹脂で封止して電源デカップリング素子として完成させ、エージングによって単極性の前記伝送線路構造チップとして機能させる。電源デカップリング素子をディジタル回路を始めとするスイッチングモード電気回路の印刷配線基板に搭載し、コンデンサに代えて電源分配回路に使用する。 （もっと読む）

【課題】 低歪性を有するとともに、高温に保持したときの絶縁抵抗の変化率が小さく、高温負荷寿命に優れた積層セラミックコンデンサを提供する。
【解決手段】 誘電体層５が、イットリウム、マンガン、マグネシウム、イッテルビウムと、ディスプロシウム、ホルミウムおよびエルビウムから選ばれる少なくとも１種の希土類元素（ＲＥ）とを含有するとともに、チタン酸バリウムを主成分とする結晶相を主たる結晶相とし、該結晶相が立方晶系を主体とする結晶構造を有する結晶粒子により構成されているとともに、前記希土類元素が固溶した（Ｙｂ・ＲＥ）_２ＴｉＯ_５相を含有する誘電体磁器からなる。 （もっと読む）

【課題】実装する基板に対し、内部電極が水平となるように実装した場合にも、垂直となるように実装した場合にも、電界の集中を防止し、マイグレーションの発生を防止することができ、かつ内部電極の配置設計が容易な積層セラミックコンデンサを提供することを目的とする。
【解決手段】セラミック素子１の内部に、容量形成部Ｍを囲むように、一方および他方の外部電極２、３のぞれぞれに接続された、面内方向が内部電極の面内方向と平行な位置関係にある一対の平行ダミー電極７、８と、面内方向が内部電極の面内方向と垂直な位置関係にある一対の垂直ダミー電極９、１０とを形成するようにした。 （もっと読む）

【課題】フィルムコンデンサの小型化対策。
【解決手段】フィルムコンデンサ（10）は、重畳した一対のフィルム（16,16）のそれぞれの表側の表面に金属膜（13）が蒸着形成された一対の金属化フィルム（12,12）を重ね合わせたコンデンサ素子（11,21,31）を備え、コンデンサ素子（11,21,31）が巻回して形成される。コンデンサ素子（11,21,31）は、２つの金属化フィルム（12,12）の間に重ね合わされる非金属化フィルム（17,22,32）を備えている。 （もっと読む）

【課題】例えば、携帯電子機器の小型電子部品として広く用いられる積層セラミック電子部品は、従来、内部電極にAg-Pdなどの貴金属材料が使用されていた。しかし、貴金属は、材料コストが高い、マイグレーションの発生によりセラミック層の薄型化が困難であるという問題があった。卑金属電極の検討も行われているが、卑金属は大気焼成で酸化しやすいという問題があった。焼成を還元性ガス雰囲気で行うと、セラミック層の電気的特性が劣化するという問題があった。
【解決手段】内部電極材料としてAgと卑金属を混合した導電性材料を用い、その混合比を最適範囲とし、さらにセラミック層に８００℃以下で焼成可能な材料を用いることにした。卑金属からなる内部電極を備えた積層セラミック電子部品の大気焼成が可能になり、製造コストの低減、電子部品の薄型化、大容量化が可能になった。 （もっと読む）

【課題】ハンダとの密着性に優れ、薄型化することが可能な電子部品を提供すること。
【解決手段】セラミック素体１０と、該セラミック素体１０上に端子電極２０とを備える電子部品１００であって、端子電極２０は、セラミック素体１０側から、セラミック素体１０に接しニッケル及びガラスを含む下地層と、該下地層に接しスズを含む表面層と、を有する電子部品１００。 （もっと読む）

【課題】積層体の横方向の位置ずれの影響を半減しビア導体の短絡による不具合を防止可能なキャパシタの製造方法を提供する。
【解決手段】本発明のキャパシタの製造方法では、誘電体シート１２と導体材料層１３とを交互に積層し、導体材料層１５に形成されたアライメントパターンを位置基準としてアライメント用貫通孔１７を形成し、その上部に誘電体シート２０と導体材料層２１とを交互に積層形成して最終積層体１０ｃを形成し、アライメント用貫通孔１７を位置基準として形成されたビアホール内にビア材料Ｖ１、Ｖ２を充填する。ビアホールは積層方向の略中央を位置基準として形成されるので位置ずれの影響を抑制可能となる。 （もっと読む）

【課題】ＥＳＲの向上を図りつつ、導通不良の発生を抑制できる積層コンデンサを提供する。
【解決手段】積層コンデンサ１では、ＥＳＲ制御部１２の内部電極７と同一面に、積層体２の長手方向の端面２ａ，２ｂに接するダミー電極１５を配置している。したがって、引出導体１４のみで内部電極７と外部電極３との接続を行う場合に比べて、外部電極３に接する電極部分の接触面積が大きくなる。これにより、外部電極３と引出導体１４との密着性を十分に確保でき、導通不良の発生を抑制できる。また、積層コンデンサ１では、引出導体１４とダミー電極１５との離間幅Ｗ１が、引出導体１４と外部電極３との接続幅Ｗ２以上となっている。したがって、内部電極７の電極パターン形成の際に、製造誤差などによって引出導体１４とダミー電極１５とが接触することを防止でき、接触によるＥＳＲの低下の発生を回避できる。 （もっと読む）