【課題】信頼性に優れた大容量の積層セラミック電子部品に関する。
【解決手段】本発明は、平均厚さが０．６μｍ以下の誘電体層を含むセラミック本体と、上記セラミック本体内に上記誘電体層を介して対向するように配置される第１及び第２内部電極と、を含み、上記セラミック本体は、静電容量の形成に寄与する容量形成部と上記容量形成部の上下面のうち少なくとも一面に提供される容量非形成部とを含み、上記容量形成部を上記セラミック本体の厚さ方向に２ｎ＋１個（ｎは１以上）の領域に分ける際、上記容量形成部の誘電体層の厚さが中央部から上部及び下部に行くほど薄くなる積層セラミック電子部品を提供する。静電容量の大容量化を具現すると共に、内部電極層の連結性を向上させることで、加速寿命の延長、耐電圧特性及び信頼性に優れた大容量の積層セラミック電子部品を具現することができる。 （もっと読む）

【課題】一定水準のＥＳＲを具現しながら、同一容量の積層セラミック電子部品におけるＱ値の選択幅を広げる。
【解決手段】複数の誘電体層１１１が積層されたセラミック素体１１０と、セラミック素体１１０の内部に形成された第１及び第２内部電極１３１、１３２とを含み、第１及び第２内部電極１３１、１３２は、銅が８０から９９．９ｗｔ％、及び、ニッケルが０．１から２０ｗｔ％を含み、周波数が１０００ＭＨｚ以下である積層セラミック電子部品を形成する。 （もっと読む）

【課題】 実装面積をより小さくすることができ、かつ、耐振動性を向上させることが可能な４端子型セラミックコンデンサを提供する。
【解決手段】 ４端子型セラミックコンデンサ１は、直方体状のセラミックコンデンサ部１０と、対向する側面１０ａ，１０ｂに形成された一対の電極２０，２１と、一対の電極２０，２１それぞれに接続されたヘアピン状のリード線３０，３１とを備える。リード線３０（３１）は、側面１０ａ（１０ｂ）の長手方向に伸びる一対の直線部３０ａ，３０ｂ（３１ａ，３１ｂ）と、該一対の直線部３０ａ，３０ｂ（３１ａ，３１ｂ）の端部同士を滑らかに接続する湾曲部３０ｃ（３１ｃ）とを含む。一方の直線部３０ａ（３１ａ）は電極２０（２１）に接続され、他方の直線部３０ｂ（３１ｂ）は電極２０（２１）と離間して設けられ、湾曲部３０ｃ（３１ｃ）は、平面視した場合に、側面１０ａ（１０ｂ）に対して垂直な方向に伸びる。 （もっと読む）

【課題】金属化フィルムコンデンサの静電容量変化を抑制することを目的とする。
【解決手段】この目的を達成するため本発明は、一対の金属化フィルムの金属蒸着電極のうち少なくとも一方が、Ａｌを主成分とし、Ａｌ：Ｓｉの原子濃度比率が９５：５〜８５：１５であって、ＣｕはＳｉの原子濃度比率の半分以下であり、かつＳｉの次にＣｕの原子濃度比率が高いものとした。これにより本発明は、ＡＣ用途に用いた場合でも、静電容量変化を抑制することができる。 （もっと読む）

【課題】本発明は、積層セラミックキャパシタに関する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、セラミック素体と、上記セラミック素体の内部に形成され、上記セラミック素体の第１面及び上記第１面と連結された第３面または第４面に露出し、上記第１面に露出した領域のうち一部が互いに重なる引出し部を有する第１及び第２内部電極と、上記セラミック素体の第１面及び上記第１面から延長されて上記第１面と連結された第３面または第４面に形成され、上記引出し部と夫々連結される第１及び第２外部電極と、上記セラミック素体の第１面、上記第１面と連結された第３面及び第４面に形成される絶縁層と、を含む。 （もっと読む）

【課題】Ｃｕを含む内部電極を有するセラミック電子部品を好適に製造し得る方法を提供する。
【解決手段】セラミック素体１０と、セラミック素体１０内に配されており、Ｃｕを含む内部電極２５，２６とを有するセラミック電子部品１を製造する。内部電極２５，２６を有する生のセラミック素体２０を、ＣｕまたはＣｕを含む合金を配した状態で焼成することによりセラミック素体１０を得る。 （もっと読む）

【課題】本発明は、積層セラミックキャパシタの内部電極に用いられる材料と、誘電層に用いられる材料との収縮率差による様々な問題を解決する。
【解決手段】表面にグラフェン１３１が不規則に形成された金属粉末１２１を、積層セラミックキャパシタの内部電極の材料として用いて、グラフェン１３１が形成されていない金属粉末の表面でのみネッキングが起こるようにし、金属粉末のネッキングを遅延させ、内部電極の収縮を制御することにより、内部電極の厚さを減らし、短絡及びクラックなどを減少させる。 （もっと読む）

【課題】 直流電界の印加による比誘電率の低下が抑制されるとともに，高い比誘電率を有するセラミック組成物を提供する。
【解決手段】 本発明の一実施形態に係るセラミック組成物は、コアシェル構造を有するセラミック粒子を含む。一実施形態において，当該セラミック組成物は，反強誘電体から成るコアと、強誘電体又は常誘電体から成り前記コアを取り囲むシェルと、を備える。 （もっと読む）

【課題】未焼結のセラミック素体と同時焼成されるものであって、導体の焼結開始を遅らせる効果を有しつつ、導体の比抵抗を低くすることができる、導電性ペーストを提供する。
【解決手段】Ａｌ量が０．０５〜０．１５重量％であるＣｕ−Ａｌ合金粉末を含有する、導電性ペースト。この導電性ペーストは、好ましくは、未焼結のセラミック素体と同時焼成される用途に向けられ、たとえば、多層セラミック基板１の端子電極５，７、内部導体膜８およびビアホール導体９といった導体を形成するために有利に用いられる。 （もっと読む）

【課題】 メッキ液の浸入を防ぎ、信頼性の高いコンデンサを提供すること。
【解決手段】 複数の積層された誘電体層５、および該誘電体層５間の界面に沿って形成された複数の内部電極３を含み、該内部電極３の各端部が所定の端面に露出している積層体２と、所定の前記端面２ｅ、２ｆに露出した前記内部電極３を互いに接続するように、所定の前記端面２ｅ、２ｆに設けられた外部電極４とを備え、前記内部電極３と前記誘電体層５との間に、所定の前記端面２ｅ、２ｆに開口する隙間６が設けられており、該隙間６にガラス７が設けられているコンデンサ１である。 （もっと読む）

【課題】内部電極の露出部にめっき膜を析出させるにあたって、より確実なめっき成長を実現するため、いずれの内部電極も存在しない外層部にダミー導体を形成したとき、積層セラミック電子部品の信頼性、たとえばＢＤＶが低下することがあった。
【解決手段】高さ方向に沿って２枚以上の外層ダミー導体７を所定間隔で連続的に配置することにより、複数の外層ダミー群３１を形成する。外層ダミー群３１内における外層ダミー導体７同士の間隔をｄ、外層ダミー群３１同士の間隔をｇ、としたとき、ｇがｄより大きくなるようにする。これによって、めっき析出ポイントを確保しつつ、外層ダミー群３１同士の間隔を遠ざけることにより、外層ダミー導体７による内部電極３，４の押圧を緩和することができ、局所的に内部電極間距離が短くなることを防止でき、ＢＤＶの低下を防止できる。 （もっと読む）

【課題】低背型の素体に外部電極の厚みを小さく形成でき、且つ生産性の向上を図ることができる電子部品の製造方法及び電子部品を提供する。
【解決手段】端面２ａ，２ｂと、主面２ｃ，２ｄと、側面２ｆ，２ｅとを備える素体２と、素体２の端面２ａ，２ｂ側に形成された外部電極３，４とを備える電子部品１の製造方法では、一対の主面２ｃ，２ｄの間の高さ寸法Ｔが一対の側面２ｆ，２ｅの間の幅寸法Ｗの１／２以下である素体２を準備する素体準備工程Ｓ１と、主面２ｃ，２ｄの端面２ａ，２ｂ側にスクリーン印刷によって導電性ペーストＰを付与すると共に当該導電性ペーストＰを端面２ａ，２ｂ側に周り込ませ、端面２ａ，２ｂ及び主面２ｃ，２ｄに跨って導電性ペーストＰを付与する第一ペースト付与工程Ｓ４とを有する。 （もっと読む）

【課題】コンデンサ素体に対する端子電極の固着強度を高めた積層電子部品を提供すること。
【解決手段】積層コンデンサ１は、複数の誘電体層４が積層されたコンデンサ素体３と、コンデンサ素体３内に配置された内部電極１０，２０と、コンデンサ素体３の外表面に配置され且つ内部電極１０，２０それぞれに接続された端子電極５，７と、誘電体層４の積層方向に対して交差する面方向に広がり、当該面方向に沿って端子電極５，７に接続されたアンカー電極４０，４２とを備えている。この積層コンデンサ１では、アンカー電極４０，４２が、誘電体層４を構成するセラミック粉を含んでおり、コンデンサ素体３内に埋め込まれるように配置されている。 （もっと読む）

【課題】本発明は、積層セラミックコンデンサの回路基板の実装構造に関する
【解決手段】本発明の積層セラミックコンデンサの回路基板の実装構造は、内部電極が形成された誘電体層が積層され、前記内部電極に並列接続される外部電極端子が両端部に形成された積層セラミックコンデンサの回路基板の実装構造において、前記積層セラミックコンデンサの内部電極と回路基板が水平状態になるように配置されて前記外部電極端子と回路基板のランドが導電材により接合され、前記外部電極端子の面積Ａ_ＭＬＣＣに対する前記導電材の接合面積Ａ_{ＳＯＬＤＥＲ}の割合は１．４未満で構成されることにより、振動騒音を著しく減少させることができる作用効果が発揮されることができる。 （もっと読む）

【課題】基板に取り付けても十分な振動音（鳴き）の抑制効果を得ることができる積層セラミックコンデンサを得る。
【解決手段】積層セラミックコンデンサ１０は、相対向する２つの端面２２ａ、２２ｂと、相対向する２つの側面２０ａ、２０ｂと、相対向する２つの主面１８ａ、１８ｂとを有する基体１４と、基体１４の端面２２ａ、２２ｂに形成される外部電極３６ａ、３６ｂとを含む積層セラミックコンデンサ本体１２を含む。外部電極３６ａ、３６ｂには、半田４４によって金属端子３８ａ、３８ｂが接続される。積層セラミックコンデンサ本体１２の体積をＶｃ、外部電極３６ａ、３６ｂと金属端子３８ａ、３８ｂの１対における半田４４の体積をＶｈとしたとき、２１≦Ｖｃ／Ｖｈ≦３２０の関係を満たす。 （もっと読む）

【課題】 層間剥離を抑制できるコンデンサを提供すること。
【解決手段】 複数の誘電体層５が積層された積層体２と、誘電体層５を介して対向するように誘電体層５間に設けられた第１内部電極３ａおよび第２内部電極３ｂと、第１内部電極３ａおよび第２内部電極３ｂにそれぞれ電気的に接続される第１外部電極４ａおよび第２外部電極４ｂとを備え、第１外部電極４ａおよび第２外部電極４ｂの配列方向に垂直な断面において、第１内部電極３ａおよび第２内部電極３ｂと、積層体２の側面との間は、空孔６が多くなっていることから、誘電体層５における積層方向に垂直な方向の残留応力が低減される。従って、コンデンサ１が外部から衝撃を受けた場合であっても、誘電体層５と内部電極３との間の層間剥離の発生を抑制することができる。 （もっと読む）

【課題】ＥＳＬを高めることが可能な積層コンデンサを提供すること。
【解決手段】第一貫通導体１７は、複数の絶縁体層１１の積層方向に沿って延びるように素体２内に配置され、一端が第一端子電極３の第二電極部分３ｂに接続され且つ他端が素体２内に位置している。第二貫通導体１９は、上記積層方向に沿って延びるように素体２内に配置され、一端が第二端子電極５の第二電極部分５ｂに接続され且つ他端が素体内２に位置している。第一内部電極１３は、第一接続導体７のみに接続されている。第二内部電極１５は、第二接続導体９のみに接続されている。第三内部電極１４は、第一接続導体７及び第一貫通導体１７に接続されている。第四内部電極１６は、第二接続導体９及び第二貫通導体１７に接続されている。第三及び第四内部電極１４，１６は、第一及び第二内部電極１３，１５よりも第一主面２ａ側に位置している。 （もっと読む）

【課題】埋込みキャパシタは、比較的高いインダクタンスを示すことがあるため、高い周波数では効果的でなくなる。
【解決手段】平面の領域１１０を画定するプリント配線基板（ＰＷＢ）１０５は、第１の垂直軸１２５から第２の垂直軸１３０に向かって延びる複数の第１の導電プレート１１５であって、第１の垂直軸及び第２の垂直軸が、平面の領域に実質的に垂直に向いている複数の第１の導電プレート１１５と、第２の垂直軸から第１の垂直軸に向かって延びている第２の導電プレート１２０であって、第１の導電プレートの隣接する対の間に延びている第２の導電プレートと、第２の導電プレートと第１の導電プレートとの間に広がっている非導電材料１３５と、第１の垂直軸と実質的に同一の直線上に位置決めされており、第１の導電プレートの少なくとも１つと接触している複数の第１の導電ビア１４０とを含む。 （もっと読む）

【課題】低温焼結が可能で、高周波領域での誘電損失が低く、メッキ耐食性に優れたセラミックス焼結体を得ることが可能なセラミックス組成物、該組成物から得られるセラミックス焼結体、及び該焼結体を用いた電子部品を提供する。
【解決手段】固相反応法により合成されたディオプサイド結晶粉末１００質量部に対し、ＳｒＴｉＯ_３粉末を６〜１９質量部、Ａｌ成分を酸化物換算で１．４〜６質量部、Ｌｉ成分を酸化物換算で０．３〜０．９質量部、Ｂ成分を酸化物換算で１．６〜３．２質量部、Ｚｎ成分を酸化物換算で３．２〜５．１質量部、Ｃｕ成分を酸化物換算で０．５〜０．９質量部、Ａｇ成分を酸化物換算で０〜３質量部、Ｃｏ成分を酸化物換算で０〜４．５質量部含有するセラミックス組成物。該組成物を用いて、セラミックス焼結体及び電子部品を得る。 （もっと読む）

【課題】形状等のバリエーション展開を容易にし、また、簡易なプロセスで製造することができるデバイス及びこのようなデバイスの製造方法を提供する。
【解決手段】１又は複数の線状素子１及びこの線状素子１を被覆する絶縁材２を備え、上記各線状素子１が、少なくとも表面が導電性を有する線状芯材５、この線状芯材５を被覆する１又は複数の機能性層４、及びこの機能性層４を被覆する導電層３を備えるデバイスである。上記機能性層がｐｎ接合若しくはｐｉｎ接合からなるシリコン層、又は有機系電子受容体及び有機系電子供与体からなる有機層であり、光電変換装置として用いられる。 （もっと読む）