チップ形電気二重層キャパシタ及びチップ形電気二重層キャパシタの製造方法
【課題】表面実装技術を適用可能なチップ形の電気二重層キャパシタを提供する。
【解決手段】互いに異なる極性を有し、互いに反対側に電極端子１１０ａ，１２０ａが各々突き出るように設けられた２つの電極と、２つの電極間に配置されている第１のセパレータと、２つの電極のうちのいずれか一つに対して第１のセパレータと反対側に配置されている第２のセパレータとを備える電気二重層素子１００と、２つの電極から突き出るように設けられた電極端子１１０ａ，１２０ａと接触するように配置されているパッケージ端子２１０，２２０が下面に形成され、電気二重層素子１００を収容するパッケージ２００とを含み、電気二重層素子１００は、２つの電極の互いに反対側に突き出るように設けられた電極端子１１０ａ，１２０ａを基準として巻かれ、電極端子１１０ａ，１２０ａはパッケージ端子２１０，２２０と各々接合されている。
【解決手段】互いに異なる極性を有し、互いに反対側に電極端子１１０ａ，１２０ａが各々突き出るように設けられた２つの電極と、２つの電極間に配置されている第１のセパレータと、２つの電極のうちのいずれか一つに対して第１のセパレータと反対側に配置されている第２のセパレータとを備える電気二重層素子１００と、２つの電極から突き出るように設けられた電極端子１１０ａ，１２０ａと接触するように配置されているパッケージ端子２１０，２２０が下面に形成され、電気二重層素子１００を収容するパッケージ２００とを含み、電気二重層素子１００は、２つの電極の互いに反対側に突き出るように設けられた電極端子１１０ａ，１２０ａを基準として巻かれ、電極端子１１０ａ，１２０ａはパッケージ端子２１０，２２０と各々接合されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装技術を用いることができるチップ形電気二重層キャパシタ及びチップ形電気二重層キャパシタの製造方法に関するものである。
【背景技術】
【０００２】
高密度エネルギーの急速充電及び放電特性を有する移動通信機器及びノートパソコンなどを含む携帯用電子製品の補助電源または主電源供給のために、二次電池及び電気二重層キャパシタ（ＥＤＬＣ：Ｅｌｅｃｔｒｉｃ Ｄｏｕｂｌｅ Ｌａｙｅｒ Ｃａｐａｃｉｔｏｒ）が広範囲に用いられている。
【０００３】
二次電池は、電気二重層キャパシタに比べてパワー密度が低く、環境汚染の誘発、短い充電／放電サイクル、過充電及び高温での爆発の危険性を有しているので、最近はエネルギー密度を向上させた高性能電気二重層キャパシタの開発が活発に進められている。
【０００４】
電気二重層キャパシタとは、固体と電解質との間の界面に形成される電気二重層で発生する正電荷現象を用いて電気エネルギーを蓄積する蓄電器を意味している。
【０００５】
電気二重層キャパシタの応用分野は、独立の電源供給装置が要求されるシステム、瞬間的に発生する過負荷を調節するシステム、及び、エネルギー貯蔵装置などへと拡大されている。
【０００６】
特に、二次電池に比べてエネルギー入／出力（パワー密度）に優れた点が注目され、瞬間停電時に作動する補助電源であるバックアップ（ｂａｃｋ−ｕｐ）電源としてのその応用例が拡大している。
【０００７】
また、電気二重層キャパシタは、充／放電効率や寿命が二次電池より優れ、使用可能温度、電圧範囲が相対的に広く、維持保守が必要なく、環境親和的な長所を有しており、二次電池に代わるエネルギー源として使われるようになってきている。
【０００８】
電気二重層キャパシタは、外形的大きさによってコイン（Ｃｏｉｎ）形、円筒形または角形に分類することができる。
【０００９】
コイン形電気二重層キャパシタは一対のシート（ｓｈｅｅｔ）形状の活性炭電極が分離膜（ｓｅｐａｒａｔｏｒ）を挟んで配置された形態で、これらの電極に電解液を浸透させた状態で上下金属ケース及びパッキングを用いた外装内に封入されている。コイン形電気二重層キャパシタの活性炭電極は、導電性接着剤を介して上下の金属ケースに接触しており、容量は２Ｆ以下で、低電流負荷の用途に用いられる。
【００１０】
角形電気二重層キャパシタは、アルミニウム（Ａｌ）集電体の表面に活物質を塗布形成した一対の電極間に分離膜を挟み込んだ対向構造で、端子引出方式が簡単で、電極面積が広く、活性炭電極の薄型化が可能なため、電極体の中拡散抵抗が小さく、コイン形に比べて大容量の用途に用いることができ、大電流負荷用途に適している。
【００１１】
円筒形電気二重層キャパシタは、アルミニウム（Ａｌ）集電体の表面に活物質を塗布形成した一対の電極間に分離膜を挟み込んだ状態で巻いた後、電解液を浸透させ、アルミニウムケースに挿入した後、ゴムで封入した構造を有する。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
アルミニウム集電体にはリード線が接続され、これにより外部へと端子が引き出される。円筒形電気二重層キャパシタの特性及び用途は、角形電気二重層キャパシタと類似しているが、大容量円筒形電気二重層キャパシタの場合、数多くの引出端子によって接触抵抗が増加して出力特性が劣化する。
【００１３】
現在、大量生産されている電気二重層キャパシタの形態としては、上述の円筒形、コイン形、角形などが主である。しかしながら、このような形態の電気二重層キャパシタは表面実装技術を適用するのが非常に難しいという問題がある。
【００１４】
そのため、表面実装技術（ＳＭＴ：Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）を適用可能なチップタイプ（Ｃｈｉｐ−ｔｙｐｅ）の電気二重層キャパシタの開発が求められている。
【００１５】
本発明は上記の問題点に鑑みて成されたものであって、積層された電極とセパレータとを巻いて、キャパシタの容量を増加させ、パッケージ端子に段差を形成することによって電気二重層素子の電極端子と接合されるチップ形電気二重層キャパシタ及びチップ形電気二重層キャパシタの製造方法を提供することにその目的がある。
【課題を解決するための手段】
【００１６】
本発明の一つの態様によれば、互いに異なる極性を有し、互いに反対側に電極端子が各々突き出るように設けられた２つの電極と、２つの電極間のショートを防止するために２つの電極間に配置されている第１のセパレータと、２つの電極のうちのいずれか一つに対して第１のセパレータと反対側に配置されている第２のセパレータとを備える電気二重層素子と、２つの電極の突き出るように設けられた電極端子と接触するように配置されているパッケージ端子が下面に形成され、電気二重層素子を収容しているパッケージとを含み、電気二重層素子は、２つの電極の互いに反対側に突き出るように設けられた電極端子を基準として巻かれ、電極端子はパッケージ端子と各々接合されている。
【００１７】
また、本発明によるチップ形電気二重層キャパシタの第２のセパレータは、第１のセパレータより大きく形成されることが望ましい。
【００１８】
また、本発明によるチップ形電気二重層キャパシタの第１または第２のセパレータの大きさは、２つの電極より大きいことが望ましい。
【００１９】
また、本発明によるチップ形電気二重層キャパシタの巻かれた電気二重層素子は、電極の折畳部位間に第１または第２のセパレータのうちのいずれか一つが介在して２つの電極間のショートが防止されることが望ましい。
【００２０】
また、本発明によるチップ形電気二重層キャパシタのパッケージの下面に形成されるパッケージ端子は、パッケージの下面に対して段差を有するように形成され、巻かれた電気二重層素子の側面に突き出るように設けられた一対の電極端子と接合されていることが望ましい。
【００２１】
また、本発明によるチップ形電気二重層キャパシタでは、２つの電極の互いに反対側に突き出るように設けられた一対の電極端子が下面に配置されるように、電気二重層素子が巻かれていることが望ましい。
【００２２】
また、本発明によるチップ形電気二重層キャパシタの電気二重層素子は、丸い形または角形に巻かれることが望ましい。
【００２３】
また、本発明によるチップ形電気二重層キャパシタの電極端子とパッケージ端子とは、超音波融着によって接合されることが望ましい。
【００２４】
また、本発明によるチップ形電気二重層キャパシタの第１または第２のセパレータは、ポリビニルアルコール（ＰＶＡ）、ポリピニリデンフルオライド（ＰＶＤＦ）、ポリプロピレン（ＰＰ）、テフロン（登録商標）樹脂、シリコン樹脂、変性シリコン及びスチレンブチルラバー（ＳＢＲ）の中少なくとも一つのポリマーによって構成されることが望ましい。
【００２５】
また、本発明によるチップ形電気二重層キャパシタの電極端子と接合されているパッケージ端子の長さは、電極端子の幅より長いかまたは同じであることが望ましい。
【００２６】
また、本発明によるチップ形電気二重層キャパシタの２つの電極及び電極端子は、その大きさ及び形状が同一に形成されることが望ましい。
【００２７】
また、本発明によるチップ形電気二重層キャパシタの電極端子の長さは、２０μｍとすることが望ましい。
【００２８】
本発明の他の態様によれば、互いに異なる極性を有し、互いに反対側に電極端子が各々突き出るように設けられた２つの電極と、２つの電極間のショートを防止するために２つの電極間に配置される第１のセパレータと、２つの電極のうちのいずれか一つに対して第１のセパレータと反対側に配置されている第２のセパレータとを備える電気二重層素子を形成するステップと、電気二重層素子を２つの電極の互いに反対側に突き出るように設けられた一対の電極端子を基準として巻くステップと、電気二重層素子をパッケージ端子が下面に設けられたパッケージに収容するステップと、巻かれた電気二重層素子の２つの電極の互いに反対側に突き出るように設けられた一対の電極端子をパッケージ端子と接触するように配置するステップと、接触するように配置された一対の電極端子とパッケージ端子とを超音波融着させて接合するステップとを含む。
【００２９】
また、本発明によるチップ形電気二重層キャパシタの製造方法において、電気二重層素子を形成するステップは、第２のセパレータを配置するステップと、第２のセパレータ上に配置され、一側から電極端子が突き出るように設けられた第１の電極を配置するステップと、第１の電極上に第１のセパレータを配置するステップと、第１のセパレータ上に第１の電極と異なる極性を有し、第１の電極の電極端子と反対側に電極端子が突き出るように設けられた第２の電極を配置するステップとを備える。
【００３０】
また、本発明によるチップ形電気二重層キャパシタの製造方法では、第２のセパレータは、第１のセパレータより大きく形成することが望ましい。
【００３１】
また、本発明によるチップ形電気二重層キャパシタの製造方法において、電気二重層素子をパッケージ端子が下面に設けられたパッケージに収容するステップは、電気二重層素子を収容するパッケージの下面を形成するステップと、パッケージの下面に対して段差を有するように設けた前記パッケージ端子と、巻かれた電気二重層素子の側面から突出した一対の電極端子とが接触するように電気二重層素子を配置するステップとを備えることが望ましい。
【００３２】
また、本発明によるチップ形電気二重層キャパシタの製造方法において、電気二重層素子を２つの電極の互いに反対側に突き出るように設けられた一対の電極端子を基準として巻くステップでは、巻かれた電気二重層素子は、電極の折畳部位間に第１または第２のセパレータのうちのいずれか一つが介在して２つの電極間のショートが防止されるようにすることが望ましい。
【００３３】
また、本発明によるチップ形電気二重層キャパシタの製造方法において、電気二重層素子を形成するステップでは、電極端子の長さを２０μｍにすることが望ましい。
【００３４】
また、本発明によるチップ形電気二重層キャパシタの製造方法において、接触するように配置された一対の電極端子とパッケージ端子とを超音波融着させて接合するステップでは、電源から供給される電気的エネルギーを機械的エネルギーに変換して摩擦熱を発生させ、分子的結合が生じるように融解させて接着することが望ましい。
【００３５】
また、本発明によるチップ形電気二重層キャパシタの製造方法は、パッケージ内部に電解液を充填するステップを、さらに備えることが望ましい。
【発明の効果】
【００３６】
本発明の実施形態によれば、チップ形（ｃｈｉｐ−ｔｙｐｅ）の電気二重層キャパシタを提供することによって表面実装技術（ＳＭＴ：Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）の適用が可能であり、電極とセパレータとを交互に積層した後巻きの電気二重層素子を形成することによって、容量を増大させることができるという効果が得られる。
【００３７】
また、パッケージ端子をパッケージの下面に対して段差を有するように形成することによって、電気二重層素子の電極端子と接触するように配置できるので、超音波融着を用いて接合する時、電気二重層素子の電極端子をパッケージ端子に安定して接合することができるという効果が得られる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子の分解図である。
【図２】本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子の積層構造を示す図である。
【図３ａ】本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子が巻かれた一形態を示す図である。
【図３ｂ】本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子が巻かれた他の形態を示す図である。
【図３ｃ】本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子が巻かれたさらに他の形態を示す図である。
【図４】本発明の実施形態によるチップ形電気二重層キャパシタのパッケージの下面を示す断面図である。
【図５】本発明の実施形態によるチップ形電気二重層キャパシタの断面図である。
【図６ａ】本発明の実施形態によるチップ形電気二重層キャパシタの製造方法の工程を順に示す図である。
【図６ｂ】本発明の実施形態によるチップ形電気二重層キャパシタの製造方法の工程を順に示す図である。
【図６ｃ】本発明の実施形態によるチップ形電気二重層キャパシタの製造方法の工程を順に示す図である。
【図６ｄ】本発明の実施形態によるチップ形電気二重層キャパシタの製造方法の工程を順に示す図である。
【図６ｅ】本発明の実施形態によるチップ形電気二重層キャパシタの製造方法の工程を順に示す図である。
【発明を実施するための形態】
【００３９】
本発明は、図面を参照して説明する以下の実施の形態に限定されるものではなく、添付の請求の範囲及びその主旨を逸脱することなく、様々な変更、置換又はその同等のものを行うことができることは当業者にとって明らかである。
【００４０】
以下、本発明の実施形態によるチップ形電気二重層キャパシタ（ＥＤＬＣ：Ｅ１ｅｃｔｒｉｃ Ｄｏｕｂｌｅ Ｌａｙｅｒ Ｃａｐａｃｉｔｏｒ）及びチップ形電気二重層キャパシタ（ＥＤＬＣ：Ｅｌｅｃｔｒｉｃ Ｄｏｕｂｌｅ Ｌａｙｅｒ Ｃａｐａｃｉｔｏｒ）の製造方法について、図面を参照して詳細に説明する。また明細書全体に渡って同一部分に対しては同一符号を付し、それに対する重複する説明は省略する。
【００４１】
図１及び図２は、本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子の分解図、及びその積層構造を示した図である。
【００４２】
本発明の実施形態によるチップ形電気二重層キャパシタは、電気二重層素子１００及びパッケージ２００を含む。
【００４３】
図１及び図２に示すように、本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子１００は、異なる極性を有する２つの電極１１０，１２０と、第１のセパレータ１４０と、第２のセパレータ１３０とを含んでいる。
【００４４】
２つの電極１１０，１２０は互いに異なる極性を有し、互いに反対となる側面に各々一つの電極端子１１０ａ，１２０ａが突き出るように設けられている。これらの突き出るように設けられた一対の電極端子１１０ａ，１２０ａは、後述する下面のパッケージ端子と熱または超音波によって接合させて電気的に接続することができる。
【００４５】
２つの電極１１０，１２０は、互いに反対となる側面に各々一つの電極端子１１０ａ，１２０ａが形成され、２つの電極１１０，１２０及び電極端子１１０ａ，１２０ａはその大きさ及び形状が、同一または対応するものとなるように形成することができる。
【００４６】
電極端子１１０ａ，１２０ａの形状は多様に形成することができ、望ましくは、四角形形状に形成することができ、後述するパッケージ端子の形状と対応させて形成することが望ましい。
【００４７】
電極端子１１０ａ，１２０ａの長さは、略２０μｍ程度にすることができ、電極端子の形状及び後述するパッケージ端子の形状に応じて調節することができる。
【００４８】
第１のセパレータ１４０は、２つの電極１１０，１２０間のショートを防止するように電極１１０，１２０間に配置され、第２のセパレータ１３０は２つの電極１１０，１２０のうちのいずれか一つを基準として第１のセパレータ１４０と対向する位置に配置され、それによって、電気二重層素子１００が巻かれた後、２つの電極１１０，１２０間のショートを防止することができる。
【００４９】
例えば、第２のセパレータ１３０を配置し、第２のセパレータ１３０上に一つの電極１２０を積層し、電極１２０上に第１のセパレータ１４０を積層した後、その上に他の電極１１０を積層し、電気二重層素子１００を形成することができる。
【００５０】
第２のセパレータ１３０は、第１のセパレータ１４０より大きくし、第１のセパレータ１３０および第２のセパレータ１４０の大きさは２つの電極１１０，１２０より大きくすることが望ましい。
【００５１】
第１のセパレータ１３０または第２のセパレータ１４０は、ポリビニルアルコール（ＰＶＡ）、ポリビニリデンフルオライド（ＰＶＤＦ）、ポリプロピレン（ＰＰ）、テフロン（登録商標）樹脂、シリコン樹脂、変性シリコン及びスチレンブチルラバー（ＳＢＲ）のうちの少なくとも一つのポリマーによって構成することができ、コーティングフィルムによって形成することができる。
【００５２】
図２に示すように、本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子１００は、第２のセパレータ１３０の一側から電極端子１２０ａまでの距離（ｍ）が、電極端子１２０ａの幅（ｌ）より長くなるように、第２のセパレータ１３０の一側から離れた位置に電極端子１２０ａを配置することができる。
【００５３】
このような積層構造は、電気二重層素子１００が巻かれた後、最上部に積層された電極でショートが発生するのを防止するために、電極の折畳部位間に第１または第２のセパレータのうちのいずれか一つが介在するように積層する構造の一例であり、多様な形態で積層することができる。
【００５４】
電気二重層素子１００は、２つの電極１１０，１２０の互いに反対側面に突き出るように設けられた電極端子１１０ａ，１２０ａを基準軸として巻かれ、丸い形または角形などの形状に形成することができる。
【００５５】
図３ａ〜図３ｃは、各々、本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子が巻かれた形態を示した図面である。
【００５６】
図３ａ〜図３ｃに示すように、本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子１００が巻かれた形態は、丸い形または角形などの形態に形成することができ、両側面に電極端子１１０ａ，１２０ａが突出している。
【００５７】
電気二重層素子１００の巻き方によって、電極端子１１０ａ，１２０ａが、巻かれた電気二重層素子１００の中心に位置するようにすることもでき（図３ａ参照）、巻かれた電気二重層素子１００の一側面に位置するようにすることもできる（図３ｂ，図３ｃ参照）。
【００５８】
電気二重層素子１００の巻き方に応じた電極端子１１０ａ，１２０ａの位置に対応するように、後述する下面のパッケージ端子の段差を決めることができ、これとは反対に、電気二重層素子１００の巻き方を、下面のパッケージ端子と電極端子１１０ａ，１２０ａとが接触して配置されるように決めることもできる。
【００５９】
図４は、本発明の実施形態によるチップ形電気二重層キャパシタのパッケージの下面を示す断面図であり、図５は、本発明の実施形態によるチップ形電気二重層キャパシタの断面図である。
【００６０】
図４に示すように、本発明の実施形態によるチップ形電気二重層キャパシタのパッケージ２００は、パッケージ端子２１０，２２０が下面に形成されており、電気二重層素子１００を収容する。
【００６１】
パッケージ２００は、下方内面にパッケージ端子２１０，２２０が形成された下部パッケージと該下部パッケージを覆う上部パッケージとから構成され、該上／下部パッケージは、収容した内部の素子が外部に出ないように密封するように結合される。
【００６２】
パッケージ２００の下面に形成されるパッケージ端子２１０，２２０は、パッケージ２００の下面に対して段差を有するようにして、巻かれた後の電気二重層素子１００の一対の電極端子１１０ａ，１２０ａと接合されるように配置することができる。
【００６３】
例えば、パッケージ端子２１０，２２０の段差が低い場合、２つの電極１１０，１２０の互いに反対側面に突き出るように設けられた電極端子１１０ａ，１２０ａが下面に配置されるように電気二重層素子１００が巻かれ、パッケージ端子２１０，２２０の段差が高い場合、突き出るように設けられた電極端子１１０ａ，１２０ａが電気二重層素子１００の中心または上面に配置されるように巻くことができる。
【００６４】
パッケージ２００の下部のパッケージ端子２１０，２２０は、電気二重層素子１００の２つの電極１１０，１２０の突き出るように設けられた電極端子１１０ａ，１２０ａと接触するように配置され、超音波融着によって接合することができる。
【００６５】
超音波融着は、約５０〜６０Ｈｚの周波数を有する電源を発振器として用いて、１５〜２０ｋＨｚの電気的エネルギーに変換した後、コンバータ及びブースターを通じて機械的なエネルギーに変換する工程で発生する摩擦熱を用いて溶解させて接着する分子的結合を意味する。
【００６６】
そのため、超音波融着過程で発生する強力な振動によって、電極端子とパッケージ端子との結合が分断されないように接触するように配置する必要がある。
【００６７】
パッケージ端子２１０，２２０は、融着された電極端子１１０ａ，１２０ａを通じて電気二重層素子１００と電気的に接続することができる。
【００６８】
パッケージ端子２１０，２２０の長さは、電気二重層素子１００の突き出るように設けられた電極端子１１０ａ，１２０ａの幅（ｌ）より長いかまたは同じにすることができ、対応する形状に形成することができる。
【００６９】
図６ａ〜図６ｅは、本発明の実施形態によるチップ形電気二重層キャパシタの製造方法の各工程を示した図である。
【００７０】
図６ａ〜図６ｅに示すように、本発明の実施形態によるチップ形電気二重層キャパシタの製造方法では、電気二重層素子１００を形成し（図６ａ〜図６ｃ）、該電気二重層素子１００を２つの電極の互いに反対側面に突き出るように設けられた電極端子１１０ａ，１２０ａを基準として角形または丸い形等に巻く。
【００７１】
次に、パッケージ端子２１０，２２０が下面に形成され、電気二重層素子１００を収容するパッケージ２００を形成した後、巻かれた電気二重層素子１００の２つの電極の互いに反対側面に突き出るように設けられた電極端子１１０ａ，１２０ａをパッケージ端子２１０，２２０と接触するように配置する。
【００７２】
次に、このように接触するように配置された２つの電極の突き出るように設けられた電極端子１１０ａ，１２０ａとパッケージ端子２１０，２２０とを超音波融着で接合して、チップ形電気二重層キャパシタを製造することができる。
【００７３】
電気二重層素子１００を形成する方法では、まず、第２のセパレータ１３０を配置し、第２のセパレータ１３０上に、一側部に一つの電極端子が突き出るように設けられた第１の電極１２０を配置する。
【００７４】
次に、第１の電極１２０上に第１のセパレータ１４０を配置し、第１のセパレータ１４０上に、第１の電極１２０と異なる極性を有し、第１の電極１２０の電極端子と反対側に一つの電極端子が突き出るように設けられた第２の電極１１０を配置して、電気二重層素子１００を形成する。
【００７５】
第２のセパレータ１３０は第１のセパレータ１４０より大きく形成することができ、第２のセパレータ１３０の一側から電極端子までの距離が電極端子の幅より長くなる位置に各々の電極を配置することができる。
【００７６】
また、電極端子の幅（ｌ）は約２０μｍ程度にすることができ、２つの電極と電極端子との大きさ及び形状は同一または対応するようにすることができる。
【００７７】
電気二重層素子１００を収容するパッケージ２００を形成する方法では、電気二重層素子１００を収容するパッケージの下面を形成した後、該パッケージの下面に対して差のある高さで突出した電極端子と接触して配置されるようにパッケージ端子２１０，２２０を形成することができる。
【００７８】
突出した電極端子とパッケージ端子とを超音波融着で接合する方法では、電源から供給される電気的エネルギーを機械的エネルギーに変換し、摩擦熱を発生させ、分子的結合が生じるように融解させて接着する方法を用いることができる。
【００７９】
本発明の実施形態によるチップ形電気二重層キャパシタでは、パッケージ端子２１０，２００がパッケージの下面に対して一定の段差を有するように形成されることによって、巻かれた電気二重層素子１００の電極端子１１０ａ，１２０ａと安定して接合させることができ、パッケージの下面のパッケージ端子はパッケージ外部に突出するようにし、基板に表面実装することができる。
【００８０】
また、パッケージ端子が形成された下部パッケージの内部に電解液を充填した後、上部パッケージで密封して、チップ形電気二重層キャパシタを形成することができる。
【００８１】
今回開示した実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【００８２】
１００ 電気二重層素子
１１０ 第１の電極
１２０ 第２の電極
１１０ａ 第１の電極端子
１２０ａ 第２の電極端子
１３０ 第１のセパレータ
１４０ 第２のセパレータ
２００ パッケージ
２１０，２２０ パッケージ端子
【技術分野】
【０００１】
本発明は、表面実装技術を用いることができるチップ形電気二重層キャパシタ及びチップ形電気二重層キャパシタの製造方法に関するものである。
【背景技術】
【０００２】
高密度エネルギーの急速充電及び放電特性を有する移動通信機器及びノートパソコンなどを含む携帯用電子製品の補助電源または主電源供給のために、二次電池及び電気二重層キャパシタ（ＥＤＬＣ：Ｅｌｅｃｔｒｉｃ Ｄｏｕｂｌｅ Ｌａｙｅｒ Ｃａｐａｃｉｔｏｒ）が広範囲に用いられている。
【０００３】
二次電池は、電気二重層キャパシタに比べてパワー密度が低く、環境汚染の誘発、短い充電／放電サイクル、過充電及び高温での爆発の危険性を有しているので、最近はエネルギー密度を向上させた高性能電気二重層キャパシタの開発が活発に進められている。
【０００４】
電気二重層キャパシタとは、固体と電解質との間の界面に形成される電気二重層で発生する正電荷現象を用いて電気エネルギーを蓄積する蓄電器を意味している。
【０００５】
電気二重層キャパシタの応用分野は、独立の電源供給装置が要求されるシステム、瞬間的に発生する過負荷を調節するシステム、及び、エネルギー貯蔵装置などへと拡大されている。
【０００６】
特に、二次電池に比べてエネルギー入／出力（パワー密度）に優れた点が注目され、瞬間停電時に作動する補助電源であるバックアップ（ｂａｃｋ−ｕｐ）電源としてのその応用例が拡大している。
【０００７】
また、電気二重層キャパシタは、充／放電効率や寿命が二次電池より優れ、使用可能温度、電圧範囲が相対的に広く、維持保守が必要なく、環境親和的な長所を有しており、二次電池に代わるエネルギー源として使われるようになってきている。
【０００８】
電気二重層キャパシタは、外形的大きさによってコイン（Ｃｏｉｎ）形、円筒形または角形に分類することができる。
【０００９】
コイン形電気二重層キャパシタは一対のシート（ｓｈｅｅｔ）形状の活性炭電極が分離膜（ｓｅｐａｒａｔｏｒ）を挟んで配置された形態で、これらの電極に電解液を浸透させた状態で上下金属ケース及びパッキングを用いた外装内に封入されている。コイン形電気二重層キャパシタの活性炭電極は、導電性接着剤を介して上下の金属ケースに接触しており、容量は２Ｆ以下で、低電流負荷の用途に用いられる。
【００１０】
角形電気二重層キャパシタは、アルミニウム（Ａｌ）集電体の表面に活物質を塗布形成した一対の電極間に分離膜を挟み込んだ対向構造で、端子引出方式が簡単で、電極面積が広く、活性炭電極の薄型化が可能なため、電極体の中拡散抵抗が小さく、コイン形に比べて大容量の用途に用いることができ、大電流負荷用途に適している。
【００１１】
円筒形電気二重層キャパシタは、アルミニウム（Ａｌ）集電体の表面に活物質を塗布形成した一対の電極間に分離膜を挟み込んだ状態で巻いた後、電解液を浸透させ、アルミニウムケースに挿入した後、ゴムで封入した構造を有する。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
アルミニウム集電体にはリード線が接続され、これにより外部へと端子が引き出される。円筒形電気二重層キャパシタの特性及び用途は、角形電気二重層キャパシタと類似しているが、大容量円筒形電気二重層キャパシタの場合、数多くの引出端子によって接触抵抗が増加して出力特性が劣化する。
【００１３】
現在、大量生産されている電気二重層キャパシタの形態としては、上述の円筒形、コイン形、角形などが主である。しかしながら、このような形態の電気二重層キャパシタは表面実装技術を適用するのが非常に難しいという問題がある。
【００１４】
そのため、表面実装技術（ＳＭＴ：Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）を適用可能なチップタイプ（Ｃｈｉｐ−ｔｙｐｅ）の電気二重層キャパシタの開発が求められている。
【００１５】
本発明は上記の問題点に鑑みて成されたものであって、積層された電極とセパレータとを巻いて、キャパシタの容量を増加させ、パッケージ端子に段差を形成することによって電気二重層素子の電極端子と接合されるチップ形電気二重層キャパシタ及びチップ形電気二重層キャパシタの製造方法を提供することにその目的がある。
【課題を解決するための手段】
【００１６】
本発明の一つの態様によれば、互いに異なる極性を有し、互いに反対側に電極端子が各々突き出るように設けられた２つの電極と、２つの電極間のショートを防止するために２つの電極間に配置されている第１のセパレータと、２つの電極のうちのいずれか一つに対して第１のセパレータと反対側に配置されている第２のセパレータとを備える電気二重層素子と、２つの電極の突き出るように設けられた電極端子と接触するように配置されているパッケージ端子が下面に形成され、電気二重層素子を収容しているパッケージとを含み、電気二重層素子は、２つの電極の互いに反対側に突き出るように設けられた電極端子を基準として巻かれ、電極端子はパッケージ端子と各々接合されている。
【００１７】
また、本発明によるチップ形電気二重層キャパシタの第２のセパレータは、第１のセパレータより大きく形成されることが望ましい。
【００１８】
また、本発明によるチップ形電気二重層キャパシタの第１または第２のセパレータの大きさは、２つの電極より大きいことが望ましい。
【００１９】
また、本発明によるチップ形電気二重層キャパシタの巻かれた電気二重層素子は、電極の折畳部位間に第１または第２のセパレータのうちのいずれか一つが介在して２つの電極間のショートが防止されることが望ましい。
【００２０】
また、本発明によるチップ形電気二重層キャパシタのパッケージの下面に形成されるパッケージ端子は、パッケージの下面に対して段差を有するように形成され、巻かれた電気二重層素子の側面に突き出るように設けられた一対の電極端子と接合されていることが望ましい。
【００２１】
また、本発明によるチップ形電気二重層キャパシタでは、２つの電極の互いに反対側に突き出るように設けられた一対の電極端子が下面に配置されるように、電気二重層素子が巻かれていることが望ましい。
【００２２】
また、本発明によるチップ形電気二重層キャパシタの電気二重層素子は、丸い形または角形に巻かれることが望ましい。
【００２３】
また、本発明によるチップ形電気二重層キャパシタの電極端子とパッケージ端子とは、超音波融着によって接合されることが望ましい。
【００２４】
また、本発明によるチップ形電気二重層キャパシタの第１または第２のセパレータは、ポリビニルアルコール（ＰＶＡ）、ポリピニリデンフルオライド（ＰＶＤＦ）、ポリプロピレン（ＰＰ）、テフロン（登録商標）樹脂、シリコン樹脂、変性シリコン及びスチレンブチルラバー（ＳＢＲ）の中少なくとも一つのポリマーによって構成されることが望ましい。
【００２５】
また、本発明によるチップ形電気二重層キャパシタの電極端子と接合されているパッケージ端子の長さは、電極端子の幅より長いかまたは同じであることが望ましい。
【００２６】
また、本発明によるチップ形電気二重層キャパシタの２つの電極及び電極端子は、その大きさ及び形状が同一に形成されることが望ましい。
【００２７】
また、本発明によるチップ形電気二重層キャパシタの電極端子の長さは、２０μｍとすることが望ましい。
【００２８】
本発明の他の態様によれば、互いに異なる極性を有し、互いに反対側に電極端子が各々突き出るように設けられた２つの電極と、２つの電極間のショートを防止するために２つの電極間に配置される第１のセパレータと、２つの電極のうちのいずれか一つに対して第１のセパレータと反対側に配置されている第２のセパレータとを備える電気二重層素子を形成するステップと、電気二重層素子を２つの電極の互いに反対側に突き出るように設けられた一対の電極端子を基準として巻くステップと、電気二重層素子をパッケージ端子が下面に設けられたパッケージに収容するステップと、巻かれた電気二重層素子の２つの電極の互いに反対側に突き出るように設けられた一対の電極端子をパッケージ端子と接触するように配置するステップと、接触するように配置された一対の電極端子とパッケージ端子とを超音波融着させて接合するステップとを含む。
【００２９】
また、本発明によるチップ形電気二重層キャパシタの製造方法において、電気二重層素子を形成するステップは、第２のセパレータを配置するステップと、第２のセパレータ上に配置され、一側から電極端子が突き出るように設けられた第１の電極を配置するステップと、第１の電極上に第１のセパレータを配置するステップと、第１のセパレータ上に第１の電極と異なる極性を有し、第１の電極の電極端子と反対側に電極端子が突き出るように設けられた第２の電極を配置するステップとを備える。
【００３０】
また、本発明によるチップ形電気二重層キャパシタの製造方法では、第２のセパレータは、第１のセパレータより大きく形成することが望ましい。
【００３１】
また、本発明によるチップ形電気二重層キャパシタの製造方法において、電気二重層素子をパッケージ端子が下面に設けられたパッケージに収容するステップは、電気二重層素子を収容するパッケージの下面を形成するステップと、パッケージの下面に対して段差を有するように設けた前記パッケージ端子と、巻かれた電気二重層素子の側面から突出した一対の電極端子とが接触するように電気二重層素子を配置するステップとを備えることが望ましい。
【００３２】
また、本発明によるチップ形電気二重層キャパシタの製造方法において、電気二重層素子を２つの電極の互いに反対側に突き出るように設けられた一対の電極端子を基準として巻くステップでは、巻かれた電気二重層素子は、電極の折畳部位間に第１または第２のセパレータのうちのいずれか一つが介在して２つの電極間のショートが防止されるようにすることが望ましい。
【００３３】
また、本発明によるチップ形電気二重層キャパシタの製造方法において、電気二重層素子を形成するステップでは、電極端子の長さを２０μｍにすることが望ましい。
【００３４】
また、本発明によるチップ形電気二重層キャパシタの製造方法において、接触するように配置された一対の電極端子とパッケージ端子とを超音波融着させて接合するステップでは、電源から供給される電気的エネルギーを機械的エネルギーに変換して摩擦熱を発生させ、分子的結合が生じるように融解させて接着することが望ましい。
【００３５】
また、本発明によるチップ形電気二重層キャパシタの製造方法は、パッケージ内部に電解液を充填するステップを、さらに備えることが望ましい。
【発明の効果】
【００３６】
本発明の実施形態によれば、チップ形（ｃｈｉｐ−ｔｙｐｅ）の電気二重層キャパシタを提供することによって表面実装技術（ＳＭＴ：Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）の適用が可能であり、電極とセパレータとを交互に積層した後巻きの電気二重層素子を形成することによって、容量を増大させることができるという効果が得られる。
【００３７】
また、パッケージ端子をパッケージの下面に対して段差を有するように形成することによって、電気二重層素子の電極端子と接触するように配置できるので、超音波融着を用いて接合する時、電気二重層素子の電極端子をパッケージ端子に安定して接合することができるという効果が得られる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子の分解図である。
【図２】本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子の積層構造を示す図である。
【図３ａ】本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子が巻かれた一形態を示す図である。
【図３ｂ】本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子が巻かれた他の形態を示す図である。
【図３ｃ】本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子が巻かれたさらに他の形態を示す図である。
【図４】本発明の実施形態によるチップ形電気二重層キャパシタのパッケージの下面を示す断面図である。
【図５】本発明の実施形態によるチップ形電気二重層キャパシタの断面図である。
【図６ａ】本発明の実施形態によるチップ形電気二重層キャパシタの製造方法の工程を順に示す図である。
【図６ｂ】本発明の実施形態によるチップ形電気二重層キャパシタの製造方法の工程を順に示す図である。
【図６ｃ】本発明の実施形態によるチップ形電気二重層キャパシタの製造方法の工程を順に示す図である。
【図６ｄ】本発明の実施形態によるチップ形電気二重層キャパシタの製造方法の工程を順に示す図である。
【図６ｅ】本発明の実施形態によるチップ形電気二重層キャパシタの製造方法の工程を順に示す図である。
【発明を実施するための形態】
【００３９】
本発明は、図面を参照して説明する以下の実施の形態に限定されるものではなく、添付の請求の範囲及びその主旨を逸脱することなく、様々な変更、置換又はその同等のものを行うことができることは当業者にとって明らかである。
【００４０】
以下、本発明の実施形態によるチップ形電気二重層キャパシタ（ＥＤＬＣ：Ｅ１ｅｃｔｒｉｃ Ｄｏｕｂｌｅ Ｌａｙｅｒ Ｃａｐａｃｉｔｏｒ）及びチップ形電気二重層キャパシタ（ＥＤＬＣ：Ｅｌｅｃｔｒｉｃ Ｄｏｕｂｌｅ Ｌａｙｅｒ Ｃａｐａｃｉｔｏｒ）の製造方法について、図面を参照して詳細に説明する。また明細書全体に渡って同一部分に対しては同一符号を付し、それに対する重複する説明は省略する。
【００４１】
図１及び図２は、本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子の分解図、及びその積層構造を示した図である。
【００４２】
本発明の実施形態によるチップ形電気二重層キャパシタは、電気二重層素子１００及びパッケージ２００を含む。
【００４３】
図１及び図２に示すように、本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子１００は、異なる極性を有する２つの電極１１０，１２０と、第１のセパレータ１４０と、第２のセパレータ１３０とを含んでいる。
【００４４】
２つの電極１１０，１２０は互いに異なる極性を有し、互いに反対となる側面に各々一つの電極端子１１０ａ，１２０ａが突き出るように設けられている。これらの突き出るように設けられた一対の電極端子１１０ａ，１２０ａは、後述する下面のパッケージ端子と熱または超音波によって接合させて電気的に接続することができる。
【００４５】
２つの電極１１０，１２０は、互いに反対となる側面に各々一つの電極端子１１０ａ，１２０ａが形成され、２つの電極１１０，１２０及び電極端子１１０ａ，１２０ａはその大きさ及び形状が、同一または対応するものとなるように形成することができる。
【００４６】
電極端子１１０ａ，１２０ａの形状は多様に形成することができ、望ましくは、四角形形状に形成することができ、後述するパッケージ端子の形状と対応させて形成することが望ましい。
【００４７】
電極端子１１０ａ，１２０ａの長さは、略２０μｍ程度にすることができ、電極端子の形状及び後述するパッケージ端子の形状に応じて調節することができる。
【００４８】
第１のセパレータ１４０は、２つの電極１１０，１２０間のショートを防止するように電極１１０，１２０間に配置され、第２のセパレータ１３０は２つの電極１１０，１２０のうちのいずれか一つを基準として第１のセパレータ１４０と対向する位置に配置され、それによって、電気二重層素子１００が巻かれた後、２つの電極１１０，１２０間のショートを防止することができる。
【００４９】
例えば、第２のセパレータ１３０を配置し、第２のセパレータ１３０上に一つの電極１２０を積層し、電極１２０上に第１のセパレータ１４０を積層した後、その上に他の電極１１０を積層し、電気二重層素子１００を形成することができる。
【００５０】
第２のセパレータ１３０は、第１のセパレータ１４０より大きくし、第１のセパレータ１３０および第２のセパレータ１４０の大きさは２つの電極１１０，１２０より大きくすることが望ましい。
【００５１】
第１のセパレータ１３０または第２のセパレータ１４０は、ポリビニルアルコール（ＰＶＡ）、ポリビニリデンフルオライド（ＰＶＤＦ）、ポリプロピレン（ＰＰ）、テフロン（登録商標）樹脂、シリコン樹脂、変性シリコン及びスチレンブチルラバー（ＳＢＲ）のうちの少なくとも一つのポリマーによって構成することができ、コーティングフィルムによって形成することができる。
【００５２】
図２に示すように、本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子１００は、第２のセパレータ１３０の一側から電極端子１２０ａまでの距離（ｍ）が、電極端子１２０ａの幅（ｌ）より長くなるように、第２のセパレータ１３０の一側から離れた位置に電極端子１２０ａを配置することができる。
【００５３】
このような積層構造は、電気二重層素子１００が巻かれた後、最上部に積層された電極でショートが発生するのを防止するために、電極の折畳部位間に第１または第２のセパレータのうちのいずれか一つが介在するように積層する構造の一例であり、多様な形態で積層することができる。
【００５４】
電気二重層素子１００は、２つの電極１１０，１２０の互いに反対側面に突き出るように設けられた電極端子１１０ａ，１２０ａを基準軸として巻かれ、丸い形または角形などの形状に形成することができる。
【００５５】
図３ａ〜図３ｃは、各々、本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子が巻かれた形態を示した図面である。
【００５６】
図３ａ〜図３ｃに示すように、本発明の実施形態によるチップ形電気二重層キャパシタの電気二重層素子１００が巻かれた形態は、丸い形または角形などの形態に形成することができ、両側面に電極端子１１０ａ，１２０ａが突出している。
【００５７】
電気二重層素子１００の巻き方によって、電極端子１１０ａ，１２０ａが、巻かれた電気二重層素子１００の中心に位置するようにすることもでき（図３ａ参照）、巻かれた電気二重層素子１００の一側面に位置するようにすることもできる（図３ｂ，図３ｃ参照）。
【００５８】
電気二重層素子１００の巻き方に応じた電極端子１１０ａ，１２０ａの位置に対応するように、後述する下面のパッケージ端子の段差を決めることができ、これとは反対に、電気二重層素子１００の巻き方を、下面のパッケージ端子と電極端子１１０ａ，１２０ａとが接触して配置されるように決めることもできる。
【００５９】
図４は、本発明の実施形態によるチップ形電気二重層キャパシタのパッケージの下面を示す断面図であり、図５は、本発明の実施形態によるチップ形電気二重層キャパシタの断面図である。
【００６０】
図４に示すように、本発明の実施形態によるチップ形電気二重層キャパシタのパッケージ２００は、パッケージ端子２１０，２２０が下面に形成されており、電気二重層素子１００を収容する。
【００６１】
パッケージ２００は、下方内面にパッケージ端子２１０，２２０が形成された下部パッケージと該下部パッケージを覆う上部パッケージとから構成され、該上／下部パッケージは、収容した内部の素子が外部に出ないように密封するように結合される。
【００６２】
パッケージ２００の下面に形成されるパッケージ端子２１０，２２０は、パッケージ２００の下面に対して段差を有するようにして、巻かれた後の電気二重層素子１００の一対の電極端子１１０ａ，１２０ａと接合されるように配置することができる。
【００６３】
例えば、パッケージ端子２１０，２２０の段差が低い場合、２つの電極１１０，１２０の互いに反対側面に突き出るように設けられた電極端子１１０ａ，１２０ａが下面に配置されるように電気二重層素子１００が巻かれ、パッケージ端子２１０，２２０の段差が高い場合、突き出るように設けられた電極端子１１０ａ，１２０ａが電気二重層素子１００の中心または上面に配置されるように巻くことができる。
【００６４】
パッケージ２００の下部のパッケージ端子２１０，２２０は、電気二重層素子１００の２つの電極１１０，１２０の突き出るように設けられた電極端子１１０ａ，１２０ａと接触するように配置され、超音波融着によって接合することができる。
【００６５】
超音波融着は、約５０〜６０Ｈｚの周波数を有する電源を発振器として用いて、１５〜２０ｋＨｚの電気的エネルギーに変換した後、コンバータ及びブースターを通じて機械的なエネルギーに変換する工程で発生する摩擦熱を用いて溶解させて接着する分子的結合を意味する。
【００６６】
そのため、超音波融着過程で発生する強力な振動によって、電極端子とパッケージ端子との結合が分断されないように接触するように配置する必要がある。
【００６７】
パッケージ端子２１０，２２０は、融着された電極端子１１０ａ，１２０ａを通じて電気二重層素子１００と電気的に接続することができる。
【００６８】
パッケージ端子２１０，２２０の長さは、電気二重層素子１００の突き出るように設けられた電極端子１１０ａ，１２０ａの幅（ｌ）より長いかまたは同じにすることができ、対応する形状に形成することができる。
【００６９】
図６ａ〜図６ｅは、本発明の実施形態によるチップ形電気二重層キャパシタの製造方法の各工程を示した図である。
【００７０】
図６ａ〜図６ｅに示すように、本発明の実施形態によるチップ形電気二重層キャパシタの製造方法では、電気二重層素子１００を形成し（図６ａ〜図６ｃ）、該電気二重層素子１００を２つの電極の互いに反対側面に突き出るように設けられた電極端子１１０ａ，１２０ａを基準として角形または丸い形等に巻く。
【００７１】
次に、パッケージ端子２１０，２２０が下面に形成され、電気二重層素子１００を収容するパッケージ２００を形成した後、巻かれた電気二重層素子１００の２つの電極の互いに反対側面に突き出るように設けられた電極端子１１０ａ，１２０ａをパッケージ端子２１０，２２０と接触するように配置する。
【００７２】
次に、このように接触するように配置された２つの電極の突き出るように設けられた電極端子１１０ａ，１２０ａとパッケージ端子２１０，２２０とを超音波融着で接合して、チップ形電気二重層キャパシタを製造することができる。
【００７３】
電気二重層素子１００を形成する方法では、まず、第２のセパレータ１３０を配置し、第２のセパレータ１３０上に、一側部に一つの電極端子が突き出るように設けられた第１の電極１２０を配置する。
【００７４】
次に、第１の電極１２０上に第１のセパレータ１４０を配置し、第１のセパレータ１４０上に、第１の電極１２０と異なる極性を有し、第１の電極１２０の電極端子と反対側に一つの電極端子が突き出るように設けられた第２の電極１１０を配置して、電気二重層素子１００を形成する。
【００７５】
第２のセパレータ１３０は第１のセパレータ１４０より大きく形成することができ、第２のセパレータ１３０の一側から電極端子までの距離が電極端子の幅より長くなる位置に各々の電極を配置することができる。
【００７６】
また、電極端子の幅（ｌ）は約２０μｍ程度にすることができ、２つの電極と電極端子との大きさ及び形状は同一または対応するようにすることができる。
【００７７】
電気二重層素子１００を収容するパッケージ２００を形成する方法では、電気二重層素子１００を収容するパッケージの下面を形成した後、該パッケージの下面に対して差のある高さで突出した電極端子と接触して配置されるようにパッケージ端子２１０，２２０を形成することができる。
【００７８】
突出した電極端子とパッケージ端子とを超音波融着で接合する方法では、電源から供給される電気的エネルギーを機械的エネルギーに変換し、摩擦熱を発生させ、分子的結合が生じるように融解させて接着する方法を用いることができる。
【００７９】
本発明の実施形態によるチップ形電気二重層キャパシタでは、パッケージ端子２１０，２００がパッケージの下面に対して一定の段差を有するように形成されることによって、巻かれた電気二重層素子１００の電極端子１１０ａ，１２０ａと安定して接合させることができ、パッケージの下面のパッケージ端子はパッケージ外部に突出するようにし、基板に表面実装することができる。
【００８０】
また、パッケージ端子が形成された下部パッケージの内部に電解液を充填した後、上部パッケージで密封して、チップ形電気二重層キャパシタを形成することができる。
【００８１】
今回開示した実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【００８２】
１００ 電気二重層素子
１１０ 第１の電極
１２０ 第２の電極
１１０ａ 第１の電極端子
１２０ａ 第２の電極端子
１３０ 第１のセパレータ
１４０ 第２のセパレータ
２００ パッケージ
２１０，２２０ パッケージ端子
【特許請求の範囲】
【請求項１】
互いに異なる極性を有し、互いに反対側に電極端子が各々突き出るように設けられた２つの電極と、該２つの電極間のショートを防止するために該２つの電極間に配置されている第１のセパレータと、該２つの電極のうちのいずれか一つに対して前記第１のセパレータと反対側に配置されている第２のセパレータとを備える電気二重層素子と、
前記２つの電極の突き出るように設けられた前記電極端子と接触するように配置されているパッケージ端子が下面に形成され、前記電気二重層素子を収容しているパッケージとを含み、
前記電気二重層素子は、前記２つの電極の互いに反対側に突き出るように設けられた電極端子を基準として巻かれ、前記電極端子は前記パッケージ端子と各々接合されているチップ形電気二重層キャパシタ。
【請求項２】
前記第２のセパレータは、前記第１のセパレータより大きく形成されている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項３】
前記第１または第２のセパレータの大きさは、前記２つの電極より大きい請求項１に記載のチップ形電気二重層キャパシタ。
【請求項４】
巻かれた前記電気二重層素子は、前記電極の折畳部位間に前記第１または第２のセパレータのうちのいずれか一つが介在して前記２つの電極間のショートが防止されている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項５】
前記パッケージの下面に形成されるパッケージ端子は、前記パッケージの下面に対して段差を有するように配置され、巻かれた前記電気二重層素子の側面から突き出るように設けられた一対の電極端子と接合されている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項６】
前記２つの電極の互いに反対側に突き出るように設けられた一対の電極端子が前記パッケージの下面に配置されるように、前記電気二重層素子が巻かれている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項７】
前記電気二重層素子は、丸い形または角形に巻かれている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項８】
前記電極端子と前記パッケージ端子とは、超音波融着によって接合されている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項９】
前記第１または第２のセパレータは、ポリビニルアルコール（ＰＶＡ）、ポリピニリデンフルオライド（ＰＶＤＦ）、ポリプロピレン（ＰＰ）、テフロン（登録商標）樹脂、シリコン樹脂、変性シリコン及びスチレンブチルラバー（ＳＢＲ）のうちの少なくとも一つのポリマーによって構成されている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項１０】
前記電極端子と接合される前記パッケージ端子の長さは、前記電極端子の幅より長いかまたは同じである請求項１に記載のチップ形電気二重層キャパシタ。
【請求項１１】
前記２つの電極及び前記電極端子は、その大きさ及び形状が同一に形成されている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項１２】
前記電極端子の長さは２０μｍである請求項１に記載のチップ形電気二重層キャパシタ。
【請求項１３】
互いに異なる極性を有し、互いに反対側に電極端子が各々突き出るように設けられた２つの電極と、該２つの電極間のショートを防止するために該２つの電極開に配置されている第１のセパレータと、該２つの電極のうちのいずれか一つに対して前記第１のセパレータと反対側に配置されている第２のセパレータとを備える電気二重層素子を形成するステップと、
前記電気二重層素子を、前記２つの電極の互いに反対側に突き出るように設けられた一対の電極端子を基準として巻くステップと、
前記電気二重層素子を、パッケージ端子が下面に設けられたパッケージに収容するステップと、
巻かれた前記電気二重層素子の前記２つの電極の互いに反対側に突き出るように設けられた一対の前記電極端子を前記パッケージ端子と接触するように配置するステップと、
接触されるように配置された一対の前記電極端子と前記パッケージ端子とを超音波融着させて接合するステップと、
を含むチップ形電気二重層キャパシタの製造方法。
【請求項１４】
前記電気二重層素子を形成する前記ステップは、
前記第２のセパレータを配置するステップと、
前記第２のセパレータ上に配置され、一側から前記電極端子が突き出るように設けられた第１の前記電極を配置するステップと、
前記第１の電極上に前記第１のセパレータを配置するステップと、
前記第１のセパレータ上に、前記第１の電極と異なる極性を有し、前記第１の電極の前記電極端子と反対側に前記電極端子が突き出るように設けられた第２の前記電極を配置するステップと、
を備える請求項１３に記載のチップ形電気二重層キャパシタの製造方法。
【請求項１５】
前記第２のセパレータは、前記第１のセパレータより大きく形成されている請求項１３または１４に記載のチップ形電気二重層キャパシタの製造方法。
【請求項１６】
前記電気二重層素子を、前記パッケージ端子が下面に設けられた前記パッケージに収容する前記ステップは、
前記電気二重層素子を収容する前記パッケージの下面を形成するステップと、
前記パッケージの下面に対して段差を有するように設けた前記パッケージ端子と、巻かれた前記電気二重層素子の側面から突出した一対の前記電極端子とが接触するように前記電気二重層素子を配置するステップと、
を備える請求項１３または１４に記載のチップ形電気二重層キャパシタの製造方法。
【請求項１７】
前記電気二重層素子を、２つの前記電極の互いに反対側に突き出るように設けられた一対の電極端子を基準として巻く前記ステップでは、
巻かれた前記電気二重層素子の、前記電極の折畳部位間に前記第１または第２のセパレータのうちのいずれか一つが介在して２つの前記電極間のショートが防止される請求項１３または１４に記載のチップ形電気二重層キャパシタの製造方法。
【請求項１８】
前記電気二重層素子を形成するステップにて、
前記電極端子の長さを２０μｍにする請求項１３または１４に記載のチップ形電気二重層キャパシタの製造方法。
【請求項１９】
接触するように配置された一対の前記電極端子と前記パッケージ端子とを超音波融着で接合する前記ステップは、
電源から供給される電気的エネルギーを機械的エネルギーに変換し、摩擦熱を発生させ、分子的結合を生じるように融解させて接着させる請求項１３または１４に記載のチップ形電気二重層キャパシタの製造方法。
【請求項２０】
前記パッケージの内部に電解液を充填するステップをさらに備える請求項１３または１４に記載のチップ形電気二重層キャパシタの製造方法。
【請求項１】
互いに異なる極性を有し、互いに反対側に電極端子が各々突き出るように設けられた２つの電極と、該２つの電極間のショートを防止するために該２つの電極間に配置されている第１のセパレータと、該２つの電極のうちのいずれか一つに対して前記第１のセパレータと反対側に配置されている第２のセパレータとを備える電気二重層素子と、
前記２つの電極の突き出るように設けられた前記電極端子と接触するように配置されているパッケージ端子が下面に形成され、前記電気二重層素子を収容しているパッケージとを含み、
前記電気二重層素子は、前記２つの電極の互いに反対側に突き出るように設けられた電極端子を基準として巻かれ、前記電極端子は前記パッケージ端子と各々接合されているチップ形電気二重層キャパシタ。
【請求項２】
前記第２のセパレータは、前記第１のセパレータより大きく形成されている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項３】
前記第１または第２のセパレータの大きさは、前記２つの電極より大きい請求項１に記載のチップ形電気二重層キャパシタ。
【請求項４】
巻かれた前記電気二重層素子は、前記電極の折畳部位間に前記第１または第２のセパレータのうちのいずれか一つが介在して前記２つの電極間のショートが防止されている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項５】
前記パッケージの下面に形成されるパッケージ端子は、前記パッケージの下面に対して段差を有するように配置され、巻かれた前記電気二重層素子の側面から突き出るように設けられた一対の電極端子と接合されている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項６】
前記２つの電極の互いに反対側に突き出るように設けられた一対の電極端子が前記パッケージの下面に配置されるように、前記電気二重層素子が巻かれている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項７】
前記電気二重層素子は、丸い形または角形に巻かれている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項８】
前記電極端子と前記パッケージ端子とは、超音波融着によって接合されている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項９】
前記第１または第２のセパレータは、ポリビニルアルコール（ＰＶＡ）、ポリピニリデンフルオライド（ＰＶＤＦ）、ポリプロピレン（ＰＰ）、テフロン（登録商標）樹脂、シリコン樹脂、変性シリコン及びスチレンブチルラバー（ＳＢＲ）のうちの少なくとも一つのポリマーによって構成されている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項１０】
前記電極端子と接合される前記パッケージ端子の長さは、前記電極端子の幅より長いかまたは同じである請求項１に記載のチップ形電気二重層キャパシタ。
【請求項１１】
前記２つの電極及び前記電極端子は、その大きさ及び形状が同一に形成されている請求項１に記載のチップ形電気二重層キャパシタ。
【請求項１２】
前記電極端子の長さは２０μｍである請求項１に記載のチップ形電気二重層キャパシタ。
【請求項１３】
互いに異なる極性を有し、互いに反対側に電極端子が各々突き出るように設けられた２つの電極と、該２つの電極間のショートを防止するために該２つの電極開に配置されている第１のセパレータと、該２つの電極のうちのいずれか一つに対して前記第１のセパレータと反対側に配置されている第２のセパレータとを備える電気二重層素子を形成するステップと、
前記電気二重層素子を、前記２つの電極の互いに反対側に突き出るように設けられた一対の電極端子を基準として巻くステップと、
前記電気二重層素子を、パッケージ端子が下面に設けられたパッケージに収容するステップと、
巻かれた前記電気二重層素子の前記２つの電極の互いに反対側に突き出るように設けられた一対の前記電極端子を前記パッケージ端子と接触するように配置するステップと、
接触されるように配置された一対の前記電極端子と前記パッケージ端子とを超音波融着させて接合するステップと、
を含むチップ形電気二重層キャパシタの製造方法。
【請求項１４】
前記電気二重層素子を形成する前記ステップは、
前記第２のセパレータを配置するステップと、
前記第２のセパレータ上に配置され、一側から前記電極端子が突き出るように設けられた第１の前記電極を配置するステップと、
前記第１の電極上に前記第１のセパレータを配置するステップと、
前記第１のセパレータ上に、前記第１の電極と異なる極性を有し、前記第１の電極の前記電極端子と反対側に前記電極端子が突き出るように設けられた第２の前記電極を配置するステップと、
を備える請求項１３に記載のチップ形電気二重層キャパシタの製造方法。
【請求項１５】
前記第２のセパレータは、前記第１のセパレータより大きく形成されている請求項１３または１４に記載のチップ形電気二重層キャパシタの製造方法。
【請求項１６】
前記電気二重層素子を、前記パッケージ端子が下面に設けられた前記パッケージに収容する前記ステップは、
前記電気二重層素子を収容する前記パッケージの下面を形成するステップと、
前記パッケージの下面に対して段差を有するように設けた前記パッケージ端子と、巻かれた前記電気二重層素子の側面から突出した一対の前記電極端子とが接触するように前記電気二重層素子を配置するステップと、
を備える請求項１３または１４に記載のチップ形電気二重層キャパシタの製造方法。
【請求項１７】
前記電気二重層素子を、２つの前記電極の互いに反対側に突き出るように設けられた一対の電極端子を基準として巻く前記ステップでは、
巻かれた前記電気二重層素子の、前記電極の折畳部位間に前記第１または第２のセパレータのうちのいずれか一つが介在して２つの前記電極間のショートが防止される請求項１３または１４に記載のチップ形電気二重層キャパシタの製造方法。
【請求項１８】
前記電気二重層素子を形成するステップにて、
前記電極端子の長さを２０μｍにする請求項１３または１４に記載のチップ形電気二重層キャパシタの製造方法。
【請求項１９】
接触するように配置された一対の前記電極端子と前記パッケージ端子とを超音波融着で接合する前記ステップは、
電源から供給される電気的エネルギーを機械的エネルギーに変換し、摩擦熱を発生させ、分子的結合を生じるように融解させて接着させる請求項１３または１４に記載のチップ形電気二重層キャパシタの製造方法。
【請求項２０】
前記パッケージの内部に電解液を充填するステップをさらに備える請求項１３または１４に記載のチップ形電気二重層キャパシタの製造方法。
【図１】
【図２】
【図３ａ】
【図３ｂ】
【図３ｃ】
【図４】
【図５】
【図６ａ】
【図６ｂ】
【図６ｃ】
【図６ｄ】
【図６ｅ】
【図２】
【図３ａ】
【図３ｂ】
【図３ｃ】
【図４】
【図５】
【図６ａ】
【図６ｂ】
【図６ｃ】
【図６ｄ】
【図６ｅ】
【公開番号】特開２０１１−６１１７２（Ｐ２０１１−６１１７２Ａ）
【公開日】平成２３年３月２４日（２０１１．３．２４）
【国際特許分類】
【出願番号】特願２００９−２６２３３５（Ｐ２００９−２６２３３５）
【出願日】平成２１年１１月１７日（２００９．１１．１７）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２３年３月２４日（２０１１．３．２４）
【国際特許分類】
【出願日】平成２１年１１月１７日（２００９．１１．１７）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]