ディスク記憶装置及びサーボ制御方法
【課題】位相サーボ制御方式において、高速シーク時でも位相サーボパターンを確実に復調することにある。
【解決手段】本実施形態によれば、第１の位相サーボパターン、同相の第２の位相サーボパターン及び逆相の第３の位相サーボパターンがサーボ領域に記録されており、かつ当該第３の位相サーボパターンが少なくとも２分割の各分割位相サーボパターンからなるディスクと、前記サーボ領域からヘッドにより読み出されたリード信号から、同一比率の積分区間での積分演算を含む位相サーボ復調処理を実行する位相サーボ復調手段とを有する構成のディスク記憶装置である。
【解決手段】本実施形態によれば、第１の位相サーボパターン、同相の第２の位相サーボパターン及び逆相の第３の位相サーボパターンがサーボ領域に記録されており、かつ当該第３の位相サーボパターンが少なくとも２分割の各分割位相サーボパターンからなるディスクと、前記サーボ領域からヘッドにより読み出されたリード信号から、同一比率の積分区間での積分演算を含む位相サーボ復調処理を実行する位相サーボ復調手段とを有する構成のディスク記憶装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ディスク記憶装置に適用する位相サーボ制御技術に関する。
【背景技術】
【０００２】
従来、ハードディスクドライブを代表とするディスク記憶装置（以下、単にディスクドライブと表記する場合がある）は、ディスク上の目標位置にヘッドを位置決めするためのサーボ制御機能を有する。このサーボ制御方式には、位相サーボパターンを含むサーボ情報を使用する位相サーボ制御方式がある。
【０００３】
位相サーボ制御方式は、サーボ領域に記録されている位相サーボパターン（位相サーボバースト信号）を積分演算することで復調し、ディスク上のヘッドの位置を示す位置情報を算出する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２００５５４号公報
【特許文献２】特許第３３４００７７号公報
【特許文献３】特許第３６７９４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
位相サーボ制御方式では、位相サーボパターンを復調するときに、ある区間を積分演算する処理が必要である。この場合、相対的長い区間（積分区間）を積分演算すると、高品質の位置情報を算出することができる。しかし一方、相対的長い区間を積分する場合、その積分区間内でヘッド位置が検出範囲を超えてしまい、結果として正確な位置検出ができないことになる。
【０００６】
この問題は、ヘッドの移動速度が小さい場合にはそれほど影響しない。しかし、相対的にヘッドの移動速度が大きくなると、その問題の影響は顕著になる。ヘッドの移動速度（シーク速度）は、ディスク上のトラック密度に関係し、高密度になると相対的に移動速度が大きくなる（高速シーク）。従って、位相サーボ制御方式では、位相サーボパターンを復調できる速度限界が生じ、今後の高トラック密度化に伴って当該速度限界を延ばす工夫が求められている。
【０００７】
即ち、位相サーボ制御方式において、高速シーク時でも位相サーボパターンを確実に復調できることが求められている。
【課題を解決するための手段】
【０００８】
本実施形態によれば、第１の位相サーボパターン、同相の第２の位相サーボパターン及び逆相の第３の位相サーボパターンがサーボ領域に記録されており、かつ当該第３の位相サーボパターンが少なくとも２分割の各分割位相サーボパターンからなるディスクと、前記サーボ領域からヘッドにより読み出されたリード信号から、同一比率の積分区間での積分演算を含む位相サーボ復調処理を実行する位相サーボ復調手段とを有する構成のディスク記憶装置である。
【図面の簡単な説明】
【０００９】
【図１】本実施形態に関するディスクドライブの構成を説明するためのブロック図。
【図２】本実施形態に関するリード／ライトチャネルの要部を説明するためのブロック図。
【図３】本実施形態に関するサーボデータの構成を説明するための図。
【図４】本実施形態に関する積分回路の動作を説明するための図。
【図５】本実施形態に関する積分回路の動作を説明するための図。
【図６】本実施形態に関する積分回路での積分区間を説明するための図。
【図７】本実施形態に関する積分回路での積分区間を説明するための図。
【図８】本実施形態の変形例を説明するための図。
【図９】本実施形態の他の変形例を説明するための図。
【図１０】本実施形態に関する速度補償処理を説明するための図。
【図１１】本実施形態に関する速度補償処理を説明するための図。
【図１２】本実施形態に関する速度補償処理を説明するための図。
【図１３】本実施形態に関する速度補償処理を説明するための図。
【図１４】本実施形態を適用する位相サーボパターンの具体例を説明するための図。
【図１５】図１４に示す具体例の位相サーボパターンの概念図。
【発明を実施するための形態】
【００１０】
以下図面を参照して、実施形態を説明する。
【００１１】
［ディスクドライブの構成］
図１は、本実施形態に関するディスクドライブ１０の要部を示すブロック図である。図２は本実施形態に関するリード／ライトチャネルの要部を説明するための図である。
【００１２】
図１に示すように、本実施形態のディスクドライブ１０は、磁気記録媒体であるディスク１１と、スピンドルモータ１２と、ヘッド１３とを有する。ディスク１１上には、後述するサーボ領域（サーボセクタ）１００が構成されている。スピンドルモータ１２は、ディスク１１を回転させる。ヘッド１３は、リードヘッド素子とライトヘッド素子とを含み、ディスク１１からデータを読み出し、またデータを書き込む。
【００１３】
さらに、ディスクドライブ１０は、ヘッドアンプ１４と、リード／ライト（Ｒ／Ｗ）チャネル１５と、ディスクコントローラ１６と、マイクロプロセッサ（ＣＰＵ）１７とを有する。なお、Ｒ／Ｗチャネル１５、ディスクコントローラ１６及びＣＰＵ１７は、システムオンチップ（ＳｏＣ：system on a chip）１８として集積化されている。
【００１４】
ヘッドアンプ１４は、ヘッド１３により読み出された信号（リードデータ）を増幅して、Ｒ／Ｗチャネル１５に伝送する。また、ヘッドアンプ１４は、Ｒ／Ｗチャネル１５から出力される信号（ライトデータ）をライト電流に変換してヘッド１３に伝送する。Ｒ／Ｗチャネル１５は、データ再生の信号処理回路であるリードチャネルと、データ記録の信号処理回路であるライトチャネルとを含む。ライトチャネルは主として、ライトデータをエンコードする機能を有する。なお、本実施形態はリードチャネルの機能に関係し、ライトチャネルに関する説明は省略する。
【００１５】
Ｒ／Ｗチャネル１５は、ヘッド１３により読み出されたリード信号から、データ領域（データセクタ）に記録されているデータをデコードする。また、Ｒ／Ｗチャネル１５は、ヘッド１３により読み出されたリード信号からサーボ領域１００に記録されているサーボデータを復調する。サーボデータには、アドレスデータ及び位相サーボパターン（位相サーボバースト信号）が含まれている。
【００１６】
ディスクコントローラ１６は、図示しないバッファメモリを使用して、Ｒ／Ｗチャネル１５とホストシステム２０間のデータ転送を制御するインターフェースである。ＣＰＵ１７は、Ｒ／Ｗチャネル１５により復調されるサーボデータを使用して、ヘッド１３のサーボ制御（位置決め制御）を実行する。ホストシステム２０は、ディスクドライブ１０を外部記憶装置として使用するパーソナルコンピュータやデジタルテレビなどのデジタル機器である。
【００１７】
図２は、Ｒ／Ｗチャネル１５に含まれるリードチャネルの一部であり、本実施形態の位相サーボパターンを復調するための要部を示すブロック図である。図２に示すように、Ｒ／Ｗチャネル１５は、Ａ／Ｄコンバータ３０と、積分回路３１と、レジスタ３２とを含む。Ａ／Ｄコンバータ３０は、ヘッドアンプ１４から伝送されるリード信号の中で、サーボ領域のサーボ信号をデジタル信号に変換する。積分回路３１は、後述するように、サーボ信号の中で位相サーボパターンを復調するために、ＣＰＵ１７からのゲート信号に応じた積分区間を積分演算する。本実施形態では、積分回路３１は、ＤＦＴ（discrete Fourier transform）演算を実行する。レジスタ３２は、積分回路３１の演算結果を保持する。ＣＰＵ１７は、レジスタ３２から積分回路３１の演算結果を取得して、サーボ制御に必要な位置情報（位相情報）を算出する。
【００１８】
［位相サーボ復調］
以下、本実施形態に関する位相サーボ復調動作を説明する。
【００１９】
図３（Ａ），（Ｂ）は、ディスク１１のサーボ領域１００に記録されているサーボデータ４０の構成を示す図である。図３（Ａ）に示すように、サーボデータ４０は、プリアンブル４１、サーボマーク（ＳＭ）４２、アドレスデータ４３、位置データ（サーボバースト信号）４４、ポストアンブル４５、ギャップ（ＧＡＰ）４６を含む。アドレスデータ４３は、トラックアドレス（シリンダアドレス）及びセクタアドレスを示すデータである。ＣＰＵ１７は、復調したトラックアドレスから、ヘッド１３が位置するトラック番号を識別する。
【００２０】
位置データ４４は、トラック内のヘッド１３の位置を検出する位置情報を生成するための位相サーボバースト信号である。本実施形態の位置データ４４は、図３（Ｂ）に示すように、第１の位相サーボパターン（Even 1）５０、同相の第２の位相サーボパターン（Even 2）５１及び逆相の第３の位相サーボパターン（Odd）からなる。さらに、第３の位相サーボパターン（Odd）は、２分割された分割位相パターン（Odd 1A）５２，（Odd 1B）５３から構成されている。各位相サーボパターン５０〜５３は、ギャップ（ＧＡＰ）により区別されている。
【００２１】
図４及び図５は、ヘッド１３の移動軌跡２００に応じて積分回路３１が実行する積分演算（ＤＦＴ演算）の演算結果を説明するための図である。図４（Ａ）及び図５（Ａ）において、符号４００はディスク１１上の半径方向を示す。
【００２２】
図４（Ａ）に示すように、ヘッド１３がある速度でサーボ領域１００を横切っている状態で、サーボ領域１００から位置データ４４、即ち位相サーボパターンを読み出す。ここで、位相サーボパターンは、従来の第１及び第２の位相サーボパターン（Even 1とEven 2）及び逆相の第３の位相サーボパターン（Odd）からなるものとする。Ｒ／Ｗチャネル１５の積分回路３１は、図４（Ｂ）に示すように、部分的に-180degから+180degに変化するベクトルをＤＦＴ演算結果を出力する。ＣＰＵ１７は、ＤＦＴ演算結果であるベクトルを合成する速度補償を実行して、ヘッドの位置を示す位置情報（位相情報）を算出する。即ち、位置情報は、ベクトル長により算出される。
【００２３】
従来の位相サーボパターンの構成では、積分回路３１が実行するＤＦＴ演算の積分区間が長くなる。具体的には、各位相サーボパターンのEven 1、Even 2、Oddに対する積分区間の比率は、１：２：１である。即ち、Odd領域がEven領域に対して２倍の長さを持っているため、速度に対する耐性が半分になってしまう。このため、ヘッド１３が高速でシーク（移動）している場合に、図４（Ｃ）に示すように、ＣＰＵ１７は、ＤＦＴ演算結果であるベクトルを合成すると、３６０度回転し、ベクトル長が０となる。従って、特に、ヘッド１３が高速でシーク（移動）している場合には、ヘッド１３の位置検出ができないことになる。
【００２４】
一方、図５（Ａ）に示すように、ヘッド１３が速度がゼロでサーボ領域１００のある位置に停止している状態で、サーボ領域１００から位相サーボパターンを読み出す。この場合、Ｒ／Ｗチャネル１５の積分回路３１は、図５（Ｂ）に示すように、常に０degのＤＦＴ演算結果を出力する。従って、図５（Ｃ）に示すように、ＣＰＵ１７は、ＤＦＴ演算結果であるベクトルを合成して、理想の値となるベクトル長を算出することになる。
【００２５】
前述したように、近年では、ディスク１１上のトラック密度が高くなっているため、相対的にヘッド１３の移動速度が高速化（高速シーク）している。従って、積分回路３１が実行するＤＦＴ演算の積分区間が長くなる。このため、ヘッド１３が高速でシーク（移動）している場合に、ＤＦＴ演算結果であるベクトルを合成する速度補償を実行して、ヘッドの位置を示す位置情報（位相情報）を算出すると、算出結果であるベクトル長が０となる。従って、ベクトルの位相成分を利用する位相サーボ復調において、ベクトル長がゼロになり、位相成分が定義できなくなり、ヘッド１３の位置情報を算出できない事態となる。
【００２６】
そこで、本実施形態は、図３（Ｂ）に示すように、位相サーボバースト信号４４の第３の位相サーボパターン（Odd）を分割位相パターン（Odd 1A）５２，（Odd 1B）５３に２分割することにより、結果としてＤＦＴ演算の積分区間を短縮化する。これにより、ヘッド１３が高速シークの場合でも、ヘッドの位置を示す位置情報（位相情報）を確実に復調する位相サーボ復調を実現する。
【００２７】
図６及び図７は、本実施形態の積分回路３１での積分区間を示す図である。積分回路３１は、図６（Ａ）に示すようなリード信号波形（位相サーボバースト信号４４）を、ＣＰＵ１７から供給されるゲート信号に応じた積分区間でＤＦＴ演算を実行する。このとき、積分区間の比率は、各位相サーボパターンのEven 1、Even 2、Odd 1A、Odd 1Bに対して１：１：１：１である。図７は、図６における分割位相サーボパターンOdd 1A、Odd 1Bの拡大図である。図７（Ａ），（Ｂ）に示すように、本実施形態では、積分回路３１は、４サイクルのリード信号波形（正弦波)をＤＦＴ演算で積分している。
【００２８】
図８（Ａ），（Ｂ）は、本実施形態の変形例を示す図である。本実施形態では、図７（Ｂ）に示すように、分割位相サーボパターンOdd 1A、Odd 1Bの間にギャップが存在するため、積分演算を行わない無駄な区間が発生する。本変形例は、図８（Ｂ）に示すように、分割位相サーボパターン（便宜的にOdd 1a，Odd 1bと表記する）の間の隙間を無くすことにより、位相サーボバースト信号の長さをギャップ分だけ短縮できる。
【００２９】
また、図９（Ａ），（Ｂ）は、本実施形態の他の変形例を示す図である。本実施形態は、図７（Ｂ）に示すように、第３の位相サーボパターン（Odd）を、分割位相サーボパターンOdd 1A、Odd 1Bとして２分割した構成である。本変形例は、図９（Ｂ）に示すように、第３の位相サーボパターン（Odd）を、分割位相サーボパターンOdd 1a、Odd 1b、Odd 1c、Odd 1dとして４分割する。さらに、第１の位相サーボパターン（Even 1）を分割位相サーボパターンEven 1a、1bとして２分割し、かつ第２の位相サーボパターン（Even 2）を分割位相サーボパターンEven 2a、2bとして２分割する構成である。
【００３０】
このような構成であれば、本実施形態の場合と比較して、さらに位相サーボパターンを細かく分割することで、各位相サーボパターンのＤＦＴ演算を短縮化した積分区間で確実に行なうことができる。
【００３１】
図１０、図１１、図１２及び図１３は、実施形態の位相サーボ復調に含まれる速度補償処理を説明するための図である。
【００３２】
図１０に示すように、ヘッド１３のシーク速度が無いときには、第３の位相サーボパターンの分割位相サーボパターンに対応するＤＦＴ演算結果であるOdd1AベクトルとOdd1Bベクトルは同じ向きである。従って、ＣＰＵ１７は、レジスタ３２から取得した各ベクトルを合成（ベクトル加算）し、ベクトル長であるヘッド１３の位置情報（位相情報）を算出する。
【００３３】
一方、図１０に示すように、ヘッド１３があるシーク速度を有する場合には、ＤＦＴ演算結果であるOdd1AベクトルとOdd1Bベクトルは、相互に逆方向になる。従って、このままベクトル加算を実行すると、打ち消しあってベクトル長がゼロになってしまう。そこで、図１２に示すように、本実施形態のＣＰＵ１７は、速度による位相偏差を補正した上でベクトル加算を実行し、有意なベクトル長を算出する。ここで、Odd1AベクトルとOdd1Bベクトルの速度による位相偏差は、予め予測することができる。
【００３４】
図１３は、具体的にＣＰＵ１７が実行する速度補償演算の演算内容（firmware implement）を示すものである。即ち、ベクトルの回転は回転演算子を用いて行う事ができる。ベクトルOdd1aとベクトルOdd1bに対して、それぞれ回転補正(速度補償)を行い、補正したものをOdd領域のＤＦＴ演算結果として解釈することで、位相サーボ復調を行うことが可能となる。なお、図１３において、θはシーク速度値に定数を掛けた値である。
【００３５】
以上のように本実施形態によれば、ディスク１１上のトラック密度が高密度になり、相対的にシーク速度が高速になった場合でも、位相サーボパターンの積分区間を短縮化することにより、ＤＦＴ演算（積分演算）の演算結果から有意なベクトル長を算出できる。従って、位相サーボ方式において、高速シークの場合でも、ヘッド１３の位置を確実に検出できる位置情報（位相情報）を算出する位相サーボ復調を実現することができる。換言すれば、位相サーボ方式での位相サーボ復調が可能な速度限界を延ばすように向上を図ることができる。
【００３６】
（本実施形態を適用する具体例）
図１４は、本実施形態の位相サーボパターンEven 1、Odd 1A、Odd 1B、Even 2の具体例１〜３として、それぞれに設定されるトラック（シリンダ）間の位相差（deg）の具体例を示す図である。
【００３７】
図１５は、図１４に示す具体例１の場合を説明するための図である。図１５において、便宜的に各トラックを、各シリンダCyl0〜Cyl6として表記する。即ち、具体例１の場合には、ヘッド１３が例えばシリンダCyl2からシリンダCyl6の範囲に含まれる位相サーボパターンEven 1、Odd 1A、Odd 1B、Even 2の領域４４を移動したときに、２シリンダで位相が+180deg変化する。さらに、４シリンダで位相が+360deg変化することになる。
【００３８】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００３９】
１０…ディスクドライブ、１１…ディスク、１２…スピンドルモータ、
１３…ヘッド、１４…ヘッドアンプ、１５…リード／ライト（Ｒ／Ｗ）チャネル、
１６…ディスクコントローラ、１７…マイクロプロセッサ（ＣＰＵ）、
１８…システムオンチップ（ＳｏＣ）、２０…ホストシステム、
３０…Ａ／Ｄコンバータ、３１…積分回路、３２…レジスタ。
【技術分野】
【０００１】
本発明の実施形態は、ディスク記憶装置に適用する位相サーボ制御技術に関する。
【背景技術】
【０００２】
従来、ハードディスクドライブを代表とするディスク記憶装置（以下、単にディスクドライブと表記する場合がある）は、ディスク上の目標位置にヘッドを位置決めするためのサーボ制御機能を有する。このサーボ制御方式には、位相サーボパターンを含むサーボ情報を使用する位相サーボ制御方式がある。
【０００３】
位相サーボ制御方式は、サーボ領域に記録されている位相サーボパターン（位相サーボバースト信号）を積分演算することで復調し、ディスク上のヘッドの位置を示す位置情報を算出する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２００５５４号公報
【特許文献２】特許第３３４００７７号公報
【特許文献３】特許第３６７９４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
位相サーボ制御方式では、位相サーボパターンを復調するときに、ある区間を積分演算する処理が必要である。この場合、相対的長い区間（積分区間）を積分演算すると、高品質の位置情報を算出することができる。しかし一方、相対的長い区間を積分する場合、その積分区間内でヘッド位置が検出範囲を超えてしまい、結果として正確な位置検出ができないことになる。
【０００６】
この問題は、ヘッドの移動速度が小さい場合にはそれほど影響しない。しかし、相対的にヘッドの移動速度が大きくなると、その問題の影響は顕著になる。ヘッドの移動速度（シーク速度）は、ディスク上のトラック密度に関係し、高密度になると相対的に移動速度が大きくなる（高速シーク）。従って、位相サーボ制御方式では、位相サーボパターンを復調できる速度限界が生じ、今後の高トラック密度化に伴って当該速度限界を延ばす工夫が求められている。
【０００７】
即ち、位相サーボ制御方式において、高速シーク時でも位相サーボパターンを確実に復調できることが求められている。
【課題を解決するための手段】
【０００８】
本実施形態によれば、第１の位相サーボパターン、同相の第２の位相サーボパターン及び逆相の第３の位相サーボパターンがサーボ領域に記録されており、かつ当該第３の位相サーボパターンが少なくとも２分割の各分割位相サーボパターンからなるディスクと、前記サーボ領域からヘッドにより読み出されたリード信号から、同一比率の積分区間での積分演算を含む位相サーボ復調処理を実行する位相サーボ復調手段とを有する構成のディスク記憶装置である。
【図面の簡単な説明】
【０００９】
【図１】本実施形態に関するディスクドライブの構成を説明するためのブロック図。
【図２】本実施形態に関するリード／ライトチャネルの要部を説明するためのブロック図。
【図３】本実施形態に関するサーボデータの構成を説明するための図。
【図４】本実施形態に関する積分回路の動作を説明するための図。
【図５】本実施形態に関する積分回路の動作を説明するための図。
【図６】本実施形態に関する積分回路での積分区間を説明するための図。
【図７】本実施形態に関する積分回路での積分区間を説明するための図。
【図８】本実施形態の変形例を説明するための図。
【図９】本実施形態の他の変形例を説明するための図。
【図１０】本実施形態に関する速度補償処理を説明するための図。
【図１１】本実施形態に関する速度補償処理を説明するための図。
【図１２】本実施形態に関する速度補償処理を説明するための図。
【図１３】本実施形態に関する速度補償処理を説明するための図。
【図１４】本実施形態を適用する位相サーボパターンの具体例を説明するための図。
【図１５】図１４に示す具体例の位相サーボパターンの概念図。
【発明を実施するための形態】
【００１０】
以下図面を参照して、実施形態を説明する。
【００１１】
［ディスクドライブの構成］
図１は、本実施形態に関するディスクドライブ１０の要部を示すブロック図である。図２は本実施形態に関するリード／ライトチャネルの要部を説明するための図である。
【００１２】
図１に示すように、本実施形態のディスクドライブ１０は、磁気記録媒体であるディスク１１と、スピンドルモータ１２と、ヘッド１３とを有する。ディスク１１上には、後述するサーボ領域（サーボセクタ）１００が構成されている。スピンドルモータ１２は、ディスク１１を回転させる。ヘッド１３は、リードヘッド素子とライトヘッド素子とを含み、ディスク１１からデータを読み出し、またデータを書き込む。
【００１３】
さらに、ディスクドライブ１０は、ヘッドアンプ１４と、リード／ライト（Ｒ／Ｗ）チャネル１５と、ディスクコントローラ１６と、マイクロプロセッサ（ＣＰＵ）１７とを有する。なお、Ｒ／Ｗチャネル１５、ディスクコントローラ１６及びＣＰＵ１７は、システムオンチップ（ＳｏＣ：system on a chip）１８として集積化されている。
【００１４】
ヘッドアンプ１４は、ヘッド１３により読み出された信号（リードデータ）を増幅して、Ｒ／Ｗチャネル１５に伝送する。また、ヘッドアンプ１４は、Ｒ／Ｗチャネル１５から出力される信号（ライトデータ）をライト電流に変換してヘッド１３に伝送する。Ｒ／Ｗチャネル１５は、データ再生の信号処理回路であるリードチャネルと、データ記録の信号処理回路であるライトチャネルとを含む。ライトチャネルは主として、ライトデータをエンコードする機能を有する。なお、本実施形態はリードチャネルの機能に関係し、ライトチャネルに関する説明は省略する。
【００１５】
Ｒ／Ｗチャネル１５は、ヘッド１３により読み出されたリード信号から、データ領域（データセクタ）に記録されているデータをデコードする。また、Ｒ／Ｗチャネル１５は、ヘッド１３により読み出されたリード信号からサーボ領域１００に記録されているサーボデータを復調する。サーボデータには、アドレスデータ及び位相サーボパターン（位相サーボバースト信号）が含まれている。
【００１６】
ディスクコントローラ１６は、図示しないバッファメモリを使用して、Ｒ／Ｗチャネル１５とホストシステム２０間のデータ転送を制御するインターフェースである。ＣＰＵ１７は、Ｒ／Ｗチャネル１５により復調されるサーボデータを使用して、ヘッド１３のサーボ制御（位置決め制御）を実行する。ホストシステム２０は、ディスクドライブ１０を外部記憶装置として使用するパーソナルコンピュータやデジタルテレビなどのデジタル機器である。
【００１７】
図２は、Ｒ／Ｗチャネル１５に含まれるリードチャネルの一部であり、本実施形態の位相サーボパターンを復調するための要部を示すブロック図である。図２に示すように、Ｒ／Ｗチャネル１５は、Ａ／Ｄコンバータ３０と、積分回路３１と、レジスタ３２とを含む。Ａ／Ｄコンバータ３０は、ヘッドアンプ１４から伝送されるリード信号の中で、サーボ領域のサーボ信号をデジタル信号に変換する。積分回路３１は、後述するように、サーボ信号の中で位相サーボパターンを復調するために、ＣＰＵ１７からのゲート信号に応じた積分区間を積分演算する。本実施形態では、積分回路３１は、ＤＦＴ（discrete Fourier transform）演算を実行する。レジスタ３２は、積分回路３１の演算結果を保持する。ＣＰＵ１７は、レジスタ３２から積分回路３１の演算結果を取得して、サーボ制御に必要な位置情報（位相情報）を算出する。
【００１８】
［位相サーボ復調］
以下、本実施形態に関する位相サーボ復調動作を説明する。
【００１９】
図３（Ａ），（Ｂ）は、ディスク１１のサーボ領域１００に記録されているサーボデータ４０の構成を示す図である。図３（Ａ）に示すように、サーボデータ４０は、プリアンブル４１、サーボマーク（ＳＭ）４２、アドレスデータ４３、位置データ（サーボバースト信号）４４、ポストアンブル４５、ギャップ（ＧＡＰ）４６を含む。アドレスデータ４３は、トラックアドレス（シリンダアドレス）及びセクタアドレスを示すデータである。ＣＰＵ１７は、復調したトラックアドレスから、ヘッド１３が位置するトラック番号を識別する。
【００２０】
位置データ４４は、トラック内のヘッド１３の位置を検出する位置情報を生成するための位相サーボバースト信号である。本実施形態の位置データ４４は、図３（Ｂ）に示すように、第１の位相サーボパターン（Even 1）５０、同相の第２の位相サーボパターン（Even 2）５１及び逆相の第３の位相サーボパターン（Odd）からなる。さらに、第３の位相サーボパターン（Odd）は、２分割された分割位相パターン（Odd 1A）５２，（Odd 1B）５３から構成されている。各位相サーボパターン５０〜５３は、ギャップ（ＧＡＰ）により区別されている。
【００２１】
図４及び図５は、ヘッド１３の移動軌跡２００に応じて積分回路３１が実行する積分演算（ＤＦＴ演算）の演算結果を説明するための図である。図４（Ａ）及び図５（Ａ）において、符号４００はディスク１１上の半径方向を示す。
【００２２】
図４（Ａ）に示すように、ヘッド１３がある速度でサーボ領域１００を横切っている状態で、サーボ領域１００から位置データ４４、即ち位相サーボパターンを読み出す。ここで、位相サーボパターンは、従来の第１及び第２の位相サーボパターン（Even 1とEven 2）及び逆相の第３の位相サーボパターン（Odd）からなるものとする。Ｒ／Ｗチャネル１５の積分回路３１は、図４（Ｂ）に示すように、部分的に-180degから+180degに変化するベクトルをＤＦＴ演算結果を出力する。ＣＰＵ１７は、ＤＦＴ演算結果であるベクトルを合成する速度補償を実行して、ヘッドの位置を示す位置情報（位相情報）を算出する。即ち、位置情報は、ベクトル長により算出される。
【００２３】
従来の位相サーボパターンの構成では、積分回路３１が実行するＤＦＴ演算の積分区間が長くなる。具体的には、各位相サーボパターンのEven 1、Even 2、Oddに対する積分区間の比率は、１：２：１である。即ち、Odd領域がEven領域に対して２倍の長さを持っているため、速度に対する耐性が半分になってしまう。このため、ヘッド１３が高速でシーク（移動）している場合に、図４（Ｃ）に示すように、ＣＰＵ１７は、ＤＦＴ演算結果であるベクトルを合成すると、３６０度回転し、ベクトル長が０となる。従って、特に、ヘッド１３が高速でシーク（移動）している場合には、ヘッド１３の位置検出ができないことになる。
【００２４】
一方、図５（Ａ）に示すように、ヘッド１３が速度がゼロでサーボ領域１００のある位置に停止している状態で、サーボ領域１００から位相サーボパターンを読み出す。この場合、Ｒ／Ｗチャネル１５の積分回路３１は、図５（Ｂ）に示すように、常に０degのＤＦＴ演算結果を出力する。従って、図５（Ｃ）に示すように、ＣＰＵ１７は、ＤＦＴ演算結果であるベクトルを合成して、理想の値となるベクトル長を算出することになる。
【００２５】
前述したように、近年では、ディスク１１上のトラック密度が高くなっているため、相対的にヘッド１３の移動速度が高速化（高速シーク）している。従って、積分回路３１が実行するＤＦＴ演算の積分区間が長くなる。このため、ヘッド１３が高速でシーク（移動）している場合に、ＤＦＴ演算結果であるベクトルを合成する速度補償を実行して、ヘッドの位置を示す位置情報（位相情報）を算出すると、算出結果であるベクトル長が０となる。従って、ベクトルの位相成分を利用する位相サーボ復調において、ベクトル長がゼロになり、位相成分が定義できなくなり、ヘッド１３の位置情報を算出できない事態となる。
【００２６】
そこで、本実施形態は、図３（Ｂ）に示すように、位相サーボバースト信号４４の第３の位相サーボパターン（Odd）を分割位相パターン（Odd 1A）５２，（Odd 1B）５３に２分割することにより、結果としてＤＦＴ演算の積分区間を短縮化する。これにより、ヘッド１３が高速シークの場合でも、ヘッドの位置を示す位置情報（位相情報）を確実に復調する位相サーボ復調を実現する。
【００２７】
図６及び図７は、本実施形態の積分回路３１での積分区間を示す図である。積分回路３１は、図６（Ａ）に示すようなリード信号波形（位相サーボバースト信号４４）を、ＣＰＵ１７から供給されるゲート信号に応じた積分区間でＤＦＴ演算を実行する。このとき、積分区間の比率は、各位相サーボパターンのEven 1、Even 2、Odd 1A、Odd 1Bに対して１：１：１：１である。図７は、図６における分割位相サーボパターンOdd 1A、Odd 1Bの拡大図である。図７（Ａ），（Ｂ）に示すように、本実施形態では、積分回路３１は、４サイクルのリード信号波形（正弦波)をＤＦＴ演算で積分している。
【００２８】
図８（Ａ），（Ｂ）は、本実施形態の変形例を示す図である。本実施形態では、図７（Ｂ）に示すように、分割位相サーボパターンOdd 1A、Odd 1Bの間にギャップが存在するため、積分演算を行わない無駄な区間が発生する。本変形例は、図８（Ｂ）に示すように、分割位相サーボパターン（便宜的にOdd 1a，Odd 1bと表記する）の間の隙間を無くすことにより、位相サーボバースト信号の長さをギャップ分だけ短縮できる。
【００２９】
また、図９（Ａ），（Ｂ）は、本実施形態の他の変形例を示す図である。本実施形態は、図７（Ｂ）に示すように、第３の位相サーボパターン（Odd）を、分割位相サーボパターンOdd 1A、Odd 1Bとして２分割した構成である。本変形例は、図９（Ｂ）に示すように、第３の位相サーボパターン（Odd）を、分割位相サーボパターンOdd 1a、Odd 1b、Odd 1c、Odd 1dとして４分割する。さらに、第１の位相サーボパターン（Even 1）を分割位相サーボパターンEven 1a、1bとして２分割し、かつ第２の位相サーボパターン（Even 2）を分割位相サーボパターンEven 2a、2bとして２分割する構成である。
【００３０】
このような構成であれば、本実施形態の場合と比較して、さらに位相サーボパターンを細かく分割することで、各位相サーボパターンのＤＦＴ演算を短縮化した積分区間で確実に行なうことができる。
【００３１】
図１０、図１１、図１２及び図１３は、実施形態の位相サーボ復調に含まれる速度補償処理を説明するための図である。
【００３２】
図１０に示すように、ヘッド１３のシーク速度が無いときには、第３の位相サーボパターンの分割位相サーボパターンに対応するＤＦＴ演算結果であるOdd1AベクトルとOdd1Bベクトルは同じ向きである。従って、ＣＰＵ１７は、レジスタ３２から取得した各ベクトルを合成（ベクトル加算）し、ベクトル長であるヘッド１３の位置情報（位相情報）を算出する。
【００３３】
一方、図１０に示すように、ヘッド１３があるシーク速度を有する場合には、ＤＦＴ演算結果であるOdd1AベクトルとOdd1Bベクトルは、相互に逆方向になる。従って、このままベクトル加算を実行すると、打ち消しあってベクトル長がゼロになってしまう。そこで、図１２に示すように、本実施形態のＣＰＵ１７は、速度による位相偏差を補正した上でベクトル加算を実行し、有意なベクトル長を算出する。ここで、Odd1AベクトルとOdd1Bベクトルの速度による位相偏差は、予め予測することができる。
【００３４】
図１３は、具体的にＣＰＵ１７が実行する速度補償演算の演算内容（firmware implement）を示すものである。即ち、ベクトルの回転は回転演算子を用いて行う事ができる。ベクトルOdd1aとベクトルOdd1bに対して、それぞれ回転補正(速度補償)を行い、補正したものをOdd領域のＤＦＴ演算結果として解釈することで、位相サーボ復調を行うことが可能となる。なお、図１３において、θはシーク速度値に定数を掛けた値である。
【００３５】
以上のように本実施形態によれば、ディスク１１上のトラック密度が高密度になり、相対的にシーク速度が高速になった場合でも、位相サーボパターンの積分区間を短縮化することにより、ＤＦＴ演算（積分演算）の演算結果から有意なベクトル長を算出できる。従って、位相サーボ方式において、高速シークの場合でも、ヘッド１３の位置を確実に検出できる位置情報（位相情報）を算出する位相サーボ復調を実現することができる。換言すれば、位相サーボ方式での位相サーボ復調が可能な速度限界を延ばすように向上を図ることができる。
【００３６】
（本実施形態を適用する具体例）
図１４は、本実施形態の位相サーボパターンEven 1、Odd 1A、Odd 1B、Even 2の具体例１〜３として、それぞれに設定されるトラック（シリンダ）間の位相差（deg）の具体例を示す図である。
【００３７】
図１５は、図１４に示す具体例１の場合を説明するための図である。図１５において、便宜的に各トラックを、各シリンダCyl0〜Cyl6として表記する。即ち、具体例１の場合には、ヘッド１３が例えばシリンダCyl2からシリンダCyl6の範囲に含まれる位相サーボパターンEven 1、Odd 1A、Odd 1B、Even 2の領域４４を移動したときに、２シリンダで位相が+180deg変化する。さらに、４シリンダで位相が+360deg変化することになる。
【００３８】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００３９】
１０…ディスクドライブ、１１…ディスク、１２…スピンドルモータ、
１３…ヘッド、１４…ヘッドアンプ、１５…リード／ライト（Ｒ／Ｗ）チャネル、
１６…ディスクコントローラ、１７…マイクロプロセッサ（ＣＰＵ）、
１８…システムオンチップ（ＳｏＣ）、２０…ホストシステム、
３０…Ａ／Ｄコンバータ、３１…積分回路、３２…レジスタ。
【特許請求の範囲】
【請求項１】
第１の位相サーボパターン、同相の第２の位相サーボパターン及び逆相の第３の位相サーボパターンがサーボ領域に記録されており、かつ当該第３の位相サーボパターンが少なくとも２分割の各分割位相サーボパターンからなるディスクと、
前記サーボ領域からヘッドにより読み出されたリード信号から、同一比率の積分区間での積分演算を含む位相サーボ復調処理を実行する位相サーボ復調手段と
を具備したことを特徴とするディスク記憶装置。
【請求項２】
前記位相サーボ復調手段は、
前記第１と第２の位相サーボパターン及び前記各分割位相サーボパターンのそれぞれに対して、同一比率の積分区間での積分演算を実行する演算手段と、
前記演算手段からの演算結果に基づいて前記ヘッドの位置を示す位置情報を算出する位置算出手段と
を含む構成であることを特徴とする請求項１に記載のディスク記憶装置。
【請求項３】
前記位置算出手段は、
前記演算手段からの前記各分割位相サーボパターンに対応する演算結果を使用して速度補償処理を実行し、前記位置情報を算出する構成であることを特徴とする請求項２に記載のディスク記憶装置。
【請求項４】
前記演算手段は、
前記積分演算としてディスクリート・フーリエ変換演算を実行し、前記第１と第２の位相サーボパターン及び前記各分割位相サーボパターンのそれぞれに対応するベクトル演算結果を算出する構成であることを特徴とする請求項２又は請求項３のいずれか１項に記載のディスク記憶装置。
【請求項５】
前記位置算出手段は、
前記各分割位相サーボパターンに対応する各ベクトル演算結果を合成する速度補償処理を実行し、前記位置情報を算出する構成であることを特徴とする請求項４に記載のディスク記憶装置。
【請求項６】
前記第３の位相サーボパターンは、
前記各分割位相サーボパターンの境界にギャップが設けられた構成であることを特徴とする請求項１から５のいずれか１項に記載のディスク記憶装置。
【請求項７】
前記第３の位相サーボパターンは、
前記各分割位相サーボパターンの境界にギャップが存在しない構成であることを特徴とする請求項１から５のいずれか１項に記載のディスク記憶装置。
【請求項８】
前記第１及び第２の位相サーボパターンのそれぞれが少なくとも２分割の各分割位相サーボパターンからなり、
前記演算手段は、当該各分割位相サーボパターンを含めて同一比率の積分区間での積分演算を実行するように構成されていることを特徴とする請求項２から５のいずれか１項に記載のディスク記憶装置。
【請求項９】
前記第１及び第２の位相サーボパターン、及び前記第３の各分割位相サーボパターンは、トラック間の位相差がそれぞれ、＋９０deg、−９０deg、＋９０degであることを特徴とする請求項１から請求項７のいずれか１項に記載のディスク記憶装置。
【請求項１０】
第１の位相サーボパターン、同相の第２の位相サーボパターン及び逆相の第３の位相サーボパターンがサーボ領域に記録されており、かつ当該第３の位相サーボパターンが少なくとも２分割の各分割位相サーボパターンからなるディスクを有するディスク記憶に適用するサーボ制御方法であって、
前記サーボ領域からヘッドにより読み出されたリード信号から、同一比率の積分区間での積分演算を含む位相サーボ復調処理を実行することを特徴とするサーボ制御方法。
【請求項１１】
前記位相サーボ復調処理は、
前記第１と第２の位相サーボパターン及び前記各分割位相サーボパターンのそれぞれに対して、同一比率の積分区間での積分演算を実行する処理と、
前記演算手段からの演算結果に基づいて前記ヘッドの位置を示す位置情報を算出する処理とを含むことを特徴とする請求項１０に記載のサーボ制御方法。
【請求項１２】
前記位置情報を算出する処理は、
前記各分割位相サーボパターンに対応する前記積分演算の演算結果を使用して速度補償処理を実行する処理を含むことを特徴とする請求項１１に記載のサーボ制御方法。
【請求項１３】
前記積分演算を実行する処理は、
ディスクリート・フーリエ変換演算を実行し、前記第１と第２の位相サーボパターン及び前記各分割位相サーボパターンのそれぞれに対応するベクトル演算結果を算出することを特徴とする請求項１０から１２のいずれか１項に記載のサーボ制御方法。
【請求項１】
第１の位相サーボパターン、同相の第２の位相サーボパターン及び逆相の第３の位相サーボパターンがサーボ領域に記録されており、かつ当該第３の位相サーボパターンが少なくとも２分割の各分割位相サーボパターンからなるディスクと、
前記サーボ領域からヘッドにより読み出されたリード信号から、同一比率の積分区間での積分演算を含む位相サーボ復調処理を実行する位相サーボ復調手段と
を具備したことを特徴とするディスク記憶装置。
【請求項２】
前記位相サーボ復調手段は、
前記第１と第２の位相サーボパターン及び前記各分割位相サーボパターンのそれぞれに対して、同一比率の積分区間での積分演算を実行する演算手段と、
前記演算手段からの演算結果に基づいて前記ヘッドの位置を示す位置情報を算出する位置算出手段と
を含む構成であることを特徴とする請求項１に記載のディスク記憶装置。
【請求項３】
前記位置算出手段は、
前記演算手段からの前記各分割位相サーボパターンに対応する演算結果を使用して速度補償処理を実行し、前記位置情報を算出する構成であることを特徴とする請求項２に記載のディスク記憶装置。
【請求項４】
前記演算手段は、
前記積分演算としてディスクリート・フーリエ変換演算を実行し、前記第１と第２の位相サーボパターン及び前記各分割位相サーボパターンのそれぞれに対応するベクトル演算結果を算出する構成であることを特徴とする請求項２又は請求項３のいずれか１項に記載のディスク記憶装置。
【請求項５】
前記位置算出手段は、
前記各分割位相サーボパターンに対応する各ベクトル演算結果を合成する速度補償処理を実行し、前記位置情報を算出する構成であることを特徴とする請求項４に記載のディスク記憶装置。
【請求項６】
前記第３の位相サーボパターンは、
前記各分割位相サーボパターンの境界にギャップが設けられた構成であることを特徴とする請求項１から５のいずれか１項に記載のディスク記憶装置。
【請求項７】
前記第３の位相サーボパターンは、
前記各分割位相サーボパターンの境界にギャップが存在しない構成であることを特徴とする請求項１から５のいずれか１項に記載のディスク記憶装置。
【請求項８】
前記第１及び第２の位相サーボパターンのそれぞれが少なくとも２分割の各分割位相サーボパターンからなり、
前記演算手段は、当該各分割位相サーボパターンを含めて同一比率の積分区間での積分演算を実行するように構成されていることを特徴とする請求項２から５のいずれか１項に記載のディスク記憶装置。
【請求項９】
前記第１及び第２の位相サーボパターン、及び前記第３の各分割位相サーボパターンは、トラック間の位相差がそれぞれ、＋９０deg、−９０deg、＋９０degであることを特徴とする請求項１から請求項７のいずれか１項に記載のディスク記憶装置。
【請求項１０】
第１の位相サーボパターン、同相の第２の位相サーボパターン及び逆相の第３の位相サーボパターンがサーボ領域に記録されており、かつ当該第３の位相サーボパターンが少なくとも２分割の各分割位相サーボパターンからなるディスクを有するディスク記憶に適用するサーボ制御方法であって、
前記サーボ領域からヘッドにより読み出されたリード信号から、同一比率の積分区間での積分演算を含む位相サーボ復調処理を実行することを特徴とするサーボ制御方法。
【請求項１１】
前記位相サーボ復調処理は、
前記第１と第２の位相サーボパターン及び前記各分割位相サーボパターンのそれぞれに対して、同一比率の積分区間での積分演算を実行する処理と、
前記演算手段からの演算結果に基づいて前記ヘッドの位置を示す位置情報を算出する処理とを含むことを特徴とする請求項１０に記載のサーボ制御方法。
【請求項１２】
前記位置情報を算出する処理は、
前記各分割位相サーボパターンに対応する前記積分演算の演算結果を使用して速度補償処理を実行する処理を含むことを特徴とする請求項１１に記載のサーボ制御方法。
【請求項１３】
前記積分演算を実行する処理は、
ディスクリート・フーリエ変換演算を実行し、前記第１と第２の位相サーボパターン及び前記各分割位相サーボパターンのそれぞれに対応するベクトル演算結果を算出することを特徴とする請求項１０から１２のいずれか１項に記載のサーボ制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１１−２２２０９２（Ｐ２０１１−２２２０９２Ａ）
【公開日】平成２３年１１月４日（２０１１．１１．４）
【国際特許分類】
【出願番号】特願２０１０−９１５４９（Ｐ２０１０−９１５４９）
【出願日】平成２２年４月１２日（２０１０．４．１２）
【特許番号】特許第４８０２２８７号（Ｐ４８０２２８７）
【特許公報発行日】平成２３年１０月２６日（２０１１．１０．２６）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２３年１１月４日（２０１１．１１．４）
【国際特許分類】
【出願日】平成２２年４月１２日（２０１０．４．１２）
【特許番号】特許第４８０２２８７号（Ｐ４８０２２８７）
【特許公報発行日】平成２３年１０月２６日（２０１１．１０．２６）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]