デジタルデータ処理装置および方法
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデジタルデータ処理装置および方法に関し、例えば衛星を介して伝送される電子番組ガイド情報に基づいてテレビジョン放送を受信する装置に用いて好適なデジタルデータ処理装置および方法に関する。
【０００２】
【従来の技術】近年、米国においてＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）などの高能率符号化技術を応用して、ケーブルテレビジョン（ＣＡＴＶ：Ｃａｂｌｅ Ｔｅｌｅｖｉｓｉｏｎ）や、デジタル直接衛星放送（ＤＳＳ：Ｄｉｇｉｔａｌ Ｓａｔｅｌｌｉｔｅ Ｓｙｓｔｅｍ（Ｈｕｇｈｅｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ社の商標））などにおいて、ビデオ信号とオーディオ信号をデジタル化し、デジタルデータを衛星を介して伝送し、受信側においてこれを受信し、復調するようにしたシステムが普及しつつある。
【０００３】これらのシステムにおいては、受信側において、専用のデジタルデータ処理装置（デコーダ）が必要となる。これらのデジタルデータ処理装置においては、伝送されてくるデジタルデータからクロックを生成し、そのクロックを基にビデオデータやオーディオデータを処理する必要がある。
【０００４】従来このようなクロックを生成するのに、ＰＬＬ（Ｐｈａｓｅ ＬｏｃｋｅｄＬｏｏｐ）回路が用いられている。すなわち、伝送データにはクロックを生成するための基準となるデータとして、ＳＣＲ（Ｓｙｓｔｅｍ Ｃｌｏｃｋ Ｒｅｆｅｒｅｎｃｅ）が含まれており、このＳＣＲを基準としてクロックが生成される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来のデジタルデータ処理装置におけるＰＬＬ回路は、何らかの理由により、ＳＣＲと受信側において生成しているクロックの位相がある程度以上離れると、許容される範囲内の位相誤差のクロックに戻すのに時間がかかる課題があった。
【０００６】また、位相誤差が少ないクロックを生成することが困難であり、デジタルデータを処理するために、一時的にデータを記憶するバッファがオーバーフローしたり、あるいはアンダーフローする恐れがあった。
【０００７】本発明はこのような状況に鑑みてなされたものであり、迅速に許容誤差の範囲内の位相のクロックを生成するようにするものである。また、より正確な位相のクロックを生成することができるようにするものである。
【０００８】
【課題を解決するための手段】請求項１に記載のデジタルデータ処理装置は、時刻基準値と計数値との差としての位相誤差と、所定の基準のタイミングにおける前記時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差を、所定の許容差分位相誤差と比較する許容差分位相誤差比較手段と、許容差分位相誤差比較手段の比較結果に対応して、基準位相誤差をリセットし、そのときの位相誤差に設定するリセット手段とを備えることを特徴とする。
【０００９】請求項６に記載のデジタルデータ処理装置は、比較手段が、時刻基準値と計数値との差としての位相誤差と所定の基準のタイミングにおける時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差、そのときの位相誤差、およびそのときの直前の位相誤差の和に、所定の係数を乗算するとともに、そのときの位相誤差とそのときの直前の位相誤差との差としての間隔で除算した制御値を演算し、制御値をそのときの制御信号に加算して新たな制御信号とすることを特徴とする。
【００１０】請求項７に記載のデジタルデータ処理方法は、時刻基準値と計数値との差としての位相誤差と、所定の基準のタイミングにおける時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差を、所定の許容差分位相誤差と比較し、差分位相誤差が許容差分位相誤差より大きいとき、基準位相誤差をリセットし、そのときの位相誤差に設定することを特徴とする。
【００１１】請求項８に記載のデジタルデータ処理方法は、時刻基準値と計数値との差としての位相誤差と所定の基準のタイミングにおける時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差、そのときの位相誤差、およびそのときの直前の位相誤差の和に、所定の係数を乗算するとともに、そのときの位相誤差とそのときの直前の位相誤差との差としての間隔で除算した制御値を演算し、制御値をそのときの制御信号に加算して新たな制御信号とすることを特徴とする。
【００１２】
【作用】請求項１に記載のデジタルデータ処理装置および請求項７に記載のデジタルデータ処理方法においては、許容差分位相誤差との比較結果に対応して、基準位相誤差をリセットし、そのときの位相誤差に設定する。
【００１３】また、請求項６に記載のデジタルデータ処理装置および請求項８に記載のデジタルデータ処理方法においては、差分位相誤差、そのときの位相誤差、およびそのときの直前の位相誤差の和に、所定の係数が乗算されると共に、その和を間隔で除算した制御値が演算される。そして制御値を、そのときの制御信号に加算して、新たな制御信号とされる。
【００１４】
【実施例】図１は、本発明を応用したＡＶ（Ａｕｄｉｏ Ｖｉｄｅｏ）システムの構成例を示している。この実施例の場合、ＡＶシステムは、パラボラアンテナ３で図示せぬ衛星（放送衛星または通信衛星）を介して受信した信号を復調するＩＲＤ（Ｉｎｔｅｇｒａｔｅｄ Ｒｅｃｅｉｖｅｒ／Ｄｅｃｏｄｅｒ）２と、モニタ装置４により構成されている。モニタ装置４とＩＲＤ２は、ＡＶライン１１とコントロールライン１２により、相互に接続されている。
【００１５】ＩＲＤ２に対しては、リモートコマンダ５により赤外線（ＩＲ：Ｉｎｆｒａｒｅｄ）信号により指令を入力することができるようになされている。即ち、リモートコマンダ５のボタンスイッチ５０（図５）の所定のものを操作すると、それに対応する赤外線信号がＩＲ発信部５１から出射され、ＩＲＤ２のＩＲ受信部３９（図４）に入射されるようになされている。
【００１６】図２は、図１のＡＶシステム１の電気的接続状態を表している。パラボラアンテナ３は、ＬＮＢ（Ｌｏｗ Ｎｏｉｓｅ Ｂｌｏｃｋ ｄｏｗｎｃｏｎｖｅｒｔｅｒ）３ａを有し、衛星からの信号を所定の周波数の信号に変換し、ＩＲＤ２に供給している。ＩＲＤ２は、その出力を、例えば、コンポジットビデオ信号線、オーディオＬ信号線、オーディオＲ信号線の３本の線により構成されるＡＶライン１１を介してモニタ装置４に供給している。
【００１７】さらに、ＩＲＤ２はＡＶ機器制御信号送受信部２Ａを、モニタ装置４はＡＶ機器制御信号送受信部４Ａを、それぞれ有している。これらは、ワイヤードＳＩＲＣＳ（Ｗｉｒｅｄ Ｓｏｎｙ Ｉｎｆｒａｒｅｄ Ｒｅｍｏｔｅ Ｃｏｎｔｒｏｌ Ｓｙｓｔｅｍ）（商標）よりなるコントロールライン１２により、相互に接続されている。
【００１８】図３は、ＩＲＤ２の正面の構成例を表している。ＩＲＤ２の左側には、電源ボタンスイッチ１１１が設けられている。この電源ボタンスイッチ１１１は、電源をオンまたはオフするとき操作される。電源がオンされたときＬＥＤ１１２が点灯するようになされている。ＬＥＤ１１２の右側には、ＬＥＤ１１３と１１４が設けられ、ＬＥＤ１１３は、衛星からの信号を受信し出力するＤＳＳモードを選択したとき点灯し、例えば、ケーブルボックスからＲＦ入力端子に入力されたＲＦ信号を、ＲＦモジュレータ４１（図４）を介してＲＦ出力端子より出力するテレビジョン（ＴＶ）モードを選択したとき消灯される。ＬＥＤ１１４は、衛星を介して、このＩＲＤ２に対して、所定のメッセージが伝送されてきたとき、点灯するようになされている。ユーザがこのメッセージをモニタ装置４に出力し表示させ、これを確認したとき、ＬＥＤ１１４は消灯される。
【００１９】ＴＶ／ＤＳＳボタンスイッチ１１５をオンすると、ＤＳＳモードが設定され、オフするとＴＶモードが設定される。また、メニューボタンスイッチ１２１は、モニタ装置４にメニューを表示させるとき操作される。
【００２０】セレクトボタンスイッチ１１６の上下左右には、それぞれアップボタンスイッチ１１７、ダウンボタンスイッチ１１８、レフトボタンスイッチ１１９およびライトボタンスイッチ１２０が配置されている。これらのアップボタンスイッチ１１７、ダウンボタンスイッチ１１８、レフトボタンスイッチ１１９およびライトボタンスイッチ１２０は、カーソルを上下左右方向に移動するとき操作される。また、セレクトボタンスイッチ１１６は、選択を確定するとき（セレクトするとき）操作される。
【００２１】図４は、前述したＤＳＳを受信するためのＩＲＤ２の内部の構成例を示している。パラボラアンテナ３のＬＮＢ３ａより出力されたＲＦ信号は、フロントエンド２０のチューナ２１に供給され、復調される。チューナ２１の出力は、ＱＰＳＫ復調回路２２に供給され、ＱＰＳＫ復調される。ＱＰＳＫ復調回路２２の出力は、エラー訂正回路２３に供給され、エラーが検出、訂正され、必要に応じて補正される。
【００２２】ＣＰＵ、ＲＯＭおよびＲＡＭ等からなるＩＣカードにより構成されているＣＡＭ（Ｃｏｎｄｉｔｉｏｎａｌ Ａｃｃｅｓｓ Ｍｏｄｕｌｅ）３３には、暗号を解読するのに必要なキーが、解読プログラムとともに格納されている。衛星を介して送信される信号は暗号化されているため、この暗号を解読するにはキーと解読処理が必要となる。そこで、カードリーダインタフェース３２を介してＣＡＭ３３からこのキーが読み出され、デマルチプレクサ２４に供給される。デマルチプレクサ２４は、このキーを利用して、暗号化された信号を解読する。
【００２３】尚、このＣＡＭ３３には、暗号解読に必要なキーと解読プログラムの他、課金情報なども格納されている。
【００２４】デマルチプレクサ２４は、フロントエンド２０のエラー訂正回路２３の出力する信号の入力を受け、これをデータバッファメモリ（ＳＲＡＭ：ＳｔａｔｉｃＲａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）３５に一旦記憶させる。そして、適宜これを読み出し、解読したビデオ信号をＭＰＥＧビデオデコーダ２５に供給し、解読したオーディオ信号をＭＰＥＧオーディオデコーダ２６に供給する。
【００２５】ＭＰＥＧビデオデコーダ２５は、入力されたデジタルビデオ信号をＤＲＡＭ２５ａに適宜記憶させ、ＭＰＥＧ方式により圧縮されているデジタルビデオ信号のデコード処理を実行する。デコードされたデジタルビデオ信号は、ＮＴＳＣエンコーダ２７に供給され、ＮＴＳＣ方式の輝度信号（Ｙ）、クロマ信号（Ｃ）、およびコンポジット信号（Ｖ）に変換される。輝度信号とクロマ信号は、バッファアンプ２８Ｙ，２８Ｃを介して、それぞれＳビデオ信号として出力される。また、コンポジット信号は、バッファアンプ２８Ｖを介して出力される。
【００２６】なお、このＭＰＥＧビデオデコーダ２５としては、ＳＧＳ−ＴｈｏｍｓｏｎＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ社のＭＰＥＧ２復号化ＬＳＩ（ＳＴｉ３５００）を用いることができる。その概略は、例えば、日経ＰＢ社「日経エレクトロニクス」１９９４．３．１４（ｎｏ．６０３）第１０１頁乃至１１０頁に、Ｍａｒｔｉｎ Ｂｏｌｔｏｎ氏により紹介されている。
【００２７】また、ＭＰＥＧ２−Ｔｒａｎｓｐｏｒｔｓｔｒｅａｍに関しては、アスキー株式会社１９９４年８月１日発行の「最新ＭＰＥＧ教科書」第２３１頁乃至２５３頁に説明がなされている。
【００２８】ＭＰＥＧオーディオデコーダ２６は、デマルチプレクサ２４より供給されたデジタルオーディオ信号をＤＲＡＭ２６ａに適宜記憶させ、ＭＰＥＧ方式により圧縮されているオーディオ信号のデコード処理を実行する。デコードされたオーディオ信号は、Ｄ／Ａ変換器３０においてＤ／Ａ変換され、左チャンネルのオーディオ信号は、バッファアンプ３１Ｌを介して出力され、右チャンネルのオーディオ信号は、バッファアンプ３１Ｒを介して出力される。
【００２９】ＲＦモジュレータ４１は、ＮＴＳＣエンコーダ２７が出力するコンポジット信号と、Ｄ／Ａ変換器３０が出力するオーディオ信号とをＲＦ信号に変換して出力する。また、このＲＦモジュレータ４１は、ＴＶモードが設定されたとき、ケーブルボックス等のＡＶ機器から入力されるＮＴＳＣ方式のＲＦ信号をスルーして、ＶＣＲや他のＡＶ機器（図示せず）にそのまま出力する。
【００３０】この実施例の場合、これらのビデオ信号およびオーディオ信号が、ＡＶライン１１を介してモニタ装置４に供給されることになる。
【００３１】ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）２９は、ＲＯＭ３７に記憶されているプログラムに従って各種の処理を実行する。例えば、チューナ２１、ＱＰＳＫ復調回路２２、エラー訂正回路２３などを制御する。また、ＡＶ機器制御信号送受信部２Ａを制御し、コントロールライン１２を介して、他のＡＶ機器（この実施例の場合、モニタ装置４）に所定のコントロール信号を出力し、また、他のＡＶ機器からのコントロール信号を受信する。
【００３２】このＣＰＵ２９に対しては、フロントパネル４０の操作ボタンスイッチ（図３）を操作して、所定の指令を直接入力することができる。また、リモートコマンダ５を操作すると、ＩＲ発信部５１より赤外線信号が出射され、この赤外線信号がＩＲ受信部３９により受光され、受光結果がＣＰＵ２９に供給される。従って、リモートコマンダ５を操作することによっても、ＣＰＵ２９に所定の指令を入力することができる。
【００３３】また、デマルチプレクサ２４は、フロントエンド２０から供給されるＭＰＥＧビデオデータとオーディオデータ以外に、ＥＰＧ（Ｅｌｅｃｔｒｉｃａｌ Ｐｒｏｇｒａｍ Ｇｕｉｄｅ）データなどを取り込み、データバッファメモリ３５のＥＰＧエリア３５Ａに供給し、記憶させる。ＥＰＧ情報は現在時刻から数十時間後までの各放送チャンネルの番組に関する情報（例えば、番組のチャンネル、放送時間、タイトル、カテゴリ等）を含んでいる。このＥＰＧ情報は、頻繁に伝送されてくるため、ＥＰＧエリア３５Ａには常に最新のＥＰＧを保持することができる。
【００３４】ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）３８には、電源オフ後も保持しておきたいデータ（例えばチューナ２１の４週間分の受信履歴、電源オフの直前に受信していたチャンネル番号（ラストチャンネル））などが適宜記憶される。そして、例えば、電源がオンされたとき、ラストチャンネルと同一のチャンネルを再び受信させる。ラストチャンネルが記憶されていない場合においては、ＲＯＭ３７にデフォルトとして記憶されているチャンネルが受信される。また、ＣＰＵ２９は、スリープモードが設定されている場合、電源オフ時であっても、フロントエンド２０、デマルチプレクサ２４、データバッファメモリ３５など、最低限の回路を動作状態とし、受信信号に含まれる時刻情報から現在時刻を計時し、所定の時刻に各回路に所定の動作（いわゆるタイマ録音など）をさせる制御なども実行する。例えば、外部のＶＣＲ（Ｖｉｄｅｏ Ｃａｓｅｔｔｅ Ｒｅｃｏｒｄｅｒ）と連動して、タイマ自動録画を実行する。
【００３５】さらに、ＣＰＵ２９は、所定のＯＳＤ（Ｏｎ−Ｓｃｒｅｅｎ Ｄｉｓｐｌａｙ）データを発生したいとき、ＭＰＥＧビデオデコーダ２５を制御する。ＭＰＥＧビデオデコーダ２５は、この制御に対応して所定のＯＳＤデータを生成して、ＤＲＡＭ２５ａのＯＳＤエリア２５ａＡ（図１０）に書き込み、さらに読み出して、出力する。これにより、所定の文字、図形など（例えばメニュー、ＥＰＧの一種としてのゼネラルプログラムガイド）などを適宜モニタ装置４に出力し、表示させることができる。
【００３６】なお、図４への図示は省略されているが、ＩＲＤ２は、受信したＳＣＲ（Ｓｙｓｔｅｍ Ｃｌｏｃｋ Ｒｅｆｅｒｅｎｃｅ）に同期したクロックを生成する回路（図１２）を内蔵しており、ＣＰＵ２９の制御の下に、クロックを生成し、ＭＰＥＧビデオデコーダ２５、ＭＰＥＧオーディオデコーダ２６、ＮＴＳＣエンコーダ２７などに出力するようになされている。
【００３７】図５は、リモートコマンダ５のボタンスイッチ５０の構成例を表している。方向ボタンスイッチ２０１乃至２０４は、カーソルを上下左右の４つの方向に移動（方向操作）するとき操作される。ボタンスイッチ２００は、リモートコマンダ５の上面に対して垂直方向に押下操作（セレクト操作）することができるようになされている。メニューボタンスイッチ１３４は、モニタ装置４にメニュー画面を表示させるとき操作される。イグジットボタンスイッチ１３５は、元の通常の画面に戻る場合などに操作される。
【００３８】チャンネルアップダウンボタンスイッチ１３３は、受信する放送チャンネルの番号を、アップまたはダウンするとき操作される。ボリウムボタンスイッチ１３２は、ボリウムをアップまたはダウンさせるとき操作される。
【００３９】０乃至９の数字が表示されている数字ボタン（テンキー）スイッチ１３８は、表示されている数字を入力するとき操作される。エンタボタンスイッチ１３７は、数字ボタンスイッチ１３８の操作が完了したとき、数字入力終了の意味で、それに続いて操作される。チャンネルを切り換えたとき、新たなチャンネルの番号、コールサイン（名称）、ロゴ、メイルアイコンからなるバーナ（ｂａｎｎｅｒ）が、３秒間表示される。このバーナには、上述したものからなる簡単な構成のものと、これらの他に、さらに、プログラム（番組）の名称、放送開始時刻、現在時刻なども含む、より詳細な構成のものの２種類があり、ディスプレイボタン１３６は、この表示されるバーナの種類を切り換えるとき操作される。
【００４０】テレビ／ビデオ切換ボタンスイッチ１３９は、モニタ装置４の入力を、テレビジョン受像機に内蔵されているチューナまたはビデオ入力端子からの入力（ＶＣＲなど）に切り換えるとき操作される。テレビ／ＤＳＳ切換ボタンスイッチ１４０は、テレビモードまたはＤＳＳモードを選択するとき操作される。数字ボタンスイッチ１３８を操作してチャンネルを切り換えると、切り換え前のチャンネルが記憶され、ジャンプボタンスイッチ１４１は、この切り換え前の元のチャンネルに戻るとき操作される。
【００４１】ガイドボタンスイッチ１４３は、メニューを介さずに、直接、ゼネラルガイド（ＥＰＧ）をモニタ装置４に表示させるとき操作される。
【００４２】ケーブルボタンスイッチ１４５、テレビボタンスイッチ１４６およびＤＳＳボタンスイッチ１４７はファンクション切り換え用、すなわち、リモートコマンダ５から出射される赤外線信号のコードの機器カテゴリを切り換えるためのボタンスイッチである。ケーブルボタンスイッチ１４５は、ケーブルを介して伝送される信号をケーブルボックス（図示せず）で受信し、これをモニタ装置４に表示させるとき操作され、これにより、ケーブルボックスに割り当てられた機器カテゴリのコードが赤外線信号として出射される。同様に、テレビボタンスイッチ１４６は、モニタ装置４に内蔵されているチューナにより受信した信号を表示させるとき操作される。ＤＳＳボタンスイッチ１４７は、衛星を介して受信した信号をＩＲＤ２で受信し、モニタ装置４に表示させるとき操作される。
【００４３】これらのボタンスイッチの裏側にはＬＥＤが配置され、それぞれケーブルボタンスイッチ１４５、テレビボタンスイッチ１４６またはＤＳＳボタンスイッチ１４７がオンされたとき点灯される。これにより、各種ボタンが押されたときに、どのカテゴリの機器に対して、コードが送信されたのかが示される。
【００４４】ケーブル電源ボタンスイッチ１５１、テレビ電源ボタンスイッチ１５２、ＤＳＳ電源ボタンスイッチ１５３がそれぞれ操作されたとき、ケーブルボックス、モニタ装置４、またはＩＲＤ２の電源がオンまたはオフされる。
【００４５】図６は、リモートコマンダ５の内部の構成例を表している。マイクロコンピュータ（以下マイコンと称する）７１を構成するＣＰＵ７２は、ボタンスイッチマトリックス８２を常時スキャンして、図５に示したリモートコマンダ５の、ボタンスイッチ５０の操作を検知する。ＣＰＵ７２は、ＲＯＭ７３に記憶されているプログラムにしたがって、各種の処理を実行し、適宜必要なデータをＲＡＭ７４に記憶させる。
【００４６】ＣＰＵ７２は、また赤外線信号を出力するとき、ＬＥＤドライバ７５を介して、ＬＥＤ７６を駆動し、赤外線信号を出力させる。
【００４７】Ｄｉｒｅｃｔ Ｂｒｏａｄｃａｓｔ Ｓａｔｅｌｌｉｔｅ Ｓｙｓｔｅｍの詳細は、日経ＢＰ社「日経エレクトロニクス」“米国情報スーパーハイウエーを支える技術”１９９４年１０月２４日発行第１８０頁乃至第１８９頁に、Ｌ．Ｗ．Ｂｕｔｔｅｒｗｏｒｔｈ，Ｊ．Ｐ．Ｇｏｄｗｉｎ，Ｄ．Ｒａｄｂｅｌ氏により紹介されている。
【００４８】図７は、このＤｉｒｅｃｔ Ｂｒｏａｄｃａｓｔ Ｓａｔｅｌｌｉｔｅ Ｓｙｓｔｅｍのエンコーダで行われている送信データの生成手順を表している。ＥＰＧデーには、ガイド（Ｇｕｉｄｅ）データ、チャンネル（Ｃｈａｎｎｅｌ）データおよびプログラム（Ｐｒｏｇｒａｍ）データがある。ガイドデータはプログラムガイド全体に関するデータであり、チャンネルデータはチャンネルに関するデータであり、プログラムデータはプログラム（番組）に関するデータである。その詳細については図１０を参照して後述する。
【００４９】これらのデータのうちのチャンネルデータとプログラムデータは、チャンネル毎に区分され、所定の数のチャンネルのデータがセグメントとしてまとめられる。図７の実施例においては、チャンネル１とチャンネル２のチャンネルデータおよびプログラムデータが、それぞれセグメント１のデータとされ、チャンネル３とチャンネル４のチャンネルデータおよびプログラムデータが、それぞれセグメント２のデータとされ、チャンネル５とチャンネル６のチャンネルデータおよびプログラムデータが、それぞれセグメント３のデータとされている。
【００５０】そして、これらのチャンネルデータとプログラムデータは、所定のサイズのパケットに分割され、各パケットにはそれぞれヘッダが付加されて、このパケット単位でデータが伝送される。
【００５１】送信側のエンコーダにおいては、図８に示すように、このようなチャンネルデータとプログラムデータだけでなく、ガイドデータ、ビデオデータ、オーディオデータもパケット化し、衛星に搭載されている１２．２ＧＨZ〜１２．７ＧＨZのＢＳＳ帯用高出力トランスポンダに対して伝送する。この場合、各トランスポンダに割り当てられている所定の周波数の信号に、複数（最大９個）のチャンネルのパケットを多重化して伝送する。すなわち、各トランスポンダは１つの搬送波で複数のチャンネルの信号を伝送することになる。したがって、例えばトランスポンダの数が２３個あれば、最大２０７（＝９×２３）チャンネルのデータの伝送が可能となる。
【００５２】ＩＲＤ２においては、フロントエンド２０で所定の１つのトランスポンダに対応する１つの周波数の搬送波を受信し、これを復調する。これにより最大９個のチャンネルのパケットデータが得られる。そして、デマルチプレクサ２４は、この復調出力から得られる各パケットを、データバッファメモリ３５に一旦記憶させて読み出す。ＥＰＧデータ（ガイドデータ、チャンネルデータおよびプログラムデータ）のパケットに関しては、ヘッダを除くデータ部分をＥＰＧエリア３５Ａに記憶させる。ビデオパケットは、ＤＲＡＭ２５ａに供給、記憶され、ＭＰＥＧビデオデコーダ２５によりデコード処理される。オーディオパケットは、ＤＲＡＭ２６ａに供給、記憶され、ＭＰＥＧオーディオデコーダ２６によりデコード処理される。
【００５３】図８のエンコーダにおける処理の詳細は、前述の日経エレクトロニクス“米国情報スーパーハイウエーを支える技術”の第１８０頁乃至第１８９頁に記載されているが、各トランスポンダにおいては、転送レートが同一になるようにスケジューリングを行う。各トランスポンダに割り当てられている１つの搬送波当りの伝送速度は、４０Ｍｂｉｔｓ／ｓｅｃである。
【００５４】例えばスポーツ番組のように、動きの激しい画像の場合、ＭＰＥＧビデオデータは、多くのパケットを占有する。このため、このようなプログラムが多くなると、１個のトランスポンダで伝送可能なプログラムの数は少なくなる。
【００５５】これに対して、ニュース番組のアナウンスの場面などのように、動きの少ない画像のＭＰＥＧビデオデータは、少ないパケットで伝送することができる。このため、このようなプログラムが多い場合においては、１個のトランスポンダで伝送可能なプログラムの数は大きくなる。
【００５６】図９は、ＤＲＡＭ２５ａの内部の使用状態を表している。いま、例えばモニタ装置４の画面を、７２０×４８０の画素で構成し、各画素について輝度を８ビットで表し、色差については２画素に１個の割合で８ビットで表すようにすると、１画面を構成するのに必要なビット数は４１４７２００（＝７２０×４８０×１．５×８）ビットとなる。１ワードを６４ビットで構成するものとすると、この値は６４８００ワードとなり、これを１６進数で表すと０ｘＦＤ２０ワードとなる。
【００５７】ＤＲＡＭ２５ａを管理する、ＭＰＥＧビデオデコーダ２５におけるレジスタに設定することができる値としてはこの値は大きすぎるため、これを５ビットだけＬＳＢ側にシフトすると、０ｘＦＤ２０は、０ｘ７ＥＱとなる。またこのレジスタに設定する値は、４の倍数である必要があるところから、０ｘ７ＥＱの値をその値より大きく４の倍数に最も近い値にすると、０ｘ７ＥＣとなる。
【００５８】したがって、この実施例においては、Ｉピクチャ、ＰピクチャおよびＢピクチャの画像データの記憶のために、それぞれバッファメモリ０乃至バッファメモリ２が設けられ、それぞれの容量は６４８９６ワードとされている。またＯＳＤデータの記憶領域として、１８１７６ワードの領域が確保され、入力されたデータを一時的に記憶するビットバッファメモリ領域として、４９２８０ワードの領域が確保されている。
【００５９】図１０は、データバッファメモリ３５のＥＰＧエリア３５Ａに記憶されたＥＰＧデータ（プログラムガイドデータ）の記憶状態を模式的に表している。ＣＰＵ２９は、図７と図８を参照して説明したように、送信側のエンコーダにおいてエンコードされ、パケット単位で伝送されてくるＥＰＧデータを、ＥＰＧエリア３５Ａに図１０に示すように記憶する。
【００６０】同図に示すように、プログラムガイドデータ（Ｄａｔａ ｏｆ Ｐｒｏｇｒａｍ Ｇｕｉｄｅ）（ＥＰＧデータ）は、ガイドデータ、チャンネルデータおよびプログラムデータの順に、順次記憶されている。
【００６１】このガイドデータには、現在の日付を表すＤａｔｅ、現在の時刻を表すＴｉｍｅ、セグメントの総数を表すＮｕｍｂｅｒ ｏｆ Ｓｅｇｍｅｎｔ、各セグメントの番号と、それに対応するトランスポンダの番号がリストとして記憶されているＴｒａｎｓｐｏｎｄｅｒ ｌｉｓｔ、各セグメントの番号とそのセグメントの有しているチャンネルの先頭の番号のリストであるＣｈａｎｎｅｌ Ｌｉｓｔが含まれている。
【００６２】このようなガイドデータの次には、チャンネルデータがセグメント１、セグメント２、セグメント３・・・の順番に配置されている。各セグメントには、所定の数のチャンネルのデータが配置されている。この実施例においては、セグメント１にチャンネル１とチャンネル２のデータが、セグメント２にチャンネル３とチャンネル４のデータが、それぞれ配置されている。
【００６３】各チャンネルのデータには、チャンネルの番号を表すＣｈａｎｎｅｌ Ｎｕｍｂｅｒ、放送局のコールサイン（名称）を表すＣｈａｎｎｅｌ Ｎａｍｅ、放送局のＬｏｇｏ（ロゴ）を識別するためのＬｏｇｏ ＩＤ、ＭＰＥＧビデオデータとＭＰＥＧオーディオデータを識別するＤａｔａ ＩＤｓ、そのチャンネル（例えばチャンネル１）の有する番組（プログラム）数を表すＮｕｍｂｅｒ ｏｆＰｒｏｇｒａｍｓ、所定のチャンネルの最初のプログラムデータの記憶されている場所（アドレス）（例えばチャンネル２の場合、その最初のプログラムデータＰｒｏｇｒａｍ２−１が記憶されているアドレスまでの、プログラムセグメントの先頭（図１０の場合、Ｐｒｏｇｒａｍ １−１の先頭）からのオフセット値）を表すＦｉｒｓｔ Ｐｒｏｇｒａｍ’ｓ Ｏｆｆｓｅｔが含まれている。
【００６４】また、プログラムデータには、番組名を表すＰｒｏｇｒａｍ Ｔｉｔｌｅ、放送開始時刻を表すＳｔａｒｔ Ｔｉｍｅ、プログラムの放送時間を表すＴｉｍｅＬｅｎｇｔｈ、プログラムのジャンル（カテゴリ）を表すＣａｔｅｇｏｒｙ、そのジャンル（カテゴリ）のさらに細かい分類を表すＳｕｂｃａｔｅｇｏｒｙ、プログラムの年齢制限を表すＲａｔｉｎｇ、プログラムの詳しい内容が格納されているＰｒｏｇｒａｍ Ｄｅｓｃｒｉｐｔｉｏｎ（例えば、ペイパービュー（Ｐａｙ ｐｅｒ Ｖｉｅｗの暗号化されている番組のデータを復号する条件もここに含まれる）により構成されている。
【００６５】このようなプログラムデータも、セグメント毎にまとめて配置されている。この実施例においては、セグメント１のプログラムデータはＰｒｏｇｒａｍ１−１乃至Ｐｒｏｇｒａｍ１−８の８個のチャンネル１のデータと、Ｐｒｏｇｒａｍ２−１乃至Ｐｒｏｇｒａｍ２−７の７個のチャンネル２のデータとにより構成されている。
【００６６】図１１は、モニタ装置４にゼネラルガイドの画面を表示するまでのデータの処理を、模式的に表している。
【００６７】ＣＰＵ２９は、デマルチプレクサ２４に内蔵されているレジスタ２４ａに、フロントエンド２０より入力されるデータの転送先を予め設定しておく。そしてフロントエンド２０より供給されたデータは、データバッファメモリ３５に一旦記憶された後、デマルチプレクサ２４により読み出されれ、レジスタ２４ａに設定されている転送先に転送される。
【００６８】例えば、データバッファメモリ３５に記憶されたデータのうち、デマルチプレクサ２４のレジスタ２４ａに記憶されているＤＡＴＡ ＩＤ ｏｆ ‘ＭＰＥＧＶｉｄｅｏ’と一致するヘッダを有するパケットのデータ部分のみが、ＭＰＥＧビデオデコーダ２５に転送される。また、レジスタ２４ａに記憶されているＤＡＴＡ ＩＤ ｏｆ ‘ＭＰＥＧ Ａｕｄｉｏ’と一致するヘッダを有するパケットのデータ部分が、ＭＰＥＧオーディオデコーダ２６に転送される。
【００６９】同様に、レジスタ２４ａに記憶されているＤＡＴＡ ＩＤ ｏｆ ‘Ｇｕｉｄｅ’と一致するヘッダを有するパケットのデータ部分は、レジスタ２４ａに記憶されているＡｄｄｒｅｓｓ ｏｆ ‘Ｇｕｉｄｅ’で指定されるデータバッファメモリ３５のＥＰＧエリア３５ａに転送され、書き込まれる。このようにしてＥＰＧエリア３５Ａには、ＥＰＧデータが図１０に示すように記憶される。
【００７０】なお、ヘッダはこの転送が完了したとき不要となるため、廃棄される。
【００７１】このようにして、例えば１２０Ｋｂｙｔｅの容量を有するＥＰＧエリア３５Ａにその容量分のＥＰＧデータが記憶されると、デマルチプレクサ２４はＣＰＵ２９に対して、フルアップステータス信号を出力する。ＣＰＵ２９は、この制御信号の入力を受けると、ＥＰＧデータの取り込みを中止し、その後、ＥＰＧを表示する時点で、圧縮されているＥＰＧデータの伸長、ソート、デコード処理などの解読処理を実行する。
【００７２】このようにして、例えば２００チャンネル分の現在時刻から４．５時間後までのＥＰＧデータをＥＰＧエリア３５Ａに取り込むのであるが、このＥＰＧデータ（ガイドデータ、チャンネルデータおよびプログラムデータ）は、どのトランスポンダからも受信することが可能とされている。すなわち、どのトランスポンダにおいても同一のＥＰＧデータが伝送されてくる。
【００７３】次にＣＰＵ２９は、ＥＰＧエリア３５Ａに記憶されているＥＰＧデータから所定のチャンネルのデータを検索するためのソートテーブル２３０を作成し、ＳＲＡＭ３６に記憶させる。このソートテーブル２３０は、全てのチャンネル（例えば２００チャンネル）の現在時刻から４．５時間後までの各番組を検索するための全ＥＰＧテーブル２４０に対応している。ＣＰＵ２９は、この全ＥＰＧテーブル２４０から所定の範囲の表示領域２５０のチャンネルの所定の範囲の時間のプログラム（番組）のデータをＥＰＧエリア３５Ａから読み出し、ＤＲＡＭ２５ａのＯＳＤエリア２５ａＡに、ビットマップデータとして書き込ませる。そして、ＭＰＥＧビデオデコーダ２５が、ＯＳＤエリア２５ａＡのビットマップデータを読み出して、モニタ装置４に出力することで、モニタ装置４に、ゼネラルガイドなどのガイドＥＰＧを表示させることができる。
【００７４】ＯＳＤデータとして文字などを表示する場合、ＥＰＧエリア３５Ａに記憶されている文字データは圧縮されているため、辞書を使って元に戻す処理を行う。このためＲＯＭ３７には、圧縮コード変換辞書が記憶されている。この圧縮コード変換辞書には音節の辞書と単語の辞書があり、音節の辞書は１つ、単語の辞書は３種類用意されている。
【００７５】単語は２バイトのデータにより表され、最初の１バイトは、この３種類の単語の辞書の種類を表す数字とされ、０，１または２とされる。２バイトのデータのうち、残りの１バイトにより、０乃至２５５の順番に予め用意された単語が配列され、その番号で１つの単語が表されるようになされている。送信側のエンコーダは、所定の単語を伝送するとき、この２バイトのコードを伝送することで、その単語を伝送する。ＲＯＭ３７には、エンコーダ側において用意されているこの変換辞書と同一の辞書が用意され、この変換辞書を用いて２バイトのコードを元の単語に復元する。
【００７６】また、予め用意された単語以外の文字を伝送する場合においては、予め用意された２５２種類の音節のうち、所定のものを組み合わせて１つの単語を伝送するようにする。この音節は、１バイトのコードで表される。
【００７７】ＲＯＭ３７にはまた、文字コードとフォントのビットマップデータの格納位置との対応表（アドレス変換テーブル）が記憶されている。この変換テーブルを参照することで、所定の文字コードに対応するビットマップデータを読み出し、ＯＳＤエリア２５ａＡに書き込むことができる。勿論ＲＯＭ３７には、このビットマップデータ自体も所定のアドレスに記憶されている。
【００７８】さらにＲＯＭ３７には、Ｌｏｇｏを表示するためのＬｏｇｏデータが記憶されているとともに、Ｌｏｇｏ ＩＤと、そのＩＤに対応するＬｏｇｏデータ（ビットマップデータ）を呼び出すためのアドレスの変換テーブルが記憶されている。Ｌｏｇｏ ＩＤが判ったとき、そのＩＤに対応するアドレスに記憶されているＬｏｇｏデータを読み出し、ＯＳＤエリア２５ａＡに書き込むことにより、各放送局のＬｏｇｏなどをモニタ装置４に表示することができるようになされている。
【００７９】なおＳＲＡＭ３６に記憶されるソートテーブルは、チャンネル番号順に用意されるのであるが、これをカテゴリなどを使って、特定のチャンネルあるいはプログラムを抽出したり、順序を入れ換える場合には、このソートテーブルを書き換えるようにする。ただし、このソートテーブルは後述するように、チャンネルデータとプログラムデータの位置情報（ポインタ）が格納されたテーブルであり、プログラムデータとチャンネルデータのポインタは組になっている。そこでこのプログラムデータとチャンネルデータを書き換える場合においては、組単位で書き換えることになる。
【００８０】図１２は、ＩＲＤ２において、ＭＰＥＧビデオデコーダ２５や、ＭＰＥＧオーディオデコーダ２６などが、以上のような処理を実行する上において必要とされるクロックを生成するためのデジタルＰＬＬ回路の構成例を表している。デマルチプレクサ２４より供給されたデータ（ビットストリーム）は、トランスポートＩＣ３０１のＳＣＲ検出回路３１１と、ＳＣＲラッチ信号生成回路３１２に供給される。このビットストリーム中には、ビデオデータやオーディオデータをデコードするときの基準となる時刻基準値としてのＳＣＲ（Ｓｙｓｔｅｍ Ｃｌｏｃｋ Ｒｅｆｅｒｅｎｃｅ）が含まれている。すなわち、図８に示したエンコーダは、このＳＣＲもエンコードして伝送する。
【００８１】ＳＣＲは、ＭＰＥＧ１（ＩＳＯ／ＩＥＣ １１１７２）においては、複数のパケットにより構成されるパックのヘッダに配置され、ＭＰＥＧ２（ＩＳＯ／ＩＥＣ １３８１８）においては、ＭＰＥＧ２−ＰＳではパックヘッダに、ＭＰＥＧ２−ＴＳではトランスポートパケットに、それぞれ配置されるようになされている。
【００８２】あるいはまた、図１３のビットストリームに示すように、ビデオデータを収容するビデオパケットの前に、対応するビデオＡＵＸパケットを配置し、そこにビデオ用のＳＣＲを収容し、オーディオデータを収容するオーディオパケットの前に、対応するオーディオＡＵＸパケットを配置し、そこにオーディオ用のＳＣＲを収容するようにしてもよい。このビデオ用とオーディオ用のＳＣＲは、通常同一の値となるが、両者は同期しているので異なる値となっていてもよい。
【００８３】ＳＣＲ検出回路３１１は、入力されたビットストリーム中に含まれるＳＣＲを検出し（図１３に示すように、ビデオ用とオーディオ用のＳＣＲがある場合においては、その一方を検出し）、位相比較部３２１に出力する。ＳＣＲラッチ信号生成回路３１２は、ビットストリームからＳＣＲを検出したとき、そのＳＣＲの検出タイミングに同期したＳＣＲラッチ信号を生成し、レジスタ３１３のクロック端子に供給する。
【００８４】レジスタ３１３は、ＳＣＲラッチ信号生成回路３１２よりＳＣＲラッチ信号が供給されたタイミングにおいて、カウンタ３１４が出力しているカウント値を保持し、これをＳＴＣ（Ｓｙｓｔｅｍ Ｔｉｍｅ Ｃｌｏｃｋ）としてのＬＴＩＭＥとして、位相比較部３２１に出力する。
【００８５】ＣＰＵ２９により構成される位相比較部３２１は、ＳＣＲ検出回路３１１の出力するＳＣＲと、レジスタ３１３が出力するＬＴＩＭＥとの位相を比較し、その位相誤差に対応するｐｒｅｃｉｓｅＰＣを生成して、トランスポートＩＣ３０１の位相比較出力部３１５に出力する。位相比較出力部３１５は、位相比較部３２１より供給されたｐｒｅｃｉｓｅＰＣをＤ／Ａ変換して、ローパスフィルタ３２２に出力するようになされている。
【００８６】ローパスフィルタ３２２は、位相比較出力部３１５より供給されたアナログ信号を平滑し、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ ＣｏｎｔｒｏｌｅｄＯｓｃｉｌｌａｔｏｒ）３２３に出力するようになされている。ＶＣＯ３２３は、ローパスフィルタ３２２から供給される制御電圧に対応する位相の２７ＭＨｚの周波数のクロックを生成し、このクロックをＭＰＥＧビデオデコーダ２５、ＭＰＥＧオーディオデコーダ２６、ＮＴＳＣエンコーダ２７などに供給する。またこのクロックは、カウンタ３１４に供給され、カウントされるようになされている。以上のようにして図１２に示す回路は、いわゆるデジタルＰＬＬ回路を構成している。
【００８７】次に、図１２に示す実施例の動作について説明する。ＳＣＲ検出回路３１１は、ビットストリームに含まれるＳＣＲを検出する。このＳＣＲは、図８に示すエンコーダ側において、ビデオデータやオーディオデータなどをエンコードするときの基準となるクロックをカウントすることにより生成した値とされている。したがってこの値は、図１４に示すように１番最初のタイミング（所定の基準のタイミング（０のタイミング））において、ＳＣＲ（０）となり、タイミングｍ，ｎにおいてＳＣＲ（ｍ），ＳＣＲ（ｎ）となる。ＳＣＲ検出回路３１１は、このようなＳＣＲ（０），ＳＣＲ（ｍ），ＳＣＲ（ｎ）などを検出し、位相比較部３２１に出力する。
【００８８】一方、カウンタ３１４がＶＣＯ３２３が出力するクロックをカウントする。ＳＣＲラッチ信号生成回路３１２は、ビットストリーム中にＳＣＲを検出したとき、ＳＣＲラッチ信号を生成し、レジスタ３１３に出力する。その結果、レジスタ３１３には、ビットストリーム中にＳＣＲが検出されたタイミングにおけるカウンタ３１４のカウント値がＬＴＩＭＥとして保持される。したがって、このレジスタ３１３に保持されるＬＴＩＭＥの値も、図１４に示すように、時間の経過と共に変化する。すなわち、０の（所定の基準の）タイミングにおいては、ＬＴＩＭＥ（０）となり、ｍのタイミングにおいては、ＬＴＩＭＥ（ｍ）となり、ｎのタイミングにおいては、ＬＴＩＭＥ（ｎ）となる。
【００８９】これらのＬＴＩＭＥ（０），ＬＴＩＭＥ（ｍ），ＬＴＩＭＥ（ｎ）は、ＳＣＲとの位相誤差が存在しない場合においては、それぞれＳＣＲ（０），ＳＣＲ（ｍ），ＳＣＲ（ｎ）と同一の値となる。しかしながら実際には、それらの間には、位相誤差ｄ（０）（＝ＳＣＲ（０）−ＬＴＩＭＥ（０）），ｄ（ｍ）（＝ＳＣＲ（ｍ）−ＬＴＩＭＥ（ｍ）），ｄ（ｎ）（＝ＳＣＲ（ｎ）−ＬＴＩＭＥ（ｎ））が存在することになる。
【００９０】そこで位相比較部３２１は、ＳＣＲとＬＴＩＭＥとの位相を比較し、その位相誤差ｐｒｅｃｉｓｅＰＣを求める。位相比較出力部３１５は、位相比較部３２１が出力する位相誤差ｐｒｅｃｉｓｅＰＣをＤ／Ａ変換して位相誤差ＰＣとし、ローパスフィルタ３２２を介して、ＶＣＯ３２３に供給する。その結果、ＶＣＯ３２３の発生するクロックの位相がＳＣＲの位相と一致するように（位相誤差ＰＣが０となるように）サーボがかかることになる。
【００９１】次に図１５を参照して、位相比較部３２１における位相比較処理についてさらに詳細に説明する。最初にステップＳ１においてＣＰＵ２９は、そのタイミング（いまの場合ｎのタイミング）における、差分位相誤差Ｄ（ｎ）の絶対値が、このＰＬＬ回路のドリフ１、許容値Ａより大きいか否かを判定する。
【００９２】すなわち、次式が成立するか否かを判定する。
｜Ｄ（ｎ）｜＞Ａ・・・（１）
ここでＤ（ｎ）は、次式で表される。
Ｄ（ｎ）＝ｄ（ｎ）−ｄ（０）・・・（２）
また、図１４を参照して説明したようにｄ（ｎ）＝ＳＣＲ（ｎ）−ＬＴＩＭＥ（ｎ）・・・（３）
である。
【００９３】ステップＳ１において、差分位相誤差Ｄ（ｎ）の絶対値が、許容値Ａより大きいと判定された場合、ステップＳ２に進み、現在のｎのタイミングにおける位相誤差ｄ（ｎ）を、基準のタイミング（０のタイミング）における位相誤差ｄ（０）に設定する。すなわち、差分位相誤差Ｄ（ｎ）の絶対値が許容値Ａを超えるほど大きい場合においては、ＰＬＬ回路でこの誤差を吸収しようとしても時間がかかるため、目標とする位相誤差ｄ（０）をリセットし、現在の位相誤差ｄ（ｎ）を設定するのである。そして、このときからあらためて位相誤差の制御を行うようにする。これにより、ＰＬＬ回路をより迅速にロックさせることが可能となる。したがってステップＳ１において、差分位相誤差Ｄ（ｎ）の絶対値が、許容値Ａに等しいか、それより小さいと判定された場合においては、ステップＳ２の処理はスキップされる。
【００９４】次にステップＳ３に進み、間隔ｉｎｔｅｒｖａｌが、最小間隔Ｂより大きいか否かを判定する。すなわち次式を判定する。
【００９５】ｉｎｔｅｒｖａｌ＞Ｂ・・・（４）
ここで、間隔ｉｎｔｅｒｖａｌは次式で表される。
ｉｎｔｅｒｖａｌ＝ＳＣＲ（ｎ）−ＳＣＲ（ｍ）・・・（５）
このｍのタイミングは、現在のｎのタイミングの直前のＳＣＲが検出されたときのタイミングを表している。
【００９６】ステップＳ３において、間隔ｉｎｔｅｒｖａｌが最低間隔Ｂより大きいと判定された場合、タイミングｍからタイミングｎまでの間に、調整すべき位相誤差が発生したことが考えられる。そこでこの場合においては、ステップＳ４に進み、次式を演算する。
Ｃｏｎｔｒｏｌ＿ｖａｌｕｅ＝［Ｄ（ｎ）＋ｄ（ｎ）−ｄ（ｍ）］×Ｋ／（ｉｎｔｅｒｖａｌ）
・・・（６）
ｐｒｅｃｉｓｅＰＣ＝ｐｒｅｃｉｓｅＰＣ＋Ｃｏｎｔｒｏｌ＿ｖａｌｕｅ・・・（７）
ここで係数Ｋは、定数である。
【００９７】上記（６）式におけるＤ（ｎ）は、Ｃｏｎｔｒｏｌ＿ｖａｌｕｅを、ｄ（０）を中心に振動させる成分であり、（ｄ（ｎ）−ｄ（ｍ））は、Ｃｏｎｔｒｏｌ＿ｖａｌｕｅを、０に収束させる成分である。従来、このＣｏｎｔｒｏｌ＿ｖａｌｕｅを求めるのに、Ｄ（ｎ）または（ｄ（ｎ）−ｄ（ｍ））のうちの一方のみを考慮していた。その結果、Ｃｏｎｔｒｏｌ＿ｖａｌｕｅの値を正確に設定することができず、ビデオデータやオーディオデータがＤＲＡＭ２５ａまたは、ＤＲＡＭ２６ａにおいてオーバーフローしたり、アンダーフローするようなことがあった。本実施例においては、２つの成分を考慮してＣｏｎｔｒｏｌ＿ｖａｌｕｅを求め、この値を前回の位相誤差ｐｒｅｃｉｓｅＰＣに加算して、今回の位相誤差ｐｒｅｃｉｓｅＰＣを求めるようにしているため、正確な位相誤差を求めることができ、メモリにオーバーフローやアンダーフローが発生することを抑制することができる。
【００９８】ステップＳ４において、以上のような演算が行われた後、ステップＳ５に進み、ステップＳ４で求めた詳細な位相誤差ｐｒｅｃｉｓｅＰＣの絶対値が、上下の限界値Ｃより小さいか否かを判定する。すなわち次式を演算する。
｜ｐｒｅｃｉｓｅＰＣ｜＜Ｃ・・・（８）
【００９９】ｐｒｅｃｉｓｅＰＣの絶対値が限界値Ｃと等しいか、それより大きいとステップＳ５において判定された場合においてはステップＳ６に進み、位相誤差ｐｒｅｃｉｓｅＰＣの値をその限界値にクリップする。すなわちｐｒｅｃｉｓｅＰＣの値が必要以上に大きな値になることを禁止する。これによりＰＬＬ回路で生成したクロックの位相が、必要以上に逆極性の位相に移動してしまい、その収束にかえって時間がかかるようになることが防止される。ステップＳ５において、ｐｒｅｃｉｓｅＰＣの絶対値が限界値Ｃより小さいと判定された場合においては、ステップＳ６の処理はスキップされる。
【０１００】次にステップＳ７に進み、ステップＳ４またはステップＳ６で設定した位相誤差ｐｒｅｃｉｓｅＰＣの値を位相比較出力部３１５に出力し、アナログ信号に変換させる。
【０１０１】ステップＳ３において、間隔ｉｎｔｅｒｖａｌが最低間隔Ｂと等しいか、それより小さいと判定された場合においては、直前のｍのタイミングから現在のｎのタイミングまで時間が経過したとしても、その間隔ｉｎｔｅｒｖａｌが短いため、その間に調整を要するほど位相誤差がずれることは考えにくい。そこで、この場合においては特別な処理を実行せず、前のタイミングにおける位相誤差ＰＣをそのまま出力する。
【０１０２】以上の実施例においては、本発明をＩＲＤ２に応用した場合を例として説明したが、このＩＲＤは、実質的にモニタ装置４（テレビジョン受像機）に内蔵させることも可能である。また、本発明は、ＩＲＤ２の他、デジタル信号をクロックに同期して処理するその他のデジタルデータ処理装置に応用することが可能である。
【０１０３】
【発明の効果】以上の如く請求項１に記載のデジタルデータ処理装置および請求項７に記載のデジタルデータ処理方法によれば、差分位相誤差の許容差分位相誤差との比較結果に対応して基準位相誤差をそのときの位相誤差に設定するようにしたので、クロックを迅速に生成することが可能となる。
【０１０４】また請求項６に記載のデジタルデータ処理装置および請求項８に記載のデジタルデータ処理方法によれば、差分位相誤差、そのときの位相誤差、および直前の位相誤差の和に、所定の係数を乗算すると共に、間隔で除算した制御値を演算し、制御値をそのときの制御信号に加算して新たな制御信号とするようにしたので、位相誤差が少ないクロックを生成することが可能となる。
【図面の簡単な説明】
【図１】本発明を応用したＡＶシステムの構成例を示す斜視図である。
【図２】図１のＡＶシステムの電気的接続状態を示すブロック図である。
【図３】図１のＩＲＤ２の正面の構成例を示す正面図である。
【図４】図１のＩＲＤ２の内部の構成例を示すブロック図である。
【図５】図１のリモートコマンダ５の上面の構成例を示す平面図である。
【図６】図５のリモートコマンダ５の内部の構成例を示すブロック図である。
【図７】チャンネルデータとプログラムデータのセグメント化を説明する図である。
【図８】送信側のエンコーダにおける処理とその出力を受信するＩＲＤ２の処理を示す図である。
【図９】図４のＤＲＡＭ２５ａの記憶領域の区分を説明する図である。
【図１０】図４のＥＰＧエリア３５Ａに記憶されるＥＰＧデータを説明する図である。
【図１１】デマルチプレクサの動作を説明する図である。
【図１２】クロックを生成するデジタルＰＬＬ回路の構成例を示すブロック図である。
【図１３】ＳＣＲを伝送するビットストリームを証明する図である。
【図１４】図１２の実施例の動作を説明するタイミングチャートである。
【図１５】図１２の実施例の動作を説明するフローチャートである。
【符号の説明】
１ ＡＶシステム
２ ＩＲＤ
３ パラボラアンテナ
４ モニタ装置
４Ａ ＣＲＴ
５ リモートコマンダ
２１ チューナ
２３ エラー訂正回路
２４ デマルチプレクサ
２５ ＭＰＥＧビデオデコーダ
２５ａ ＤＲＡＭ
２６ ＭＰＥＧオーディオデコーダ
２６ａ ＤＲＡＭ
２９ ＣＰＵ
３５ データバッファメモリ
３５Ａ ＥＰＧエリア
３６ ＳＲＡＭ
３７ ＲＯＭ
３８ ＥＥＰＲＯＭ
３９ ＩＲ受信部
【０００１】
【産業上の利用分野】本発明はデジタルデータ処理装置および方法に関し、例えば衛星を介して伝送される電子番組ガイド情報に基づいてテレビジョン放送を受信する装置に用いて好適なデジタルデータ処理装置および方法に関する。
【０００２】
【従来の技術】近年、米国においてＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）などの高能率符号化技術を応用して、ケーブルテレビジョン（ＣＡＴＶ：Ｃａｂｌｅ Ｔｅｌｅｖｉｓｉｏｎ）や、デジタル直接衛星放送（ＤＳＳ：Ｄｉｇｉｔａｌ Ｓａｔｅｌｌｉｔｅ Ｓｙｓｔｅｍ（Ｈｕｇｈｅｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ社の商標））などにおいて、ビデオ信号とオーディオ信号をデジタル化し、デジタルデータを衛星を介して伝送し、受信側においてこれを受信し、復調するようにしたシステムが普及しつつある。
【０００３】これらのシステムにおいては、受信側において、専用のデジタルデータ処理装置（デコーダ）が必要となる。これらのデジタルデータ処理装置においては、伝送されてくるデジタルデータからクロックを生成し、そのクロックを基にビデオデータやオーディオデータを処理する必要がある。
【０００４】従来このようなクロックを生成するのに、ＰＬＬ（Ｐｈａｓｅ ＬｏｃｋｅｄＬｏｏｐ）回路が用いられている。すなわち、伝送データにはクロックを生成するための基準となるデータとして、ＳＣＲ（Ｓｙｓｔｅｍ Ｃｌｏｃｋ Ｒｅｆｅｒｅｎｃｅ）が含まれており、このＳＣＲを基準としてクロックが生成される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来のデジタルデータ処理装置におけるＰＬＬ回路は、何らかの理由により、ＳＣＲと受信側において生成しているクロックの位相がある程度以上離れると、許容される範囲内の位相誤差のクロックに戻すのに時間がかかる課題があった。
【０００６】また、位相誤差が少ないクロックを生成することが困難であり、デジタルデータを処理するために、一時的にデータを記憶するバッファがオーバーフローしたり、あるいはアンダーフローする恐れがあった。
【０００７】本発明はこのような状況に鑑みてなされたものであり、迅速に許容誤差の範囲内の位相のクロックを生成するようにするものである。また、より正確な位相のクロックを生成することができるようにするものである。
【０００８】
【課題を解決するための手段】請求項１に記載のデジタルデータ処理装置は、時刻基準値と計数値との差としての位相誤差と、所定の基準のタイミングにおける前記時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差を、所定の許容差分位相誤差と比較する許容差分位相誤差比較手段と、許容差分位相誤差比較手段の比較結果に対応して、基準位相誤差をリセットし、そのときの位相誤差に設定するリセット手段とを備えることを特徴とする。
【０００９】請求項６に記載のデジタルデータ処理装置は、比較手段が、時刻基準値と計数値との差としての位相誤差と所定の基準のタイミングにおける時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差、そのときの位相誤差、およびそのときの直前の位相誤差の和に、所定の係数を乗算するとともに、そのときの位相誤差とそのときの直前の位相誤差との差としての間隔で除算した制御値を演算し、制御値をそのときの制御信号に加算して新たな制御信号とすることを特徴とする。
【００１０】請求項７に記載のデジタルデータ処理方法は、時刻基準値と計数値との差としての位相誤差と、所定の基準のタイミングにおける時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差を、所定の許容差分位相誤差と比較し、差分位相誤差が許容差分位相誤差より大きいとき、基準位相誤差をリセットし、そのときの位相誤差に設定することを特徴とする。
【００１１】請求項８に記載のデジタルデータ処理方法は、時刻基準値と計数値との差としての位相誤差と所定の基準のタイミングにおける時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差、そのときの位相誤差、およびそのときの直前の位相誤差の和に、所定の係数を乗算するとともに、そのときの位相誤差とそのときの直前の位相誤差との差としての間隔で除算した制御値を演算し、制御値をそのときの制御信号に加算して新たな制御信号とすることを特徴とする。
【００１２】
【作用】請求項１に記載のデジタルデータ処理装置および請求項７に記載のデジタルデータ処理方法においては、許容差分位相誤差との比較結果に対応して、基準位相誤差をリセットし、そのときの位相誤差に設定する。
【００１３】また、請求項６に記載のデジタルデータ処理装置および請求項８に記載のデジタルデータ処理方法においては、差分位相誤差、そのときの位相誤差、およびそのときの直前の位相誤差の和に、所定の係数が乗算されると共に、その和を間隔で除算した制御値が演算される。そして制御値を、そのときの制御信号に加算して、新たな制御信号とされる。
【００１４】
【実施例】図１は、本発明を応用したＡＶ（Ａｕｄｉｏ Ｖｉｄｅｏ）システムの構成例を示している。この実施例の場合、ＡＶシステムは、パラボラアンテナ３で図示せぬ衛星（放送衛星または通信衛星）を介して受信した信号を復調するＩＲＤ（Ｉｎｔｅｇｒａｔｅｄ Ｒｅｃｅｉｖｅｒ／Ｄｅｃｏｄｅｒ）２と、モニタ装置４により構成されている。モニタ装置４とＩＲＤ２は、ＡＶライン１１とコントロールライン１２により、相互に接続されている。
【００１５】ＩＲＤ２に対しては、リモートコマンダ５により赤外線（ＩＲ：Ｉｎｆｒａｒｅｄ）信号により指令を入力することができるようになされている。即ち、リモートコマンダ５のボタンスイッチ５０（図５）の所定のものを操作すると、それに対応する赤外線信号がＩＲ発信部５１から出射され、ＩＲＤ２のＩＲ受信部３９（図４）に入射されるようになされている。
【００１６】図２は、図１のＡＶシステム１の電気的接続状態を表している。パラボラアンテナ３は、ＬＮＢ（Ｌｏｗ Ｎｏｉｓｅ Ｂｌｏｃｋ ｄｏｗｎｃｏｎｖｅｒｔｅｒ）３ａを有し、衛星からの信号を所定の周波数の信号に変換し、ＩＲＤ２に供給している。ＩＲＤ２は、その出力を、例えば、コンポジットビデオ信号線、オーディオＬ信号線、オーディオＲ信号線の３本の線により構成されるＡＶライン１１を介してモニタ装置４に供給している。
【００１７】さらに、ＩＲＤ２はＡＶ機器制御信号送受信部２Ａを、モニタ装置４はＡＶ機器制御信号送受信部４Ａを、それぞれ有している。これらは、ワイヤードＳＩＲＣＳ（Ｗｉｒｅｄ Ｓｏｎｙ Ｉｎｆｒａｒｅｄ Ｒｅｍｏｔｅ Ｃｏｎｔｒｏｌ Ｓｙｓｔｅｍ）（商標）よりなるコントロールライン１２により、相互に接続されている。
【００１８】図３は、ＩＲＤ２の正面の構成例を表している。ＩＲＤ２の左側には、電源ボタンスイッチ１１１が設けられている。この電源ボタンスイッチ１１１は、電源をオンまたはオフするとき操作される。電源がオンされたときＬＥＤ１１２が点灯するようになされている。ＬＥＤ１１２の右側には、ＬＥＤ１１３と１１４が設けられ、ＬＥＤ１１３は、衛星からの信号を受信し出力するＤＳＳモードを選択したとき点灯し、例えば、ケーブルボックスからＲＦ入力端子に入力されたＲＦ信号を、ＲＦモジュレータ４１（図４）を介してＲＦ出力端子より出力するテレビジョン（ＴＶ）モードを選択したとき消灯される。ＬＥＤ１１４は、衛星を介して、このＩＲＤ２に対して、所定のメッセージが伝送されてきたとき、点灯するようになされている。ユーザがこのメッセージをモニタ装置４に出力し表示させ、これを確認したとき、ＬＥＤ１１４は消灯される。
【００１９】ＴＶ／ＤＳＳボタンスイッチ１１５をオンすると、ＤＳＳモードが設定され、オフするとＴＶモードが設定される。また、メニューボタンスイッチ１２１は、モニタ装置４にメニューを表示させるとき操作される。
【００２０】セレクトボタンスイッチ１１６の上下左右には、それぞれアップボタンスイッチ１１７、ダウンボタンスイッチ１１８、レフトボタンスイッチ１１９およびライトボタンスイッチ１２０が配置されている。これらのアップボタンスイッチ１１７、ダウンボタンスイッチ１１８、レフトボタンスイッチ１１９およびライトボタンスイッチ１２０は、カーソルを上下左右方向に移動するとき操作される。また、セレクトボタンスイッチ１１６は、選択を確定するとき（セレクトするとき）操作される。
【００２１】図４は、前述したＤＳＳを受信するためのＩＲＤ２の内部の構成例を示している。パラボラアンテナ３のＬＮＢ３ａより出力されたＲＦ信号は、フロントエンド２０のチューナ２１に供給され、復調される。チューナ２１の出力は、ＱＰＳＫ復調回路２２に供給され、ＱＰＳＫ復調される。ＱＰＳＫ復調回路２２の出力は、エラー訂正回路２３に供給され、エラーが検出、訂正され、必要に応じて補正される。
【００２２】ＣＰＵ、ＲＯＭおよびＲＡＭ等からなるＩＣカードにより構成されているＣＡＭ（Ｃｏｎｄｉｔｉｏｎａｌ Ａｃｃｅｓｓ Ｍｏｄｕｌｅ）３３には、暗号を解読するのに必要なキーが、解読プログラムとともに格納されている。衛星を介して送信される信号は暗号化されているため、この暗号を解読するにはキーと解読処理が必要となる。そこで、カードリーダインタフェース３２を介してＣＡＭ３３からこのキーが読み出され、デマルチプレクサ２４に供給される。デマルチプレクサ２４は、このキーを利用して、暗号化された信号を解読する。
【００２３】尚、このＣＡＭ３３には、暗号解読に必要なキーと解読プログラムの他、課金情報なども格納されている。
【００２４】デマルチプレクサ２４は、フロントエンド２０のエラー訂正回路２３の出力する信号の入力を受け、これをデータバッファメモリ（ＳＲＡＭ：ＳｔａｔｉｃＲａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）３５に一旦記憶させる。そして、適宜これを読み出し、解読したビデオ信号をＭＰＥＧビデオデコーダ２５に供給し、解読したオーディオ信号をＭＰＥＧオーディオデコーダ２６に供給する。
【００２５】ＭＰＥＧビデオデコーダ２５は、入力されたデジタルビデオ信号をＤＲＡＭ２５ａに適宜記憶させ、ＭＰＥＧ方式により圧縮されているデジタルビデオ信号のデコード処理を実行する。デコードされたデジタルビデオ信号は、ＮＴＳＣエンコーダ２７に供給され、ＮＴＳＣ方式の輝度信号（Ｙ）、クロマ信号（Ｃ）、およびコンポジット信号（Ｖ）に変換される。輝度信号とクロマ信号は、バッファアンプ２８Ｙ，２８Ｃを介して、それぞれＳビデオ信号として出力される。また、コンポジット信号は、バッファアンプ２８Ｖを介して出力される。
【００２６】なお、このＭＰＥＧビデオデコーダ２５としては、ＳＧＳ−ＴｈｏｍｓｏｎＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ社のＭＰＥＧ２復号化ＬＳＩ（ＳＴｉ３５００）を用いることができる。その概略は、例えば、日経ＰＢ社「日経エレクトロニクス」１９９４．３．１４（ｎｏ．６０３）第１０１頁乃至１１０頁に、Ｍａｒｔｉｎ Ｂｏｌｔｏｎ氏により紹介されている。
【００２７】また、ＭＰＥＧ２−Ｔｒａｎｓｐｏｒｔｓｔｒｅａｍに関しては、アスキー株式会社１９９４年８月１日発行の「最新ＭＰＥＧ教科書」第２３１頁乃至２５３頁に説明がなされている。
【００２８】ＭＰＥＧオーディオデコーダ２６は、デマルチプレクサ２４より供給されたデジタルオーディオ信号をＤＲＡＭ２６ａに適宜記憶させ、ＭＰＥＧ方式により圧縮されているオーディオ信号のデコード処理を実行する。デコードされたオーディオ信号は、Ｄ／Ａ変換器３０においてＤ／Ａ変換され、左チャンネルのオーディオ信号は、バッファアンプ３１Ｌを介して出力され、右チャンネルのオーディオ信号は、バッファアンプ３１Ｒを介して出力される。
【００２９】ＲＦモジュレータ４１は、ＮＴＳＣエンコーダ２７が出力するコンポジット信号と、Ｄ／Ａ変換器３０が出力するオーディオ信号とをＲＦ信号に変換して出力する。また、このＲＦモジュレータ４１は、ＴＶモードが設定されたとき、ケーブルボックス等のＡＶ機器から入力されるＮＴＳＣ方式のＲＦ信号をスルーして、ＶＣＲや他のＡＶ機器（図示せず）にそのまま出力する。
【００３０】この実施例の場合、これらのビデオ信号およびオーディオ信号が、ＡＶライン１１を介してモニタ装置４に供給されることになる。
【００３１】ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）２９は、ＲＯＭ３７に記憶されているプログラムに従って各種の処理を実行する。例えば、チューナ２１、ＱＰＳＫ復調回路２２、エラー訂正回路２３などを制御する。また、ＡＶ機器制御信号送受信部２Ａを制御し、コントロールライン１２を介して、他のＡＶ機器（この実施例の場合、モニタ装置４）に所定のコントロール信号を出力し、また、他のＡＶ機器からのコントロール信号を受信する。
【００３２】このＣＰＵ２９に対しては、フロントパネル４０の操作ボタンスイッチ（図３）を操作して、所定の指令を直接入力することができる。また、リモートコマンダ５を操作すると、ＩＲ発信部５１より赤外線信号が出射され、この赤外線信号がＩＲ受信部３９により受光され、受光結果がＣＰＵ２９に供給される。従って、リモートコマンダ５を操作することによっても、ＣＰＵ２９に所定の指令を入力することができる。
【００３３】また、デマルチプレクサ２４は、フロントエンド２０から供給されるＭＰＥＧビデオデータとオーディオデータ以外に、ＥＰＧ（Ｅｌｅｃｔｒｉｃａｌ Ｐｒｏｇｒａｍ Ｇｕｉｄｅ）データなどを取り込み、データバッファメモリ３５のＥＰＧエリア３５Ａに供給し、記憶させる。ＥＰＧ情報は現在時刻から数十時間後までの各放送チャンネルの番組に関する情報（例えば、番組のチャンネル、放送時間、タイトル、カテゴリ等）を含んでいる。このＥＰＧ情報は、頻繁に伝送されてくるため、ＥＰＧエリア３５Ａには常に最新のＥＰＧを保持することができる。
【００３４】ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）３８には、電源オフ後も保持しておきたいデータ（例えばチューナ２１の４週間分の受信履歴、電源オフの直前に受信していたチャンネル番号（ラストチャンネル））などが適宜記憶される。そして、例えば、電源がオンされたとき、ラストチャンネルと同一のチャンネルを再び受信させる。ラストチャンネルが記憶されていない場合においては、ＲＯＭ３７にデフォルトとして記憶されているチャンネルが受信される。また、ＣＰＵ２９は、スリープモードが設定されている場合、電源オフ時であっても、フロントエンド２０、デマルチプレクサ２４、データバッファメモリ３５など、最低限の回路を動作状態とし、受信信号に含まれる時刻情報から現在時刻を計時し、所定の時刻に各回路に所定の動作（いわゆるタイマ録音など）をさせる制御なども実行する。例えば、外部のＶＣＲ（Ｖｉｄｅｏ Ｃａｓｅｔｔｅ Ｒｅｃｏｒｄｅｒ）と連動して、タイマ自動録画を実行する。
【００３５】さらに、ＣＰＵ２９は、所定のＯＳＤ（Ｏｎ−Ｓｃｒｅｅｎ Ｄｉｓｐｌａｙ）データを発生したいとき、ＭＰＥＧビデオデコーダ２５を制御する。ＭＰＥＧビデオデコーダ２５は、この制御に対応して所定のＯＳＤデータを生成して、ＤＲＡＭ２５ａのＯＳＤエリア２５ａＡ（図１０）に書き込み、さらに読み出して、出力する。これにより、所定の文字、図形など（例えばメニュー、ＥＰＧの一種としてのゼネラルプログラムガイド）などを適宜モニタ装置４に出力し、表示させることができる。
【００３６】なお、図４への図示は省略されているが、ＩＲＤ２は、受信したＳＣＲ（Ｓｙｓｔｅｍ Ｃｌｏｃｋ Ｒｅｆｅｒｅｎｃｅ）に同期したクロックを生成する回路（図１２）を内蔵しており、ＣＰＵ２９の制御の下に、クロックを生成し、ＭＰＥＧビデオデコーダ２５、ＭＰＥＧオーディオデコーダ２６、ＮＴＳＣエンコーダ２７などに出力するようになされている。
【００３７】図５は、リモートコマンダ５のボタンスイッチ５０の構成例を表している。方向ボタンスイッチ２０１乃至２０４は、カーソルを上下左右の４つの方向に移動（方向操作）するとき操作される。ボタンスイッチ２００は、リモートコマンダ５の上面に対して垂直方向に押下操作（セレクト操作）することができるようになされている。メニューボタンスイッチ１３４は、モニタ装置４にメニュー画面を表示させるとき操作される。イグジットボタンスイッチ１３５は、元の通常の画面に戻る場合などに操作される。
【００３８】チャンネルアップダウンボタンスイッチ１３３は、受信する放送チャンネルの番号を、アップまたはダウンするとき操作される。ボリウムボタンスイッチ１３２は、ボリウムをアップまたはダウンさせるとき操作される。
【００３９】０乃至９の数字が表示されている数字ボタン（テンキー）スイッチ１３８は、表示されている数字を入力するとき操作される。エンタボタンスイッチ１３７は、数字ボタンスイッチ１３８の操作が完了したとき、数字入力終了の意味で、それに続いて操作される。チャンネルを切り換えたとき、新たなチャンネルの番号、コールサイン（名称）、ロゴ、メイルアイコンからなるバーナ（ｂａｎｎｅｒ）が、３秒間表示される。このバーナには、上述したものからなる簡単な構成のものと、これらの他に、さらに、プログラム（番組）の名称、放送開始時刻、現在時刻なども含む、より詳細な構成のものの２種類があり、ディスプレイボタン１３６は、この表示されるバーナの種類を切り換えるとき操作される。
【００４０】テレビ／ビデオ切換ボタンスイッチ１３９は、モニタ装置４の入力を、テレビジョン受像機に内蔵されているチューナまたはビデオ入力端子からの入力（ＶＣＲなど）に切り換えるとき操作される。テレビ／ＤＳＳ切換ボタンスイッチ１４０は、テレビモードまたはＤＳＳモードを選択するとき操作される。数字ボタンスイッチ１３８を操作してチャンネルを切り換えると、切り換え前のチャンネルが記憶され、ジャンプボタンスイッチ１４１は、この切り換え前の元のチャンネルに戻るとき操作される。
【００４１】ガイドボタンスイッチ１４３は、メニューを介さずに、直接、ゼネラルガイド（ＥＰＧ）をモニタ装置４に表示させるとき操作される。
【００４２】ケーブルボタンスイッチ１４５、テレビボタンスイッチ１４６およびＤＳＳボタンスイッチ１４７はファンクション切り換え用、すなわち、リモートコマンダ５から出射される赤外線信号のコードの機器カテゴリを切り換えるためのボタンスイッチである。ケーブルボタンスイッチ１４５は、ケーブルを介して伝送される信号をケーブルボックス（図示せず）で受信し、これをモニタ装置４に表示させるとき操作され、これにより、ケーブルボックスに割り当てられた機器カテゴリのコードが赤外線信号として出射される。同様に、テレビボタンスイッチ１４６は、モニタ装置４に内蔵されているチューナにより受信した信号を表示させるとき操作される。ＤＳＳボタンスイッチ１４７は、衛星を介して受信した信号をＩＲＤ２で受信し、モニタ装置４に表示させるとき操作される。
【００４３】これらのボタンスイッチの裏側にはＬＥＤが配置され、それぞれケーブルボタンスイッチ１４５、テレビボタンスイッチ１４６またはＤＳＳボタンスイッチ１４７がオンされたとき点灯される。これにより、各種ボタンが押されたときに、どのカテゴリの機器に対して、コードが送信されたのかが示される。
【００４４】ケーブル電源ボタンスイッチ１５１、テレビ電源ボタンスイッチ１５２、ＤＳＳ電源ボタンスイッチ１５３がそれぞれ操作されたとき、ケーブルボックス、モニタ装置４、またはＩＲＤ２の電源がオンまたはオフされる。
【００４５】図６は、リモートコマンダ５の内部の構成例を表している。マイクロコンピュータ（以下マイコンと称する）７１を構成するＣＰＵ７２は、ボタンスイッチマトリックス８２を常時スキャンして、図５に示したリモートコマンダ５の、ボタンスイッチ５０の操作を検知する。ＣＰＵ７２は、ＲＯＭ７３に記憶されているプログラムにしたがって、各種の処理を実行し、適宜必要なデータをＲＡＭ７４に記憶させる。
【００４６】ＣＰＵ７２は、また赤外線信号を出力するとき、ＬＥＤドライバ７５を介して、ＬＥＤ７６を駆動し、赤外線信号を出力させる。
【００４７】Ｄｉｒｅｃｔ Ｂｒｏａｄｃａｓｔ Ｓａｔｅｌｌｉｔｅ Ｓｙｓｔｅｍの詳細は、日経ＢＰ社「日経エレクトロニクス」“米国情報スーパーハイウエーを支える技術”１９９４年１０月２４日発行第１８０頁乃至第１８９頁に、Ｌ．Ｗ．Ｂｕｔｔｅｒｗｏｒｔｈ，Ｊ．Ｐ．Ｇｏｄｗｉｎ，Ｄ．Ｒａｄｂｅｌ氏により紹介されている。
【００４８】図７は、このＤｉｒｅｃｔ Ｂｒｏａｄｃａｓｔ Ｓａｔｅｌｌｉｔｅ Ｓｙｓｔｅｍのエンコーダで行われている送信データの生成手順を表している。ＥＰＧデーには、ガイド（Ｇｕｉｄｅ）データ、チャンネル（Ｃｈａｎｎｅｌ）データおよびプログラム（Ｐｒｏｇｒａｍ）データがある。ガイドデータはプログラムガイド全体に関するデータであり、チャンネルデータはチャンネルに関するデータであり、プログラムデータはプログラム（番組）に関するデータである。その詳細については図１０を参照して後述する。
【００４９】これらのデータのうちのチャンネルデータとプログラムデータは、チャンネル毎に区分され、所定の数のチャンネルのデータがセグメントとしてまとめられる。図７の実施例においては、チャンネル１とチャンネル２のチャンネルデータおよびプログラムデータが、それぞれセグメント１のデータとされ、チャンネル３とチャンネル４のチャンネルデータおよびプログラムデータが、それぞれセグメント２のデータとされ、チャンネル５とチャンネル６のチャンネルデータおよびプログラムデータが、それぞれセグメント３のデータとされている。
【００５０】そして、これらのチャンネルデータとプログラムデータは、所定のサイズのパケットに分割され、各パケットにはそれぞれヘッダが付加されて、このパケット単位でデータが伝送される。
【００５１】送信側のエンコーダにおいては、図８に示すように、このようなチャンネルデータとプログラムデータだけでなく、ガイドデータ、ビデオデータ、オーディオデータもパケット化し、衛星に搭載されている１２．２ＧＨZ〜１２．７ＧＨZのＢＳＳ帯用高出力トランスポンダに対して伝送する。この場合、各トランスポンダに割り当てられている所定の周波数の信号に、複数（最大９個）のチャンネルのパケットを多重化して伝送する。すなわち、各トランスポンダは１つの搬送波で複数のチャンネルの信号を伝送することになる。したがって、例えばトランスポンダの数が２３個あれば、最大２０７（＝９×２３）チャンネルのデータの伝送が可能となる。
【００５２】ＩＲＤ２においては、フロントエンド２０で所定の１つのトランスポンダに対応する１つの周波数の搬送波を受信し、これを復調する。これにより最大９個のチャンネルのパケットデータが得られる。そして、デマルチプレクサ２４は、この復調出力から得られる各パケットを、データバッファメモリ３５に一旦記憶させて読み出す。ＥＰＧデータ（ガイドデータ、チャンネルデータおよびプログラムデータ）のパケットに関しては、ヘッダを除くデータ部分をＥＰＧエリア３５Ａに記憶させる。ビデオパケットは、ＤＲＡＭ２５ａに供給、記憶され、ＭＰＥＧビデオデコーダ２５によりデコード処理される。オーディオパケットは、ＤＲＡＭ２６ａに供給、記憶され、ＭＰＥＧオーディオデコーダ２６によりデコード処理される。
【００５３】図８のエンコーダにおける処理の詳細は、前述の日経エレクトロニクス“米国情報スーパーハイウエーを支える技術”の第１８０頁乃至第１８９頁に記載されているが、各トランスポンダにおいては、転送レートが同一になるようにスケジューリングを行う。各トランスポンダに割り当てられている１つの搬送波当りの伝送速度は、４０Ｍｂｉｔｓ／ｓｅｃである。
【００５４】例えばスポーツ番組のように、動きの激しい画像の場合、ＭＰＥＧビデオデータは、多くのパケットを占有する。このため、このようなプログラムが多くなると、１個のトランスポンダで伝送可能なプログラムの数は少なくなる。
【００５５】これに対して、ニュース番組のアナウンスの場面などのように、動きの少ない画像のＭＰＥＧビデオデータは、少ないパケットで伝送することができる。このため、このようなプログラムが多い場合においては、１個のトランスポンダで伝送可能なプログラムの数は大きくなる。
【００５６】図９は、ＤＲＡＭ２５ａの内部の使用状態を表している。いま、例えばモニタ装置４の画面を、７２０×４８０の画素で構成し、各画素について輝度を８ビットで表し、色差については２画素に１個の割合で８ビットで表すようにすると、１画面を構成するのに必要なビット数は４１４７２００（＝７２０×４８０×１．５×８）ビットとなる。１ワードを６４ビットで構成するものとすると、この値は６４８００ワードとなり、これを１６進数で表すと０ｘＦＤ２０ワードとなる。
【００５７】ＤＲＡＭ２５ａを管理する、ＭＰＥＧビデオデコーダ２５におけるレジスタに設定することができる値としてはこの値は大きすぎるため、これを５ビットだけＬＳＢ側にシフトすると、０ｘＦＤ２０は、０ｘ７ＥＱとなる。またこのレジスタに設定する値は、４の倍数である必要があるところから、０ｘ７ＥＱの値をその値より大きく４の倍数に最も近い値にすると、０ｘ７ＥＣとなる。
【００５８】したがって、この実施例においては、Ｉピクチャ、ＰピクチャおよびＢピクチャの画像データの記憶のために、それぞれバッファメモリ０乃至バッファメモリ２が設けられ、それぞれの容量は６４８９６ワードとされている。またＯＳＤデータの記憶領域として、１８１７６ワードの領域が確保され、入力されたデータを一時的に記憶するビットバッファメモリ領域として、４９２８０ワードの領域が確保されている。
【００５９】図１０は、データバッファメモリ３５のＥＰＧエリア３５Ａに記憶されたＥＰＧデータ（プログラムガイドデータ）の記憶状態を模式的に表している。ＣＰＵ２９は、図７と図８を参照して説明したように、送信側のエンコーダにおいてエンコードされ、パケット単位で伝送されてくるＥＰＧデータを、ＥＰＧエリア３５Ａに図１０に示すように記憶する。
【００６０】同図に示すように、プログラムガイドデータ（Ｄａｔａ ｏｆ Ｐｒｏｇｒａｍ Ｇｕｉｄｅ）（ＥＰＧデータ）は、ガイドデータ、チャンネルデータおよびプログラムデータの順に、順次記憶されている。
【００６１】このガイドデータには、現在の日付を表すＤａｔｅ、現在の時刻を表すＴｉｍｅ、セグメントの総数を表すＮｕｍｂｅｒ ｏｆ Ｓｅｇｍｅｎｔ、各セグメントの番号と、それに対応するトランスポンダの番号がリストとして記憶されているＴｒａｎｓｐｏｎｄｅｒ ｌｉｓｔ、各セグメントの番号とそのセグメントの有しているチャンネルの先頭の番号のリストであるＣｈａｎｎｅｌ Ｌｉｓｔが含まれている。
【００６２】このようなガイドデータの次には、チャンネルデータがセグメント１、セグメント２、セグメント３・・・の順番に配置されている。各セグメントには、所定の数のチャンネルのデータが配置されている。この実施例においては、セグメント１にチャンネル１とチャンネル２のデータが、セグメント２にチャンネル３とチャンネル４のデータが、それぞれ配置されている。
【００６３】各チャンネルのデータには、チャンネルの番号を表すＣｈａｎｎｅｌ Ｎｕｍｂｅｒ、放送局のコールサイン（名称）を表すＣｈａｎｎｅｌ Ｎａｍｅ、放送局のＬｏｇｏ（ロゴ）を識別するためのＬｏｇｏ ＩＤ、ＭＰＥＧビデオデータとＭＰＥＧオーディオデータを識別するＤａｔａ ＩＤｓ、そのチャンネル（例えばチャンネル１）の有する番組（プログラム）数を表すＮｕｍｂｅｒ ｏｆＰｒｏｇｒａｍｓ、所定のチャンネルの最初のプログラムデータの記憶されている場所（アドレス）（例えばチャンネル２の場合、その最初のプログラムデータＰｒｏｇｒａｍ２−１が記憶されているアドレスまでの、プログラムセグメントの先頭（図１０の場合、Ｐｒｏｇｒａｍ １−１の先頭）からのオフセット値）を表すＦｉｒｓｔ Ｐｒｏｇｒａｍ’ｓ Ｏｆｆｓｅｔが含まれている。
【００６４】また、プログラムデータには、番組名を表すＰｒｏｇｒａｍ Ｔｉｔｌｅ、放送開始時刻を表すＳｔａｒｔ Ｔｉｍｅ、プログラムの放送時間を表すＴｉｍｅＬｅｎｇｔｈ、プログラムのジャンル（カテゴリ）を表すＣａｔｅｇｏｒｙ、そのジャンル（カテゴリ）のさらに細かい分類を表すＳｕｂｃａｔｅｇｏｒｙ、プログラムの年齢制限を表すＲａｔｉｎｇ、プログラムの詳しい内容が格納されているＰｒｏｇｒａｍ Ｄｅｓｃｒｉｐｔｉｏｎ（例えば、ペイパービュー（Ｐａｙ ｐｅｒ Ｖｉｅｗの暗号化されている番組のデータを復号する条件もここに含まれる）により構成されている。
【００６５】このようなプログラムデータも、セグメント毎にまとめて配置されている。この実施例においては、セグメント１のプログラムデータはＰｒｏｇｒａｍ１−１乃至Ｐｒｏｇｒａｍ１−８の８個のチャンネル１のデータと、Ｐｒｏｇｒａｍ２−１乃至Ｐｒｏｇｒａｍ２−７の７個のチャンネル２のデータとにより構成されている。
【００６６】図１１は、モニタ装置４にゼネラルガイドの画面を表示するまでのデータの処理を、模式的に表している。
【００６７】ＣＰＵ２９は、デマルチプレクサ２４に内蔵されているレジスタ２４ａに、フロントエンド２０より入力されるデータの転送先を予め設定しておく。そしてフロントエンド２０より供給されたデータは、データバッファメモリ３５に一旦記憶された後、デマルチプレクサ２４により読み出されれ、レジスタ２４ａに設定されている転送先に転送される。
【００６８】例えば、データバッファメモリ３５に記憶されたデータのうち、デマルチプレクサ２４のレジスタ２４ａに記憶されているＤＡＴＡ ＩＤ ｏｆ ‘ＭＰＥＧＶｉｄｅｏ’と一致するヘッダを有するパケットのデータ部分のみが、ＭＰＥＧビデオデコーダ２５に転送される。また、レジスタ２４ａに記憶されているＤＡＴＡ ＩＤ ｏｆ ‘ＭＰＥＧ Ａｕｄｉｏ’と一致するヘッダを有するパケットのデータ部分が、ＭＰＥＧオーディオデコーダ２６に転送される。
【００６９】同様に、レジスタ２４ａに記憶されているＤＡＴＡ ＩＤ ｏｆ ‘Ｇｕｉｄｅ’と一致するヘッダを有するパケットのデータ部分は、レジスタ２４ａに記憶されているＡｄｄｒｅｓｓ ｏｆ ‘Ｇｕｉｄｅ’で指定されるデータバッファメモリ３５のＥＰＧエリア３５ａに転送され、書き込まれる。このようにしてＥＰＧエリア３５Ａには、ＥＰＧデータが図１０に示すように記憶される。
【００７０】なお、ヘッダはこの転送が完了したとき不要となるため、廃棄される。
【００７１】このようにして、例えば１２０Ｋｂｙｔｅの容量を有するＥＰＧエリア３５Ａにその容量分のＥＰＧデータが記憶されると、デマルチプレクサ２４はＣＰＵ２９に対して、フルアップステータス信号を出力する。ＣＰＵ２９は、この制御信号の入力を受けると、ＥＰＧデータの取り込みを中止し、その後、ＥＰＧを表示する時点で、圧縮されているＥＰＧデータの伸長、ソート、デコード処理などの解読処理を実行する。
【００７２】このようにして、例えば２００チャンネル分の現在時刻から４．５時間後までのＥＰＧデータをＥＰＧエリア３５Ａに取り込むのであるが、このＥＰＧデータ（ガイドデータ、チャンネルデータおよびプログラムデータ）は、どのトランスポンダからも受信することが可能とされている。すなわち、どのトランスポンダにおいても同一のＥＰＧデータが伝送されてくる。
【００７３】次にＣＰＵ２９は、ＥＰＧエリア３５Ａに記憶されているＥＰＧデータから所定のチャンネルのデータを検索するためのソートテーブル２３０を作成し、ＳＲＡＭ３６に記憶させる。このソートテーブル２３０は、全てのチャンネル（例えば２００チャンネル）の現在時刻から４．５時間後までの各番組を検索するための全ＥＰＧテーブル２４０に対応している。ＣＰＵ２９は、この全ＥＰＧテーブル２４０から所定の範囲の表示領域２５０のチャンネルの所定の範囲の時間のプログラム（番組）のデータをＥＰＧエリア３５Ａから読み出し、ＤＲＡＭ２５ａのＯＳＤエリア２５ａＡに、ビットマップデータとして書き込ませる。そして、ＭＰＥＧビデオデコーダ２５が、ＯＳＤエリア２５ａＡのビットマップデータを読み出して、モニタ装置４に出力することで、モニタ装置４に、ゼネラルガイドなどのガイドＥＰＧを表示させることができる。
【００７４】ＯＳＤデータとして文字などを表示する場合、ＥＰＧエリア３５Ａに記憶されている文字データは圧縮されているため、辞書を使って元に戻す処理を行う。このためＲＯＭ３７には、圧縮コード変換辞書が記憶されている。この圧縮コード変換辞書には音節の辞書と単語の辞書があり、音節の辞書は１つ、単語の辞書は３種類用意されている。
【００７５】単語は２バイトのデータにより表され、最初の１バイトは、この３種類の単語の辞書の種類を表す数字とされ、０，１または２とされる。２バイトのデータのうち、残りの１バイトにより、０乃至２５５の順番に予め用意された単語が配列され、その番号で１つの単語が表されるようになされている。送信側のエンコーダは、所定の単語を伝送するとき、この２バイトのコードを伝送することで、その単語を伝送する。ＲＯＭ３７には、エンコーダ側において用意されているこの変換辞書と同一の辞書が用意され、この変換辞書を用いて２バイトのコードを元の単語に復元する。
【００７６】また、予め用意された単語以外の文字を伝送する場合においては、予め用意された２５２種類の音節のうち、所定のものを組み合わせて１つの単語を伝送するようにする。この音節は、１バイトのコードで表される。
【００７７】ＲＯＭ３７にはまた、文字コードとフォントのビットマップデータの格納位置との対応表（アドレス変換テーブル）が記憶されている。この変換テーブルを参照することで、所定の文字コードに対応するビットマップデータを読み出し、ＯＳＤエリア２５ａＡに書き込むことができる。勿論ＲＯＭ３７には、このビットマップデータ自体も所定のアドレスに記憶されている。
【００７８】さらにＲＯＭ３７には、Ｌｏｇｏを表示するためのＬｏｇｏデータが記憶されているとともに、Ｌｏｇｏ ＩＤと、そのＩＤに対応するＬｏｇｏデータ（ビットマップデータ）を呼び出すためのアドレスの変換テーブルが記憶されている。Ｌｏｇｏ ＩＤが判ったとき、そのＩＤに対応するアドレスに記憶されているＬｏｇｏデータを読み出し、ＯＳＤエリア２５ａＡに書き込むことにより、各放送局のＬｏｇｏなどをモニタ装置４に表示することができるようになされている。
【００７９】なおＳＲＡＭ３６に記憶されるソートテーブルは、チャンネル番号順に用意されるのであるが、これをカテゴリなどを使って、特定のチャンネルあるいはプログラムを抽出したり、順序を入れ換える場合には、このソートテーブルを書き換えるようにする。ただし、このソートテーブルは後述するように、チャンネルデータとプログラムデータの位置情報（ポインタ）が格納されたテーブルであり、プログラムデータとチャンネルデータのポインタは組になっている。そこでこのプログラムデータとチャンネルデータを書き換える場合においては、組単位で書き換えることになる。
【００８０】図１２は、ＩＲＤ２において、ＭＰＥＧビデオデコーダ２５や、ＭＰＥＧオーディオデコーダ２６などが、以上のような処理を実行する上において必要とされるクロックを生成するためのデジタルＰＬＬ回路の構成例を表している。デマルチプレクサ２４より供給されたデータ（ビットストリーム）は、トランスポートＩＣ３０１のＳＣＲ検出回路３１１と、ＳＣＲラッチ信号生成回路３１２に供給される。このビットストリーム中には、ビデオデータやオーディオデータをデコードするときの基準となる時刻基準値としてのＳＣＲ（Ｓｙｓｔｅｍ Ｃｌｏｃｋ Ｒｅｆｅｒｅｎｃｅ）が含まれている。すなわち、図８に示したエンコーダは、このＳＣＲもエンコードして伝送する。
【００８１】ＳＣＲは、ＭＰＥＧ１（ＩＳＯ／ＩＥＣ １１１７２）においては、複数のパケットにより構成されるパックのヘッダに配置され、ＭＰＥＧ２（ＩＳＯ／ＩＥＣ １３８１８）においては、ＭＰＥＧ２−ＰＳではパックヘッダに、ＭＰＥＧ２−ＴＳではトランスポートパケットに、それぞれ配置されるようになされている。
【００８２】あるいはまた、図１３のビットストリームに示すように、ビデオデータを収容するビデオパケットの前に、対応するビデオＡＵＸパケットを配置し、そこにビデオ用のＳＣＲを収容し、オーディオデータを収容するオーディオパケットの前に、対応するオーディオＡＵＸパケットを配置し、そこにオーディオ用のＳＣＲを収容するようにしてもよい。このビデオ用とオーディオ用のＳＣＲは、通常同一の値となるが、両者は同期しているので異なる値となっていてもよい。
【００８３】ＳＣＲ検出回路３１１は、入力されたビットストリーム中に含まれるＳＣＲを検出し（図１３に示すように、ビデオ用とオーディオ用のＳＣＲがある場合においては、その一方を検出し）、位相比較部３２１に出力する。ＳＣＲラッチ信号生成回路３１２は、ビットストリームからＳＣＲを検出したとき、そのＳＣＲの検出タイミングに同期したＳＣＲラッチ信号を生成し、レジスタ３１３のクロック端子に供給する。
【００８４】レジスタ３１３は、ＳＣＲラッチ信号生成回路３１２よりＳＣＲラッチ信号が供給されたタイミングにおいて、カウンタ３１４が出力しているカウント値を保持し、これをＳＴＣ（Ｓｙｓｔｅｍ Ｔｉｍｅ Ｃｌｏｃｋ）としてのＬＴＩＭＥとして、位相比較部３２１に出力する。
【００８５】ＣＰＵ２９により構成される位相比較部３２１は、ＳＣＲ検出回路３１１の出力するＳＣＲと、レジスタ３１３が出力するＬＴＩＭＥとの位相を比較し、その位相誤差に対応するｐｒｅｃｉｓｅＰＣを生成して、トランスポートＩＣ３０１の位相比較出力部３１５に出力する。位相比較出力部３１５は、位相比較部３２１より供給されたｐｒｅｃｉｓｅＰＣをＤ／Ａ変換して、ローパスフィルタ３２２に出力するようになされている。
【００８６】ローパスフィルタ３２２は、位相比較出力部３１５より供給されたアナログ信号を平滑し、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ ＣｏｎｔｒｏｌｅｄＯｓｃｉｌｌａｔｏｒ）３２３に出力するようになされている。ＶＣＯ３２３は、ローパスフィルタ３２２から供給される制御電圧に対応する位相の２７ＭＨｚの周波数のクロックを生成し、このクロックをＭＰＥＧビデオデコーダ２５、ＭＰＥＧオーディオデコーダ２６、ＮＴＳＣエンコーダ２７などに供給する。またこのクロックは、カウンタ３１４に供給され、カウントされるようになされている。以上のようにして図１２に示す回路は、いわゆるデジタルＰＬＬ回路を構成している。
【００８７】次に、図１２に示す実施例の動作について説明する。ＳＣＲ検出回路３１１は、ビットストリームに含まれるＳＣＲを検出する。このＳＣＲは、図８に示すエンコーダ側において、ビデオデータやオーディオデータなどをエンコードするときの基準となるクロックをカウントすることにより生成した値とされている。したがってこの値は、図１４に示すように１番最初のタイミング（所定の基準のタイミング（０のタイミング））において、ＳＣＲ（０）となり、タイミングｍ，ｎにおいてＳＣＲ（ｍ），ＳＣＲ（ｎ）となる。ＳＣＲ検出回路３１１は、このようなＳＣＲ（０），ＳＣＲ（ｍ），ＳＣＲ（ｎ）などを検出し、位相比較部３２１に出力する。
【００８８】一方、カウンタ３１４がＶＣＯ３２３が出力するクロックをカウントする。ＳＣＲラッチ信号生成回路３１２は、ビットストリーム中にＳＣＲを検出したとき、ＳＣＲラッチ信号を生成し、レジスタ３１３に出力する。その結果、レジスタ３１３には、ビットストリーム中にＳＣＲが検出されたタイミングにおけるカウンタ３１４のカウント値がＬＴＩＭＥとして保持される。したがって、このレジスタ３１３に保持されるＬＴＩＭＥの値も、図１４に示すように、時間の経過と共に変化する。すなわち、０の（所定の基準の）タイミングにおいては、ＬＴＩＭＥ（０）となり、ｍのタイミングにおいては、ＬＴＩＭＥ（ｍ）となり、ｎのタイミングにおいては、ＬＴＩＭＥ（ｎ）となる。
【００８９】これらのＬＴＩＭＥ（０），ＬＴＩＭＥ（ｍ），ＬＴＩＭＥ（ｎ）は、ＳＣＲとの位相誤差が存在しない場合においては、それぞれＳＣＲ（０），ＳＣＲ（ｍ），ＳＣＲ（ｎ）と同一の値となる。しかしながら実際には、それらの間には、位相誤差ｄ（０）（＝ＳＣＲ（０）−ＬＴＩＭＥ（０）），ｄ（ｍ）（＝ＳＣＲ（ｍ）−ＬＴＩＭＥ（ｍ）），ｄ（ｎ）（＝ＳＣＲ（ｎ）−ＬＴＩＭＥ（ｎ））が存在することになる。
【００９０】そこで位相比較部３２１は、ＳＣＲとＬＴＩＭＥとの位相を比較し、その位相誤差ｐｒｅｃｉｓｅＰＣを求める。位相比較出力部３１５は、位相比較部３２１が出力する位相誤差ｐｒｅｃｉｓｅＰＣをＤ／Ａ変換して位相誤差ＰＣとし、ローパスフィルタ３２２を介して、ＶＣＯ３２３に供給する。その結果、ＶＣＯ３２３の発生するクロックの位相がＳＣＲの位相と一致するように（位相誤差ＰＣが０となるように）サーボがかかることになる。
【００９１】次に図１５を参照して、位相比較部３２１における位相比較処理についてさらに詳細に説明する。最初にステップＳ１においてＣＰＵ２９は、そのタイミング（いまの場合ｎのタイミング）における、差分位相誤差Ｄ（ｎ）の絶対値が、このＰＬＬ回路のドリフ１、許容値Ａより大きいか否かを判定する。
【００９２】すなわち、次式が成立するか否かを判定する。
｜Ｄ（ｎ）｜＞Ａ・・・（１）
ここでＤ（ｎ）は、次式で表される。
Ｄ（ｎ）＝ｄ（ｎ）−ｄ（０）・・・（２）
また、図１４を参照して説明したようにｄ（ｎ）＝ＳＣＲ（ｎ）−ＬＴＩＭＥ（ｎ）・・・（３）
である。
【００９３】ステップＳ１において、差分位相誤差Ｄ（ｎ）の絶対値が、許容値Ａより大きいと判定された場合、ステップＳ２に進み、現在のｎのタイミングにおける位相誤差ｄ（ｎ）を、基準のタイミング（０のタイミング）における位相誤差ｄ（０）に設定する。すなわち、差分位相誤差Ｄ（ｎ）の絶対値が許容値Ａを超えるほど大きい場合においては、ＰＬＬ回路でこの誤差を吸収しようとしても時間がかかるため、目標とする位相誤差ｄ（０）をリセットし、現在の位相誤差ｄ（ｎ）を設定するのである。そして、このときからあらためて位相誤差の制御を行うようにする。これにより、ＰＬＬ回路をより迅速にロックさせることが可能となる。したがってステップＳ１において、差分位相誤差Ｄ（ｎ）の絶対値が、許容値Ａに等しいか、それより小さいと判定された場合においては、ステップＳ２の処理はスキップされる。
【００９４】次にステップＳ３に進み、間隔ｉｎｔｅｒｖａｌが、最小間隔Ｂより大きいか否かを判定する。すなわち次式を判定する。
【００９５】ｉｎｔｅｒｖａｌ＞Ｂ・・・（４）
ここで、間隔ｉｎｔｅｒｖａｌは次式で表される。
ｉｎｔｅｒｖａｌ＝ＳＣＲ（ｎ）−ＳＣＲ（ｍ）・・・（５）
このｍのタイミングは、現在のｎのタイミングの直前のＳＣＲが検出されたときのタイミングを表している。
【００９６】ステップＳ３において、間隔ｉｎｔｅｒｖａｌが最低間隔Ｂより大きいと判定された場合、タイミングｍからタイミングｎまでの間に、調整すべき位相誤差が発生したことが考えられる。そこでこの場合においては、ステップＳ４に進み、次式を演算する。
Ｃｏｎｔｒｏｌ＿ｖａｌｕｅ＝［Ｄ（ｎ）＋ｄ（ｎ）−ｄ（ｍ）］×Ｋ／（ｉｎｔｅｒｖａｌ）
・・・（６）
ｐｒｅｃｉｓｅＰＣ＝ｐｒｅｃｉｓｅＰＣ＋Ｃｏｎｔｒｏｌ＿ｖａｌｕｅ・・・（７）
ここで係数Ｋは、定数である。
【００９７】上記（６）式におけるＤ（ｎ）は、Ｃｏｎｔｒｏｌ＿ｖａｌｕｅを、ｄ（０）を中心に振動させる成分であり、（ｄ（ｎ）−ｄ（ｍ））は、Ｃｏｎｔｒｏｌ＿ｖａｌｕｅを、０に収束させる成分である。従来、このＣｏｎｔｒｏｌ＿ｖａｌｕｅを求めるのに、Ｄ（ｎ）または（ｄ（ｎ）−ｄ（ｍ））のうちの一方のみを考慮していた。その結果、Ｃｏｎｔｒｏｌ＿ｖａｌｕｅの値を正確に設定することができず、ビデオデータやオーディオデータがＤＲＡＭ２５ａまたは、ＤＲＡＭ２６ａにおいてオーバーフローしたり、アンダーフローするようなことがあった。本実施例においては、２つの成分を考慮してＣｏｎｔｒｏｌ＿ｖａｌｕｅを求め、この値を前回の位相誤差ｐｒｅｃｉｓｅＰＣに加算して、今回の位相誤差ｐｒｅｃｉｓｅＰＣを求めるようにしているため、正確な位相誤差を求めることができ、メモリにオーバーフローやアンダーフローが発生することを抑制することができる。
【００９８】ステップＳ４において、以上のような演算が行われた後、ステップＳ５に進み、ステップＳ４で求めた詳細な位相誤差ｐｒｅｃｉｓｅＰＣの絶対値が、上下の限界値Ｃより小さいか否かを判定する。すなわち次式を演算する。
｜ｐｒｅｃｉｓｅＰＣ｜＜Ｃ・・・（８）
【００９９】ｐｒｅｃｉｓｅＰＣの絶対値が限界値Ｃと等しいか、それより大きいとステップＳ５において判定された場合においてはステップＳ６に進み、位相誤差ｐｒｅｃｉｓｅＰＣの値をその限界値にクリップする。すなわちｐｒｅｃｉｓｅＰＣの値が必要以上に大きな値になることを禁止する。これによりＰＬＬ回路で生成したクロックの位相が、必要以上に逆極性の位相に移動してしまい、その収束にかえって時間がかかるようになることが防止される。ステップＳ５において、ｐｒｅｃｉｓｅＰＣの絶対値が限界値Ｃより小さいと判定された場合においては、ステップＳ６の処理はスキップされる。
【０１００】次にステップＳ７に進み、ステップＳ４またはステップＳ６で設定した位相誤差ｐｒｅｃｉｓｅＰＣの値を位相比較出力部３１５に出力し、アナログ信号に変換させる。
【０１０１】ステップＳ３において、間隔ｉｎｔｅｒｖａｌが最低間隔Ｂと等しいか、それより小さいと判定された場合においては、直前のｍのタイミングから現在のｎのタイミングまで時間が経過したとしても、その間隔ｉｎｔｅｒｖａｌが短いため、その間に調整を要するほど位相誤差がずれることは考えにくい。そこで、この場合においては特別な処理を実行せず、前のタイミングにおける位相誤差ＰＣをそのまま出力する。
【０１０２】以上の実施例においては、本発明をＩＲＤ２に応用した場合を例として説明したが、このＩＲＤは、実質的にモニタ装置４（テレビジョン受像機）に内蔵させることも可能である。また、本発明は、ＩＲＤ２の他、デジタル信号をクロックに同期して処理するその他のデジタルデータ処理装置に応用することが可能である。
【０１０３】
【発明の効果】以上の如く請求項１に記載のデジタルデータ処理装置および請求項７に記載のデジタルデータ処理方法によれば、差分位相誤差の許容差分位相誤差との比較結果に対応して基準位相誤差をそのときの位相誤差に設定するようにしたので、クロックを迅速に生成することが可能となる。
【０１０４】また請求項６に記載のデジタルデータ処理装置および請求項８に記載のデジタルデータ処理方法によれば、差分位相誤差、そのときの位相誤差、および直前の位相誤差の和に、所定の係数を乗算すると共に、間隔で除算した制御値を演算し、制御値をそのときの制御信号に加算して新たな制御信号とするようにしたので、位相誤差が少ないクロックを生成することが可能となる。
【図面の簡単な説明】
【図１】本発明を応用したＡＶシステムの構成例を示す斜視図である。
【図２】図１のＡＶシステムの電気的接続状態を示すブロック図である。
【図３】図１のＩＲＤ２の正面の構成例を示す正面図である。
【図４】図１のＩＲＤ２の内部の構成例を示すブロック図である。
【図５】図１のリモートコマンダ５の上面の構成例を示す平面図である。
【図６】図５のリモートコマンダ５の内部の構成例を示すブロック図である。
【図７】チャンネルデータとプログラムデータのセグメント化を説明する図である。
【図８】送信側のエンコーダにおける処理とその出力を受信するＩＲＤ２の処理を示す図である。
【図９】図４のＤＲＡＭ２５ａの記憶領域の区分を説明する図である。
【図１０】図４のＥＰＧエリア３５Ａに記憶されるＥＰＧデータを説明する図である。
【図１１】デマルチプレクサの動作を説明する図である。
【図１２】クロックを生成するデジタルＰＬＬ回路の構成例を示すブロック図である。
【図１３】ＳＣＲを伝送するビットストリームを証明する図である。
【図１４】図１２の実施例の動作を説明するタイミングチャートである。
【図１５】図１２の実施例の動作を説明するフローチャートである。
【符号の説明】
１ ＡＶシステム
２ ＩＲＤ
３ パラボラアンテナ
４ モニタ装置
４Ａ ＣＲＴ
５ リモートコマンダ
２１ チューナ
２３ エラー訂正回路
２４ デマルチプレクサ
２５ ＭＰＥＧビデオデコーダ
２５ａ ＤＲＡＭ
２６ ＭＰＥＧオーディオデコーダ
２６ａ ＤＲＡＭ
２９ ＣＰＵ
３５ データバッファメモリ
３５Ａ ＥＰＧエリア
３６ ＳＲＡＭ
３７ ＲＯＭ
３８ ＥＥＰＲＯＭ
３９ ＩＲ受信部
【特許請求の範囲】
【請求項１】 デジタルデータを処理する基準となるクロックを生成するための時刻基準値を検出する検出手段と、所定の制御信号に対応して前記クロックを生成する生成手段と、前記生成手段が生成する前記クロックを計数する計数手段と、前記検出手段により前記時刻基準値が検出されたタイミングにおける前記計数手段の計数値を取得する取得手段と、前記生成手段を制御する前記制御信号を生成するために、前記検出手段により検出された前記時刻基準値と、前記取得手段により取得された前記計数値との位相を比較する比較手段と、を備えるデジタルデータ処理装置において、前記比較手段は、前記時刻基準値と計数値との差としての位相誤差と、所定の基準のタイミングにおける前記時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差を、所定の許容差分位相誤差と比較する許容差分位相誤差比較手段と、前記許容差分位相誤差比較手段の比較結果に対応して、前記基準位相誤差をリセットし、そのときの前記位相誤差に設定するリセット手段とを備えることを特徴とするデジタルデータ処理装置。
【請求項２】 前記比較手段は、前記差分位相誤差、そのときの前記位相誤差、およびそのときの直前の前記位相誤差の和に、所定の係数を乗算するとともに、そのときの前記位相誤差とそのときの直前の前記位相誤差との差としての間隔で除算した制御値を演算する演算手段をさらに備えることを特徴とする請求項１に記載のデジタルデータ処理装置。
【請求項３】 前記演算手段は、前記制御値をそのときの前記制御信号に加算して新たな前記制御信号とすることを特徴とする請求項２に記載のデジタルデータ処理装置。
【請求項４】 前記制御値を加算して得られた前記制御信号が所定の制限値より大きいとき、前記制御信号の値を前記制限値に制限する制限手段をさらに備えることを特徴とする請求項３に記載のデジタルデータ処理装置。
【請求項５】 伝送されてきた前記デジタルデータを前記生成手段により生成された前記クロックを用いてデコードするデコード手段をさらに備えることを特徴とする請求項４に記載のデジタルデータ処理装置。
【請求項６】 デジタルデータを処理する基準となるクロックを生成するための時刻基準値を検出する検出手段と、所定の制御信号に対応して前記クロックを生成する生成手段と、前記生成手段が生成する前記クロックを計数する計数手段と、前記検出手段により前記時刻基準値が検出されたタイミングにおける前記計数手段の計数値を取得する取得手段と、前記生成手段を制御する前記制御信号を生成するために、前記検出手段により検出された前記時刻基準値と、前記取得手段により取得された前記計数値との位相を比較する比較手段と、を備えるデジタルデータ処理装置において、前記比較手段は、前記時刻基準値と計数値との差としての位相誤差と所定の基準のタイミングにおける前記時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差、そのときの前記位相誤差、およびそのときの直前の前記位相誤差の和に、所定の係数を乗算するとともに、そのときの前記位相誤差とそのときの直前の前記位相誤差との差としての間隔で除算した制御値を演算し、前記制御値をそのときの前記制御信号に加算して新たな前記制御信号とすることを特徴とするデジタルデータ処理装置。
【請求項７】 デジタルデータを処理する基準となるクロックを生成するための時刻基準値を検出し、所定の制御信号に対応して前記クロックを生成し、生成した前記クロックを計数し、前記時刻基準値が検出されたタイミングにおける前記クロックの計数値を取得し、検出された前記時刻基準値と、取得された前記計数値との位相を比較し、その位相誤差に対応して前記制御信号を生成するデジタルデータ処理方法において、前記時刻基準値と計数値との差としての位相誤差と、所定の基準のタイミングにおける前記時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差を、所定の許容差分位相誤差と比較し、前記差分位相誤差が前記許容差分位相誤差より大きいとき、前記基準位相誤差をリセットし、そのときの前記位相誤差に設定することを特徴とするデジタルデータ処理方法。
【請求項８】 デジタルデータを処理する基準となるクロックを生成するための時刻基準値を検出し、所定の制御信号に対応して前記クロックを生成し、生成した前記クロックを計数し、前記時刻基準値が検出されたタイミングにおける前記クロックの計数値を取得し、検出された前記時刻基準値と、取得された前記計数値との位相を比較し、その位相誤差に対応して前記制御信号を生成するデジタルデータ処理方法において、前記時刻基準値と計数値との差としての位相誤差と所定の基準のタイミングにおける前記時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差、そのときの前記位相誤差、およびそのときの直前の前記位相誤差の和に、所定の係数を乗算するとともに、そのときの前記位相誤差とそのときの直前の前記位相誤差との差としての間隔で除算した制御値を演算し、前記制御値をそのときの前記制御信号に加算して新たな前記制御信号とすることを特徴とするデジタルデータ処理方法。
【請求項１】 デジタルデータを処理する基準となるクロックを生成するための時刻基準値を検出する検出手段と、所定の制御信号に対応して前記クロックを生成する生成手段と、前記生成手段が生成する前記クロックを計数する計数手段と、前記検出手段により前記時刻基準値が検出されたタイミングにおける前記計数手段の計数値を取得する取得手段と、前記生成手段を制御する前記制御信号を生成するために、前記検出手段により検出された前記時刻基準値と、前記取得手段により取得された前記計数値との位相を比較する比較手段と、を備えるデジタルデータ処理装置において、前記比較手段は、前記時刻基準値と計数値との差としての位相誤差と、所定の基準のタイミングにおける前記時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差を、所定の許容差分位相誤差と比較する許容差分位相誤差比較手段と、前記許容差分位相誤差比較手段の比較結果に対応して、前記基準位相誤差をリセットし、そのときの前記位相誤差に設定するリセット手段とを備えることを特徴とするデジタルデータ処理装置。
【請求項２】 前記比較手段は、前記差分位相誤差、そのときの前記位相誤差、およびそのときの直前の前記位相誤差の和に、所定の係数を乗算するとともに、そのときの前記位相誤差とそのときの直前の前記位相誤差との差としての間隔で除算した制御値を演算する演算手段をさらに備えることを特徴とする請求項１に記載のデジタルデータ処理装置。
【請求項３】 前記演算手段は、前記制御値をそのときの前記制御信号に加算して新たな前記制御信号とすることを特徴とする請求項２に記載のデジタルデータ処理装置。
【請求項４】 前記制御値を加算して得られた前記制御信号が所定の制限値より大きいとき、前記制御信号の値を前記制限値に制限する制限手段をさらに備えることを特徴とする請求項３に記載のデジタルデータ処理装置。
【請求項５】 伝送されてきた前記デジタルデータを前記生成手段により生成された前記クロックを用いてデコードするデコード手段をさらに備えることを特徴とする請求項４に記載のデジタルデータ処理装置。
【請求項６】 デジタルデータを処理する基準となるクロックを生成するための時刻基準値を検出する検出手段と、所定の制御信号に対応して前記クロックを生成する生成手段と、前記生成手段が生成する前記クロックを計数する計数手段と、前記検出手段により前記時刻基準値が検出されたタイミングにおける前記計数手段の計数値を取得する取得手段と、前記生成手段を制御する前記制御信号を生成するために、前記検出手段により検出された前記時刻基準値と、前記取得手段により取得された前記計数値との位相を比較する比較手段と、を備えるデジタルデータ処理装置において、前記比較手段は、前記時刻基準値と計数値との差としての位相誤差と所定の基準のタイミングにおける前記時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差、そのときの前記位相誤差、およびそのときの直前の前記位相誤差の和に、所定の係数を乗算するとともに、そのときの前記位相誤差とそのときの直前の前記位相誤差との差としての間隔で除算した制御値を演算し、前記制御値をそのときの前記制御信号に加算して新たな前記制御信号とすることを特徴とするデジタルデータ処理装置。
【請求項７】 デジタルデータを処理する基準となるクロックを生成するための時刻基準値を検出し、所定の制御信号に対応して前記クロックを生成し、生成した前記クロックを計数し、前記時刻基準値が検出されたタイミングにおける前記クロックの計数値を取得し、検出された前記時刻基準値と、取得された前記計数値との位相を比較し、その位相誤差に対応して前記制御信号を生成するデジタルデータ処理方法において、前記時刻基準値と計数値との差としての位相誤差と、所定の基準のタイミングにおける前記時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差を、所定の許容差分位相誤差と比較し、前記差分位相誤差が前記許容差分位相誤差より大きいとき、前記基準位相誤差をリセットし、そのときの前記位相誤差に設定することを特徴とするデジタルデータ処理方法。
【請求項８】 デジタルデータを処理する基準となるクロックを生成するための時刻基準値を検出し、所定の制御信号に対応して前記クロックを生成し、生成した前記クロックを計数し、前記時刻基準値が検出されたタイミングにおける前記クロックの計数値を取得し、検出された前記時刻基準値と、取得された前記計数値との位相を比較し、その位相誤差に対応して前記制御信号を生成するデジタルデータ処理方法において、前記時刻基準値と計数値との差としての位相誤差と所定の基準のタイミングにおける前記時刻基準値と計数値との差としての基準位相誤差との差としての差分位相誤差、そのときの前記位相誤差、およびそのときの直前の前記位相誤差の和に、所定の係数を乗算するとともに、そのときの前記位相誤差とそのときの直前の前記位相誤差との差としての間隔で除算した制御値を演算し、前記制御値をそのときの前記制御信号に加算して新たな前記制御信号とすることを特徴とするデジタルデータ処理方法。
【図１】
【図２】
【図３】
【図６】
【図４】
【図５】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１４】
【図１２】
【図１３】
【図１５】
【図２】
【図３】
【図６】
【図４】
【図５】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１４】
【図１２】
【図１３】
【図１５】
【特許番号】特許第３４００１６６号（Ｐ３４００１６６）
【登録日】平成１５年２月２１日（２００３．２．２１）
【発行日】平成１５年４月２８日（２００３．４．２８）
【国際特許分類】
【出願番号】特願平７−２６３９７
【出願日】平成７年２月１５日（１９９５．２．１５）
【公開番号】特開平８−２２３０３４
【公開日】平成８年８月３０日（１９９６．８．３０）
【審査請求日】平成１３年２月２１日（２００１．２．２１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【参考文献】
【文献】特開 平８−４６６０５（ＪＰ，Ａ）
【文献】特開 平８−１４９４２８（ＪＰ，Ａ）
【文献】特開 平８−２１２７０１（ＪＰ，Ａ）
【文献】特開 平３−２４３０３４（ＪＰ，Ａ）
【登録日】平成１５年２月２１日（２００３．２．２１）
【発行日】平成１５年４月２８日（２００３．４．２８）
【国際特許分類】
【出願日】平成７年２月１５日（１９９５．２．１５）
【公開番号】特開平８−２２３０３４
【公開日】平成８年８月３０日（１９９６．８．３０）
【審査請求日】平成１３年２月２１日（２００１．２．２１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【参考文献】
【文献】特開 平８−４６６０５（ＪＰ，Ａ）
【文献】特開 平８−１４９４２８（ＪＰ，Ａ）
【文献】特開 平８−２１２７０１（ＪＰ，Ａ）
【文献】特開 平３−２４３０３４（ＪＰ，Ａ）
[ Back to top ]