データ再生装置およびデータ再生方法
【課題】シーク後から安定して再生可能となるまでの時間を容易に短縮することができるデータ再生装置およびデータ再生方法を提供する。
【解決手段】本発明に係るデータ再生装置１０は、周波数誤差検出器２１、位相比較器２２、フィルタ手段としてのループフィルタ２３、積算器３１、積算器３１の値を第１の変換値に変換する第１の変換部３２、積算器３１の値を第２の変換値に変換する第２の変換部３３、第１の変換テーブル３４、第２の変換テーブル３５、第１のＤ／Ａ変換器（ＤＡＣ）３６、第２のＤ／Ａ変換器（ＤＡＣ）３７、電圧制御発振器（ＶＣＯ）３８および予測テーブル４１などを備える。第１の変換テーブル３４は、ＶＣＯ３８の特性を考慮して積算器３１の値と第１の変換値とを関連付けて記憶する。また、第２の変換テーブルは、ＶＣＯ３８の特性を考慮して積算器３１の値と第２の変換値とを関連付けて記憶する。
【解決手段】本発明に係るデータ再生装置１０は、周波数誤差検出器２１、位相比較器２２、フィルタ手段としてのループフィルタ２３、積算器３１、積算器３１の値を第１の変換値に変換する第１の変換部３２、積算器３１の値を第２の変換値に変換する第２の変換部３３、第１の変換テーブル３４、第２の変換テーブル３５、第１のＤ／Ａ変換器（ＤＡＣ）３６、第２のＤ／Ａ変換器（ＤＡＣ）３７、電圧制御発振器（ＶＣＯ）３８および予測テーブル４１などを備える。第１の変換テーブル３４は、ＶＣＯ３８の特性を考慮して積算器３１の値と第１の変換値とを関連付けて記憶する。また、第２の変換テーブルは、ＶＣＯ３８の特性を考慮して積算器３１の値と第２の変換値とを関連付けて記憶する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクなどの記録媒体に記録されたデータを再生するデータ再生装置およびデータ再生方法に関する。
【背景技術】
【０００２】
光ディスクをはじめとする記録媒体に記録されたデータを再生するデータ再生装置は、一般に、記録媒体に記録されたデータから再生信号を生成する際に、まず、記録媒体に記録されたデータに内在するチャネルビットクロックを取得し、このチャネルビットクロックをできるだけ忠実に再現したクロック（再生クロック）を生成して、この再生クロックを用いて再生信号を標本化する。
【０００３】
記録媒体に記録されたデータは、読み取り位置によってチャネルビットクロックが異なる場合がある。たとえば、光ディスクには、一般に、線記録密度が一定となるようにデジタル変調データが記録されている。このため、デジタル変調データに内在するチャネルビットクロックは、ディスクの回転数が一定の場合、読み取り位置により異なる。したがって、データ再生装置は、チャネルビットクロックが変化してもデータを正しく再生することができるように、再生クロックをチャネルビットクロックに常に追従させる必要がある。
【０００４】
従来、再生クロックをチャネルビットクロックに追従させるために、種々の技術が提案されている（たとえば特許文献１参照）。一般に、データ再生装置は、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）の出力周波数を再生クロックの周波数として利用する。特許文献１に開示された光ディスク再生装置は、ＶＣＯの発振特性を決定する合成抵抗の数をテーブルにもとづいて変更可能に構成され、このテーブルにもとづいてＶＣＯの発振特性を切り替えることにより、ＶＣＯの適応可能な周波数帯域を広くすることができる。このため、この光ディスク再生装置によれば、読み取り位置によらず、再生クロックをチャネルビットクロックに追従させることができるようになっている。
【特許文献１】特開２００１−６２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、光ディスクの内周側から外周側、または外周側から内周側に読み取り位置をジャンプさせる（読み取り位置をシークする）場合、チャネルビットクロックは、短時間のうちに大きく変化する。この場合、ＶＣＯの出力周波数も、短時間で大きく変化させる必要がある。
【０００６】
ＶＣＯの出力周波数を短時間で大きく変化させるためには、ＶＣＯの制御電圧も大きく変化させる必要がある。しかし、一般に、ＶＣＯの発振特性は、所定の入力電圧および出力周波数の近傍で最適となるよう設計されている。このため、ＶＣＯの制御電圧が大きく変化すると、ＶＣＯの特性が最適な特性から外れてしまう。この結果、入力電圧の変化に対して出力周波数が敏感になってしまい、出力周波数が不安定となり、安定した再生を行うことが難しくなってしまう。したがって、従来の技術では、シークを行うと、シーク後から安定した再生を行うまでに時間がかかってしまう問題がある。
【０００７】
本発明は、上述した事情を考慮してなされたもので、シーク後から安定して再生可能となるまでの時間を容易に短縮することができるデータ再生装置およびデータ再生方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るデータ再生装置は、上述した課題を解決するために、第１の入力電圧に応じた周波数で信号を出力するとともに、第２の入力電圧に応じて前記第１の入力電圧に対する出力周波数特性が変化する電圧制御発振器と、記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との周波数の誤差を検出し、この周波数の誤差に応じた値を出力する周波数誤差検出手段と、前記周波数誤差検出手段の出力値を積算する積算手段と、前記積算手段の値に応じて第１の変換値を出力する第１の変換手段と、前記積算手段の値に応じて第２の変換値を出力する第２の変換手段と、前記第１の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第１の入力電圧として与える第１のＤ／Ａ変換器と、前記第２の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第２の入力電圧として与える第２のＤ／Ａ変換器と、を備え、前記第１の変換手段は、前記積算手段の値が所定の範囲で変化した場合に、前記第１の入力電圧値が前記電圧制御発振器に固有の最適範囲内となるよう前記第１の変換値を出力する、ことを特徴とするものである。
【０００９】
一方、本発明に係るデータ再生方法は、上述した課題を解決するために、第１の入力電圧に応じた周波数で信号を出力するとともに、第２の入力電圧に応じて前記第１の入力電圧に対する出力周波数特性が変化する電圧制御発振器により、前記第１の入力電圧に応じた周波数で信号が出力されるステップと、記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との周波数の誤差を検出し、この周波数の誤差に応じた値を取得するステップと、前記周波数の誤差に応じた出力値が積算手段により積算されるステップと、前記積算手段の値に応じて第１の変換値を取得するステップと、前記積算手段の値に応じて第２の変換値を取得するステップと、前記第１の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第１の入力電圧として与えるステップと、前記第２の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第２の入力電圧として与えるステップと、を有し、前記第１の変換値を取得するステップは、前記積算手段の値が所定の範囲で変化した場合に、前記第１の入力電圧値が前記電圧制御発振器に固有の最適範囲内となるよう前記第１の変換値を取得するステップである、ことを特徴とする方法である。
【発明の効果】
【００１０】
本発明に係るデータ再生装置およびデータ再生方法によれば、シーク後から安定して再生可能となるまでの時間を容易に短縮することができる。
【発明を実施するための最良の形態】
【００１１】
本発明に係るデータ再生装置およびデータ再生方法の実施の形態について、添付図面を参照して説明する。
【００１２】
図１は、本発明に係るデータ再生装置およびデータ再生方法の一実施形態を示す概略的な全体構成図である。
【００１３】
なお、本実施形態においては、光ディスク１に記録されたデジタルデータを再生可能に構成された光ディスク１再生装置をデータ再生装置１０の一例として示す。
【００１４】
図１に示すように、データ再生装置１０は、プリアンプ１１、Ａ／Ｄ変換器（ＡＤＣ）１２、オフセット・ゲイン制御器１３、適応等化器１４、最尤復号器１５、同期検出器１６、制御手段としてのシステムコントローラ１７、周波数誤差検出器２１、位相比較器２２、フィルタ手段としてのループフィルタ２３、第１の加算器２４、第２の加算器２５、積算手段としての積算器３１、第１の変換部３２、第２の変換部３３、第１の変換テーブル３４、第２の変換テーブル３５、第１のＤ／Ａ変換器（ＤＡＣ）３６、第２のＤ／Ａ変換器（ＤＡＣ）３７、電圧制御発振器（ＶＣＯ）３８および予測テーブル４１を備える。
【００１５】
プリアンプ１１は、光ディスク１から取得された再生信号を増幅する。
【００１６】
ＡＤＣ１２は、ＶＣＯ３８により生成される再生クロックを用いて、プリアンプ１１から与えられる再生信号を標本化して多値のデジタル信号に変換する。
【００１７】
オフセット・ゲイン制御器１３は、平均値と振幅が所望の値になるよう多値再生信号を調整し、適応等化器１４に与える。
【００１８】
適応等化器１４は、オフセット・ゲイン制御器１３から受けた多値再生信号を波形等化処理する。
【００１９】
最尤復号器１５は、波形等化処理後の多値再生信号を、’１’または’０’の２値のバイナリデータとして出力する。
【００２０】
最尤復号器１５が出力するバイナリデータは、図示しない復調回路にて、例えばＥＴＭ（Eight to Twelve Modulation）規則に基づく復調処理が行われ、図示しないエラー訂正回路により誤り訂正された後、コンピュータ等のホストに出力される。
【００２１】
同期検出器１６は、最尤復号器１５からバイナリデータを、ＶＣＯ３８から再生クロックを、それぞれ受ける。そして、同期検出器１６は、バイナリデータが予め決められた所定の形式に従っているか否かを検出し、位相誤差が所要の範囲内にあり位相同期しているかどうかを判定して、この判定結果をシステムコントローラ１７に与える。
【００２２】
システムコントローラ１７は、シーク等の動作を制御するほか、周波数誤差検出器２１および位相比較器２２の動作を制御する。また、システムコントローラ１７は、ループフィルタ２３および積算器３１の値を所定の値に書きかえる（初期化する）機能を有する。
【００２３】
周波数誤差検出器２１は、光ディスク１から読み出されたデータとＶＣＯ３８の出力信号（再生クロック信号）との周波数の誤差を検出し、この周波数の誤差に応じた値を出力して、この値をシステムコントローラ１７および第２の加算器２５に与える。より具体的には、周波数誤差検出器２１は、オフセット・ゲイン制御器１３より受けた多値再生信号からチャネルビットクロックを取得し、チャネルビットクロックと再生クロックとの周波数の誤差を検出する。
【００２４】
位相比較器２２は、光ディスク１から読み出されたデータとＶＣＯ３８の出力信号との位相の誤差を検出し、この誤差に応じた信号を出力する。より具体的には、位相比較器２２は、オフセット・ゲイン制御器１３より受けた多値再生信号からチャネルビットクロックを取得し、チャネルビットクロックと再生クロックとの位相の誤差を検出する。
【００２５】
フィルタ手段としてのループフィルタ２３は、位相比較器２２から受けた信号を平滑化し、位相比較器２２から受けた信号に応じた第１の出力値を出力して、第１の加算器２４に与える。位相比較器２２は、チャネルビットクロックの位相が再生クロックの位相より進んでいる場合（チャネルビットクロックの周波数が再生クロックの周波数よりわずかに高い場合を含む）、負の値を出力する。
【００２６】
第１の出力値は、チャネルビットクロックと再生クロックとの位相の誤差に応じた値であり、第１の出力値の個々の値は、一般に、短期的に見ると振動する。一方、再生クロックの位相は、データ再生装置１０により、チャネルビットクロックの位相に追従するように制御される。このため、長期的に見れば、第１の出力値の平均値（中心値）は緩やかにゼロに向かう。
【００２７】
この、第１の出力値の平均値の動きを捉えるため、ループフィルタ２３は、第２の出力値を出力し、第２の加算器２５に与える。第２の出力値は、第１の出力値の平均値の時間変化を捉えるために利用される。
【００２８】
第２の出力値は、第２の加算器２５を介して積算器３１で加算される。このため、たとえば、第２の出力値としては、第１の出力値よりも小さい値を用いることができる。第１の出力値よりも小さい場合、積算器３１に積算される値のうち第２の出力値による成分は、短期的に見れば微々たるものであるとともに、長期的に見れば第１の出力値の平均値の傾向を反映したものとなる。本実施形態においては、第２の出力値として、第１の出力を１０００分の１倍した値を用いる場合の例について説明する。
【００２９】
第１の加算器２４は、ループフィルタ２３から受けた第１の出力値と、第１の変換部３２から受けた第１の変換値とを加算し、この加算した値を第１のＤＡＣ３６に与える。
【００３０】
第２の加算器２５は、ループフィルタ２３から受けた第２の出力値を符号反転した値と、周波数誤差検出器２１の出力値とを加算し、この加算した値を積算器３１に与える。なお、ループフィルタ２３の第２の出力値が、たとえば第１の出力値を１０００分の１倍した値でありかつ符号反転した値である場合は、ループフィルタ２３は、この第２の値と周波数誤差検出器２１の出力値とを加算する。
【００３１】
積算器３１は、第２の加算器２５から受けた値を積算し、第１の変換部３２および第２の変換部３３に与える。
【００３２】
第１の変換部３２は、第１の変換テーブル３４から積算器３１の値に関連付けられた第１の変換値を取得し、この第１の変換値を第１の加算器２４に与える。
【００３３】
第２の変換部３３は、第２の変換テーブル３５から積算器３１の値に関連付けられた第２の変換値を取得し、この第２の変換値を第２のＤＡＣ３７に与える。
【００３４】
第１のＤＡＣ３６は、第１の加算器２４から受けた値を電圧に変換し、この電圧をＶＣＯ３８に対して第１の入力電圧として与える。
【００３５】
第２のＤＡＣ３７は、第２の変換値を電圧に変換し、この電圧をＶＣＯ３８に対して第２の入力電圧として与える。
【００３６】
次に、ＶＣＯ３８について説明する。
【００３７】
図２は、図１に示した２つの入力を持つＶＣＯ３８として適用可能な、ディレイラインによるリングオシレータタイプのＶＣＯ３８の一例を示す図である。
【００３８】
図２に示すディレイラインによるリングオシレータタイプのＶＣＯ３８は、ＣＭＯＳのＬＳＩ内部で広く用いられるものである。図２に示したＶＣＯ３８によれば、ＰチャネルＭＯＳトランジスタ（Ｐ−ｃｈ）のゲート電圧、およびＮチャネルＭＯＳトランジスタ（Ｎ−ｃｈ）のゲート電圧をそれぞれ変化させることにより、この一対のトランジスタの等価的なオン抵抗値を変化させ、リングオシレータの発振周波数（ＶＣＯ３８の出力信号の周波数）を変化させることができる。
【００３９】
リングオシレータは、ソース／ドレインを接続した１対のＰチャネル／ＮチャネルＭＯＳトランジスタを複数対有し、各対間にインバータが挿入されている。
【００４０】
ＶＣＯ３８の第１の入力電圧Ｖ１を高くすると、Ｐ−ｃｈトランジスタのゲート電圧が高くなるため、Ｐ−ｃｈトランジスタの等価抵抗が上がり発振周波数が低くなる。逆に、Ｖ１を低くすると、Ｐ−ｃｈトランジスタの等価抵抗が下がり発振周波数が高くなる。
【００４１】
一方、第２の入力電圧Ｖ２を高くすると、Ｎ−ｃｈトランジスタのゲート電圧が高くなるため、Ｎ−ｃｈトランジスタの等価抵抗が下がり発振周波数が高くなる。逆に、Ｖ２を低くすると、Ｎ−ｃｈトランジスタの等価抵抗が上がり発振周波数が低くなる。
【００４２】
つまり、ＶＣＯ３８の発振周波数は、簡略的にいうと、Ｖ１が高くなると低くなり、Ｖ２が高くなると高くなる。
【００４３】
続いて、ＶＣＯ３８の出力信号とＶ１とＶ２の関係についてより詳細に説明する。
【００４４】
図３は、ＶＣＯ３８の第２の入力電圧値Ｖ２により、第１の入力電圧値に対する出力信号の周波数特性が変化する様子を示す説明図である。
【００４５】
ＶＣＯ３８は、Ｖ１に応じた周波数で信号を出力する。ＶＣＯ３８が出力する信号は、再生クロック信号であり、データ再生装置１０を構成する要素のうち、アナログ機器を除く全ての要素に与えられる。なお、図１に示したデータ再生装置１０では、アナログ機器はプリアンプ１１およびＶＣＯ３８である。
【００４６】
また、図３に示すように、ＶＣＯ３８は、Ｖ２に応じて、Ｖ１に対するＶＣＯ３８の出力信号の周波数特性（発振周波数特性）が変化する。
【００４７】
たとえば、Ｖ２が基準中心電圧ＶＲＥＦに等しい場合、Ｖ１に対する発振周波数特性は図３のＶ２＝ＶＲＥＦで示した実線となり、ＶＣＯ３８の発振周波数はＶ１の変化に応じて図３のＶ２＝ＶＲＥＦで示した経路を辿り変化する。また、Ｖ２の電圧をＶＲＥＦより高くした場合、Ｖ１に対する発振周波数特性は図３のＶ２＞ＶＲＥＦで示した実線となる。Ｖ２の電圧をＶＲＥＦより低くした場合、Ｖ１に対する発振周波数特性は図３のＶ２＜ＶＲＥＦで示した実線となる。
【００４８】
図３から明らかなように、Ｖ１が高くなるとＶＣＯ３８の発振周波数は低くなる。また、Ｖ２を高くすると、Ｖ１に対する出力信号の周波数特性が変化し、Ｖ１が同一（たとえばＶ１＝ＶＲＥＦ）である場合、Ｖ２が高くなるとＶＣＯ３８の発振周波数は高くなる。
【００４９】
したがって、２つの入力をもつＶＣＯ３８によれば、１つの入力しかもたない電圧制御発振器を用いる場合（２つの入力を持つＶＣＯ３８のＶ２を固定した場合）にくらべ、ＶＣＯ３８の適応可能な周波数帯域をより広範囲にすることができる。
【００５０】
予測テーブル４１は、光ディスク１の種別と、光ディスク１からのデータの読み取り位置と、光ディスク１の回転数と、読み取り位置および回転数において最適と予測される積算器３１の値と、を関連付けてあらかじめ記憶しておく。この予測テーブル４１は、システムコントローラ１７によって、シークが行われる際などに、読み取り位置および回転数にもとづいて最適と予測される値で積算器３１の値を書きかえる（初期化する）ために利用される。
【００５１】
なお、以下の説明では、ＡＤＣ１２、オフセット・ゲイン制御器１３、位相比較器２２、ループフィルタ２３、第１のＤＡＣ３６、ＶＣＯ３８の第１の入力電圧が入力される入力端子およびＶＣＯ３８の出力端子により構成される閉回路を、位相制御ループ（位相ロックループ）という。
【００５２】
次に、本実施形態に係るデータ再生装置１０の動作の一例について説明する。
【００５３】
一般に、通常再生時は、チャネルビットクロックに対して再生クロックが位相同期（ロック）した場合、ＶＣＯ３８の発振周波数の可変幅は、ロック状態における発振周波数に対して数％あれば十分である。しかし、シーク時のチャネルビットクロックの変動を吸収するためには、ＶＣＯ３８の発振周波数の可変幅は、外周から内周へシークを行う場合は約−６０％、内周から外周にシークを行う場合は約＋２６０％と、非常に広い幅が必要となる。
【００５４】
ＶＣＯ３８の発振周波数の可変幅を広くする方法として、ＶＣＯ３８の変換ゲインを上げる方法が考えられる。しかし、この方法では、ＶＣＯ３８の変換ゲインが上がることにより、再生クロックのジッタが悪化し、通常再生時のデータのエラー率が悪化してしまう。
【００５５】
通常再生時の条件と高速再生時におけるシークタイムを最適化するための条件とを両立させるために、２つの入力を持つＶＣＯ３８と、アクティブワイド制御フィルタとを導入する方法が考えられる。ＶＣＯ３８の第１の入力端子は位相制御ループの一部をなし、第２の入力端子にはチャネルビットクロックの変化に追従するようなゆっくりとした変化電圧を入力する。
【００５６】
２つの入力を持つＶＣＯ３８においては、Ｖ１、Ｖ２の電圧を制御することにより所望の周波数を発振することができるが、同じ周波数を発振する動作点はＶ１、Ｖ２の組み合わせにより複数ある（図３の動作点ｂおよびｃ参照）。一方、動作点によってＶＣＯ３８の周波数感度特性が異なるため、同一の周波数でも動作点により再生性能に差が出る。
【００５７】
一般に、ＶＣＯ３８の特性は、Ｖ１の電圧がＶＣＯ３８に固有の最適値である基準中心電圧ＶＲＥＦから離れるにつれ、所望の特性から外れていくことが多い。このため、シーク直後には、短い時間で、Ｖ１がＶＣＯ３８に固有の最適範囲内（ＶＲＥＦ近傍）の動作点に達することが、再生性能を向上させる上で重要である。
【００５８】
たとえば、図２に示す発振周波数特性を有するＶＣＯ３８の場合、動作点ａおよびｂにおいては傾きが小さいため、Ｖ１の変化に対する発振周波数の変化が小さい。しかし、動作点ｃにおいては傾きが大きいため、Ｖ１の変化に対する発振周波数の変化が大きくなるため、再生クロックのジッタが悪化してしまう。つまり、Ｖ１がＶＲＥＦから離れると、安定して再生することが難しい。
【００５９】
次に、積算器３１、第１の変換テーブル３４および第２の変換テーブル３５について簡単に説明する。
【００６０】
図４は、第１の変換テーブル３４に記憶された積算器３１の値（入力値）と第１の変換値（出力値）との関係および第２の変換テーブル３５に記憶された積算器３１の値（入力値）と第２の変換値（出力値）との関係の一例について示す説明図である。
【００６１】
図４には、入力値を０から５１２、出力値を０から２５６とした場合の例について示した。なお、各テーブル３４および３５の出力値について、ゼロは第１のＤＡＣ３６および第２のＤＡＣ３７の出力電圧の最低電圧に対応し、１２８はＶＲＥＦに対応し、２５６は最大電圧に対応するものとする。
【００６２】
ループフィルタ２３の出力が０である場合、積算器３１の値が０のとき、第１の変換部３２は、第１の変換テーブル３４にもとづいて第１の変換値として２５６を出力し、第２の変換部３３は、第２の変換テーブル３５にもとづいて第２の変換値として０を出力する。このため、電圧Ｖ１は第１のＤＡＣ３６の出力電圧のうちで最も高くなり、電圧Ｖ２は第２のＤＡＣ３７の出力電圧のうち最も低くなる。この結果、ＶＣＯ３８の出力信号（再生クロック信号）は最も低い周波数で発振する。
【００６３】
積算器３１の値が０から１２８に向かって変化すると、第１の変換値は減少し、第２の変換値は変わらない。このため、電圧Ｖ１が減少し、発振周波数が上昇する。
【００６４】
積算器３１の値が１２８から３８４に向かって変化すると、第１の変換値は１２８で変わらず、第２の変換値は増加する。このため、Ｖ２が増加することによりＶＣＯ３８の発振周波数特性が変化し（図３参照）、発振周波数がさらに上昇する。
【００６５】
積算器３１の値が５１２に向かって変化すると、第１の変換値は減少し、第２の変換値は変わらない。このため、Ｖ１が減少し、発振周波数がさらに上昇する。
【００６６】
図４に示すような第１の変換テーブル３４および第２の変換テーブル３５を作成することにより、Ｖ１およびＶ２とＶＣＯ３８の発振周波数との関係は、Ｖ１およびＶ２が増加すればＶＣＯ３８の発振周波数が単調に増加する関係となる。
【００６７】
また、図４に示すような第１の変換テーブル３４を用いることにより、積算器３１の値が所定の範囲（図４では１２８から３８４）で変化した場合に、第１の入力電圧値Ｖ１がＶＣＯ３８に固有の最適範囲内（ＶＲＥＦの近傍）である期間を長くとることが可能になる。
【００６８】
図５は、図１に示すデータ再生装置１０により、チャネルビットクロックに対して再生クロックを追従させる際の手順を示すフローチャートである。図５において、Ｓに数字を付した符号は、フローチャートの各ステップを示す。
【００６９】
この手順は、ユーザにより、または光ディスク１がデータ再生装置１０に装填されて自動的に、光ディスク１の再生の開始要求があった時点でスタートとなる。また、この手順は、ユーザにより再生終了要求があった時点で、または光ディスク１のデータの最終データに到達した時点で終了となる。
【００７０】
まず、ステップＳ１において、システムコントローラ１７は、再生が開始されるデータの、または再生中におけるシーク後のデータの、読み取り位置、光ディスク１の種別、および回転数にもとづいて、予測テーブル４１を検索し、この位置および回転数において最適と予測される積算器３１の値を抽出する。そして、システムコントローラ１７は、この抽出した値で積算器３１の値を初期化する。予測テーブル４１を用いることにより、ＶＣＯ３８の動作点は、より高速に所望の動作点に達することができる。
【００７１】
なお、最適と予測される積算器３１の値は、光ディスク１の種別、データの読み取り位置および回転数において予測されるチャネルビットクロックに対応する値である。ＶＣＯ３８の特性には、一般に、個体差が存在することが多い。したがって、最適と予測される積算器３１の値としては、データ再生装置１０に用いられるＶＣＯ３８の特性を反映するため、あらかじめＶＣＯ３８の発振周波数と積算器３１の値との関係をあらかじめ測定しておき、この関係を反映した値を用いるとよい。
【００７２】
また、予測されるチャネルビットクロックの値は、データの読み取り位置および回転数の関数としてのチャネルビットクロックの式を、光ディスク１の種別ごとに用意しておき、この式にもとづいて算出してもよい。この式を用いる場合、予測テーブル４１の内容は、算出されたチャネルビットクロックの値に対して最適と予測される積算器３１の値を関連付けたものとするとよい。この場合も、最適と予測される積算器３１の値としては、データ再生装置１０に用いられるＶＣＯ３８の特性を反映するため、あらかじめＶＣＯ３８の発振周波数と積算器３１の値との関係をあらかじめ測定しておき、この関係を反映した値を用いるとよい。
【００７３】
さらに、予測テーブル４１を用いない場合、システムコントローラ１７は、あらかじめ定められた所定の値（たとえば２５６など）で積算器３１の値を初期化してもよい。この場合、予測テーブル４１を用いる場合に比べ、ＶＣＯ３８の動作点が所望の動作点に達するまでにかかる時間はやや遅くなるものの、リソースを削減しコストを下げることができる。
【００７４】
次に、ステップＳ２において、データ再生装置１０は、周波数制御処理を実行し、チャネルビットクロックと再生クロックとの周波数の誤差を、位相制御処理を行うために十分小さい所定の範囲内にする。
【００７５】
次に、ステップＳ３において、データ生成装置は、位相制御処理を実行し、チャネルビットクロックと再生クロックとの位相を同期させる。位相同期が外れた場合は、ステップＳ１に戻る。
【００７６】
続いて、チャネルビットクロックと再生クロックとの周波数の誤差を、位相制御処理を行うことができるほど十分小さい所定の範囲内にするために実行される周波数制御処理の手順について説明する。
【００７７】
図６は、図５のステップＳ２で実行される周波数制御処理の手順を示すサブルーチンフローチャートである。図６において、Ｓに数字を付した符号は、フローチャートの各ステップを示す。
【００７８】
なお、以下の説明では、再生クロックの周波数の初期値がほぼｆ２であり、シークによってチャネルビットクロックの周波数がｆ２からｆ３に変化し、かつ、図５のステップＳ１において積算器３１の初期値が２５６に設定された場合の例について示す。再生クロックの初期値がｆ２であったときには、ＶＣＯ３８の動作点は、図３のａである。ＶＣＯ３８の動作点が図３のｂに移動すれば、データ再生装置１０は、再生クロックの周波数がｆ３で安定して再生を行うことができる。
【００７９】
なお、この手順は、ユーザにより再生終了要求があった時点で、または光ディスク１のデータの最終データに到達した時点で終了となる。
【００８０】
まず、ステップＳ２１において、システムコントローラ１７は、位相比較器２２の動作を停止させる。
【００８１】
次に、ステップＳ２２において、システムコントローラ１７は、ループフィルタ２３の値をゼロに初期化する。この結果、ループフィルタ２３の出力はゼロとなり、第１の加算器２４に与えられる値は第１の変換部３２から与えられる値のみとなり、かつ第２の加算器２５に与えられる値は周波数誤差検出器２１から与えられる値のみとなる。
【００８２】
次に、ステップＳ２３において、周波数誤差検出器２１は、チャネルビットクロックと再生クロックとの周波数の誤差を検出し、この周波数の誤差に応じた値をシステムコントローラ１７および第２の加算器２５に与える。
【００８３】
次に、ステップＳ２４において、システムコントローラ１７は、周波数誤差検出器２１から受けた値が所定の範囲内にあるかどうか判定する。所定の範囲内にある場合は、周波数誤差検出器２１から受けた値が位相制御処理を行うことができるほど十分小さいと判定し、図５のステップＳ３に進む。一方、所定の範囲内にない場合は、ステップＳ２５に進む。
【００８４】
次に、ステップＳ２５において、積算器３１は、第２の加算器２５を介して周波数誤差検出器２１からチャネルビットクロックと再生クロックとの周波数の誤差に応じた値を受け、この値を初期値である２５６に対して積算する。
【００８５】
次に、ステップＳ２６において、第１の変換部３２および第２の変換部３３は、第１の変換テーブル３４および第２の変換テーブル３５にもとづいて、積算器３１の値に関連付けられた第１の変換値および第２の変換値をそれぞれ抽出し、第１の加算器２４および第２のＤＡＣ３７に与える。
【００８６】
たとえば、積算器３１が第２の加算器２５を介して受けた値の積算値がプラス１４である場合、積算器３１の値は２６０となり、第１の変換値は１２８のまま変わらない（図４参照）。一方、第２の変換値は、シーク前（チャネルビットクロックの周波数がｆ２であったとき）に比べ、１４２とやや大きくなる。
【００８７】
次に、ステップＳ２７において、第１のＤＡＣ３６は、第１の加算器２４を介して第１の変換値（１２８）を受け、第２のＤＡＣ３７は第２の変換値（１４２）を受ける。そして、第１のＤＡＣ３６および第２のＤＡＣ３７は、第１の変換値および第２の変換値をそれぞれ電圧Ｖ１（＝ＶＲＥＦ）およびＶ２（＞ＶＲＥＦ）に変換し（図３参照）、ＶＣＯ３８に対して第１の入力電圧および第２の入力電圧として与える。
【００８８】
次に、ステップＳ２８において、 ＶＣＯ３８は、第１および第２の入力電圧Ｖ１（＝ＶＲＥＦ）およびＶ２（＞ＶＲＥＦ）にもとづいて再生クロック信号を出力し、ステップＳ２３にもどる。
【００８９】
第１の入力電圧Ｖ１はＶＲＥＦに等しいまま変化しない一方、第２の入力電圧Ｖ２がＶＲＥＦより大きくなることにより、Ｖ１の電圧がＶＣＯ３８に固有の最適値である基準中心電圧ＶＲＥＦから離れることなく、ＶＣＯ３８の動作点を図３のａからｂへと移動させることができる。
【００９０】
以上の手順によれば、チャネルビットクロックと再生クロックとの周波数の誤差を、位相制御処理を行うことができるほど十分小さい所定の範囲内にすることができる。
【００９１】
従来の技術では、再生クロックをｆ３に追従させる際、一度図３の動作点ｃを経由する必要があった。しかし、動作点ｃでは、Ｖ１の電圧がＶＲＥＦから大きく離れてしまっているため、ＶＣＯ３８のＶ１の電圧に対する発振周波数の傾きが大きくなる。このため、再生クロックのジッタが悪化してしまい、安定した再生を行うことができない。したがって、従来の技術では、シーク後に安定した再生を行うまでに、ＶＣＯ３８の動作点を図３のｃからｂに移動させるまでの時間が必要となってしまう。
【００９２】
本実施形態に係るデータ再生装置１０によれば、第１の変換テーブル３４および第２の変換テーブル３５を用いることにより、Ｖ１の電圧をＶＣＯ３８に固有の最適範囲内に維持したままＶＣＯ３８の動作点を変更することができる。このため、従来の技術に比べ、ＶＣＯ３８の動作点をすばやく理想の動作点に移動することができる。したがって、本実施形態に係るデータ再生装置１０によれば、シーク後に安定した再生を行うまでの時間を容易に短縮することができる。
【００９３】
続いて、チャネルビットクロックと再生クロックとの位相を同期させるために実行される位相制御処理の手順について説明する。
【００９４】
図７は、図５のステップＳ３で実行される位相制御処理の手順を示すサブルーチンフローチャートである。図７において、Ｓに数字を付した符号は、フローチャートの各ステップを示す。
【００９５】
なお、以下の説明では、再生クロックの周波数の初期値がほぼｆ２であり、チャネルビットクロックが、ｆ２から、ｆ２よりもわずかに高い周波数であるｆ４に変化し、かつ図５のステップＳ２により積算器３１の値が２５６となった場合の例について示す。また、この手順は、ユーザにより再生終了要求があった時点で、または光ディスク１のデータの最終データに到達した時点で終了となる。
【００９６】
まず、ステップＳ３１において、システムコントローラ１７は、周波数誤差検出器２１の動作を停止させる。この結果、第２の加算器２５に与えられる値は、ループフィルタ２３により与えられる第２の出力値のみとなる。
【００９７】
次に、ステップＳ３２において、同期検出器１６は、バイナリデータが予め決められた所定の形式に従っているか否かを検出し、この位相誤差が所要の範囲内にあるかどうかを判定する。所要の範囲内にない場合は、位相制御処理を中断して周波数制御処理に移行すべく、図５のステップＳ１に進む。このような場合として、たとえば、ユーザからシークすべき旨の指示があった場合が挙げられる。一方、所要の範囲内にある場合は、位相制御処理を続行すべくステップＳ３３に進む。なお、以下のチャネルビットクロックがｆ２からｆ４に上昇した場合の例においては、位相誤差が所要の範囲内にあるものとし、この周波数上昇を以下の位相制御処理で吸収する。
【００９８】
次に、ステップＳ３３において、位相比較器２２は、チャネルビットクロックと再生クロックとの位相誤差を検出し、この誤差に応じた信号を出力する。
【００９９】
次に、ステップＳ３４において、ループフィルタ２３は、位相比較器２２から受けた信号を平滑化し、位相比較器２２から受けた信号に応じた第１の出力値を第１の加算器２４に与える。また、ループフィルタ２３は、第１の出力を１０００分の１倍した値である第２の出力値を第２の加算器２５に与える。この第２の出力値は、積算器３１に与えられる前に符号反転されることに注意する。
【０１００】
第１の出力値は、位相誤差のいわゆる瞬時値である。以下の説明では、第１の出力値が−３である場合の例について示す。
【０１０１】
次に、ステップＳ３５において、第１の変換部３２および第２の変換部３３は、第１の変換テーブル３４および第２の変換テーブル３５にもとづいて、積算器３１の値に関連付けられた第１の変換値および第２の変換値をそれぞれ抽出し、第１の加算器２４および第２のＤＡＣ３７に与える。
【０１０２】
たとえば、第１の出力値が−３である場合、積算器３１が第２の加算器２５を介して受ける第２の出力値は符号反転された結果、＋０．００３となる。この結果、積算器３１の内部値は２５６．００３となる。ただし、積算器３１の出力値は整数部分のみ有効とするため、第２の変換値は１２８と短期的には変化しない。しかし、この過程を繰り返すことにより積算器の内部値が２５７以上になると、第２の変換値は１２９に増加する。
【０１０３】
次に、ステップＳ３６において、第１の加算器２４は、ループフィルタ２３から受けた第１の出力値（−３）と、第１の変換部３２から受けた第１の変換値（１２８）とを加算し、この加算した値（１２５）を第１のＤＡＣ３６に与える。
【０１０４】
次に、ステップＳ３７において、第１のＤＡＣ３６は、第１の加算器２４を介して第１の変換値（１２５）を受け、第２のＤＡＣ３７は第２の変換値（１２８）を受ける。そして、第１のＤＡＣ３６および第２のＤＡＣ３７は、第１の変換値および第２の変換値をそれぞれ電圧Ｖ１およびＶ２に変換し（図３参照）、ＶＣＯ３８に対して第１の入力電圧および第２の入力電圧として与える。
【０１０５】
次に、ステップＳ３８において、ＶＣＯ３８は、第１および第２の入力電圧Ｖ１およびＶ２にもとづいて再生クロック信号を出力し、ステップＳ３２にもどる。
【０１０６】
第１の入力電圧Ｖ１は、第１の出力値と第１の変換値に影響される。チャネルビットクロックの周波数上昇はわずかであるため、ループフィルタ２３の第１の出力値は、位相制御動作で上下に震動しつつ平均的して小さな負の値となる。また、積算値の初期値が２５６であり、かつこの初期値に積算される第２の出力値の符号反転値が非常に小さな値であるため、第１の変換値は１２８のままである。このため、第１の出力値が振動する影響により、第１の入力電圧Ｖ１は、ＶＲＥＦよりもわずかに低い値で振動する。
【０１０７】
一方、第２の入力電圧Ｖ２は、第２の変換値のみに影響される。チャネルビットクロックの周波数上昇はわずかであるため、ループフィルタ２３の第２の出力値の符号反転値は、非常に小さな正の値（たとえば＋０．００３など）となる。
【０１０８】
しかし、第２の出力値は、積算器３１により積算されため、第２の出力値が積算器３１の値に与える影響は徐々に大きくなる。このため、第２の出力値が負の状態が継続した場合、一定時間後に積算器３１の出力値は１増加する。この時、第２の変換値は１増加し、第２の入力電圧Ｖ２も僅かに増加する。この結果、ＶＣＯ３８の動作点は、Ｖ１がＶＲＥＦ近傍で振動しながらも、徐々に図３の上方へと移動する。
【０１０９】
したがって、図７に示した手順によれば、ゆっくりとチャネルビットクロックの周波数が変化した場合でも、チャネルビットクロックと再生クロックとの位相誤差を所定の範囲内にロックし続けながら、Ｖ１の電圧をＶＣＯ３８に固有の最適範囲内（ＶＲＥＦの近傍）に維持したままＶＣＯ３８の動作点を移動させることができる。
【０１１０】
ゆっくりとチャネルビットクロックの周波数が変化する場合として、通常再生時の読み取り位置変化が挙げられる。このため、図７に示した手順によれば、通常再生時において、Ｖ１の電圧をＶＲＥＦ近傍に維持し続けることができる。図３に示すように、Ｖ１がＶＲＥＦの近傍では、発振周波数特性の傾きが小さいため、Ｖ１の変化に対する発振周波数の変化が小さい。したがって、図７に示した手順によれば、再生クロックのジッタを良好に保ったまま、安定して通常再生を継続できる。
【０１１１】
本実施形態に係るデータ再生装置１０は、シーク動作により大きくチャネルビットクロックの周波数が変化した場合、図２に示した手順により、Ｖ１の電圧をＶＣＯ３８に固有の最適範囲内に維持したまま、ＶＣＯ３８の動作点を高速に所望の動作点に移動させることができる。このため、本実施形態に係るデータ再生装置１０によれば、シーク後から安定して再生可能となるまでの時間を容易に短縮することができる。
【０１１２】
また、本実施形態に係るデータ再生装置１０は、チャネルビットクロックの周波数がゆっくり変化した場合、Ｖ１の電圧をＶＣＯ３８に固有の最適範囲内（ＶＲＥＦの近傍）に維持したままＶＣＯ３８の動作点を移動させることができる。このため、本実施形態に係るデータ再生装置１０によれば、通常再生中の性能を維持したまま、シーク後から安定して再生可能となるまでの時間を容易に短縮することができる。
【０１１３】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【０１１４】
たとえば、本実施形態においては、ループフィルタ２３が第２の出力値を出力する場合の例について説明したが、これは、位相制御処理において積算器３１に対して第１の出力値の平均値の長期的な動きを反映するための一例にすぎない。このため、ループフィルタ２３は第１の出力値のみを出力し、たとえば積算器３１の直前に、第１の出力値にもとづいて第１の出力値の平均値の長期的な動きに応じた出力を行う手段を新たに加えても構わない。
【０１１５】
また、第２の出力値は、第１の出力値の平均値の長期的な動きに応じた値であればよく、第１の出力値を単に正の実数で割ったものに限らず、たとえば第１の出力値の直近１０個の平均としてもよい。
【０１１６】
さらに、図４に示した第１の変換テーブル３４および第２の変換テーブル３５は、あくまで一例に過ぎない。たとえば、第１の変換テーブル３４は、Ｖ１がＶＣＯ３８に固有の最適範囲内である期間を長く取ることができればよく、ＶＣＯ３８の発振周波数特性に応じて作成すればよい。
【０１１７】
また、本発明の実施形態では、フローチャートの各ステップは、記載された順序に沿って時系列的に行われる処理の例を示したが、必ずしも時系列的に処理されなくとも、並列的あるいは個別実行される処理をも含むものである。
【図面の簡単な説明】
【０１１８】
【図１】本発明に係るデータ再生装置およびデータ再生方法の一実施形態を示す概略的な全体構成図。
【図２】図１に示した２つの入力を持つＶＣＯとして適用可能な、ディレイラインによるリングオシレータタイプのＶＣＯの一例を示す図。
【図３】ＶＣＯの第２の入力電圧値Ｖ２により、第１の入力電圧値に対する出力信号の周波数特性が変化する様子を示す説明図。
【図４】第１の変換テーブルに記憶された積算器の値（入力値）と第１の変換値（出力値）との関係および第２の変換テーブルに記憶された積算器の値（入力値）と第２の変換値（出力値）との関係の一例について示す説明図。
【図５】図１に示すデータ再生装置により、チャネルビットクロックに対して再生クロックを追従させる際の手順を示すフローチャート。
【図６】図５のステップＳ２で実行される周波数制御処理の手順を示すサブルーチンフローチャート。
【図７】図５のステップＳ３で実行される周波数制御処理の手順を示すサブルーチンフローチャート。
【符号の説明】
【０１１９】
１ 光ディスク
１０ データ再生装置
１１ プリアンプ
１２ Ａ／Ｄ変換器（ＡＤＣ）
１３ オフセット・ゲイン制御器
１４ 適応等化器
１５ 最尤復号器
１６ 同期検出器
１７ システムコントローラ
２１ 周波数誤差検出器
２２ 位相比較器
２３ ループフィルタ
２４ 第１の加算器
２５ 第２の加算器
３１ 積算器
３２ 第１の変換部
３３ 第２の変換部
３４ 第１の変換テーブル
３５ 第２の変換テーブル
３６ 第１のＤ／Ａ変換器
３７ 第２のＤ／Ａ変換器
３８ ＶＣＯ
４１ 予測テーブル
【技術分野】
【０００１】
本発明は、光ディスクなどの記録媒体に記録されたデータを再生するデータ再生装置およびデータ再生方法に関する。
【背景技術】
【０００２】
光ディスクをはじめとする記録媒体に記録されたデータを再生するデータ再生装置は、一般に、記録媒体に記録されたデータから再生信号を生成する際に、まず、記録媒体に記録されたデータに内在するチャネルビットクロックを取得し、このチャネルビットクロックをできるだけ忠実に再現したクロック（再生クロック）を生成して、この再生クロックを用いて再生信号を標本化する。
【０００３】
記録媒体に記録されたデータは、読み取り位置によってチャネルビットクロックが異なる場合がある。たとえば、光ディスクには、一般に、線記録密度が一定となるようにデジタル変調データが記録されている。このため、デジタル変調データに内在するチャネルビットクロックは、ディスクの回転数が一定の場合、読み取り位置により異なる。したがって、データ再生装置は、チャネルビットクロックが変化してもデータを正しく再生することができるように、再生クロックをチャネルビットクロックに常に追従させる必要がある。
【０００４】
従来、再生クロックをチャネルビットクロックに追従させるために、種々の技術が提案されている（たとえば特許文献１参照）。一般に、データ再生装置は、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）の出力周波数を再生クロックの周波数として利用する。特許文献１に開示された光ディスク再生装置は、ＶＣＯの発振特性を決定する合成抵抗の数をテーブルにもとづいて変更可能に構成され、このテーブルにもとづいてＶＣＯの発振特性を切り替えることにより、ＶＣＯの適応可能な周波数帯域を広くすることができる。このため、この光ディスク再生装置によれば、読み取り位置によらず、再生クロックをチャネルビットクロックに追従させることができるようになっている。
【特許文献１】特開２００１−６２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、光ディスクの内周側から外周側、または外周側から内周側に読み取り位置をジャンプさせる（読み取り位置をシークする）場合、チャネルビットクロックは、短時間のうちに大きく変化する。この場合、ＶＣＯの出力周波数も、短時間で大きく変化させる必要がある。
【０００６】
ＶＣＯの出力周波数を短時間で大きく変化させるためには、ＶＣＯの制御電圧も大きく変化させる必要がある。しかし、一般に、ＶＣＯの発振特性は、所定の入力電圧および出力周波数の近傍で最適となるよう設計されている。このため、ＶＣＯの制御電圧が大きく変化すると、ＶＣＯの特性が最適な特性から外れてしまう。この結果、入力電圧の変化に対して出力周波数が敏感になってしまい、出力周波数が不安定となり、安定した再生を行うことが難しくなってしまう。したがって、従来の技術では、シークを行うと、シーク後から安定した再生を行うまでに時間がかかってしまう問題がある。
【０００７】
本発明は、上述した事情を考慮してなされたもので、シーク後から安定して再生可能となるまでの時間を容易に短縮することができるデータ再生装置およびデータ再生方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るデータ再生装置は、上述した課題を解決するために、第１の入力電圧に応じた周波数で信号を出力するとともに、第２の入力電圧に応じて前記第１の入力電圧に対する出力周波数特性が変化する電圧制御発振器と、記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との周波数の誤差を検出し、この周波数の誤差に応じた値を出力する周波数誤差検出手段と、前記周波数誤差検出手段の出力値を積算する積算手段と、前記積算手段の値に応じて第１の変換値を出力する第１の変換手段と、前記積算手段の値に応じて第２の変換値を出力する第２の変換手段と、前記第１の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第１の入力電圧として与える第１のＤ／Ａ変換器と、前記第２の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第２の入力電圧として与える第２のＤ／Ａ変換器と、を備え、前記第１の変換手段は、前記積算手段の値が所定の範囲で変化した場合に、前記第１の入力電圧値が前記電圧制御発振器に固有の最適範囲内となるよう前記第１の変換値を出力する、ことを特徴とするものである。
【０００９】
一方、本発明に係るデータ再生方法は、上述した課題を解決するために、第１の入力電圧に応じた周波数で信号を出力するとともに、第２の入力電圧に応じて前記第１の入力電圧に対する出力周波数特性が変化する電圧制御発振器により、前記第１の入力電圧に応じた周波数で信号が出力されるステップと、記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との周波数の誤差を検出し、この周波数の誤差に応じた値を取得するステップと、前記周波数の誤差に応じた出力値が積算手段により積算されるステップと、前記積算手段の値に応じて第１の変換値を取得するステップと、前記積算手段の値に応じて第２の変換値を取得するステップと、前記第１の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第１の入力電圧として与えるステップと、前記第２の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第２の入力電圧として与えるステップと、を有し、前記第１の変換値を取得するステップは、前記積算手段の値が所定の範囲で変化した場合に、前記第１の入力電圧値が前記電圧制御発振器に固有の最適範囲内となるよう前記第１の変換値を取得するステップである、ことを特徴とする方法である。
【発明の効果】
【００１０】
本発明に係るデータ再生装置およびデータ再生方法によれば、シーク後から安定して再生可能となるまでの時間を容易に短縮することができる。
【発明を実施するための最良の形態】
【００１１】
本発明に係るデータ再生装置およびデータ再生方法の実施の形態について、添付図面を参照して説明する。
【００１２】
図１は、本発明に係るデータ再生装置およびデータ再生方法の一実施形態を示す概略的な全体構成図である。
【００１３】
なお、本実施形態においては、光ディスク１に記録されたデジタルデータを再生可能に構成された光ディスク１再生装置をデータ再生装置１０の一例として示す。
【００１４】
図１に示すように、データ再生装置１０は、プリアンプ１１、Ａ／Ｄ変換器（ＡＤＣ）１２、オフセット・ゲイン制御器１３、適応等化器１４、最尤復号器１５、同期検出器１６、制御手段としてのシステムコントローラ１７、周波数誤差検出器２１、位相比較器２２、フィルタ手段としてのループフィルタ２３、第１の加算器２４、第２の加算器２５、積算手段としての積算器３１、第１の変換部３２、第２の変換部３３、第１の変換テーブル３４、第２の変換テーブル３５、第１のＤ／Ａ変換器（ＤＡＣ）３６、第２のＤ／Ａ変換器（ＤＡＣ）３７、電圧制御発振器（ＶＣＯ）３８および予測テーブル４１を備える。
【００１５】
プリアンプ１１は、光ディスク１から取得された再生信号を増幅する。
【００１６】
ＡＤＣ１２は、ＶＣＯ３８により生成される再生クロックを用いて、プリアンプ１１から与えられる再生信号を標本化して多値のデジタル信号に変換する。
【００１７】
オフセット・ゲイン制御器１３は、平均値と振幅が所望の値になるよう多値再生信号を調整し、適応等化器１４に与える。
【００１８】
適応等化器１４は、オフセット・ゲイン制御器１３から受けた多値再生信号を波形等化処理する。
【００１９】
最尤復号器１５は、波形等化処理後の多値再生信号を、’１’または’０’の２値のバイナリデータとして出力する。
【００２０】
最尤復号器１５が出力するバイナリデータは、図示しない復調回路にて、例えばＥＴＭ（Eight to Twelve Modulation）規則に基づく復調処理が行われ、図示しないエラー訂正回路により誤り訂正された後、コンピュータ等のホストに出力される。
【００２１】
同期検出器１６は、最尤復号器１５からバイナリデータを、ＶＣＯ３８から再生クロックを、それぞれ受ける。そして、同期検出器１６は、バイナリデータが予め決められた所定の形式に従っているか否かを検出し、位相誤差が所要の範囲内にあり位相同期しているかどうかを判定して、この判定結果をシステムコントローラ１７に与える。
【００２２】
システムコントローラ１７は、シーク等の動作を制御するほか、周波数誤差検出器２１および位相比較器２２の動作を制御する。また、システムコントローラ１７は、ループフィルタ２３および積算器３１の値を所定の値に書きかえる（初期化する）機能を有する。
【００２３】
周波数誤差検出器２１は、光ディスク１から読み出されたデータとＶＣＯ３８の出力信号（再生クロック信号）との周波数の誤差を検出し、この周波数の誤差に応じた値を出力して、この値をシステムコントローラ１７および第２の加算器２５に与える。より具体的には、周波数誤差検出器２１は、オフセット・ゲイン制御器１３より受けた多値再生信号からチャネルビットクロックを取得し、チャネルビットクロックと再生クロックとの周波数の誤差を検出する。
【００２４】
位相比較器２２は、光ディスク１から読み出されたデータとＶＣＯ３８の出力信号との位相の誤差を検出し、この誤差に応じた信号を出力する。より具体的には、位相比較器２２は、オフセット・ゲイン制御器１３より受けた多値再生信号からチャネルビットクロックを取得し、チャネルビットクロックと再生クロックとの位相の誤差を検出する。
【００２５】
フィルタ手段としてのループフィルタ２３は、位相比較器２２から受けた信号を平滑化し、位相比較器２２から受けた信号に応じた第１の出力値を出力して、第１の加算器２４に与える。位相比較器２２は、チャネルビットクロックの位相が再生クロックの位相より進んでいる場合（チャネルビットクロックの周波数が再生クロックの周波数よりわずかに高い場合を含む）、負の値を出力する。
【００２６】
第１の出力値は、チャネルビットクロックと再生クロックとの位相の誤差に応じた値であり、第１の出力値の個々の値は、一般に、短期的に見ると振動する。一方、再生クロックの位相は、データ再生装置１０により、チャネルビットクロックの位相に追従するように制御される。このため、長期的に見れば、第１の出力値の平均値（中心値）は緩やかにゼロに向かう。
【００２７】
この、第１の出力値の平均値の動きを捉えるため、ループフィルタ２３は、第２の出力値を出力し、第２の加算器２５に与える。第２の出力値は、第１の出力値の平均値の時間変化を捉えるために利用される。
【００２８】
第２の出力値は、第２の加算器２５を介して積算器３１で加算される。このため、たとえば、第２の出力値としては、第１の出力値よりも小さい値を用いることができる。第１の出力値よりも小さい場合、積算器３１に積算される値のうち第２の出力値による成分は、短期的に見れば微々たるものであるとともに、長期的に見れば第１の出力値の平均値の傾向を反映したものとなる。本実施形態においては、第２の出力値として、第１の出力を１０００分の１倍した値を用いる場合の例について説明する。
【００２９】
第１の加算器２４は、ループフィルタ２３から受けた第１の出力値と、第１の変換部３２から受けた第１の変換値とを加算し、この加算した値を第１のＤＡＣ３６に与える。
【００３０】
第２の加算器２５は、ループフィルタ２３から受けた第２の出力値を符号反転した値と、周波数誤差検出器２１の出力値とを加算し、この加算した値を積算器３１に与える。なお、ループフィルタ２３の第２の出力値が、たとえば第１の出力値を１０００分の１倍した値でありかつ符号反転した値である場合は、ループフィルタ２３は、この第２の値と周波数誤差検出器２１の出力値とを加算する。
【００３１】
積算器３１は、第２の加算器２５から受けた値を積算し、第１の変換部３２および第２の変換部３３に与える。
【００３２】
第１の変換部３２は、第１の変換テーブル３４から積算器３１の値に関連付けられた第１の変換値を取得し、この第１の変換値を第１の加算器２４に与える。
【００３３】
第２の変換部３３は、第２の変換テーブル３５から積算器３１の値に関連付けられた第２の変換値を取得し、この第２の変換値を第２のＤＡＣ３７に与える。
【００３４】
第１のＤＡＣ３６は、第１の加算器２４から受けた値を電圧に変換し、この電圧をＶＣＯ３８に対して第１の入力電圧として与える。
【００３５】
第２のＤＡＣ３７は、第２の変換値を電圧に変換し、この電圧をＶＣＯ３８に対して第２の入力電圧として与える。
【００３６】
次に、ＶＣＯ３８について説明する。
【００３７】
図２は、図１に示した２つの入力を持つＶＣＯ３８として適用可能な、ディレイラインによるリングオシレータタイプのＶＣＯ３８の一例を示す図である。
【００３８】
図２に示すディレイラインによるリングオシレータタイプのＶＣＯ３８は、ＣＭＯＳのＬＳＩ内部で広く用いられるものである。図２に示したＶＣＯ３８によれば、ＰチャネルＭＯＳトランジスタ（Ｐ−ｃｈ）のゲート電圧、およびＮチャネルＭＯＳトランジスタ（Ｎ−ｃｈ）のゲート電圧をそれぞれ変化させることにより、この一対のトランジスタの等価的なオン抵抗値を変化させ、リングオシレータの発振周波数（ＶＣＯ３８の出力信号の周波数）を変化させることができる。
【００３９】
リングオシレータは、ソース／ドレインを接続した１対のＰチャネル／ＮチャネルＭＯＳトランジスタを複数対有し、各対間にインバータが挿入されている。
【００４０】
ＶＣＯ３８の第１の入力電圧Ｖ１を高くすると、Ｐ−ｃｈトランジスタのゲート電圧が高くなるため、Ｐ−ｃｈトランジスタの等価抵抗が上がり発振周波数が低くなる。逆に、Ｖ１を低くすると、Ｐ−ｃｈトランジスタの等価抵抗が下がり発振周波数が高くなる。
【００４１】
一方、第２の入力電圧Ｖ２を高くすると、Ｎ−ｃｈトランジスタのゲート電圧が高くなるため、Ｎ−ｃｈトランジスタの等価抵抗が下がり発振周波数が高くなる。逆に、Ｖ２を低くすると、Ｎ−ｃｈトランジスタの等価抵抗が上がり発振周波数が低くなる。
【００４２】
つまり、ＶＣＯ３８の発振周波数は、簡略的にいうと、Ｖ１が高くなると低くなり、Ｖ２が高くなると高くなる。
【００４３】
続いて、ＶＣＯ３８の出力信号とＶ１とＶ２の関係についてより詳細に説明する。
【００４４】
図３は、ＶＣＯ３８の第２の入力電圧値Ｖ２により、第１の入力電圧値に対する出力信号の周波数特性が変化する様子を示す説明図である。
【００４５】
ＶＣＯ３８は、Ｖ１に応じた周波数で信号を出力する。ＶＣＯ３８が出力する信号は、再生クロック信号であり、データ再生装置１０を構成する要素のうち、アナログ機器を除く全ての要素に与えられる。なお、図１に示したデータ再生装置１０では、アナログ機器はプリアンプ１１およびＶＣＯ３８である。
【００４６】
また、図３に示すように、ＶＣＯ３８は、Ｖ２に応じて、Ｖ１に対するＶＣＯ３８の出力信号の周波数特性（発振周波数特性）が変化する。
【００４７】
たとえば、Ｖ２が基準中心電圧ＶＲＥＦに等しい場合、Ｖ１に対する発振周波数特性は図３のＶ２＝ＶＲＥＦで示した実線となり、ＶＣＯ３８の発振周波数はＶ１の変化に応じて図３のＶ２＝ＶＲＥＦで示した経路を辿り変化する。また、Ｖ２の電圧をＶＲＥＦより高くした場合、Ｖ１に対する発振周波数特性は図３のＶ２＞ＶＲＥＦで示した実線となる。Ｖ２の電圧をＶＲＥＦより低くした場合、Ｖ１に対する発振周波数特性は図３のＶ２＜ＶＲＥＦで示した実線となる。
【００４８】
図３から明らかなように、Ｖ１が高くなるとＶＣＯ３８の発振周波数は低くなる。また、Ｖ２を高くすると、Ｖ１に対する出力信号の周波数特性が変化し、Ｖ１が同一（たとえばＶ１＝ＶＲＥＦ）である場合、Ｖ２が高くなるとＶＣＯ３８の発振周波数は高くなる。
【００４９】
したがって、２つの入力をもつＶＣＯ３８によれば、１つの入力しかもたない電圧制御発振器を用いる場合（２つの入力を持つＶＣＯ３８のＶ２を固定した場合）にくらべ、ＶＣＯ３８の適応可能な周波数帯域をより広範囲にすることができる。
【００５０】
予測テーブル４１は、光ディスク１の種別と、光ディスク１からのデータの読み取り位置と、光ディスク１の回転数と、読み取り位置および回転数において最適と予測される積算器３１の値と、を関連付けてあらかじめ記憶しておく。この予測テーブル４１は、システムコントローラ１７によって、シークが行われる際などに、読み取り位置および回転数にもとづいて最適と予測される値で積算器３１の値を書きかえる（初期化する）ために利用される。
【００５１】
なお、以下の説明では、ＡＤＣ１２、オフセット・ゲイン制御器１３、位相比較器２２、ループフィルタ２３、第１のＤＡＣ３６、ＶＣＯ３８の第１の入力電圧が入力される入力端子およびＶＣＯ３８の出力端子により構成される閉回路を、位相制御ループ（位相ロックループ）という。
【００５２】
次に、本実施形態に係るデータ再生装置１０の動作の一例について説明する。
【００５３】
一般に、通常再生時は、チャネルビットクロックに対して再生クロックが位相同期（ロック）した場合、ＶＣＯ３８の発振周波数の可変幅は、ロック状態における発振周波数に対して数％あれば十分である。しかし、シーク時のチャネルビットクロックの変動を吸収するためには、ＶＣＯ３８の発振周波数の可変幅は、外周から内周へシークを行う場合は約−６０％、内周から外周にシークを行う場合は約＋２６０％と、非常に広い幅が必要となる。
【００５４】
ＶＣＯ３８の発振周波数の可変幅を広くする方法として、ＶＣＯ３８の変換ゲインを上げる方法が考えられる。しかし、この方法では、ＶＣＯ３８の変換ゲインが上がることにより、再生クロックのジッタが悪化し、通常再生時のデータのエラー率が悪化してしまう。
【００５５】
通常再生時の条件と高速再生時におけるシークタイムを最適化するための条件とを両立させるために、２つの入力を持つＶＣＯ３８と、アクティブワイド制御フィルタとを導入する方法が考えられる。ＶＣＯ３８の第１の入力端子は位相制御ループの一部をなし、第２の入力端子にはチャネルビットクロックの変化に追従するようなゆっくりとした変化電圧を入力する。
【００５６】
２つの入力を持つＶＣＯ３８においては、Ｖ１、Ｖ２の電圧を制御することにより所望の周波数を発振することができるが、同じ周波数を発振する動作点はＶ１、Ｖ２の組み合わせにより複数ある（図３の動作点ｂおよびｃ参照）。一方、動作点によってＶＣＯ３８の周波数感度特性が異なるため、同一の周波数でも動作点により再生性能に差が出る。
【００５７】
一般に、ＶＣＯ３８の特性は、Ｖ１の電圧がＶＣＯ３８に固有の最適値である基準中心電圧ＶＲＥＦから離れるにつれ、所望の特性から外れていくことが多い。このため、シーク直後には、短い時間で、Ｖ１がＶＣＯ３８に固有の最適範囲内（ＶＲＥＦ近傍）の動作点に達することが、再生性能を向上させる上で重要である。
【００５８】
たとえば、図２に示す発振周波数特性を有するＶＣＯ３８の場合、動作点ａおよびｂにおいては傾きが小さいため、Ｖ１の変化に対する発振周波数の変化が小さい。しかし、動作点ｃにおいては傾きが大きいため、Ｖ１の変化に対する発振周波数の変化が大きくなるため、再生クロックのジッタが悪化してしまう。つまり、Ｖ１がＶＲＥＦから離れると、安定して再生することが難しい。
【００５９】
次に、積算器３１、第１の変換テーブル３４および第２の変換テーブル３５について簡単に説明する。
【００６０】
図４は、第１の変換テーブル３４に記憶された積算器３１の値（入力値）と第１の変換値（出力値）との関係および第２の変換テーブル３５に記憶された積算器３１の値（入力値）と第２の変換値（出力値）との関係の一例について示す説明図である。
【００６１】
図４には、入力値を０から５１２、出力値を０から２５６とした場合の例について示した。なお、各テーブル３４および３５の出力値について、ゼロは第１のＤＡＣ３６および第２のＤＡＣ３７の出力電圧の最低電圧に対応し、１２８はＶＲＥＦに対応し、２５６は最大電圧に対応するものとする。
【００６２】
ループフィルタ２３の出力が０である場合、積算器３１の値が０のとき、第１の変換部３２は、第１の変換テーブル３４にもとづいて第１の変換値として２５６を出力し、第２の変換部３３は、第２の変換テーブル３５にもとづいて第２の変換値として０を出力する。このため、電圧Ｖ１は第１のＤＡＣ３６の出力電圧のうちで最も高くなり、電圧Ｖ２は第２のＤＡＣ３７の出力電圧のうち最も低くなる。この結果、ＶＣＯ３８の出力信号（再生クロック信号）は最も低い周波数で発振する。
【００６３】
積算器３１の値が０から１２８に向かって変化すると、第１の変換値は減少し、第２の変換値は変わらない。このため、電圧Ｖ１が減少し、発振周波数が上昇する。
【００６４】
積算器３１の値が１２８から３８４に向かって変化すると、第１の変換値は１２８で変わらず、第２の変換値は増加する。このため、Ｖ２が増加することによりＶＣＯ３８の発振周波数特性が変化し（図３参照）、発振周波数がさらに上昇する。
【００６５】
積算器３１の値が５１２に向かって変化すると、第１の変換値は減少し、第２の変換値は変わらない。このため、Ｖ１が減少し、発振周波数がさらに上昇する。
【００６６】
図４に示すような第１の変換テーブル３４および第２の変換テーブル３５を作成することにより、Ｖ１およびＶ２とＶＣＯ３８の発振周波数との関係は、Ｖ１およびＶ２が増加すればＶＣＯ３８の発振周波数が単調に増加する関係となる。
【００６７】
また、図４に示すような第１の変換テーブル３４を用いることにより、積算器３１の値が所定の範囲（図４では１２８から３８４）で変化した場合に、第１の入力電圧値Ｖ１がＶＣＯ３８に固有の最適範囲内（ＶＲＥＦの近傍）である期間を長くとることが可能になる。
【００６８】
図５は、図１に示すデータ再生装置１０により、チャネルビットクロックに対して再生クロックを追従させる際の手順を示すフローチャートである。図５において、Ｓに数字を付した符号は、フローチャートの各ステップを示す。
【００６９】
この手順は、ユーザにより、または光ディスク１がデータ再生装置１０に装填されて自動的に、光ディスク１の再生の開始要求があった時点でスタートとなる。また、この手順は、ユーザにより再生終了要求があった時点で、または光ディスク１のデータの最終データに到達した時点で終了となる。
【００７０】
まず、ステップＳ１において、システムコントローラ１７は、再生が開始されるデータの、または再生中におけるシーク後のデータの、読み取り位置、光ディスク１の種別、および回転数にもとづいて、予測テーブル４１を検索し、この位置および回転数において最適と予測される積算器３１の値を抽出する。そして、システムコントローラ１７は、この抽出した値で積算器３１の値を初期化する。予測テーブル４１を用いることにより、ＶＣＯ３８の動作点は、より高速に所望の動作点に達することができる。
【００７１】
なお、最適と予測される積算器３１の値は、光ディスク１の種別、データの読み取り位置および回転数において予測されるチャネルビットクロックに対応する値である。ＶＣＯ３８の特性には、一般に、個体差が存在することが多い。したがって、最適と予測される積算器３１の値としては、データ再生装置１０に用いられるＶＣＯ３８の特性を反映するため、あらかじめＶＣＯ３８の発振周波数と積算器３１の値との関係をあらかじめ測定しておき、この関係を反映した値を用いるとよい。
【００７２】
また、予測されるチャネルビットクロックの値は、データの読み取り位置および回転数の関数としてのチャネルビットクロックの式を、光ディスク１の種別ごとに用意しておき、この式にもとづいて算出してもよい。この式を用いる場合、予測テーブル４１の内容は、算出されたチャネルビットクロックの値に対して最適と予測される積算器３１の値を関連付けたものとするとよい。この場合も、最適と予測される積算器３１の値としては、データ再生装置１０に用いられるＶＣＯ３８の特性を反映するため、あらかじめＶＣＯ３８の発振周波数と積算器３１の値との関係をあらかじめ測定しておき、この関係を反映した値を用いるとよい。
【００７３】
さらに、予測テーブル４１を用いない場合、システムコントローラ１７は、あらかじめ定められた所定の値（たとえば２５６など）で積算器３１の値を初期化してもよい。この場合、予測テーブル４１を用いる場合に比べ、ＶＣＯ３８の動作点が所望の動作点に達するまでにかかる時間はやや遅くなるものの、リソースを削減しコストを下げることができる。
【００７４】
次に、ステップＳ２において、データ再生装置１０は、周波数制御処理を実行し、チャネルビットクロックと再生クロックとの周波数の誤差を、位相制御処理を行うために十分小さい所定の範囲内にする。
【００７５】
次に、ステップＳ３において、データ生成装置は、位相制御処理を実行し、チャネルビットクロックと再生クロックとの位相を同期させる。位相同期が外れた場合は、ステップＳ１に戻る。
【００７６】
続いて、チャネルビットクロックと再生クロックとの周波数の誤差を、位相制御処理を行うことができるほど十分小さい所定の範囲内にするために実行される周波数制御処理の手順について説明する。
【００７７】
図６は、図５のステップＳ２で実行される周波数制御処理の手順を示すサブルーチンフローチャートである。図６において、Ｓに数字を付した符号は、フローチャートの各ステップを示す。
【００７８】
なお、以下の説明では、再生クロックの周波数の初期値がほぼｆ２であり、シークによってチャネルビットクロックの周波数がｆ２からｆ３に変化し、かつ、図５のステップＳ１において積算器３１の初期値が２５６に設定された場合の例について示す。再生クロックの初期値がｆ２であったときには、ＶＣＯ３８の動作点は、図３のａである。ＶＣＯ３８の動作点が図３のｂに移動すれば、データ再生装置１０は、再生クロックの周波数がｆ３で安定して再生を行うことができる。
【００７９】
なお、この手順は、ユーザにより再生終了要求があった時点で、または光ディスク１のデータの最終データに到達した時点で終了となる。
【００８０】
まず、ステップＳ２１において、システムコントローラ１７は、位相比較器２２の動作を停止させる。
【００８１】
次に、ステップＳ２２において、システムコントローラ１７は、ループフィルタ２３の値をゼロに初期化する。この結果、ループフィルタ２３の出力はゼロとなり、第１の加算器２４に与えられる値は第１の変換部３２から与えられる値のみとなり、かつ第２の加算器２５に与えられる値は周波数誤差検出器２１から与えられる値のみとなる。
【００８２】
次に、ステップＳ２３において、周波数誤差検出器２１は、チャネルビットクロックと再生クロックとの周波数の誤差を検出し、この周波数の誤差に応じた値をシステムコントローラ１７および第２の加算器２５に与える。
【００８３】
次に、ステップＳ２４において、システムコントローラ１７は、周波数誤差検出器２１から受けた値が所定の範囲内にあるかどうか判定する。所定の範囲内にある場合は、周波数誤差検出器２１から受けた値が位相制御処理を行うことができるほど十分小さいと判定し、図５のステップＳ３に進む。一方、所定の範囲内にない場合は、ステップＳ２５に進む。
【００８４】
次に、ステップＳ２５において、積算器３１は、第２の加算器２５を介して周波数誤差検出器２１からチャネルビットクロックと再生クロックとの周波数の誤差に応じた値を受け、この値を初期値である２５６に対して積算する。
【００８５】
次に、ステップＳ２６において、第１の変換部３２および第２の変換部３３は、第１の変換テーブル３４および第２の変換テーブル３５にもとづいて、積算器３１の値に関連付けられた第１の変換値および第２の変換値をそれぞれ抽出し、第１の加算器２４および第２のＤＡＣ３７に与える。
【００８６】
たとえば、積算器３１が第２の加算器２５を介して受けた値の積算値がプラス１４である場合、積算器３１の値は２６０となり、第１の変換値は１２８のまま変わらない（図４参照）。一方、第２の変換値は、シーク前（チャネルビットクロックの周波数がｆ２であったとき）に比べ、１４２とやや大きくなる。
【００８７】
次に、ステップＳ２７において、第１のＤＡＣ３６は、第１の加算器２４を介して第１の変換値（１２８）を受け、第２のＤＡＣ３７は第２の変換値（１４２）を受ける。そして、第１のＤＡＣ３６および第２のＤＡＣ３７は、第１の変換値および第２の変換値をそれぞれ電圧Ｖ１（＝ＶＲＥＦ）およびＶ２（＞ＶＲＥＦ）に変換し（図３参照）、ＶＣＯ３８に対して第１の入力電圧および第２の入力電圧として与える。
【００８８】
次に、ステップＳ２８において、 ＶＣＯ３８は、第１および第２の入力電圧Ｖ１（＝ＶＲＥＦ）およびＶ２（＞ＶＲＥＦ）にもとづいて再生クロック信号を出力し、ステップＳ２３にもどる。
【００８９】
第１の入力電圧Ｖ１はＶＲＥＦに等しいまま変化しない一方、第２の入力電圧Ｖ２がＶＲＥＦより大きくなることにより、Ｖ１の電圧がＶＣＯ３８に固有の最適値である基準中心電圧ＶＲＥＦから離れることなく、ＶＣＯ３８の動作点を図３のａからｂへと移動させることができる。
【００９０】
以上の手順によれば、チャネルビットクロックと再生クロックとの周波数の誤差を、位相制御処理を行うことができるほど十分小さい所定の範囲内にすることができる。
【００９１】
従来の技術では、再生クロックをｆ３に追従させる際、一度図３の動作点ｃを経由する必要があった。しかし、動作点ｃでは、Ｖ１の電圧がＶＲＥＦから大きく離れてしまっているため、ＶＣＯ３８のＶ１の電圧に対する発振周波数の傾きが大きくなる。このため、再生クロックのジッタが悪化してしまい、安定した再生を行うことができない。したがって、従来の技術では、シーク後に安定した再生を行うまでに、ＶＣＯ３８の動作点を図３のｃからｂに移動させるまでの時間が必要となってしまう。
【００９２】
本実施形態に係るデータ再生装置１０によれば、第１の変換テーブル３４および第２の変換テーブル３５を用いることにより、Ｖ１の電圧をＶＣＯ３８に固有の最適範囲内に維持したままＶＣＯ３８の動作点を変更することができる。このため、従来の技術に比べ、ＶＣＯ３８の動作点をすばやく理想の動作点に移動することができる。したがって、本実施形態に係るデータ再生装置１０によれば、シーク後に安定した再生を行うまでの時間を容易に短縮することができる。
【００９３】
続いて、チャネルビットクロックと再生クロックとの位相を同期させるために実行される位相制御処理の手順について説明する。
【００９４】
図７は、図５のステップＳ３で実行される位相制御処理の手順を示すサブルーチンフローチャートである。図７において、Ｓに数字を付した符号は、フローチャートの各ステップを示す。
【００９５】
なお、以下の説明では、再生クロックの周波数の初期値がほぼｆ２であり、チャネルビットクロックが、ｆ２から、ｆ２よりもわずかに高い周波数であるｆ４に変化し、かつ図５のステップＳ２により積算器３１の値が２５６となった場合の例について示す。また、この手順は、ユーザにより再生終了要求があった時点で、または光ディスク１のデータの最終データに到達した時点で終了となる。
【００９６】
まず、ステップＳ３１において、システムコントローラ１７は、周波数誤差検出器２１の動作を停止させる。この結果、第２の加算器２５に与えられる値は、ループフィルタ２３により与えられる第２の出力値のみとなる。
【００９７】
次に、ステップＳ３２において、同期検出器１６は、バイナリデータが予め決められた所定の形式に従っているか否かを検出し、この位相誤差が所要の範囲内にあるかどうかを判定する。所要の範囲内にない場合は、位相制御処理を中断して周波数制御処理に移行すべく、図５のステップＳ１に進む。このような場合として、たとえば、ユーザからシークすべき旨の指示があった場合が挙げられる。一方、所要の範囲内にある場合は、位相制御処理を続行すべくステップＳ３３に進む。なお、以下のチャネルビットクロックがｆ２からｆ４に上昇した場合の例においては、位相誤差が所要の範囲内にあるものとし、この周波数上昇を以下の位相制御処理で吸収する。
【００９８】
次に、ステップＳ３３において、位相比較器２２は、チャネルビットクロックと再生クロックとの位相誤差を検出し、この誤差に応じた信号を出力する。
【００９９】
次に、ステップＳ３４において、ループフィルタ２３は、位相比較器２２から受けた信号を平滑化し、位相比較器２２から受けた信号に応じた第１の出力値を第１の加算器２４に与える。また、ループフィルタ２３は、第１の出力を１０００分の１倍した値である第２の出力値を第２の加算器２５に与える。この第２の出力値は、積算器３１に与えられる前に符号反転されることに注意する。
【０１００】
第１の出力値は、位相誤差のいわゆる瞬時値である。以下の説明では、第１の出力値が−３である場合の例について示す。
【０１０１】
次に、ステップＳ３５において、第１の変換部３２および第２の変換部３３は、第１の変換テーブル３４および第２の変換テーブル３５にもとづいて、積算器３１の値に関連付けられた第１の変換値および第２の変換値をそれぞれ抽出し、第１の加算器２４および第２のＤＡＣ３７に与える。
【０１０２】
たとえば、第１の出力値が−３である場合、積算器３１が第２の加算器２５を介して受ける第２の出力値は符号反転された結果、＋０．００３となる。この結果、積算器３１の内部値は２５６．００３となる。ただし、積算器３１の出力値は整数部分のみ有効とするため、第２の変換値は１２８と短期的には変化しない。しかし、この過程を繰り返すことにより積算器の内部値が２５７以上になると、第２の変換値は１２９に増加する。
【０１０３】
次に、ステップＳ３６において、第１の加算器２４は、ループフィルタ２３から受けた第１の出力値（−３）と、第１の変換部３２から受けた第１の変換値（１２８）とを加算し、この加算した値（１２５）を第１のＤＡＣ３６に与える。
【０１０４】
次に、ステップＳ３７において、第１のＤＡＣ３６は、第１の加算器２４を介して第１の変換値（１２５）を受け、第２のＤＡＣ３７は第２の変換値（１２８）を受ける。そして、第１のＤＡＣ３６および第２のＤＡＣ３７は、第１の変換値および第２の変換値をそれぞれ電圧Ｖ１およびＶ２に変換し（図３参照）、ＶＣＯ３８に対して第１の入力電圧および第２の入力電圧として与える。
【０１０５】
次に、ステップＳ３８において、ＶＣＯ３８は、第１および第２の入力電圧Ｖ１およびＶ２にもとづいて再生クロック信号を出力し、ステップＳ３２にもどる。
【０１０６】
第１の入力電圧Ｖ１は、第１の出力値と第１の変換値に影響される。チャネルビットクロックの周波数上昇はわずかであるため、ループフィルタ２３の第１の出力値は、位相制御動作で上下に震動しつつ平均的して小さな負の値となる。また、積算値の初期値が２５６であり、かつこの初期値に積算される第２の出力値の符号反転値が非常に小さな値であるため、第１の変換値は１２８のままである。このため、第１の出力値が振動する影響により、第１の入力電圧Ｖ１は、ＶＲＥＦよりもわずかに低い値で振動する。
【０１０７】
一方、第２の入力電圧Ｖ２は、第２の変換値のみに影響される。チャネルビットクロックの周波数上昇はわずかであるため、ループフィルタ２３の第２の出力値の符号反転値は、非常に小さな正の値（たとえば＋０．００３など）となる。
【０１０８】
しかし、第２の出力値は、積算器３１により積算されため、第２の出力値が積算器３１の値に与える影響は徐々に大きくなる。このため、第２の出力値が負の状態が継続した場合、一定時間後に積算器３１の出力値は１増加する。この時、第２の変換値は１増加し、第２の入力電圧Ｖ２も僅かに増加する。この結果、ＶＣＯ３８の動作点は、Ｖ１がＶＲＥＦ近傍で振動しながらも、徐々に図３の上方へと移動する。
【０１０９】
したがって、図７に示した手順によれば、ゆっくりとチャネルビットクロックの周波数が変化した場合でも、チャネルビットクロックと再生クロックとの位相誤差を所定の範囲内にロックし続けながら、Ｖ１の電圧をＶＣＯ３８に固有の最適範囲内（ＶＲＥＦの近傍）に維持したままＶＣＯ３８の動作点を移動させることができる。
【０１１０】
ゆっくりとチャネルビットクロックの周波数が変化する場合として、通常再生時の読み取り位置変化が挙げられる。このため、図７に示した手順によれば、通常再生時において、Ｖ１の電圧をＶＲＥＦ近傍に維持し続けることができる。図３に示すように、Ｖ１がＶＲＥＦの近傍では、発振周波数特性の傾きが小さいため、Ｖ１の変化に対する発振周波数の変化が小さい。したがって、図７に示した手順によれば、再生クロックのジッタを良好に保ったまま、安定して通常再生を継続できる。
【０１１１】
本実施形態に係るデータ再生装置１０は、シーク動作により大きくチャネルビットクロックの周波数が変化した場合、図２に示した手順により、Ｖ１の電圧をＶＣＯ３８に固有の最適範囲内に維持したまま、ＶＣＯ３８の動作点を高速に所望の動作点に移動させることができる。このため、本実施形態に係るデータ再生装置１０によれば、シーク後から安定して再生可能となるまでの時間を容易に短縮することができる。
【０１１２】
また、本実施形態に係るデータ再生装置１０は、チャネルビットクロックの周波数がゆっくり変化した場合、Ｖ１の電圧をＶＣＯ３８に固有の最適範囲内（ＶＲＥＦの近傍）に維持したままＶＣＯ３８の動作点を移動させることができる。このため、本実施形態に係るデータ再生装置１０によれば、通常再生中の性能を維持したまま、シーク後から安定して再生可能となるまでの時間を容易に短縮することができる。
【０１１３】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【０１１４】
たとえば、本実施形態においては、ループフィルタ２３が第２の出力値を出力する場合の例について説明したが、これは、位相制御処理において積算器３１に対して第１の出力値の平均値の長期的な動きを反映するための一例にすぎない。このため、ループフィルタ２３は第１の出力値のみを出力し、たとえば積算器３１の直前に、第１の出力値にもとづいて第１の出力値の平均値の長期的な動きに応じた出力を行う手段を新たに加えても構わない。
【０１１５】
また、第２の出力値は、第１の出力値の平均値の長期的な動きに応じた値であればよく、第１の出力値を単に正の実数で割ったものに限らず、たとえば第１の出力値の直近１０個の平均としてもよい。
【０１１６】
さらに、図４に示した第１の変換テーブル３４および第２の変換テーブル３５は、あくまで一例に過ぎない。たとえば、第１の変換テーブル３４は、Ｖ１がＶＣＯ３８に固有の最適範囲内である期間を長く取ることができればよく、ＶＣＯ３８の発振周波数特性に応じて作成すればよい。
【０１１７】
また、本発明の実施形態では、フローチャートの各ステップは、記載された順序に沿って時系列的に行われる処理の例を示したが、必ずしも時系列的に処理されなくとも、並列的あるいは個別実行される処理をも含むものである。
【図面の簡単な説明】
【０１１８】
【図１】本発明に係るデータ再生装置およびデータ再生方法の一実施形態を示す概略的な全体構成図。
【図２】図１に示した２つの入力を持つＶＣＯとして適用可能な、ディレイラインによるリングオシレータタイプのＶＣＯの一例を示す図。
【図３】ＶＣＯの第２の入力電圧値Ｖ２により、第１の入力電圧値に対する出力信号の周波数特性が変化する様子を示す説明図。
【図４】第１の変換テーブルに記憶された積算器の値（入力値）と第１の変換値（出力値）との関係および第２の変換テーブルに記憶された積算器の値（入力値）と第２の変換値（出力値）との関係の一例について示す説明図。
【図５】図１に示すデータ再生装置により、チャネルビットクロックに対して再生クロックを追従させる際の手順を示すフローチャート。
【図６】図５のステップＳ２で実行される周波数制御処理の手順を示すサブルーチンフローチャート。
【図７】図５のステップＳ３で実行される周波数制御処理の手順を示すサブルーチンフローチャート。
【符号の説明】
【０１１９】
１ 光ディスク
１０ データ再生装置
１１ プリアンプ
１２ Ａ／Ｄ変換器（ＡＤＣ）
１３ オフセット・ゲイン制御器
１４ 適応等化器
１５ 最尤復号器
１６ 同期検出器
１７ システムコントローラ
２１ 周波数誤差検出器
２２ 位相比較器
２３ ループフィルタ
２４ 第１の加算器
２５ 第２の加算器
３１ 積算器
３２ 第１の変換部
３３ 第２の変換部
３４ 第１の変換テーブル
３５ 第２の変換テーブル
３６ 第１のＤ／Ａ変換器
３７ 第２のＤ／Ａ変換器
３８ ＶＣＯ
４１ 予測テーブル
【特許請求の範囲】
【請求項１】
第１の入力電圧に応じた周波数で信号を出力するとともに、第２の入力電圧に応じて前記第１の入力電圧に対する出力周波数特性が変化する電圧制御発振器と、
記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との周波数の誤差を検出し、この周波数の誤差に応じた値を出力する周波数誤差検出手段と、
前記周波数誤差検出手段の出力値を積算する積算手段と、
前記積算手段の値に応じて第１の変換値を出力する第１の変換手段と、
前記積算手段の値に応じて第２の変換値を出力する第２の変換手段と、
前記第１の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第１の入力電圧として与える第１のＤ／Ａ変換器と、
前記第２の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第２の入力電圧として与える第２のＤ／Ａ変換器と、
を備え、
前記第１の変換手段は、
前記積算手段の値が所定の範囲で変化した場合に、前記第１の入力電圧値が前記電圧制御発振器に固有の最適範囲内となるよう前記第１の変換値を出力する、
ことを特徴とするデータ再生装置。
【請求項２】
前記電圧制御発振器の特性を考慮して前記積算手段の値と前記第１の変換値とを関連付けて記憶する第１の変換テーブルと、
前記電圧制御発振器の特性を考慮して前記積算手段の値と前記第２の変換値とを関連付けて記憶する第２の変換テーブルと、
をさらに備え、
前記第１の変換手段および前記第２の変換手段は、前記積算手段の値を受け、それぞれ前記第１の変換テーブルおよび前記第２の変換テーブルにもとづいて、前記第１の変換値および前記第２の変換値を出力し、
前記第１の変換テーブルは、
少なくとも、前記積算手段の値が所定の範囲で変化した場合に、前記第１の入力電圧値が前記電圧制御発振器に固有の最適範囲内となるよう、前記積算手段の値と前記第１の変換値とを関連付けて記憶する、
請求項１記載のデータ再生装置。
【請求項３】
前記記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との位相の誤差を検出し、この誤差に応じた信号を出力する位相比較手段と、
前記位相比較手段の出力信号に応じて第１の出力値および第２の出力値を出力するフィルタ手段と、
前記フィルタ手段の第１の出力値および前記第１の変換値を加算し、この加算した値を前記第１のＤ／Ａ変換器に与える第１の加算器と、
前記フィルタ手段の第２の出力値および前記周波数誤差検出手段の出力値を加算し、この加算した値を前記積算手段に与える第２の加算器と、
をさらに備え、
前記積算手段は、
前記第２の加算器から受けた前記第２の出力値および前記周波数誤差検出手段の出力値値を加算した値を積算し、
前記フィルタ手段の第２の出力値は、
前記フィルタ手段の第１の出力値の平均値に応じた値である、
請求項２記載のデータ再生装置。
【請求項４】
前記周波数誤差検出手段および前記位相比較手段を制御する制御手段、
をさらに備え、
前記制御手段は、
前記位相の誤差が所要の範囲内になく位相同期していないと、前記周波数誤差検出手段を動作させるとともに前記位相比較手段の動作を停止させて前記フィルタ手段の出力をゼロにし、前記周波数誤差検出手段の出力値が所定の範囲内であると、前記周波数誤差検出手段の動作を停止させるとともに前記位相比較手段を動作させる、
請求項３記載のデータ再生装置。
【請求項５】
前記制御手段は、
前記記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との位相の誤差が所定の範囲外であると、さらに前記積算手段の値を所定の値に書きかえる、
請求項４記載のデータ再生装置。
【請求項６】
前記記録媒体は光ディスクであり、
前記光ディスクの種別と、前記光ディスクからのデータの読み取り位置と、前記光ディスクの回転数と、前記読み取り位置および前記回転数において最適と予測される積算手段の値と、を関連付けてあらかじめ記憶しておく予測テーブル、
をさらに備え、
前記制御手段は、
前記記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との位相の誤差が所定の範囲外であると、前記予測テーブルを検索して前記最適と予測される積算手段の値を抽出し、前記積算手段の値を前記最適と予測される積算手段の値に書きかえる、
請求項４記載のデータ再生装置。
【請求項７】
前記予測テーブルに記憶された最適と予測される積算手段の値は、前記電圧制御発振器の特性を考慮したものである、
請求項６記載のデータ再生装置。
【請求項８】
第１の入力電圧に応じた周波数で信号を出力するとともに、第２の入力電圧に応じて前記第１の入力電圧に対する出力周波数特性が変化する電圧制御発振器により、前記第１の入力電圧に応じた周波数で信号が出力されるステップと、
記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との周波数の誤差を検出し、この周波数の誤差に応じた値を取得するステップと、
前記周波数の誤差に応じた出力値が積算手段により積算されるステップと、
前記積算手段の値に応じて第１の変換値を取得するステップと、
前記積算手段の値に応じて第２の変換値を取得するステップと、
前記第１の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第１の入力電圧として与えるステップと、
前記第２の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第２の入力電圧として与えるステップと、
を有し、
前記第１の変換値を取得するステップは、
前記積算手段の値が所定の範囲で変化した場合に、前記第１の入力電圧値が前記電圧制御発振器に固有の最適範囲内となるよう前記第１の変換値を取得するステップである、
ことを特徴とするデータ再生方法。
【請求項９】
前記電圧制御発振器の特性を考慮して前記積算手段の値と前記第１の変換値とを関連付けて第１の変換テーブルに記憶させるステップと、
前記電圧制御発振器の特性を考慮して前記積算手段の値と前記第２の変換値とを関連付けて第２の変換テーブルに記憶させるステップと、
をさらに有し、
前記第１の変換値を取得するステップは、
前記積算手段の値を受け、前記第１の変換テーブルにもとづいて前記第１の変換値を取得するステップであり、
第２の変換値を取得するステップは、
前記積算手段の値を受け、前記第２の変換テーブルにもとづいて前記第２の変換値を取得するステップであり、
前記第１の変換テーブルは、
少なくとも、前記積算手段の値が所定の範囲で変化した場合に、前記第１の入力電圧値が前記電圧制御発振器に固有の最適範囲内となるよう、前記積算手段の値と前記第１の変換値とを関連付けて記憶する、
請求項８記載のデータ再生方法。
【請求項１０】
前記記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との位相の誤差を検出し、この誤差に応じた信号を取得するステップと、
前記位相の誤差に応じた信号に応じて第１の出力値および第２の出力値を出力するステップと、
前記第１の出力値および前記第１の変換値を加算するステップと、
この加算した値を電圧に変換して前記電圧制御発振器に対して前記第１の入力電圧を与えるステップと、
前記第２の出力値および前記周波数の誤差に応じた値を加算するステップと、
前記第２の出力値および前記周波数の誤差に応じた値を加算した値を前記積算手段に与えるステップと、
をさらに有し、
前記積算手段は、前記第２の出力値および前記周波数の誤差に応じた値を加算した値を受けて積算し、
前記第２の出力値は、前記第１の出力値の平均値に応じた値である、
請求項９記載のデータ再生方法。
【請求項１１】
前記記録媒体は光ディスクであり、
前記光ディスクの種別と、前記光ディスクからのデータの読み取り位置と、前記光ディスクの回転数と、前記読み取り位置および前記回転数において最適と予測される積算手段の値と、を関連付けてあらかじめ予測テーブルに記憶しておくステップと、
前記記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との位相の誤差が所定の範囲外であると、前記予測テーブルを検索して前記最適と予測される積算手段の値を抽出し、前記積算手段の値を前記最適と予測される積算手段の値に書きかえるステップと、
をさらに有する請求項１０記載のデータ再生方法。
【請求項１２】
前記予測テーブルに記憶された最適と予測される積算手段の値は、前記電圧制御発振器の特性を考慮したものである、
請求項１１記載のデータ再生方法。
【請求項１】
第１の入力電圧に応じた周波数で信号を出力するとともに、第２の入力電圧に応じて前記第１の入力電圧に対する出力周波数特性が変化する電圧制御発振器と、
記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との周波数の誤差を検出し、この周波数の誤差に応じた値を出力する周波数誤差検出手段と、
前記周波数誤差検出手段の出力値を積算する積算手段と、
前記積算手段の値に応じて第１の変換値を出力する第１の変換手段と、
前記積算手段の値に応じて第２の変換値を出力する第２の変換手段と、
前記第１の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第１の入力電圧として与える第１のＤ／Ａ変換器と、
前記第２の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第２の入力電圧として与える第２のＤ／Ａ変換器と、
を備え、
前記第１の変換手段は、
前記積算手段の値が所定の範囲で変化した場合に、前記第１の入力電圧値が前記電圧制御発振器に固有の最適範囲内となるよう前記第１の変換値を出力する、
ことを特徴とするデータ再生装置。
【請求項２】
前記電圧制御発振器の特性を考慮して前記積算手段の値と前記第１の変換値とを関連付けて記憶する第１の変換テーブルと、
前記電圧制御発振器の特性を考慮して前記積算手段の値と前記第２の変換値とを関連付けて記憶する第２の変換テーブルと、
をさらに備え、
前記第１の変換手段および前記第２の変換手段は、前記積算手段の値を受け、それぞれ前記第１の変換テーブルおよび前記第２の変換テーブルにもとづいて、前記第１の変換値および前記第２の変換値を出力し、
前記第１の変換テーブルは、
少なくとも、前記積算手段の値が所定の範囲で変化した場合に、前記第１の入力電圧値が前記電圧制御発振器に固有の最適範囲内となるよう、前記積算手段の値と前記第１の変換値とを関連付けて記憶する、
請求項１記載のデータ再生装置。
【請求項３】
前記記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との位相の誤差を検出し、この誤差に応じた信号を出力する位相比較手段と、
前記位相比較手段の出力信号に応じて第１の出力値および第２の出力値を出力するフィルタ手段と、
前記フィルタ手段の第１の出力値および前記第１の変換値を加算し、この加算した値を前記第１のＤ／Ａ変換器に与える第１の加算器と、
前記フィルタ手段の第２の出力値および前記周波数誤差検出手段の出力値を加算し、この加算した値を前記積算手段に与える第２の加算器と、
をさらに備え、
前記積算手段は、
前記第２の加算器から受けた前記第２の出力値および前記周波数誤差検出手段の出力値値を加算した値を積算し、
前記フィルタ手段の第２の出力値は、
前記フィルタ手段の第１の出力値の平均値に応じた値である、
請求項２記載のデータ再生装置。
【請求項４】
前記周波数誤差検出手段および前記位相比較手段を制御する制御手段、
をさらに備え、
前記制御手段は、
前記位相の誤差が所要の範囲内になく位相同期していないと、前記周波数誤差検出手段を動作させるとともに前記位相比較手段の動作を停止させて前記フィルタ手段の出力をゼロにし、前記周波数誤差検出手段の出力値が所定の範囲内であると、前記周波数誤差検出手段の動作を停止させるとともに前記位相比較手段を動作させる、
請求項３記載のデータ再生装置。
【請求項５】
前記制御手段は、
前記記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との位相の誤差が所定の範囲外であると、さらに前記積算手段の値を所定の値に書きかえる、
請求項４記載のデータ再生装置。
【請求項６】
前記記録媒体は光ディスクであり、
前記光ディスクの種別と、前記光ディスクからのデータの読み取り位置と、前記光ディスクの回転数と、前記読み取り位置および前記回転数において最適と予測される積算手段の値と、を関連付けてあらかじめ記憶しておく予測テーブル、
をさらに備え、
前記制御手段は、
前記記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との位相の誤差が所定の範囲外であると、前記予測テーブルを検索して前記最適と予測される積算手段の値を抽出し、前記積算手段の値を前記最適と予測される積算手段の値に書きかえる、
請求項４記載のデータ再生装置。
【請求項７】
前記予測テーブルに記憶された最適と予測される積算手段の値は、前記電圧制御発振器の特性を考慮したものである、
請求項６記載のデータ再生装置。
【請求項８】
第１の入力電圧に応じた周波数で信号を出力するとともに、第２の入力電圧に応じて前記第１の入力電圧に対する出力周波数特性が変化する電圧制御発振器により、前記第１の入力電圧に応じた周波数で信号が出力されるステップと、
記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との周波数の誤差を検出し、この周波数の誤差に応じた値を取得するステップと、
前記周波数の誤差に応じた出力値が積算手段により積算されるステップと、
前記積算手段の値に応じて第１の変換値を取得するステップと、
前記積算手段の値に応じて第２の変換値を取得するステップと、
前記第１の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第１の入力電圧として与えるステップと、
前記第２の変換値を電圧に変換し、この電圧を前記電圧制御発振器に対して前記第２の入力電圧として与えるステップと、
を有し、
前記第１の変換値を取得するステップは、
前記積算手段の値が所定の範囲で変化した場合に、前記第１の入力電圧値が前記電圧制御発振器に固有の最適範囲内となるよう前記第１の変換値を取得するステップである、
ことを特徴とするデータ再生方法。
【請求項９】
前記電圧制御発振器の特性を考慮して前記積算手段の値と前記第１の変換値とを関連付けて第１の変換テーブルに記憶させるステップと、
前記電圧制御発振器の特性を考慮して前記積算手段の値と前記第２の変換値とを関連付けて第２の変換テーブルに記憶させるステップと、
をさらに有し、
前記第１の変換値を取得するステップは、
前記積算手段の値を受け、前記第１の変換テーブルにもとづいて前記第１の変換値を取得するステップであり、
第２の変換値を取得するステップは、
前記積算手段の値を受け、前記第２の変換テーブルにもとづいて前記第２の変換値を取得するステップであり、
前記第１の変換テーブルは、
少なくとも、前記積算手段の値が所定の範囲で変化した場合に、前記第１の入力電圧値が前記電圧制御発振器に固有の最適範囲内となるよう、前記積算手段の値と前記第１の変換値とを関連付けて記憶する、
請求項８記載のデータ再生方法。
【請求項１０】
前記記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との位相の誤差を検出し、この誤差に応じた信号を取得するステップと、
前記位相の誤差に応じた信号に応じて第１の出力値および第２の出力値を出力するステップと、
前記第１の出力値および前記第１の変換値を加算するステップと、
この加算した値を電圧に変換して前記電圧制御発振器に対して前記第１の入力電圧を与えるステップと、
前記第２の出力値および前記周波数の誤差に応じた値を加算するステップと、
前記第２の出力値および前記周波数の誤差に応じた値を加算した値を前記積算手段に与えるステップと、
をさらに有し、
前記積算手段は、前記第２の出力値および前記周波数の誤差に応じた値を加算した値を受けて積算し、
前記第２の出力値は、前記第１の出力値の平均値に応じた値である、
請求項９記載のデータ再生方法。
【請求項１１】
前記記録媒体は光ディスクであり、
前記光ディスクの種別と、前記光ディスクからのデータの読み取り位置と、前記光ディスクの回転数と、前記読み取り位置および前記回転数において最適と予測される積算手段の値と、を関連付けてあらかじめ予測テーブルに記憶しておくステップと、
前記記録媒体から読み出されたデータと前記電圧制御発振器の出力信号との位相の誤差が所定の範囲外であると、前記予測テーブルを検索して前記最適と予測される積算手段の値を抽出し、前記積算手段の値を前記最適と予測される積算手段の値に書きかえるステップと、
をさらに有する請求項１０記載のデータ再生方法。
【請求項１２】
前記予測テーブルに記憶された最適と予測される積算手段の値は、前記電圧制御発振器の特性を考慮したものである、
請求項１１記載のデータ再生方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−２０５７６３（Ｐ２００９−２０５７６３Ａ）
【公開日】平成２１年９月１０日（２００９．９．１０）
【国際特許分類】
【出願番号】特願２００８−４８４０５（Ｐ２００８−４８４０５）
【出願日】平成２０年２月２８日（２００８．２．２８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２１年９月１０日（２００９．９．１０）
【国際特許分類】
【出願日】平成２０年２月２８日（２００８．２．２８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]