データ処理装置及び半導体装置
【課題】共通のレーンを介して複数のペリフェラルをホスト装置に結合した場合に、ペリフェラル毎の受信性能に応じたデータ転送を可能にする。
【解決手段】データ処理装置（１）は、インタフェースを備えたホスト装置（１０）と、複数のデータレーンを介して上記インタフェースに結合された第１装置（１２）と、上記複数のデータレーンにおける一部のデータレーンを介して上記インタフェースに結合された第２装置（１３）とを含む。上記インタフェースは、実データにダミーデータを付加して上記複数のデータレーンに振り分けて送信し、上記第１装置及び上記第２装置の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させる。それにより、上記第１装置及び上記第２装置に対して受信性能に応じたデータ転送を行えるようになる。
【解決手段】データ処理装置（１）は、インタフェースを備えたホスト装置（１０）と、複数のデータレーンを介して上記インタフェースに結合された第１装置（１２）と、上記複数のデータレーンにおける一部のデータレーンを介して上記インタフェースに結合された第２装置（１３）とを含む。上記インタフェースは、実データにダミーデータを付加して上記複数のデータレーンに振り分けて送信し、上記第１装置及び上記第２装置の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させる。それにより、上記第１装置及び上記第２装置に対して受信性能に応じたデータ転送を行えるようになる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動シリアル通信におけるデータ転送技術に関する。
【背景技術】
【０００２】
特許文献１には、サブディスプレイ用液晶ドライバや周辺デバイスとホスト装置とを接続する専用信号配線を削減する技術が記載されている。それによれば、サブディスプレイ用液晶ドライバに対するストローブ制御、カメラフラッシュライト、イルミネーション表示のためのＬＥＤ（発光ダイオード）など周辺デバイスに対する制御のように、論理レベルが決まったレベル信号による制御を受ける回路に対する信号分配機能を液晶駆動制御装置で担うことができる。
【０００３】
特許文献２には、液晶駆動制御装置としての半導体集積回路においてサブ液晶標示制御装置に対するパラレルインタフェース制御のためのインタフェース制御信号の出力端子数増大を抑制するための技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３３０５５１号公報
【特許文献２】特開２００８−０７０７１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
モバイル機器のカメラとディスプレイのインタフェース規格として、モバイル・インダストリー・プロセッサ・インタフェース（ＭＩＰＩ：Mobile Industry Processor Interface）が知られている。ＭＩＰＩにおけるＤＳＩ（Display Serial Interface）では、画像データを出力するデバイス（ホスト装置）と液晶ディスプレイなどの装置（ペリフェラル）とは、同期信号を伝達するためのクロックレーン及び表示データや制御信号を伝達するためのデータレーンを介して結合される。ここで、クロックレーンやデータレーンは、それぞれ２線式の差動シリアル通信路とされる。クロックレーンは一つであるが、データレーン数は必要とされる帯域幅によりシステム設計時に決定される。ＭＩＰＩ−ＤＳＩでは、バーチャルチャネル（Virtual Channel）により外部に複数のメインＬＣＤ、サブＬＣＤを接続し、それぞれを識別することが可能となる。
【０００６】
ホスト装置において、メインＬＣＤ専用のインタフェースと、サブＬＣＤ専用のインタフェースとを別個に設けることにより、メインＬＣＤ（液晶ディスプレイ）と、サブＬＣＤとを、それぞれ必要とされる帯域幅に応じたデータレーン数でホスト装置に接続することができる。
【０００７】
しかし、メインＬＣＤ専用のインタフェースと、サブＬＣＤ専用のインタフェースとを別個に設ける場合には、メインＬＣＤ専用のインタフェースに結合されるレーンと、サブＬＣＤ専用のインタフェースに結合されるレーンとを別個に設ける必要があり、製造コストの上昇や消費電力の増大を招く。
【０００８】
サブＬＣＤは、メインＬＣＤに比べて解像度が低い。全てのペリフェラルが共通のインタフェースに接続することを考慮した場合、同一のデータレーン数で構成される必要がある。その場合、ホスト装置に接続するサブＬＣＤよりも大きな帯域幅を必要とするメインＬＣＤに合わせてデータレーン数が決定される。
【０００９】
しかし、同一レーン数にするには、サブＬＣＤ側におけるレーン形成のための配線数は、サブＬＣＤを専用のインタフェースを利用して単独でホスト装置に接続する場合に比べて多くなってしまう。また、サブＬＣＤは、メインＬＣＤと同等の受信性能、すなわち自身が必要とする帯域幅よりも大きな帯域幅のデータを受信するための性能が必要になり、製造コストの上昇を招く。
【００１０】
尚、特許文献１に示されるように、ホスト装置からの信号を液晶駆動制御装置で受けて、そこからサブディスプレイ用の回路等に駆動信号を供給する構成を採用すると、サブ側を制御するための回路をメイン側に搭載する必要がある。
【００１１】
本発明の目的は、共通のレーンを介して複数のペリフェラルをホスト装置に結合した場合に、ペリフェラル毎の受信性能に応じたデータ転送を可能にするための技術を提供することにある。
【００１２】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１４】
すなわち、データ処理装置は、差動シリアル通信における複数のデータレーンに結合可能なインタフェースを備えたホスト装置と、上記複数のデータレーンを介して上記インタフェースに結合された第１装置と、上記複数のデータレーンにおける一部のデータレーンを介して上記インタフェースに結合された第２装置とを含む。上記インタフェースは、実データにダミーデータを付加して上記複数のデータレーンに振り分けて送信し、上記第１装置及び上記第２装置の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させる。
【発明の効果】
【００１５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１６】
すなわち、共通のレーンを介して複数のペリフェラルをホスト装置に結合した場合に、ペリフェラル毎の受信性能に応じたデータ転送を可能にするための技術を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係るデータ処理装置の構成例ブロック図である。
【図２】図１に示されるデータ処理装置に含まれるプロセッサの構成例ブロック図である。
【図３】ＭＩＰＩ−ＤＳＩから出力されるパケットの構造説明図である。
【図４】ＭＩＰＩ−ＤＳＩからパケットが連続して送信される場合の説明図である。
【図５】送信データとデータレーンとの関係説明図である。
【図６】データレーンと、メインＬＣＤ及びサブＬＣＤでの受信データとの関係説明図である。
【図７】メインＬＣＤで表示される画像データをプロセッサから送信する場合の説明図である。
【図８】サブＬＣＤで表示される画像データをプロセッサから送信する場合の説明図である。
【図９】メインＬＣＤに画像データを送信する場合の実データパケットの前に付加されるＮｕｌｌパケットにおけるダミーデータの生成についての説明図である。
【図１０】メインＬＣＤに画像データを送信する場合の実データパケットの後に付加されるＮｕｌｌパケットにおけるダミーデータの生成についての説明図である。
【図１１】サブＬＣＤに画像データを送信する場合の実データパケットの前に付加されるＮｕｌｌパケットにおけるダミーデータの生成についての説明図である。
【図１２】メインＬＣＤ及びサブＬＣＤに交互に実データを送信する場合のデータ配列についての説明図である。
【図１３】メインＬＣＤとサブＬＣＤとで、同時に画像表示を行う場合のデータ出力タイミングの説明図である。
【図１４】本発明に係るデータ処理装置の別の構成例ブロック図である。
【図１５】図１４に示されるデータ処理装置において、メインＬＣＤで表示される画像データをプロセッサから送信する場合の説明図である。
【図１６】図１４に示されるデータ処理装置において、サブＬＣＤで表示される画像データをプロセッサから送信する場合の説明図である。
【発明を実施するための形態】
【００１８】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１９】
〔１〕本発明の代表的な実施の形態に係るデータ処理装置（１）は、差動シリアル通信における複数のデータレーンに結合可能なインタフェースを備えたホスト装置（１０）と、上記複数のデータレーンを介して上記インタフェースに結合された第１装置（１２）と、上記複数のデータレーンにおける一部のデータレーンを介して上記インタフェースに結合された第２装置（１３）とを含む。上記インタフェースは、実データにダミーデータを付加して上記複数のデータレーンに振り分けて送信し、上記第１装置及び上記第２装置の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させる。
【００２０】
ここで、例えばモバイル機器において、第１装置（例えばメインＬＣＤ）と第２装置（例えばサブＬＣＤ）とを互いに同一のデータレーン数でホスト装置に接続すると、第２装置よりも大きな帯域幅を必要とする第１装置に合わせてデータレーン数を決定する必要がある。このため、第２装置側におけるレーン形成のための配線数は、第２装置を単独でホスト装置に接続する場合に比べて多くなってしまう。また、第２装置は、第１装置と同等の受信性能、すなわち自身が必要とする帯域幅よりも大きな帯域幅のデータを受信するための性能が必要になり、製造コストの上昇を招くことが考えられる。
【００２１】
これに対して本発明の代表的な実施の形態に係るデータ処理装置によれば、上記第１装置は、上記複数のデータレーンを介して上記インタフェースに結合され、上記第２装置は、上記複数のデータレーンにおける一部のデータレーンを介して上記インタフェースに結合されており、上記第２装置が、上記複数のデータレーンにおける全てのデータレーンを介して上記インタフェースに結合されるものではない。このため、第２装置側におけるレーン形成のための配線数は、第２装置に必要とされる帯域幅を得るために最低限の数とすることができる。また、複数のデータレーンのうちの一部を上記第１装置と上記第２装置とで共有することにより、データレーン数の低減を図ることができる。
【００２２】
さらに、上記第１装置及び上記第２装置の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させることにより、上記第１装置及び上記第２装置に対して、それぞれの受信性能に応じたデータ転送を行うことができる。これにより、第２装置は、第１装置と同等の受信性能、すなわち自身が必要とする帯域幅よりも大きな帯域幅のデータを受信するための性能が不要であるので、製造コストの上昇を招くこともない。しかも、第２装置側を制御するための回路を第１装置側に搭載する必要もないので、特許文献１に示されるように、ホスト装置からの信号を液晶駆動制御装置で受けて、そこからサブディスプレイ用の回路等に駆動信号を供給する構成を採用する場合に比べて有利となる。
【００２３】
〔２〕上記〔１〕において、上記複数のデータレーンには、レーン番号（Ｌ０〜Ｌ３）が付され、上記第１装置への送信データは、レーン番号の最も小さなデータレーン（Ｌ０）から順に振り分けられ、レーン番号の最も大きなデータレーン（Ｌ３）で終了するように形成することができる。
【００２４】
〔３〕上記〔２〕において、上記第２装置への実データの送信は、最小レーン番号のデータレーン（Ｌ０）から開始されるように構成することができる。
【００２５】
〔４〕上記〔３〕において、上記インタフェースは、上記第１装置に対して、ダミーデータ、実データ、ダミーデータの順にデータ出力を行うように構成することができる。
【００２６】
〔５〕上記〔４〕において、データレーン数の設定変更の容易化を図るため、上記インタフェースには、上記第２装置に対応するデータレーンの数を設定可能なレジスタ（２３）を設けることができる。
【００２７】
〔６〕上記〔５〕において、上記第１装置は、第１液晶ディスプレイとし、上記第２装置は、上記第１液晶ディスプレイよりも解像度が低い第２液晶ディスプレイとすることができる。
【００２８】
〔７〕上記〔６〕において、上記インタフェースは、データ出力を時分割で行うことにより、上記第１液晶ディスプレイと上記第２液晶ディスプレイとの双方に表示用の画像データを時分割で供給するように構成することができる。
【００２９】
〔８〕本発明の代表的な実施の形態に係る半導体装置（１０）は、差動シリアル通信における複数のデータレーンに結合可能なインタフェース（２１）を備える。上記インタフェースは、上記複数のデータレーンを介してデータを送信するための送信回路（２２）と、上記送信回路の動作を制御可能な送信制御回路（２４）とを含む。上記送信回路は、上記複数のデータレーンを介して第１装置（１２）が結合され、且つ、上記複数のデータレーンにおける一部のデータレーンを介して第２装置（１３）が結合された状態で、実データにダミーデータを付加して上記複数のデータレーンに振り分けて送信する。また、上記送信回路は、上記第１装置及び上記第２装置の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させる。
【００３０】
〔９〕上記〔８〕において、上記インタフェースには、上記第２装置に対応するデータレーンの数を設定可能なレジスタ（２３）を設けることができる。上記送信制御回路は、上記レジスタの設定情報に基づいて、上記送信回路の動作を制御する。
【００３１】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００３２】
《実施の形態１》
図１には、本発明に係るデータ処理装置の構成例が示される。図１に示されるデータ処理装置１は、マイクロプロセッサ（「プロセッサ」という）１０、ＳＤＲＡＭ（シンクロナス・ダイナミック・ランダム・アクセス・メモリ）１１、メインＬＣＤ１２、及びサブＬＣＤ１３を含んで成り、例えば携帯端末システムなどのモバイル機器に搭載される。サブＬＣＤ１３は、メインＬＣＤ１２に比べて解像度が低い。メインＬＣＤ１２がモバイル機器における筐体の表面に設けられるとき、サブＬＣＤ１３は上記モバイル機器における筐体の裏面に設けられる。
【００３３】
プロセッサ１０は、特に制限されないが、公知の半導体製造技術により、例えば単結晶シリコン基板などの一つの半導体基板に形成される。このプロセッサ１０には、クロックレーンＣＬ、及びデータレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してメインＬＣＤ１２が結合され、クロックレーンＣＬ及びデータレーンＬ０を介してサブＬＣＤ１３が結合されている。クロックレーンＣＬ及びデータレーンＬ０は、メインＬＣＤ１２とサブＬＣＤ１３とで共有される。メインＬＣＤ１２は、バーチャルチャネルにおけるＩＤ＝０とされ、サブＬＣＤは、バーチャルチャネルにおけるＩＤ＝１とされる。ここで、クロックレーンＣＬ、及びデータレーンＬ０，Ｌ１，Ｌ２，Ｌ３は、それぞれ２線式の差動シリアル通信路とされる。クロックレーンＣＬを介して通信用クロック信号の伝達が行われる。データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してデータの伝達が行われる。また、プロセッサ１０には、ＳＤＲＡＭ１１が結合されており、プロセッサ１０によって処理・生成された画像データが格納されている。ＳＤＲＡＭ１１内の画像データはプロセッサ１１によって読出され、それがメインＬＣＤ１２やサブＬＣＤ１３に表示されるようになっている。
【００３４】
図２には、上記プロセッサ１０の構成例が示される。
【００３５】
上記プロセッサ１０は、ＣＰＵ（中央処理装置）２０と、ＭＩＰＩ−ＤＳＩ（「インタフェース」、「画像用インタフェース」、「差動シリアルインタフェース」、「差動通信制御回路」などと称される場合もある）２１とを含んで成る。ＣＰＵ２０は、所定のプログラムを実行することによってＭＩＰＩ−ＤＳＩ２１の動作を制御する。ＭＩＰＩ−ＤＳＩ２１は、ＳＤＲＡＭ１１と、メインＬＣＤ１２及びサブＬＣＤ１３との間でデータのやり取りを仲介する。ＭＩＰＩ−ＤＳＩ２１は、特に制限されないが、送信回路２２、設定レジスタ２３、及び送信制御回路２４を含む。送信回路２２は、クロックレーンＣＬ及びデータレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してデータの送信を行う。設定レジスタ２３には、ＣＰＵ２０によってレーン数やデータサイズなどの各種制御情報が設定される。送信制御回路２４は、上記設定レジスタ２３の設定情報に従って、送信回路２２によるデータ送信を制御する。
【００３６】
上記送信回路２２は、送信データ生成部２２１、ダミーデータ生成部２２２、クロック制御部２２３、レーン振り分け部２２４、及び物理層２２５を含む。送信データ生成部２２１は、ＳＤＲＡＭ１１から伝達されたデータに基づいて所定構造の送信データを形成する。ダミーデータ生成部２２２は、後述するＮＵＬパケットにおけるダミーデータを生成する。クロック制御部２２３は、クロックレーンＣＬを介して送信されるクロック信号の周波数等を制御する。レーン振り分け部２２４は、上記送信データ生成部２２１で生成された送信データや、上記ダミーデータ生成部２２２で生成されたダミーデータを、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３に振り分ける。このデータの振り分けはバイト単位で行われ、レーン番号の最も小さなデータレーン（本例ではＬ０）から昇順に行われる。レーン番号の最も大きなデータレーン（ここではＬ３）にデータが割り振られた時点で、未だデータが残っている場合には、再びレーン番号の最も小さなデータレーン（ここではＬ０）から昇順にデータが割り振られる。尚、このデータの振り分けは、レーン番号の最も大きなデータレーン（本例ではＬ３）で終了するようにパケットのデータ長が調整される。上記クロック制御部２２３で制御されたクロック信号や、上記レーン振り分け部２２４で振り分けられた送信データは、物理層２２５を介して、それぞれ対応するレーンに出力される。このとき、物理層２２５では、クロックレーンＣＬ及びデータレーンＬ０，Ｌ１，Ｌ２，Ｌ３に出力される差動信号における電圧レベルの調整などが行われる。
【００３７】
図３には、上記ＭＩＰＩ−ＤＳＩ２１から出力されるパケットの構造が示される。
【００３８】
パケットには、ロングパケットとショートパケットとが含まれる。
【００３９】
ロングパケットは、図３の（Ａ）に示されるように、パケットヘッダ、パケットデータ部、パケットフッタを含んで成る。パケットヘッダは、４バイト構成とされ、「Ｄａｔａ ＩＤ」、「Ｗｏｒｄ Ｃｏｕｎｔ」、「ＥＣＣ」を含む。「Ｄａｔａ ＩＤ」は、１バイト構成とされ、図３の（Ｂ）に示されるように、バーチャルチャネル識別子（ＶＣ）と、データタイプ（ＤＴ）とを含む。「Ｗｏｒｄ Ｃｏｕｎｔ」は、２バイト構成とされ、パケットデータ部のワード数を表す。「ＥＣＣ」は、１バイト構成の誤り訂正符号とされる。パケットデータ部は、アプリケーション固有のペイロードとされ、そのサイズは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。パケットフッタは、誤り検出符号の一種であるチェックサムとされる。ここでチェックサムは２バイト構成のＣＲＣとされる。
【００４０】
ショートパケットは、図３の（Ｃ）に示されるように、４バイト構成のパケットヘッダを含む。このパケットフッダは、それぞれ１バイト構成の「Ｄａｔａ ＩＤ」、「Ｄａｔａ０」、「Ｄａｔａ１」、「ＥＣＣ」を含む。「Ｄａｔａ ＩＤ」は、１バイト構成とされ、図３の（Ｂ）に示されるように、バーチャルチャネル識別子（ＶＣ）と、データタイプ（ＤＴ）とを含む。「Ｄａｔａ０」、「Ｄａｔａ１」は２バイト構成のデータ部である。「ＥＣＣ」は、１バイト構成の誤り訂正符号とされる。
【００４１】
図４には、上記パケットが連続して送信する例が示される。バーチャルチャネルのＩＤ（ＶＣ ＩＤ＝０，ＶＣ ＩＤ＝１）により、異なる転送先に連続してデータ（「１６−Ｂｉｔ ＲＧＢ」，「ＤＣＳ Ｗｒ Ｃｍｄ」，「ＤＣＳ Ｒｄ Ｒｅｑ」）を送信することができる。「ＰＨ」はパケットヘッダを示し、「ＰＦ」はパケットフッタを示している。
【００４２】
ＭＩＰＩ−ＤＳＩでは、データ転送方法として、ＨＳ（ハイスピード）転送と、ＬＰ（ローパワー）転送が利用可能とされる。ＨＳ転送では、全てのデータレーンが使用され、ＬＰ転送ではひとつのデータレーンのみが使用される。プロセッサからペリフェラルへのデータ転送（順方向のデータ転送）では、ＨＳ転送又はＬＰ転送が使用され、ペリフェラルからプロセッサへのデータ転送（逆方向のデータ転送）ではＬＰ転送が使用される。ＨＳ転送時は、ＬＰ転送時に比べて出力信号の振幅が小さい。例えばＨＳ転送時の信号振幅は１００〜３００ｍＶとされ、ＬＰ転送時の信号振幅は０〜１．２Ｖとされる。
【００４３】
ここでＭＩＰＩ−ＤＳＩによる基本的なデータ送信について説明する。
【００４４】
図５に示されるように、送信データがＢｙｔｅ０，Ｂｙｔｅ１，Ｂｙｔｅ２，Ｂｙｔｅ３，Ｂｙｔｅ４，Ｂｙｔｅ５，…とされるとき、ＨＳ転送時には、この送信データが、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３に振り分けられて出力されることにより、ペリフェラルに伝達される。データの振り分けは、レーン番号の最も小さなデータレーン（ここではＬ０）から昇順に行われる。レーン番号の最も大きなデータレーン（ここではＬ３）にデータが割り振られた時点で、未だデータが残っている場合には、再びレーン番号の最も小さなデータレーン（ここではＬ０）から昇順にデータが割り振られる。このようなデータ送信が行われた場合、図６に示されるように、メインＬＣＤ１２では、Ｂｙｔｅ０，Ｂｙｔｅ１，Ｂｙｔｅ２，Ｂｙｔｅ３，Ｂｙｔｅ４，Ｂｙｔｅ５の順に、データを正しく受信することができる。これに対して、サブＬＣＤ１３では、基本的にデータレーンＬ０を介して伝達されたデータ以外は受信することができないため、受信データは、Ｂｙｔｅ０，Ｂｙｔｅ４，Ｂｙｔｅ８，…というように、メインＬＣＤ１２での受信データとは異なる。
【００４５】
上記複数のデータレーンに振り分けて送信した場合に上記メインＬＣＤ１２と上記サブＬＣＤ１３とで受信されるデータの違いを利用して、上記メインＬＣＤ１２及び上記サブＬＣＤ１３の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させることにより、以下のように上記メインＬＣＤ１２と上記サブＬＣＤ１３とに画像データを正しく伝達することができる。
【００４６】
図７には、図１に示されるデータ処理装置１において、メインＬＣＤ（ＩＤ＝０）１２で表示される画像データをプロセッサ１０から送信する場合の例が示される。
【００４７】
プロセッサ１０内の送信データ生成部２２１によって実データパケットが形成され、プロセッサ内のダミーデータ生成部２２２によってＮｕｌｌ（ヌル）パケットが形成される。Ｎｕｌｌパケットは、データタイプ（ＤＴ）が「０９」とされ、有効なデータを含まないパケットとされる。実データパケット及びＮｕｌｌパケットは、レーン振り分け部２２４によりデータレーンＬ０，Ｌ１，Ｌ２，Ｌ３に振り分けられる。メインＬＣＤ１２から見た場合、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介して伝達される実データパケットの前後にはＮｕｌｌパケットが配置されている。実データパケットは、データタイプ（ＤＴ）が「３Ｅ」とされる。パケットデータ部７３の大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「Ｄ０，０２」（７２０）とされる。「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００４８】
実データパケットの前に配置されるＮｕｌｌパケットにおけるパケットデータ部の大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「０Ｃ，００」とされ、ハッチングが付されているパケットデータ部７１には、ダミーデータが埋め込まれており、このダミーデータはメインＬＣＤ１２において無視される。尚、「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００４９】
実データパケットの後に配置されるＮｕｌｌパケットは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「０６，００」とされ、ハッチングが付されているパケットデータ部７２にはダミーデータが埋め込まれており、このダミーデータはメインＬＣＤ１２において無視される。尚、「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００５０】
メインＬＣＤ１２では、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してメインＬＣＤ１２に伝達された実データパケットにおけるパケットデータ部７３に基づいて画像表示が行われる。
【００５１】
また、上記データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してメインＬＣＤ１２に伝達されるデータのうち、データレーンＬ０のデータは、サブＬＣＤ１３にも伝達される。データレーンＬ０を介してサブＬＣＤ１３に伝達されたパケットは、データタイプ（ＤＴ）が「０９」とされ、有効なデータを含まないパケットとされる。ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「Ｂ７，００」とされ、ハッチングが付されているパケットデータ部７４は、サブＬＣＤ１３において無視される。尚、「ＹＹ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００５２】
このように、メインＬＣＤ（ＩＤ＝０）１２で表示される画像データをプロセッサ１０から送信する場合には、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してメインＬＣＤ１２に伝達されるデータのうち、データレーンＬ０のデータがサブＬＣＤ１３にも伝達される。しかし、このときサブＬＣＤ１３では、データレーンＬ０のデータがＮｕｌｌパケットであり、それが無視されてしまうから、データレーンＬ０のデータに基づく画像表示は行われない。
【００５３】
図８には、図１に示されるデータ処理装置１において、サブＬＣＤ（ＩＤ＝１）１３で表示される画像データをプロセッサ１０から送信する場合の例が示される。
【００５４】
サブＬＣＤ１３から見た場合、データレーンＬ０を介して伝達される実データパケットの前にはＮｕｌｌパケットが配置されている。実データパケットは、データタイプ（ＤＴ）が「７Ｅ」とされる。パケットデータ部８２の大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「６０，００」（９６）とされる。「ＹＹ」はＥＣＣ又はＣＲＣにより算出された値とされる。実データパケットの前に配置されたＮｕｌｌパケットパケットデータ部の大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「００，００」とされ、データパケット部は存在しない。サブＬＣＤ１３では、実データパケットにおけるパケットデータ部８２に基づいて画像表示が行われる。
【００５５】
データレーンＬ０を介してサブＬＣＤ１３へのデータ送信が行われているとき、メインＬＣＤ１２には、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介して、Ｎｕｌｌパケットが伝達される。つまり、メインＬＣＤ１２から見た場合、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介して伝達されるデータは、データタイプ（ＤＴ）が「０９」とされるＮｕｌｌパケットとされる。このＮｕｌｌパケットの大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「ＡＡ，０１」とされ、ハッチングが付されているパケットデータ部８１には、ダミーデータが埋め込まれており、このダミーデータはメインＬＣＤ１２において無視される。尚、「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００５６】
次に、ダミーデータ生成部２２２でのダミーデータ生成について説明する。
【００５７】
図９には、メインＬＣＤ１２に画像データを送信する場合の実データパケットの前に付加されるＮｕｌｌパケットにおけるダミーデータの生成例が示される。尚、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３によるデータ送信先を４レーン側とし、データレーンＬ０によるデータ送信先を１レーン側とする。
【００５８】
「ｎ」を実データパケット（パケットヘッダ及びパケットフッタを含む）のバイト数とするとき、次式により、「ｋ」を求める。ただし、〔〕内の小数点以下は切り捨てるものとする。これにより、「ｋ」は、実データのバイト数「ｎ」を４（レーン数）で割った場合の余りを示す。
【００５９】
【数１】
【００６０】
そして、４レーン側に送信するパットヘッダからＥＣＣ１を計算し（９１参照）、次式により、「Ｗｏｒｄ Ｃｏｕｎｔ」の値「ＷＣ」を算出する（９２参照）。ただし、２バイト構成の「Ｗｏｒｄ Ｃｏｕｎｔ」は、下位８ビット、上位８ビットの順に配置する。
【００６１】
【数２】
【００６２】
次に、１レーン側に送信するパケットヘッダからＥＣＣ２を算出し（９３参照）、４レーン側に送信するパケットデータからチェックサムのためのＣＲＣ１を算出する（９４参照）。
【００６３】
このようにして、メインＬＣＤ１２に画像データを送信する場合の実データパケットの前に付加されるＮｕｌｌパケット（ダミーデータ）が生成される。ダミーデータは、数１による「ｋ」の値によって異なる。つまり、実データのバイト数「ｎ」を４（レーン数）で割った場合の余りである「ｋ」の値に応じて、適切なダミーデータ長が決定される。これにより、実データパケットの送信は、例えば図７に示されるように、レーン番号の最も大きなデータレーン（本例ではＬ３）で終了させることができる。この結果、レーン振り分け部２２４での送信データの振り分けにおいて、レーン番号の最も大きなデータレーン（本例ではＬ３）で終了させるのが容易になる。
【００６４】
図１０には、メインＬＣＤ１２に画像データを送信する場合の実データパケットの後に付加されるＮｕｌｌパケットにおけるダミーデータの生成例が示される。
【００６５】
先ず、４レーン側に送信するパケットヘッダからＥＣＣ３を算出する（１０５参照）。そして、１レーン側に送信するパケットデータからＣＲＣ２を算出し（１０６参照）、４レーン側に送信するパケットデータからチェックサムのためのＣＲＣ３を算出する（１０７参照）。
【００６６】
このようにして、メインＬＣＤ１２に画像データを送信する場合の実データパケットの後に付加されるＮｕｌｌパケットにおけるダミーデータが生成される。
【００６７】
図１１には、サブＬＣＤ１３に画像データを送信する場合の実データパケットの前に付加されるＮｕｌｌパケットにおけるダミーデータの生成例が示される。
【００６８】
「ｎ」を実データパケット（パケットヘッダ及びパケットフッタを含む）のバイト数とするとき、次式により、「Ｗｏｒｄ Ｃｏｕｎｔ」の値「ＷＣ」を算出する（１１１参照）。ただし、２バイト構成の「Ｗｏｒｄ Ｃｏｕｎｔ」は、下位８ビット、上位８ビットの順に配置する。
【００６９】
【数３】
【００７０】
次に、４レーン側に送信するパケットヘッダからＥＣＣ１を算出し（１１２参照）、１レーン側に送信するパケットヘッダからＥＣＣ２を算出する（１１３参照）。そして、チェックサムのためのＣＲＣ１を算出する（１１４参照）。このとき、ＣＲＣ１は、「ＦＦＦＦｈ」とされる。
【００７１】
尚、サブＬＣＤ１３に画像データを送信する場合の実データパケットの後にダミーデータが付加される。このダミーデータは、レーンＬ０にて実データの最後のバイトを送信する際に、４レーン側に送信するパケットデータから算出したＣＲＣがパケットヘッダとして、データレーンＬ２、Ｌ３を介して送信される。
【００７２】
図１２には、メインＬＣＤ１２及びサブＬＣＤ１３に交互に実データを送信する場合のデータ配列が示される。
【００７３】
ＨＳ（ハイスピード）転送が行われる毎に、ＬＰ転送モードに遷移する場合には、図１２の（Ａ）に示されるように、ＨＳ転送毎にＬＰＳ（ローパワーステート）が設けられる。ＬＰＳは、ＨＳ転送モードからＬＰ転送モードに遷移して、データの出力を停止した状態とされる。プロセッサからメインＬＣＤ１２に表示用の画像データをＨＳ転送するモードでは、メインＬＣＤ１２での表示に用いられる実データと、当該実データの前後に付加されたダミーデータが送信される。プロセッサからサブＬＣＤ１３に表示用の画像データをＨＳ転送するモードでは、サブＬＣＤ１３での表示に用いられる実データと、当該実データの前後に付加されたダミーデータが送信される。
【００７４】
ＨＳ転送モードでメインＬＣＤ１２とサブＬＣＤ１３とにデータを連続して送信する場合には、例えば図１２の（Ｂ）に示されるように、ＬＰＳを省略することができる。この場合、モード切り替えに伴うオーバーヘッドは生じない。
【００７５】
図１３には、メインＬＣＤ１２とサブＬＣＤ１３とで、同時に画像表示を行う場合のデータ出力タイミングが示される。
【００７６】
「ＨＳＳ（Ｍａｉｎ）」はメインＬＣＤ１２の水平同期信号、「ＨＳＳ（Ｓｕｂ）」はサブＬＣＤ１３の水平同期信号である。「ＲＧＢ（Ｍａｉｎ）」は、メインＬＣＤ１２で表示される画像データ、「ＲＧＢ（Ｓｕｂ）」は、サブＬＣＤ１３で表示される画像データである。「ｔＬ」はライン時間、「ｔＨＦＰ（Ｍａｉｎ）」はメインＬＣＤ１２の水平フロントポーチ期間、「ｔＨＦＰ（Ｓｕｂ）」はサブＬＣＤ１３の水平フロントポーチ期間である。「ｔＨＢＰ（Ｍａｉｎ）」はメインＬＣＤ１２の水平バックポーチ期間、「ｔＨＢＰ（Ｓｕｂ）」はサブＬＣＤ１３の水平バックポーチ期間である。「ｔＨＡＣＴ（Ｍａｉｎ）」は、メインＬＣＤ１２の画像データ期間、「ｔＨＡＣＴ（Ｓｕｂ）」は、サブＬＣＤ１３の画像データ期間である。
【００７７】
メインＬＣＤ１２とサブＬＣＤ１３とで、同時に画像表示を行う場合には、ライン時間ｔＬ内に、メインＬＣＤ１２の水平同期信号ＨＳＳ（Ｍａｉｎ）、メインＬＣＤ１２で表示される画像データＲＧＢ（Ｍａｉｎ）、サブＬＣＤ１３の水平同期信号ＨＳＳ（Ｓｕｂ）、サブＬＣＤ１３で表示される画像データＲＧＢ（Ｓｕｂ）の順に送信される。
【００７８】
メインＬＣＤ１２の水平同期信号ＨＳＳ（Ｍａｉｎ）、メインＬＣＤ１２で表示される画像データＲＧＢ（Ｍａｉｎ）、サブＬＣＤ１３の水平同期信号ＨＳＳ（Ｓｕｂ）、サブＬＣＤ１３で表示される画像データＲＧＢ（Ｓｕｂ）の前後にはダミーデータが配置されている。また、メインＬＣＤ１２で表示される画像データＲＧＢ（Ｍａｉｎ）、サブＬＣＤ１３の水平同期信号ＨＳＳ（Ｓｕｂ）、サブＬＣＤ１３で表示される画像データＲＧＢ（Ｓｕｂ）間には、ＬＰＳが設けられる。メインＬＣＤ１２で表示される画像データＲＧＢ（Ｍａｉｎ）は、メインＬＣＤ１２の画像データ期間ｔＨＡＣＴ（Ｍａｉｎ）に伝達される。サブＬＣＤ１３で表示される画像データＲＧＢ（Ｓｕｂ）は、サブＬＣＤ１３の画像データ期間ｔＨＡＣＴ（Ｓｕｂ）に伝達される。ＬＰＳは、水平フロントポーチ期間ｔＨＦＰ（Ｍａｉｎ），ｔＨＦＰ（Ｓｕｂ）や、水平バックポーチ期間ｔＨＢＰ（Ｍａｉｎ），ｔＨＢＰ（Ｓｕｂ）に割り当てられる。
【００７９】
《実施の形態２》
図１４には、本発明に係るデータ処理装置の別の構成例が示される。
【００８０】
図１４に示されるデータ処理装置が、図１に示されるのと大きく相違するのは、データレーンＬ０，Ｌ１を介してサブＬＣＤ１３へのデータ転送が行われる点である。
【００８１】
図１５には、図１４に示されるデータ処理装置１において、メインＬＣＤ（ＩＤ＝０）１２で表示される画像データをプロセッサ１０から送信する場合の例が示される。図１５に示される例では、実データパケットの前に、二つのＮｕｌｌパケットが送信される。
【００８２】
二つのＮｕｌｌパケットは、それぞれデータタイプ（ＤＴ）が「０９」とされ、有効なデータを含まないパケットとされる。実データパケット及びＮｕｌｌパケットは、レーン振り分け部２２４によりデータレーンＬ０，Ｌ１，Ｌ２，Ｌ３に振り分けられる。実データパケットは、データタイプ（ＤＴ）が「３Ｅ」とされる。パケットデータ部１４４の大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示され、ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「Ｄ０，０２」（７２０）とされる。「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００８３】
実データパケットの前に配置される二つのＮｕｌｌパケットにおけるパケットデータ部の大きさは、それぞれ「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。一つ目のＮｕｌｌパケットの「Ｗｏｒｄ Ｃｏｕｎｔ」は「０２，００」とされ、ハッチングが付されているパケットデータ部１４１のダミーデータはメインＬＣＤ１２において無視される。同様に二つ目のＮｕｌｌパケットの「Ｗｏｒｄ Ｃｏｕｎｔ」は「０Ｃ，００」とされ、ハッチングが付されているパケットデータ部１４２のダミーデータはメインＬＣＤ１２において無視される。尚、「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００８４】
実データパケットの後に配置されるＮｕｌｌパケットは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「０４，００」とされ、ハッチングが付されているパケットデータ部１４３のダミーデータはメインＬＣＤ１２において無視される。尚、「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００８５】
メインＬＣＤ１２では、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してメインＬＣＤ１２に伝達された実データパケットにおけるパケットデータ部１４４に基づいて画像表示が行われる。
【００８６】
また、上記データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してメインＬＣＤ１２に伝達されるデータのうち、データレーンＬ０，Ｌ１のデータは、サブＬＣＤ１３にも伝達される。データレーンＬ０を介してサブＬＣＤ１３に伝達されたパケットは、それぞれデータタイプ（ＤＴ）が「０９」とされる二つのＮｕｌｌパケットとされる。一つ目のＮｕｌｌパケットは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「０２，００」とされ、ハッチングが付されているパケットデータ部１４５は、サブＬＣＤ１３において無視される。同様に二つ目のＮｕｌｌパケットは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「６Ｅ，０１」とされ、ハッチングが付されているパケットデータ部１４６が、サブＬＣＤ１３において無視される。尚、「ＹＹ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００８７】
このように、メインＬＣＤ（ＩＤ＝０）１２で表示される画像データをプロセッサ１０から送信する場合には、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してメインＬＣＤ１２に伝達されるデータのうち、データレーンＬ０，Ｌ１のデータがサブＬＣＤ１３にも伝達される。しかし、このときサブＬＣＤ１３では、データレーンＬ０，Ｌ１のデータがＮｕｌｌパケットであり、それが無視されてしまうから、データレーンＬ０，Ｌ１のデータに基づく画像表示は行われない。
【００８８】
図１６には、図１４に示されるデータ処理装置１において、サブＬＣＤ（ＩＤ＝１）１３で表示される画像データをプロセッサ１０から送信する場合の例が示される。
【００８９】
サブＬＣＤ１３から見た場合、データレーンＬ０，Ｌ１を介して伝達される実データパケットの前にはＮｕｌｌパケットが配置されている。実データパケットは、データタイプ（ＤＴ）が「７Ｅ」とされる。パケットデータ部１６２の大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「６０，００」（９６）とされる。「ＹＹ」はＥＣＣ又はＣＲＣにより算出された値とされる。実データパケットの前に配置されたＮｕｌｌパケットパケットデータ部の大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「０２，００」とされ、ハッチングが付されているパケットデータ部１６３は、サブＬＣＤ１３において無視される。サブＬＣＤ１３では、実データパケットにおけるパケットデータ部１６３に基づいて画像表示が行われる。
【００９０】
データレーンＬ０，Ｌ１を介してサブＬＣＤ１３へのデータ送信が行われているとき、メインＬＣＤ１２には、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介して、二つのＮｕｌｌパケットが伝達される。つまり、メインＬＣＤ１２から見た場合、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介して伝達されるデータは、データタイプ（ＤＴ）が「０９」とされる二つのＮｕｌｌパケットとされる。一つ目のＮｕｌｌパケットの大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「０２，００」とされ、ハッチングが付されているパケットデータ部１６４には、ダミーデータが埋め込まれており、このダミーデータはメインＬＣＤ１２において無視される。同様に、二つ目のＮｕｌｌパケットの大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「ＣＥ，００」とされ、ハッチングが付されているパケットデータ部１６１には、ダミーデータが埋め込まれており、このダミーデータはメインＬＣＤ１２において無視される。尚、「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００９１】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９２】
例えば、プロセッサ１０と、メインＬＣＤ１２及びサブＬＣＤ１３とを結合するデータレーンの数は任意に設定することができる。
【００９３】
メインＬＣＤ１２やサブＬＣＤ１３に代えて、他の周辺装置を用いることができる。
【符号の説明】
【００９４】
１ データ処理装置
１０ プロセッサ
１１ ＳＤＲＡＭ
１２ メインＬＣＤ
１３ サブＬＣＤ
２０ ＣＰＵ
２１ ＭＩＰＩ−ＤＳＩ
２２ 送信回路
２３ 設定レジスタ
２４ 送信制御回路
２２１ 送信データ制御部
２２２ ダミーデータ生成部
２２３ クロック制御部
２２４ レーン振り分け部
２２５ 物理層
ＣＬ クロックレーン
Ｌ０，Ｌ１，Ｌ２，Ｌ３ データレーン
【技術分野】
【０００１】
本発明は、差動シリアル通信におけるデータ転送技術に関する。
【背景技術】
【０００２】
特許文献１には、サブディスプレイ用液晶ドライバや周辺デバイスとホスト装置とを接続する専用信号配線を削減する技術が記載されている。それによれば、サブディスプレイ用液晶ドライバに対するストローブ制御、カメラフラッシュライト、イルミネーション表示のためのＬＥＤ（発光ダイオード）など周辺デバイスに対する制御のように、論理レベルが決まったレベル信号による制御を受ける回路に対する信号分配機能を液晶駆動制御装置で担うことができる。
【０００３】
特許文献２には、液晶駆動制御装置としての半導体集積回路においてサブ液晶標示制御装置に対するパラレルインタフェース制御のためのインタフェース制御信号の出力端子数増大を抑制するための技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３３０５５１号公報
【特許文献２】特開２００８−０７０７１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
モバイル機器のカメラとディスプレイのインタフェース規格として、モバイル・インダストリー・プロセッサ・インタフェース（ＭＩＰＩ：Mobile Industry Processor Interface）が知られている。ＭＩＰＩにおけるＤＳＩ（Display Serial Interface）では、画像データを出力するデバイス（ホスト装置）と液晶ディスプレイなどの装置（ペリフェラル）とは、同期信号を伝達するためのクロックレーン及び表示データや制御信号を伝達するためのデータレーンを介して結合される。ここで、クロックレーンやデータレーンは、それぞれ２線式の差動シリアル通信路とされる。クロックレーンは一つであるが、データレーン数は必要とされる帯域幅によりシステム設計時に決定される。ＭＩＰＩ−ＤＳＩでは、バーチャルチャネル（Virtual Channel）により外部に複数のメインＬＣＤ、サブＬＣＤを接続し、それぞれを識別することが可能となる。
【０００６】
ホスト装置において、メインＬＣＤ専用のインタフェースと、サブＬＣＤ専用のインタフェースとを別個に設けることにより、メインＬＣＤ（液晶ディスプレイ）と、サブＬＣＤとを、それぞれ必要とされる帯域幅に応じたデータレーン数でホスト装置に接続することができる。
【０００７】
しかし、メインＬＣＤ専用のインタフェースと、サブＬＣＤ専用のインタフェースとを別個に設ける場合には、メインＬＣＤ専用のインタフェースに結合されるレーンと、サブＬＣＤ専用のインタフェースに結合されるレーンとを別個に設ける必要があり、製造コストの上昇や消費電力の増大を招く。
【０００８】
サブＬＣＤは、メインＬＣＤに比べて解像度が低い。全てのペリフェラルが共通のインタフェースに接続することを考慮した場合、同一のデータレーン数で構成される必要がある。その場合、ホスト装置に接続するサブＬＣＤよりも大きな帯域幅を必要とするメインＬＣＤに合わせてデータレーン数が決定される。
【０００９】
しかし、同一レーン数にするには、サブＬＣＤ側におけるレーン形成のための配線数は、サブＬＣＤを専用のインタフェースを利用して単独でホスト装置に接続する場合に比べて多くなってしまう。また、サブＬＣＤは、メインＬＣＤと同等の受信性能、すなわち自身が必要とする帯域幅よりも大きな帯域幅のデータを受信するための性能が必要になり、製造コストの上昇を招く。
【００１０】
尚、特許文献１に示されるように、ホスト装置からの信号を液晶駆動制御装置で受けて、そこからサブディスプレイ用の回路等に駆動信号を供給する構成を採用すると、サブ側を制御するための回路をメイン側に搭載する必要がある。
【００１１】
本発明の目的は、共通のレーンを介して複数のペリフェラルをホスト装置に結合した場合に、ペリフェラル毎の受信性能に応じたデータ転送を可能にするための技術を提供することにある。
【００１２】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１４】
すなわち、データ処理装置は、差動シリアル通信における複数のデータレーンに結合可能なインタフェースを備えたホスト装置と、上記複数のデータレーンを介して上記インタフェースに結合された第１装置と、上記複数のデータレーンにおける一部のデータレーンを介して上記インタフェースに結合された第２装置とを含む。上記インタフェースは、実データにダミーデータを付加して上記複数のデータレーンに振り分けて送信し、上記第１装置及び上記第２装置の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させる。
【発明の効果】
【００１５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１６】
すなわち、共通のレーンを介して複数のペリフェラルをホスト装置に結合した場合に、ペリフェラル毎の受信性能に応じたデータ転送を可能にするための技術を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係るデータ処理装置の構成例ブロック図である。
【図２】図１に示されるデータ処理装置に含まれるプロセッサの構成例ブロック図である。
【図３】ＭＩＰＩ−ＤＳＩから出力されるパケットの構造説明図である。
【図４】ＭＩＰＩ−ＤＳＩからパケットが連続して送信される場合の説明図である。
【図５】送信データとデータレーンとの関係説明図である。
【図６】データレーンと、メインＬＣＤ及びサブＬＣＤでの受信データとの関係説明図である。
【図７】メインＬＣＤで表示される画像データをプロセッサから送信する場合の説明図である。
【図８】サブＬＣＤで表示される画像データをプロセッサから送信する場合の説明図である。
【図９】メインＬＣＤに画像データを送信する場合の実データパケットの前に付加されるＮｕｌｌパケットにおけるダミーデータの生成についての説明図である。
【図１０】メインＬＣＤに画像データを送信する場合の実データパケットの後に付加されるＮｕｌｌパケットにおけるダミーデータの生成についての説明図である。
【図１１】サブＬＣＤに画像データを送信する場合の実データパケットの前に付加されるＮｕｌｌパケットにおけるダミーデータの生成についての説明図である。
【図１２】メインＬＣＤ及びサブＬＣＤに交互に実データを送信する場合のデータ配列についての説明図である。
【図１３】メインＬＣＤとサブＬＣＤとで、同時に画像表示を行う場合のデータ出力タイミングの説明図である。
【図１４】本発明に係るデータ処理装置の別の構成例ブロック図である。
【図１５】図１４に示されるデータ処理装置において、メインＬＣＤで表示される画像データをプロセッサから送信する場合の説明図である。
【図１６】図１４に示されるデータ処理装置において、サブＬＣＤで表示される画像データをプロセッサから送信する場合の説明図である。
【発明を実施するための形態】
【００１８】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１９】
〔１〕本発明の代表的な実施の形態に係るデータ処理装置（１）は、差動シリアル通信における複数のデータレーンに結合可能なインタフェースを備えたホスト装置（１０）と、上記複数のデータレーンを介して上記インタフェースに結合された第１装置（１２）と、上記複数のデータレーンにおける一部のデータレーンを介して上記インタフェースに結合された第２装置（１３）とを含む。上記インタフェースは、実データにダミーデータを付加して上記複数のデータレーンに振り分けて送信し、上記第１装置及び上記第２装置の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させる。
【００２０】
ここで、例えばモバイル機器において、第１装置（例えばメインＬＣＤ）と第２装置（例えばサブＬＣＤ）とを互いに同一のデータレーン数でホスト装置に接続すると、第２装置よりも大きな帯域幅を必要とする第１装置に合わせてデータレーン数を決定する必要がある。このため、第２装置側におけるレーン形成のための配線数は、第２装置を単独でホスト装置に接続する場合に比べて多くなってしまう。また、第２装置は、第１装置と同等の受信性能、すなわち自身が必要とする帯域幅よりも大きな帯域幅のデータを受信するための性能が必要になり、製造コストの上昇を招くことが考えられる。
【００２１】
これに対して本発明の代表的な実施の形態に係るデータ処理装置によれば、上記第１装置は、上記複数のデータレーンを介して上記インタフェースに結合され、上記第２装置は、上記複数のデータレーンにおける一部のデータレーンを介して上記インタフェースに結合されており、上記第２装置が、上記複数のデータレーンにおける全てのデータレーンを介して上記インタフェースに結合されるものではない。このため、第２装置側におけるレーン形成のための配線数は、第２装置に必要とされる帯域幅を得るために最低限の数とすることができる。また、複数のデータレーンのうちの一部を上記第１装置と上記第２装置とで共有することにより、データレーン数の低減を図ることができる。
【００２２】
さらに、上記第１装置及び上記第２装置の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させることにより、上記第１装置及び上記第２装置に対して、それぞれの受信性能に応じたデータ転送を行うことができる。これにより、第２装置は、第１装置と同等の受信性能、すなわち自身が必要とする帯域幅よりも大きな帯域幅のデータを受信するための性能が不要であるので、製造コストの上昇を招くこともない。しかも、第２装置側を制御するための回路を第１装置側に搭載する必要もないので、特許文献１に示されるように、ホスト装置からの信号を液晶駆動制御装置で受けて、そこからサブディスプレイ用の回路等に駆動信号を供給する構成を採用する場合に比べて有利となる。
【００２３】
〔２〕上記〔１〕において、上記複数のデータレーンには、レーン番号（Ｌ０〜Ｌ３）が付され、上記第１装置への送信データは、レーン番号の最も小さなデータレーン（Ｌ０）から順に振り分けられ、レーン番号の最も大きなデータレーン（Ｌ３）で終了するように形成することができる。
【００２４】
〔３〕上記〔２〕において、上記第２装置への実データの送信は、最小レーン番号のデータレーン（Ｌ０）から開始されるように構成することができる。
【００２５】
〔４〕上記〔３〕において、上記インタフェースは、上記第１装置に対して、ダミーデータ、実データ、ダミーデータの順にデータ出力を行うように構成することができる。
【００２６】
〔５〕上記〔４〕において、データレーン数の設定変更の容易化を図るため、上記インタフェースには、上記第２装置に対応するデータレーンの数を設定可能なレジスタ（２３）を設けることができる。
【００２７】
〔６〕上記〔５〕において、上記第１装置は、第１液晶ディスプレイとし、上記第２装置は、上記第１液晶ディスプレイよりも解像度が低い第２液晶ディスプレイとすることができる。
【００２８】
〔７〕上記〔６〕において、上記インタフェースは、データ出力を時分割で行うことにより、上記第１液晶ディスプレイと上記第２液晶ディスプレイとの双方に表示用の画像データを時分割で供給するように構成することができる。
【００２９】
〔８〕本発明の代表的な実施の形態に係る半導体装置（１０）は、差動シリアル通信における複数のデータレーンに結合可能なインタフェース（２１）を備える。上記インタフェースは、上記複数のデータレーンを介してデータを送信するための送信回路（２２）と、上記送信回路の動作を制御可能な送信制御回路（２４）とを含む。上記送信回路は、上記複数のデータレーンを介して第１装置（１２）が結合され、且つ、上記複数のデータレーンにおける一部のデータレーンを介して第２装置（１３）が結合された状態で、実データにダミーデータを付加して上記複数のデータレーンに振り分けて送信する。また、上記送信回路は、上記第１装置及び上記第２装置の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させる。
【００３０】
〔９〕上記〔８〕において、上記インタフェースには、上記第２装置に対応するデータレーンの数を設定可能なレジスタ（２３）を設けることができる。上記送信制御回路は、上記レジスタの設定情報に基づいて、上記送信回路の動作を制御する。
【００３１】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００３２】
《実施の形態１》
図１には、本発明に係るデータ処理装置の構成例が示される。図１に示されるデータ処理装置１は、マイクロプロセッサ（「プロセッサ」という）１０、ＳＤＲＡＭ（シンクロナス・ダイナミック・ランダム・アクセス・メモリ）１１、メインＬＣＤ１２、及びサブＬＣＤ１３を含んで成り、例えば携帯端末システムなどのモバイル機器に搭載される。サブＬＣＤ１３は、メインＬＣＤ１２に比べて解像度が低い。メインＬＣＤ１２がモバイル機器における筐体の表面に設けられるとき、サブＬＣＤ１３は上記モバイル機器における筐体の裏面に設けられる。
【００３３】
プロセッサ１０は、特に制限されないが、公知の半導体製造技術により、例えば単結晶シリコン基板などの一つの半導体基板に形成される。このプロセッサ１０には、クロックレーンＣＬ、及びデータレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してメインＬＣＤ１２が結合され、クロックレーンＣＬ及びデータレーンＬ０を介してサブＬＣＤ１３が結合されている。クロックレーンＣＬ及びデータレーンＬ０は、メインＬＣＤ１２とサブＬＣＤ１３とで共有される。メインＬＣＤ１２は、バーチャルチャネルにおけるＩＤ＝０とされ、サブＬＣＤは、バーチャルチャネルにおけるＩＤ＝１とされる。ここで、クロックレーンＣＬ、及びデータレーンＬ０，Ｌ１，Ｌ２，Ｌ３は、それぞれ２線式の差動シリアル通信路とされる。クロックレーンＣＬを介して通信用クロック信号の伝達が行われる。データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してデータの伝達が行われる。また、プロセッサ１０には、ＳＤＲＡＭ１１が結合されており、プロセッサ１０によって処理・生成された画像データが格納されている。ＳＤＲＡＭ１１内の画像データはプロセッサ１１によって読出され、それがメインＬＣＤ１２やサブＬＣＤ１３に表示されるようになっている。
【００３４】
図２には、上記プロセッサ１０の構成例が示される。
【００３５】
上記プロセッサ１０は、ＣＰＵ（中央処理装置）２０と、ＭＩＰＩ−ＤＳＩ（「インタフェース」、「画像用インタフェース」、「差動シリアルインタフェース」、「差動通信制御回路」などと称される場合もある）２１とを含んで成る。ＣＰＵ２０は、所定のプログラムを実行することによってＭＩＰＩ−ＤＳＩ２１の動作を制御する。ＭＩＰＩ−ＤＳＩ２１は、ＳＤＲＡＭ１１と、メインＬＣＤ１２及びサブＬＣＤ１３との間でデータのやり取りを仲介する。ＭＩＰＩ−ＤＳＩ２１は、特に制限されないが、送信回路２２、設定レジスタ２３、及び送信制御回路２４を含む。送信回路２２は、クロックレーンＣＬ及びデータレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してデータの送信を行う。設定レジスタ２３には、ＣＰＵ２０によってレーン数やデータサイズなどの各種制御情報が設定される。送信制御回路２４は、上記設定レジスタ２３の設定情報に従って、送信回路２２によるデータ送信を制御する。
【００３６】
上記送信回路２２は、送信データ生成部２２１、ダミーデータ生成部２２２、クロック制御部２２３、レーン振り分け部２２４、及び物理層２２５を含む。送信データ生成部２２１は、ＳＤＲＡＭ１１から伝達されたデータに基づいて所定構造の送信データを形成する。ダミーデータ生成部２２２は、後述するＮＵＬパケットにおけるダミーデータを生成する。クロック制御部２２３は、クロックレーンＣＬを介して送信されるクロック信号の周波数等を制御する。レーン振り分け部２２４は、上記送信データ生成部２２１で生成された送信データや、上記ダミーデータ生成部２２２で生成されたダミーデータを、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３に振り分ける。このデータの振り分けはバイト単位で行われ、レーン番号の最も小さなデータレーン（本例ではＬ０）から昇順に行われる。レーン番号の最も大きなデータレーン（ここではＬ３）にデータが割り振られた時点で、未だデータが残っている場合には、再びレーン番号の最も小さなデータレーン（ここではＬ０）から昇順にデータが割り振られる。尚、このデータの振り分けは、レーン番号の最も大きなデータレーン（本例ではＬ３）で終了するようにパケットのデータ長が調整される。上記クロック制御部２２３で制御されたクロック信号や、上記レーン振り分け部２２４で振り分けられた送信データは、物理層２２５を介して、それぞれ対応するレーンに出力される。このとき、物理層２２５では、クロックレーンＣＬ及びデータレーンＬ０，Ｌ１，Ｌ２，Ｌ３に出力される差動信号における電圧レベルの調整などが行われる。
【００３７】
図３には、上記ＭＩＰＩ−ＤＳＩ２１から出力されるパケットの構造が示される。
【００３８】
パケットには、ロングパケットとショートパケットとが含まれる。
【００３９】
ロングパケットは、図３の（Ａ）に示されるように、パケットヘッダ、パケットデータ部、パケットフッタを含んで成る。パケットヘッダは、４バイト構成とされ、「Ｄａｔａ ＩＤ」、「Ｗｏｒｄ Ｃｏｕｎｔ」、「ＥＣＣ」を含む。「Ｄａｔａ ＩＤ」は、１バイト構成とされ、図３の（Ｂ）に示されるように、バーチャルチャネル識別子（ＶＣ）と、データタイプ（ＤＴ）とを含む。「Ｗｏｒｄ Ｃｏｕｎｔ」は、２バイト構成とされ、パケットデータ部のワード数を表す。「ＥＣＣ」は、１バイト構成の誤り訂正符号とされる。パケットデータ部は、アプリケーション固有のペイロードとされ、そのサイズは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。パケットフッタは、誤り検出符号の一種であるチェックサムとされる。ここでチェックサムは２バイト構成のＣＲＣとされる。
【００４０】
ショートパケットは、図３の（Ｃ）に示されるように、４バイト構成のパケットヘッダを含む。このパケットフッダは、それぞれ１バイト構成の「Ｄａｔａ ＩＤ」、「Ｄａｔａ０」、「Ｄａｔａ１」、「ＥＣＣ」を含む。「Ｄａｔａ ＩＤ」は、１バイト構成とされ、図３の（Ｂ）に示されるように、バーチャルチャネル識別子（ＶＣ）と、データタイプ（ＤＴ）とを含む。「Ｄａｔａ０」、「Ｄａｔａ１」は２バイト構成のデータ部である。「ＥＣＣ」は、１バイト構成の誤り訂正符号とされる。
【００４１】
図４には、上記パケットが連続して送信する例が示される。バーチャルチャネルのＩＤ（ＶＣ ＩＤ＝０，ＶＣ ＩＤ＝１）により、異なる転送先に連続してデータ（「１６−Ｂｉｔ ＲＧＢ」，「ＤＣＳ Ｗｒ Ｃｍｄ」，「ＤＣＳ Ｒｄ Ｒｅｑ」）を送信することができる。「ＰＨ」はパケットヘッダを示し、「ＰＦ」はパケットフッタを示している。
【００４２】
ＭＩＰＩ−ＤＳＩでは、データ転送方法として、ＨＳ（ハイスピード）転送と、ＬＰ（ローパワー）転送が利用可能とされる。ＨＳ転送では、全てのデータレーンが使用され、ＬＰ転送ではひとつのデータレーンのみが使用される。プロセッサからペリフェラルへのデータ転送（順方向のデータ転送）では、ＨＳ転送又はＬＰ転送が使用され、ペリフェラルからプロセッサへのデータ転送（逆方向のデータ転送）ではＬＰ転送が使用される。ＨＳ転送時は、ＬＰ転送時に比べて出力信号の振幅が小さい。例えばＨＳ転送時の信号振幅は１００〜３００ｍＶとされ、ＬＰ転送時の信号振幅は０〜１．２Ｖとされる。
【００４３】
ここでＭＩＰＩ−ＤＳＩによる基本的なデータ送信について説明する。
【００４４】
図５に示されるように、送信データがＢｙｔｅ０，Ｂｙｔｅ１，Ｂｙｔｅ２，Ｂｙｔｅ３，Ｂｙｔｅ４，Ｂｙｔｅ５，…とされるとき、ＨＳ転送時には、この送信データが、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３に振り分けられて出力されることにより、ペリフェラルに伝達される。データの振り分けは、レーン番号の最も小さなデータレーン（ここではＬ０）から昇順に行われる。レーン番号の最も大きなデータレーン（ここではＬ３）にデータが割り振られた時点で、未だデータが残っている場合には、再びレーン番号の最も小さなデータレーン（ここではＬ０）から昇順にデータが割り振られる。このようなデータ送信が行われた場合、図６に示されるように、メインＬＣＤ１２では、Ｂｙｔｅ０，Ｂｙｔｅ１，Ｂｙｔｅ２，Ｂｙｔｅ３，Ｂｙｔｅ４，Ｂｙｔｅ５の順に、データを正しく受信することができる。これに対して、サブＬＣＤ１３では、基本的にデータレーンＬ０を介して伝達されたデータ以外は受信することができないため、受信データは、Ｂｙｔｅ０，Ｂｙｔｅ４，Ｂｙｔｅ８，…というように、メインＬＣＤ１２での受信データとは異なる。
【００４５】
上記複数のデータレーンに振り分けて送信した場合に上記メインＬＣＤ１２と上記サブＬＣＤ１３とで受信されるデータの違いを利用して、上記メインＬＣＤ１２及び上記サブＬＣＤ１３の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させることにより、以下のように上記メインＬＣＤ１２と上記サブＬＣＤ１３とに画像データを正しく伝達することができる。
【００４６】
図７には、図１に示されるデータ処理装置１において、メインＬＣＤ（ＩＤ＝０）１２で表示される画像データをプロセッサ１０から送信する場合の例が示される。
【００４７】
プロセッサ１０内の送信データ生成部２２１によって実データパケットが形成され、プロセッサ内のダミーデータ生成部２２２によってＮｕｌｌ（ヌル）パケットが形成される。Ｎｕｌｌパケットは、データタイプ（ＤＴ）が「０９」とされ、有効なデータを含まないパケットとされる。実データパケット及びＮｕｌｌパケットは、レーン振り分け部２２４によりデータレーンＬ０，Ｌ１，Ｌ２，Ｌ３に振り分けられる。メインＬＣＤ１２から見た場合、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介して伝達される実データパケットの前後にはＮｕｌｌパケットが配置されている。実データパケットは、データタイプ（ＤＴ）が「３Ｅ」とされる。パケットデータ部７３の大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「Ｄ０，０２」（７２０）とされる。「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００４８】
実データパケットの前に配置されるＮｕｌｌパケットにおけるパケットデータ部の大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「０Ｃ，００」とされ、ハッチングが付されているパケットデータ部７１には、ダミーデータが埋め込まれており、このダミーデータはメインＬＣＤ１２において無視される。尚、「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００４９】
実データパケットの後に配置されるＮｕｌｌパケットは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「０６，００」とされ、ハッチングが付されているパケットデータ部７２にはダミーデータが埋め込まれており、このダミーデータはメインＬＣＤ１２において無視される。尚、「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００５０】
メインＬＣＤ１２では、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してメインＬＣＤ１２に伝達された実データパケットにおけるパケットデータ部７３に基づいて画像表示が行われる。
【００５１】
また、上記データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してメインＬＣＤ１２に伝達されるデータのうち、データレーンＬ０のデータは、サブＬＣＤ１３にも伝達される。データレーンＬ０を介してサブＬＣＤ１３に伝達されたパケットは、データタイプ（ＤＴ）が「０９」とされ、有効なデータを含まないパケットとされる。ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「Ｂ７，００」とされ、ハッチングが付されているパケットデータ部７４は、サブＬＣＤ１３において無視される。尚、「ＹＹ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００５２】
このように、メインＬＣＤ（ＩＤ＝０）１２で表示される画像データをプロセッサ１０から送信する場合には、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してメインＬＣＤ１２に伝達されるデータのうち、データレーンＬ０のデータがサブＬＣＤ１３にも伝達される。しかし、このときサブＬＣＤ１３では、データレーンＬ０のデータがＮｕｌｌパケットであり、それが無視されてしまうから、データレーンＬ０のデータに基づく画像表示は行われない。
【００５３】
図８には、図１に示されるデータ処理装置１において、サブＬＣＤ（ＩＤ＝１）１３で表示される画像データをプロセッサ１０から送信する場合の例が示される。
【００５４】
サブＬＣＤ１３から見た場合、データレーンＬ０を介して伝達される実データパケットの前にはＮｕｌｌパケットが配置されている。実データパケットは、データタイプ（ＤＴ）が「７Ｅ」とされる。パケットデータ部８２の大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「６０，００」（９６）とされる。「ＹＹ」はＥＣＣ又はＣＲＣにより算出された値とされる。実データパケットの前に配置されたＮｕｌｌパケットパケットデータ部の大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「００，００」とされ、データパケット部は存在しない。サブＬＣＤ１３では、実データパケットにおけるパケットデータ部８２に基づいて画像表示が行われる。
【００５５】
データレーンＬ０を介してサブＬＣＤ１３へのデータ送信が行われているとき、メインＬＣＤ１２には、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介して、Ｎｕｌｌパケットが伝達される。つまり、メインＬＣＤ１２から見た場合、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介して伝達されるデータは、データタイプ（ＤＴ）が「０９」とされるＮｕｌｌパケットとされる。このＮｕｌｌパケットの大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「ＡＡ，０１」とされ、ハッチングが付されているパケットデータ部８１には、ダミーデータが埋め込まれており、このダミーデータはメインＬＣＤ１２において無視される。尚、「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００５６】
次に、ダミーデータ生成部２２２でのダミーデータ生成について説明する。
【００５７】
図９には、メインＬＣＤ１２に画像データを送信する場合の実データパケットの前に付加されるＮｕｌｌパケットにおけるダミーデータの生成例が示される。尚、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３によるデータ送信先を４レーン側とし、データレーンＬ０によるデータ送信先を１レーン側とする。
【００５８】
「ｎ」を実データパケット（パケットヘッダ及びパケットフッタを含む）のバイト数とするとき、次式により、「ｋ」を求める。ただし、〔〕内の小数点以下は切り捨てるものとする。これにより、「ｋ」は、実データのバイト数「ｎ」を４（レーン数）で割った場合の余りを示す。
【００５９】
【数１】
【００６０】
そして、４レーン側に送信するパットヘッダからＥＣＣ１を計算し（９１参照）、次式により、「Ｗｏｒｄ Ｃｏｕｎｔ」の値「ＷＣ」を算出する（９２参照）。ただし、２バイト構成の「Ｗｏｒｄ Ｃｏｕｎｔ」は、下位８ビット、上位８ビットの順に配置する。
【００６１】
【数２】
【００６２】
次に、１レーン側に送信するパケットヘッダからＥＣＣ２を算出し（９３参照）、４レーン側に送信するパケットデータからチェックサムのためのＣＲＣ１を算出する（９４参照）。
【００６３】
このようにして、メインＬＣＤ１２に画像データを送信する場合の実データパケットの前に付加されるＮｕｌｌパケット（ダミーデータ）が生成される。ダミーデータは、数１による「ｋ」の値によって異なる。つまり、実データのバイト数「ｎ」を４（レーン数）で割った場合の余りである「ｋ」の値に応じて、適切なダミーデータ長が決定される。これにより、実データパケットの送信は、例えば図７に示されるように、レーン番号の最も大きなデータレーン（本例ではＬ３）で終了させることができる。この結果、レーン振り分け部２２４での送信データの振り分けにおいて、レーン番号の最も大きなデータレーン（本例ではＬ３）で終了させるのが容易になる。
【００６４】
図１０には、メインＬＣＤ１２に画像データを送信する場合の実データパケットの後に付加されるＮｕｌｌパケットにおけるダミーデータの生成例が示される。
【００６５】
先ず、４レーン側に送信するパケットヘッダからＥＣＣ３を算出する（１０５参照）。そして、１レーン側に送信するパケットデータからＣＲＣ２を算出し（１０６参照）、４レーン側に送信するパケットデータからチェックサムのためのＣＲＣ３を算出する（１０７参照）。
【００６６】
このようにして、メインＬＣＤ１２に画像データを送信する場合の実データパケットの後に付加されるＮｕｌｌパケットにおけるダミーデータが生成される。
【００６７】
図１１には、サブＬＣＤ１３に画像データを送信する場合の実データパケットの前に付加されるＮｕｌｌパケットにおけるダミーデータの生成例が示される。
【００６８】
「ｎ」を実データパケット（パケットヘッダ及びパケットフッタを含む）のバイト数とするとき、次式により、「Ｗｏｒｄ Ｃｏｕｎｔ」の値「ＷＣ」を算出する（１１１参照）。ただし、２バイト構成の「Ｗｏｒｄ Ｃｏｕｎｔ」は、下位８ビット、上位８ビットの順に配置する。
【００６９】
【数３】
【００７０】
次に、４レーン側に送信するパケットヘッダからＥＣＣ１を算出し（１１２参照）、１レーン側に送信するパケットヘッダからＥＣＣ２を算出する（１１３参照）。そして、チェックサムのためのＣＲＣ１を算出する（１１４参照）。このとき、ＣＲＣ１は、「ＦＦＦＦｈ」とされる。
【００７１】
尚、サブＬＣＤ１３に画像データを送信する場合の実データパケットの後にダミーデータが付加される。このダミーデータは、レーンＬ０にて実データの最後のバイトを送信する際に、４レーン側に送信するパケットデータから算出したＣＲＣがパケットヘッダとして、データレーンＬ２、Ｌ３を介して送信される。
【００７２】
図１２には、メインＬＣＤ１２及びサブＬＣＤ１３に交互に実データを送信する場合のデータ配列が示される。
【００７３】
ＨＳ（ハイスピード）転送が行われる毎に、ＬＰ転送モードに遷移する場合には、図１２の（Ａ）に示されるように、ＨＳ転送毎にＬＰＳ（ローパワーステート）が設けられる。ＬＰＳは、ＨＳ転送モードからＬＰ転送モードに遷移して、データの出力を停止した状態とされる。プロセッサからメインＬＣＤ１２に表示用の画像データをＨＳ転送するモードでは、メインＬＣＤ１２での表示に用いられる実データと、当該実データの前後に付加されたダミーデータが送信される。プロセッサからサブＬＣＤ１３に表示用の画像データをＨＳ転送するモードでは、サブＬＣＤ１３での表示に用いられる実データと、当該実データの前後に付加されたダミーデータが送信される。
【００７４】
ＨＳ転送モードでメインＬＣＤ１２とサブＬＣＤ１３とにデータを連続して送信する場合には、例えば図１２の（Ｂ）に示されるように、ＬＰＳを省略することができる。この場合、モード切り替えに伴うオーバーヘッドは生じない。
【００７５】
図１３には、メインＬＣＤ１２とサブＬＣＤ１３とで、同時に画像表示を行う場合のデータ出力タイミングが示される。
【００７６】
「ＨＳＳ（Ｍａｉｎ）」はメインＬＣＤ１２の水平同期信号、「ＨＳＳ（Ｓｕｂ）」はサブＬＣＤ１３の水平同期信号である。「ＲＧＢ（Ｍａｉｎ）」は、メインＬＣＤ１２で表示される画像データ、「ＲＧＢ（Ｓｕｂ）」は、サブＬＣＤ１３で表示される画像データである。「ｔＬ」はライン時間、「ｔＨＦＰ（Ｍａｉｎ）」はメインＬＣＤ１２の水平フロントポーチ期間、「ｔＨＦＰ（Ｓｕｂ）」はサブＬＣＤ１３の水平フロントポーチ期間である。「ｔＨＢＰ（Ｍａｉｎ）」はメインＬＣＤ１２の水平バックポーチ期間、「ｔＨＢＰ（Ｓｕｂ）」はサブＬＣＤ１３の水平バックポーチ期間である。「ｔＨＡＣＴ（Ｍａｉｎ）」は、メインＬＣＤ１２の画像データ期間、「ｔＨＡＣＴ（Ｓｕｂ）」は、サブＬＣＤ１３の画像データ期間である。
【００７７】
メインＬＣＤ１２とサブＬＣＤ１３とで、同時に画像表示を行う場合には、ライン時間ｔＬ内に、メインＬＣＤ１２の水平同期信号ＨＳＳ（Ｍａｉｎ）、メインＬＣＤ１２で表示される画像データＲＧＢ（Ｍａｉｎ）、サブＬＣＤ１３の水平同期信号ＨＳＳ（Ｓｕｂ）、サブＬＣＤ１３で表示される画像データＲＧＢ（Ｓｕｂ）の順に送信される。
【００７８】
メインＬＣＤ１２の水平同期信号ＨＳＳ（Ｍａｉｎ）、メインＬＣＤ１２で表示される画像データＲＧＢ（Ｍａｉｎ）、サブＬＣＤ１３の水平同期信号ＨＳＳ（Ｓｕｂ）、サブＬＣＤ１３で表示される画像データＲＧＢ（Ｓｕｂ）の前後にはダミーデータが配置されている。また、メインＬＣＤ１２で表示される画像データＲＧＢ（Ｍａｉｎ）、サブＬＣＤ１３の水平同期信号ＨＳＳ（Ｓｕｂ）、サブＬＣＤ１３で表示される画像データＲＧＢ（Ｓｕｂ）間には、ＬＰＳが設けられる。メインＬＣＤ１２で表示される画像データＲＧＢ（Ｍａｉｎ）は、メインＬＣＤ１２の画像データ期間ｔＨＡＣＴ（Ｍａｉｎ）に伝達される。サブＬＣＤ１３で表示される画像データＲＧＢ（Ｓｕｂ）は、サブＬＣＤ１３の画像データ期間ｔＨＡＣＴ（Ｓｕｂ）に伝達される。ＬＰＳは、水平フロントポーチ期間ｔＨＦＰ（Ｍａｉｎ），ｔＨＦＰ（Ｓｕｂ）や、水平バックポーチ期間ｔＨＢＰ（Ｍａｉｎ），ｔＨＢＰ（Ｓｕｂ）に割り当てられる。
【００７９】
《実施の形態２》
図１４には、本発明に係るデータ処理装置の別の構成例が示される。
【００８０】
図１４に示されるデータ処理装置が、図１に示されるのと大きく相違するのは、データレーンＬ０，Ｌ１を介してサブＬＣＤ１３へのデータ転送が行われる点である。
【００８１】
図１５には、図１４に示されるデータ処理装置１において、メインＬＣＤ（ＩＤ＝０）１２で表示される画像データをプロセッサ１０から送信する場合の例が示される。図１５に示される例では、実データパケットの前に、二つのＮｕｌｌパケットが送信される。
【００８２】
二つのＮｕｌｌパケットは、それぞれデータタイプ（ＤＴ）が「０９」とされ、有効なデータを含まないパケットとされる。実データパケット及びＮｕｌｌパケットは、レーン振り分け部２２４によりデータレーンＬ０，Ｌ１，Ｌ２，Ｌ３に振り分けられる。実データパケットは、データタイプ（ＤＴ）が「３Ｅ」とされる。パケットデータ部１４４の大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示され、ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「Ｄ０，０２」（７２０）とされる。「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００８３】
実データパケットの前に配置される二つのＮｕｌｌパケットにおけるパケットデータ部の大きさは、それぞれ「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。一つ目のＮｕｌｌパケットの「Ｗｏｒｄ Ｃｏｕｎｔ」は「０２，００」とされ、ハッチングが付されているパケットデータ部１４１のダミーデータはメインＬＣＤ１２において無視される。同様に二つ目のＮｕｌｌパケットの「Ｗｏｒｄ Ｃｏｕｎｔ」は「０Ｃ，００」とされ、ハッチングが付されているパケットデータ部１４２のダミーデータはメインＬＣＤ１２において無視される。尚、「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００８４】
実データパケットの後に配置されるＮｕｌｌパケットは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「０４，００」とされ、ハッチングが付されているパケットデータ部１４３のダミーデータはメインＬＣＤ１２において無視される。尚、「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００８５】
メインＬＣＤ１２では、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してメインＬＣＤ１２に伝達された実データパケットにおけるパケットデータ部１４４に基づいて画像表示が行われる。
【００８６】
また、上記データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してメインＬＣＤ１２に伝達されるデータのうち、データレーンＬ０，Ｌ１のデータは、サブＬＣＤ１３にも伝達される。データレーンＬ０を介してサブＬＣＤ１３に伝達されたパケットは、それぞれデータタイプ（ＤＴ）が「０９」とされる二つのＮｕｌｌパケットとされる。一つ目のＮｕｌｌパケットは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「０２，００」とされ、ハッチングが付されているパケットデータ部１４５は、サブＬＣＤ１３において無視される。同様に二つ目のＮｕｌｌパケットは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「６Ｅ，０１」とされ、ハッチングが付されているパケットデータ部１４６が、サブＬＣＤ１３において無視される。尚、「ＹＹ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００８７】
このように、メインＬＣＤ（ＩＤ＝０）１２で表示される画像データをプロセッサ１０から送信する場合には、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介してメインＬＣＤ１２に伝達されるデータのうち、データレーンＬ０，Ｌ１のデータがサブＬＣＤ１３にも伝達される。しかし、このときサブＬＣＤ１３では、データレーンＬ０，Ｌ１のデータがＮｕｌｌパケットであり、それが無視されてしまうから、データレーンＬ０，Ｌ１のデータに基づく画像表示は行われない。
【００８８】
図１６には、図１４に示されるデータ処理装置１において、サブＬＣＤ（ＩＤ＝１）１３で表示される画像データをプロセッサ１０から送信する場合の例が示される。
【００８９】
サブＬＣＤ１３から見た場合、データレーンＬ０，Ｌ１を介して伝達される実データパケットの前にはＮｕｌｌパケットが配置されている。実データパケットは、データタイプ（ＤＴ）が「７Ｅ」とされる。パケットデータ部１６２の大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「６０，００」（９６）とされる。「ＹＹ」はＥＣＣ又はＣＲＣにより算出された値とされる。実データパケットの前に配置されたＮｕｌｌパケットパケットデータ部の大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」で示される。ここでは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「０２，００」とされ、ハッチングが付されているパケットデータ部１６３は、サブＬＣＤ１３において無視される。サブＬＣＤ１３では、実データパケットにおけるパケットデータ部１６３に基づいて画像表示が行われる。
【００９０】
データレーンＬ０，Ｌ１を介してサブＬＣＤ１３へのデータ送信が行われているとき、メインＬＣＤ１２には、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介して、二つのＮｕｌｌパケットが伝達される。つまり、メインＬＣＤ１２から見た場合、データレーンＬ０，Ｌ１，Ｌ２，Ｌ３を介して伝達されるデータは、データタイプ（ＤＴ）が「０９」とされる二つのＮｕｌｌパケットとされる。一つ目のＮｕｌｌパケットの大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「０２，００」とされ、ハッチングが付されているパケットデータ部１６４には、ダミーデータが埋め込まれており、このダミーデータはメインＬＣＤ１２において無視される。同様に、二つ目のＮｕｌｌパケットの大きさは、「Ｗｏｒｄ Ｃｏｕｎｔ」が「ＣＥ，００」とされ、ハッチングが付されているパケットデータ部１６１には、ダミーデータが埋め込まれており、このダミーデータはメインＬＣＤ１２において無視される。尚、「ＸＸ」はＥＣＣ又はＣＲＣにより算出された値とされる。
【００９１】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９２】
例えば、プロセッサ１０と、メインＬＣＤ１２及びサブＬＣＤ１３とを結合するデータレーンの数は任意に設定することができる。
【００９３】
メインＬＣＤ１２やサブＬＣＤ１３に代えて、他の周辺装置を用いることができる。
【符号の説明】
【００９４】
１ データ処理装置
１０ プロセッサ
１１ ＳＤＲＡＭ
１２ メインＬＣＤ
１３ サブＬＣＤ
２０ ＣＰＵ
２１ ＭＩＰＩ−ＤＳＩ
２２ 送信回路
２３ 設定レジスタ
２４ 送信制御回路
２２１ 送信データ制御部
２２２ ダミーデータ生成部
２２３ クロック制御部
２２４ レーン振り分け部
２２５ 物理層
ＣＬ クロックレーン
Ｌ０，Ｌ１，Ｌ２，Ｌ３ データレーン
【特許請求の範囲】
【請求項１】
差動シリアル通信における複数のデータレーンに結合可能なインタフェースを備えたホスト装置と、
上記複数のデータレーンを介して上記インタフェースに結合された第１装置と、
上記複数のデータレーンにおける一部のデータレーンを介して上記インタフェースに結合された第２装置と、を含み、
上記インタフェースは、実データにダミーデータを付加して上記複数のデータレーンに振り分けて送信し、上記第１装置及び上記第２装置の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させることを特徴とするデータ処理装置。
【請求項２】
上記第１装置への送信データは、レーン番号の最も小さなデータレーンから順に振り分けられ、レーン番号の最も大きなデータレーンで終了するように形成される請求項１記載のデータ処理装置。
【請求項３】
上記第２装置への実データの送信は、最小レーン番号のデータレーンから開始される請求項２記載のデータ処理装置。
【請求項４】
上記インタフェースは、上記第１装置に対して、ダミーデータ、実データ、ダミーデータの順にデータ出力を行う請求項３記載のデータ処理装置。
【請求項５】
上記インタフェースは、上記第２装置に対応するデータレーンの数を設定可能なレジスタを含む請求項４記載のデータ処理装置。
【請求項６】
上記第１装置は、第１液晶ディスプレイとされ、上記第２装置は、上記第１液晶ディスプレイよりも解像度が低い第２液晶ディスプレイとされる請求項５記載のデータ処理装置。
【請求項７】
上記インタフェースは、データ出力を時分割で行うことにより、上記第１液晶ディスプレイと上記第２液晶ディスプレイとの双方に表示用の画像データを時分割で供給する請求項６記載のデータ処理装置。
【請求項８】
差動シリアル通信における複数のデータレーンに結合可能なインタフェースを備えた半導体装置であって、
上記インタフェースは、上記複数のデータレーンを介してデータを送信するための送信回路と、
上記送信回路の動作を制御可能な送信制御回路と、を含み、
上記送信回路は、上記複数のデータレーンを介して第１装置が結合され、且つ、上記複数のデータレーンにおける一部のデータレーンを介して第２装置が結合された状態で、実データにダミーデータを付加して上記複数のデータレーンに振り分けて送信し、
上記送信回路は、上記第１装置及び上記第２装置の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させることを特徴とする半導体装置。
【請求項９】
上記インタフェースは、上記第２装置に対応するデータレーンの数を設定可能なレジスタを含み、
上記送信制御回路は、上記レジスタの設定情報に基づいて、上記送信回路の動作を制御する請求項８記載の半導体装置。
【請求項１】
差動シリアル通信における複数のデータレーンに結合可能なインタフェースを備えたホスト装置と、
上記複数のデータレーンを介して上記インタフェースに結合された第１装置と、
上記複数のデータレーンにおける一部のデータレーンを介して上記インタフェースに結合された第２装置と、を含み、
上記インタフェースは、実データにダミーデータを付加して上記複数のデータレーンに振り分けて送信し、上記第１装置及び上記第２装置の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させることを特徴とするデータ処理装置。
【請求項２】
上記第１装置への送信データは、レーン番号の最も小さなデータレーンから順に振り分けられ、レーン番号の最も大きなデータレーンで終了するように形成される請求項１記載のデータ処理装置。
【請求項３】
上記第２装置への実データの送信は、最小レーン番号のデータレーンから開始される請求項２記載のデータ処理装置。
【請求項４】
上記インタフェースは、上記第１装置に対して、ダミーデータ、実データ、ダミーデータの順にデータ出力を行う請求項３記載のデータ処理装置。
【請求項５】
上記インタフェースは、上記第２装置に対応するデータレーンの数を設定可能なレジスタを含む請求項４記載のデータ処理装置。
【請求項６】
上記第１装置は、第１液晶ディスプレイとされ、上記第２装置は、上記第１液晶ディスプレイよりも解像度が低い第２液晶ディスプレイとされる請求項５記載のデータ処理装置。
【請求項７】
上記インタフェースは、データ出力を時分割で行うことにより、上記第１液晶ディスプレイと上記第２液晶ディスプレイとの双方に表示用の画像データを時分割で供給する請求項６記載のデータ処理装置。
【請求項８】
差動シリアル通信における複数のデータレーンに結合可能なインタフェースを備えた半導体装置であって、
上記インタフェースは、上記複数のデータレーンを介してデータを送信するための送信回路と、
上記送信回路の動作を制御可能な送信制御回路と、を含み、
上記送信回路は、上記複数のデータレーンを介して第１装置が結合され、且つ、上記複数のデータレーンにおける一部のデータレーンを介して第２装置が結合された状態で、実データにダミーデータを付加して上記複数のデータレーンに振り分けて送信し、
上記送信回路は、上記第１装置及び上記第２装置の一方に上記実データが取り込まれるとき、他方には上記実データを無意味なデータと認識させることを特徴とする半導体装置。
【請求項９】
上記インタフェースは、上記第２装置に対応するデータレーンの数を設定可能なレジスタを含み、
上記送信制御回路は、上記レジスタの設定情報に基づいて、上記送信回路の動作を制御する請求項８記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１２−１５０１５２（Ｐ２０１２−１５０１５２Ａ）
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願番号】特願２０１１−６７８２（Ｐ２０１１−６７８２）
【出願日】平成２３年１月１７日（２０１１．１．１７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願日】平成２３年１月１７日（２０１１．１．１７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]