ネットワーク・アナライザの校正方法、および、ネットワーク・アナライザ
【課題】ノンインサータブル・デバイスを測定するネットワーク・アナライザを、従来に比べて簡単に校正する。
【解決手段】簡易Nポート校正を実施するために必要な、特性が未知のアダプタを用意し、用意したアダプタを用いて、ネットワーク・アナライザに簡易Nポート校正を施す。そして、校正時にアダプタが接続されたテスト・ポートにおいて、アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準を順次測定する。最後に、各標準の測定値から求められるアダプタの特性を用いて、簡易Nポート校正により得られる校正係数を補正する。ただし、Nは2以上の整数である。
【解決手段】簡易Nポート校正を実施するために必要な、特性が未知のアダプタを用意し、用意したアダプタを用いて、ネットワーク・アナライザに簡易Nポート校正を施す。そして、校正時にアダプタが接続されたテスト・ポートにおいて、アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準を順次測定する。最後に、各標準の測定値から求められるアダプタの特性を用いて、簡易Nポート校正により得られる校正係数を補正する。ただし、Nは2以上の整数である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ネットワーク・アナライザを校正する技術に関する。本発明は、特に、ノンインサータブル・デバイスを測定するネットワーク・アナライザに用いて好適である。
【背景技術】
【0002】
ネットワーク・アナライザにおいて、校正のためにスルー接続特性を測定する場合、通常はテスト・ポート同士を直接接続し、スルーの長さをゼロとする必要がある。被測定物がインサータブル・デバイスの場合、テスト・ポート同士を直接接続することにより、長さゼロのスルーパスが得られる。以下、被測定物をDUTと称する。一方、DUTがノンインサータブル・デバイスの場合、テスト・ポート同士を直接接続することができないテスト・ポートの組み合わせが少なくとも1つ存在する。そこで、DUTがノンインサータブル・デバイスの場合におけるネットワーク・アナライザの校正には、通常と異なる方法が採用されている。そのような校正方法の例としては、ポート延長(port-extension)法、等価アダプタ交換(swap-equal-adapters)法(非特許文献1を参照。)、アダプタ除去(adapter-removal)法(非特許文献2を参照。)、アダプタをスルー標準とする方法(非特許文献3を参照。)、または、ディエンベッディング機能を用いて、既知のアダプタ特性を除去する方法(特許文献1および非特許文献4を参照。)などがある。
【0003】
上記の幾つかの方法について簡単に説明する。まず、ポート延長(port-extension)法は、アダプタの電気長によりポートが延長されたものとして、その影響を除去する方法である。アダプタ除去法は、ある2つのテスト・ポートの間に挿入されるアダプタを一方のテスト・ポートに接続した状態でフル2ポート校正した結果と、同アダプタを他方のテスト・ポートに接続した状態でフル2ポート校正した結果とを用いる方法である。アダプタをスルー標準とする方法は、おおまかに言えば、以下の4つの手順により実施される。(1)まず、アダプタを接続するテスト・ポートを1ポート校正する。(2)次に、校正を実施したテスト・ポートにアダプタを接続する。さらに同アダプタにオープン標準、ショート標準、およびロード標準を順次接続し、校正を実施したテスト・ポートでアダプタを介して各標準を測定する。(3)そして、アダプタの回路パラメータ(例えば、Sパラメータ)を計算する。(4)最後に、DUTの測定に使用するN個のテスト・ポートに対して、フルNポート校正を実施する。このとき、アダプタを接続するテスト・ポート間におけるスルー標準の回路パラメータとして、先に求めたアダプタの回路パラメータが使用されるようにネットワーク・アナライザを設定する。
【0004】
【特許文献1】特開平11−352163号公報(第6頁、図10)
【特許文献2】特開平2005−331519号公報
【特許文献3】特開平11−38054号公報(第2〜3頁、図7、図10)
【非特許文献1】「ネットワーク・アナライザ測定に対する誤差補正の適用(Applying Error Correction to Network Analyzer Measurements)」,(米国),アジレント AN 1287−3(Agilent AN 1287-3),アプリケーション・ノート(Application Note),アジレント・テクノロジーズ・インク(Agilent Technologies, Inc.),p.13
【非特許文献2】「ノンインサータブル・デバイスの測定(measuring Noninsertable Devices)」,(米国),アジレント 8510−13(Agilent 8510-13),プロダクト・ノート(Product Note),アジレント・テクノロジーズ・インク(Agilent Technologies, Inc.),p.8−9
【非特許文献3】「アジレント E5070B/E5071B ENAシリーズ RFネットワーク・アナライザ ユーザーズ・ガイド(Agilent E5070B/E5071B Series RF Network Analyzers User's Guide)」,アジレント・テクノロジーズ・インク(Agilent Technologies, Inc.),p.150−154
【非特許文献4】「ノンインサータブル・デバイスのVNA測定技術(Techniques for VNA Measurements of Non-insertable Devices)」,アンリツ株式会社(Anritsu Corporation),p.4−5
【非特許文献5】「アジレント E5070B/E5071B ENAシリーズ RFネットワーク・アナライザ ユーザーズ・ガイド(Agilent E5070B/E5071B Series RF Network Analyzers User's Guide)」,アジレント・テクノロジーズ・インク(Agilent Technologies, Inc.),p.145−147
【発明の開示】
【発明が解決しようとする課題】
【0005】
ところで、ポート延長法および等価アダプタ交換法による校正は、他の方法による場合と比べて、精度が良くない。また、等価アダプタ交換法による校正は、よく似た特性を有する2種のアダプタを用意することを要するが、そのようなアダプタを用意することが困難である。ディエンベッディング機能を用いる方法は、校正の事前にアダプタの特性が既知でなければならず、その特性の取得は困難な場合がある。また、アダプタの特性およびアダプタの向きの指定に注意を要する。アダプタ除去法による校正は、Nポートの測定環境において、(2×NC2)セットのフル2ポート校正を必要とし、その測定回数の多さが問題となっている。また、アダプタをスルー標準とする方法による校正の場合、校正に必要なアダプタの数が増えるにつれて、校正作業が複雑になる。例えば、アダプタの数が増えると、アダプタに関する設定項目の数や、測定回数が増える。このことは、測定誤差を生じやすくする。そこで、本発明は、ノンインサータブル・デバイスを測定するネットワーク・アナライザを、従来に比べて簡単に校正する技術を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明は、まず、ネットワーク・アナライザにNポート校正を施し、その後、校正されたテスト・ポートにおいて、アダプタを外した状態または取り付けた状態で、オープン標準、ショート標準、および、ロード標準のそれぞれを測定する。ただし、Nは2以上である。そして、3つの標準の測定値からアダプタの特性を求め、その特性に基づき校正面を移動する。具体的には、以下のとおりである。
【0007】
本第一の発明は、2以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、Nポート校正を実施するために必要な、特性が未知のアダプタを用意するステップと、前記アダプタを用いて、Nポート校正を実施するステップと、前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップを含み、Nが2以上の整数であることを特徴とするものである。
【0008】
また、本第二の発明は、3以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、簡易Nポート校正を実施するために必要な、特性が未知のアダプタを用意するステップと、前記アダプタを用いて、簡易Nポート校正を実施するステップと、前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップを含み、Nが3以上の整数であることを特徴とするものである。
【0009】
さらに、本第三の発明は、2以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、電子校正モジュールを用意するステップと、前記電子校正モジュールのポートに直接接続できない前記テスト・ポートに対して、その接続を仲介する、特性が未知のアダプタを用意するステップと、前記アダプタおよび前記電子校正モジュールを用いて、Nポート校正を実施するステップと、前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップとを含み、Nが2以上の整数であることを特徴とするものである。
【0010】
またさらに、本第四の発明は、2以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、被測定物を測定する前記テスト・ポートのうち、前記被測定物の前記ポートに直接接続できない前記テスト・ポートに対して、その接続を仲介する、特性が未知のアダプタを用意するステップと、前記テスト・ポートに対して、前記アダプタを取り外した状態で、Nポート校正を実施するステップと、前記アダプタが用意される前記テスト・ポートにおいて、前記アダプタを取り付けた状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップを含み、Nが2以上の整数であることを特徴とするものである。
【0011】
また、本第五の発明は、第一の発明、第二の発明、第三の発明または第四の発明のいずれかの方法において、前記校正係数を補正するステップが、次式で表される2端子対回路の特性(S11a,S12a,S21a,S22a)を前記校正係数に追加することにより、前記校正係数を補正することを特徴とするものである。
【0012】
【数3】
ただし、S11Ms,S11Mo,および,S11Mlは、それぞれ、前記アダプタに関連する前記テスト・ポートにおける前記ショート標準の測定値、前記オープン標準の測定値、および、前記ロード標準の測定値である。また、S11As,S11Ao,および,S11Alは、それぞれ、前記ショート標準の測定値に対する理論値、前記オープン標準の測定値に対する理論値、および、前記ロード標準の測定値に対する理論値である。
【0013】
さらに、本第六の発明は、2以上のテスト・ポートを有するネットワーク・アナライザであって、Nポート校正が施された前記テスト・ポートにおけるオープン標準、ショート標準およびロード標準のそれぞれの測定結果から二端子対回路の特性を求め、前記求めた特性を用いて前記校正により得られる校正係数を補正する演算手段を備え、Nが2以上の整数であることを特徴とするものである。
【0014】
またさらに、本第七の発明は、第六の発明のネットワーク・アナライザにおいて、前記Nポート校正が、簡易Nポート校正、または、電子校正モジュールを用いたNポート校正であることを特徴とするものである。
【0015】
また、本第八の発明は、第六の発明または第七の発明のネットワーク・アナライザにおいて、前記校正係数の補正が、次式で表される2端子対回路の特性(S11a,S12a,S21a,S22a)を前記校正係数に追加することにより、前記校正係数を補正することを特徴とするものである。
【0016】
【数4】
ただし、S11Ms,S11Mo,および,S11Mlは、それぞれ、前記テスト・ポートにおける前記ショート標準の測定値、前記オープン標準の測定値、および、前記ロード標準の測定値である。また、S11As,S11Ao,および,S11Alは、それぞれ、前記ショート標準の測定値に対する理論値、前記オープン標準の測定値に対する理論値、および、前記ロード標準の測定値に対する理論値である。
【発明の効果】
【0017】
本発明によれば、アダプタに関する設定が不要となり、従来に比べて機器操作が単純化される。また、アダプタ等の着脱および測定の回数が少なくなる。さらに、本発明によれば、校正の事前に、アダプタの特性が既知である必要もない。
【発明を実施するための最良の形態】
【0018】
本発明の実施の形態を、添付の図面を参照しながら、説明する。本発明の第一の実施形態は、Sパラメータなどの回路パラメータを測定するネットワーク・アナライザ100である。以下、図1を参照する。図1は、ネットワーク・アナライザ100の構成を示す図である。ネットワーク・アナライザ100は、測定部110と、プロセッサ120と、記憶部130と、インターフェース部140と、テスト・ポートP1,P2,P3およびP4とを備える。以下の説明および図において、インターフェース部をI/F部と略称する。測定部110は、テスト・ポートP1,P2,P3およびP4のそれぞれに接続されている。図において明示していないが、測定部110とテスト・ポートP1,P2,P3およびP4との間には、同軸ケーブルやアダプタなどが存在する。測定部110は、テスト・ポートP1,P2,P3およびP4のうちの任意のポートに対して、測定信号を供給することができる。また、測定部110は、テスト・ポートP1,P2,P3およびP4のそれぞれにおける出射信号および入射信号を測定することができる。なお、出射信号は、ネットワーク・アナライザ内部から同外部へ向かう信号である。従って、出射信号は、測定信号と等しい。また、入射信号は、ネットワーク・アナライザ外部から同内部へ向かう信号である。
【0019】
プロセッサ120は、演算や制御などの処理を行う装置である。プロセッサ120は、CPU、MPU、DSP、または、それらを含むゲートアレイなどで構成される。記憶部130は、データやプログラムが格納される装置である。記憶部130は、固定ディスク装置、リムーバブルディスク装置、半導体メモリなどで構成される。I/F部140は、ネットワーク・アナライザ100の外部の装置との通信や、ネットワーク・アナライザ100のユーザとの入出力を行う装置である。I/F部140には、ノブ、ボタン、キーボード、マウス、ディスプレイ、USBインターフェース、および、LANインターフェースなどが含まれる。
【0020】
テスト・ポートP1,P2,P3およびP4には、DUT300が接続される。P1,P2,P3およびP4のコネクタ仕様、ならびに、DUT300の対応するポート310,320,330および340のコネクタ仕様は、表1に記載のとおりである。
【0021】
【表1】
【0022】
DUT300の特性を測定するために、テスト・ポートP1,P2,P3およびP4とDUT300との間に校正面C1を確立しなければならない。なお、校正面は、基準面とも称される。
【0023】
次に、ネットワーク・アナライザ100を校正する手順について説明する。ここで、図1に加えて図2を参照する。図2は、ネットワーク・アナライザ100を校正する手順を示すフローチャートである。なお、フローチャート内の各ステップにおける演算は、プロセッサ120により処理される。
【0024】
まず、ステップS10において、簡易Nポート校正を行う。Nは、校正対象のテスト・ポート(P1,P2,P3,P4)の数である。本実施形態では、簡易フル4ポート校正を実施する。本実施形態では、簡易フル4ポート校正を実施するために、一方の端に3.5ミリ(オス)のコネクタを有し、もう一方の端にN型(オス)のコネクタを有するアダプタ410が、テスト・ポートP1に対して提供される。また、一方の端に3.5ミリ(メス)のコネクタを有し、もう一方の端にN型(オス)のコネクタを有するアダプタ420が、テスト・ポートP4に対して提供される。これらのアダプタは、相反性を有するものとする。ここで、図3を参照する。図3は、ネットワーク・アナライザ100ならびにアダプタ410および420を示す図である。そして、スルー接続特性は、テスト・ポートP1とテスト・ポートP2との間、テスト・ポートP2とテスト・ポートP3との間、および、テスト・ポートP2とテスト・ポートP4との間のそれぞれにおいて測定される。本ステップの校正が実施されると、校正面C2が確立される。なお、本ステップにおいて、簡易フルNポート校正の代わりに、他の簡易Nポート校正、例えば、簡易NポートTRL校正を実施することができる。
【0025】
ここで、簡易Nポート校正について述べておく。簡易Nポート校正は、Nポート校正において必要なスルー接続特性およびライン接続特性の測定の一部を省略して、校正係数を求める方法である。この校正法によれば、スルー接続特性およびライン接続特性を測定すべきテスト・ポートの組み合わせの数は、(N−1)となる。省略した測定に係る校正係数は、他の校正係数を用いて求められる。例えば、省略された測定に係る伝送トラッキングEtは、次の一般式により求められる。ここで、i,j,kは、テスト・ポートを示す番号である。また、Et(y,x)は、テスト・ポートxからテスト・ポートyへの方向における伝送トラッキングである。さらに、Ed(x),Er(x)およびEs(x)は、それぞれ、送信側のテスト・ポートxにおける方向性、反射トラッキングおよびソース・マッチである。
【0026】
【数5】
【0027】
なお、スルー接続特性およびライン接続特性を測定すべきテスト・ポートの組み合わせは、同一のテスト・ポートで各組み合わせを連結することにより形成される全体が校正対象のテスト・ポートの全てを含むように、選択される。従って、例えば、簡易4ポート校正を実施するためには、テスト・ポートのコネクタは、以下の3つの条件のいずれかを満たす必要がある。(1)3つのテスト・ポートのコネクタが同種でオス、かつ、残る1つのテスト・ポートのコネクタが同種でメス。(2)2つのテスト・ポートのコネクタが同種でオス、かつ、残る2つのテスト・ポートのコネクタが同種でメス。(3)3つのテスト・ポートのコネクタが同種でメス、かつ、残る1つのテスト・ポートのコネクタが同種でオス。そして、テスト・ポートのコネクタが上記のいずれの条件も満たさない場合、上記のいずれかの条件を満たすためのアダプタが必要となる。本実施形態では、(1)の条件を満たすようにアダプタが提供されている。
【0028】
もちろん、(2)または(3)の条件を満たすようにアダプタが提供されても良い。例えば、上記(2)の条件を満たすようにアダプタが提供される場合、一方の端に3.5ミリ(オス)のコネクタを有し、もう一方の端にN型(オス)のコネクタを有するアダプタ410が、テスト・ポートP1に対して提供される。また、一方の端に3.5ミリ(メス)のコネクタを有し、もう一方の端にN型(メス)のコネクタを有するアダプタ420が、テスト・ポートP4に対して提供される。そして、スルー接続特性は、テスト・ポートP1とテスト・ポートP2との間、テスト・ポートP2とテスト・ポートP3との間、および、テスト・ポートP3とテスト・ポートP4との間のそれぞれにおいて測定される。あるいは、スルー接続特性は、テスト・ポートP1とテスト・ポートP2との間、テスト・ポートP1とテスト・ポートP4との間、および、テスト・ポートP3とテスト・ポートP4との間のそれぞれにおいて測定されても良い。
【0029】
次に、ステップS11において、スルー接続特性の測定時にアダプタが用いられたテスト・ポートのそれぞれにおいて、アダプタを外した状態で、オープン標準、ショート標準、および、ロード標準を個々に測定する。具体的には、テスト・ポートP1およびP4のそれぞれに、オープン標準、ショート標準、および、ロード標準のそれぞれを順番に直接接続し、各標準を個々に測定する。
【0030】
次に、ステップS12において、スルー接続特性の測定時に用いられたアダプタの特性を求める。例えば、テスト・ポートP1に接続されたアダプタの特性(S11a,S12a,S21a,S22a)は、ステップS11における測定値から、式1により求められる。
【0031】
【数6】
ただし、
【0032】
【数7】
【0033】
ここで、S11a,S12a,S21aおよびS22aは、順方向反射係数、順方向伝送係数、逆方向伝送係数および逆方向反射係数である。また、S11Ms,S11Mo,および,S11Mlは、それぞれ、テスト・ポートP1におけるショート標準、オープン標準、および、ロード標準の測定値である。さらに、S11As,S11Ao,および,S11Alは、それぞれ、S11Msに対する理論値、S11Moに対する理論値、および、S11Mlに対する理論値である。理論値は、校正キットの定義値または理想標準の特性値から得られる。
【0034】
また、式5の符号は、操作者等により指定されるアダプタの電気長、または、ステップS11における測定値(S12aまたはS21a)に基づいて、決定される。例えば、指定された電気長に基づいて符号を決定する場合、まず、電気長から計算される遅延時間に測定信号の角速度を乗じて位相を求める。そして、符号をプラスとした場合の式5の値、および、符号をマイナスとした場合の式5の値のうち、先に求めた位相値に近い方を選択する。また、測定値に基づいて符号を決定する場合、測定周波数範囲内における測定値の位相連続性に基づいて、符号を決定する。まず、いずれか一方の符号に仮決めして、測定周波数範囲内における測定値を求める。そして、隣接する測定点間において位相が所定値以上に離れていれば、位相が連続しておらず、符号選択が誤りであったと判定する。その場合、符号を反転して、測定値を求め直す。
【0035】
最後に、ステップS13において、校正面C1を確立すべく、ステップS10の校正で得られる校正係数を補正する。すなわち、ステップS10の校正で得られる校正係数から、ステップS12で求められるアダプタ特性を除去する。ところで、アダプタを取り外すことは、アダプタの特性の逆特性を有する2端子対回路を追加することと等価である。この考え方に基づいて、校正係数を補正する。すなわち、ステップS10の校正で得られる校正係数に、ステップS12で求められるアダプタ特性の逆特性を追加する。なお、校正係数は、誤差係数とも称される。以下、アダプタ特性の逆特性を有する2端子対回路を、単に、反アダプタと称する。
【0036】
例えば、テスト・ポートP1に接続されるアダプタの特性を校正係数から除去する場合、以下のように、校正係数を補正する。まず、テスト・ポートP1が送信ポートである誤差モデルにおける校正係数の補正について説明する。ここで、図4を参照する。図4は、送信ポートに反アダプタが接続される場合のシグナルフローを示す図である。図4において、Ed(1),Er(1)およびEs(1)は、ステップS10の校正により得られる校正係数のうち、送信ポートをテスト・ポートP1とする場合の送信側の校正係数である。Ed(1),Er(1)およびEs(1)は、それぞれ、方向性、反射トラッキングおよびソース・マッチである。なお、説明で使用しない係数は、図4において省略されている。
【0037】
反アダプタの特性(S11r,S12r,S21r,S22r)は、式7に示すとおりである。
【0038】
【数8】
【0039】
この反アダプタの特性と、ステップS10の校正で得られる送信側の校正係数とを合成すると、式8で表される係数が得られる。
【0040】
【数9】
【0041】
さらに、式8で表される係数を48項誤差モデルに適用する。ここで、その適用結果を示す図5を参照する。図5は、送信ポートに反アダプタが接続される場合の48項誤差モデルのシグナルフローを示す図である。送信ポートは、図4と同様に、テスト・ポートP1である。さて、図5において、El(2,1),El(3,1),El(4,1),Et(2,1),Et(3,1)およびEt(4,1)は、ステップS10の校正により得られる校正係数のうち、送信ポートをテスト・ポートP1とする場合の受信側の校正係数である。El(2,1)は、テスト・ポートP1とテスト・ポートP2との間におけるロード・マッチである。El(3,1)は、テスト・ポートP1とテスト・ポートP3との間におけるロード・マッチである。El(4,1)は、テスト・ポートP1とテスト・ポートP4との間におけるロード・マッチである。Et(2,1)は、テスト・ポートP1とテスト・ポートP2との間における伝送トラッキングである。Et(3,1)は、テスト・ポートP1とテスト・ポートP3との間における伝送トラッキングである。Et(4,1)は、テスト・ポートP1とテスト・ポートP4との間における伝送トラッキングである。なお、説明で使用しない係数は、図5において省略されている。
【0042】
図5のシグナルフローにより明らかなように、ステップS10の校正で得られる校正係数に、反アダプタの特性を追加することにより得られる新たな校正係数(Ednew,Ernew,Esnew,Etnew,Elnew)は、次式で表される。
【0043】
【数10】
【0044】
ここで、Ednew(1),Ednew(1)およびEdnew(1)は、それぞれ、方向性、反射トラッキングおよびソース・マッチである。また、Etnew(2,1),Etnew(3,1)およびEtnew(4,1)は、伝送トラッキングである。Elnew(2,1),Elnew(3,1),Elnew(4,1)は、ロード・マッチである。なお、括弧内の数字は、関連するテスト・ポートを表している。例えば、Elnew(2,1)は、テスト・ポートP1とテスト・ポートP2との間における新たなロード・マッチである。
【0045】
次に、テスト・ポートP1が受信ポートである誤差モデルにおける校正係数の補正について説明する。ここで、図6を参照する。図6は、送信ポートをテスト・ポートP2とする場合のシグナルフローを示す図である。反アダプタは、テスト・ポートP1に接続されている。図6において、Et(1,2)およびEl(1,2)は、ステップS10の校正により得られる校正係数のうち、送信ポートをテスト・ポートP2とする場合の受信側の校正係数である。Et(1,2)およびEl(1,2)は、それぞれ、伝送トラッキングおよびロード・マッチである。なお、説明で使用しない係数は、図6において省略されている。
【0046】
さて、反アダプタの特性と、ステップS10の校正で得られる受信側の校正係数とを合成すると、式18で表される係数が得られる。
【0047】
【数11】
【0048】
さらに、式18で表される係数を48項誤差モデルに適用する。ここで、その適用結果を示す図7を参照する。図7は、受信ポートに反アダプタが接続される場合の48項誤差モデルのシグナルフローを示す図である。送信ポートは、図6と同様に、テスト・ポートP2である。さて、図7において、Ed(2),Er(2)およびEs(2)は、ステップS10の校正により得られる校正係数のうち、送信ポートをテスト・ポートP2とする場合の送信側の校正係数である。Ed(2),Er(2)およびEs(2)は、それぞれ、方向性、反射トラッキングおよびソース・マッチである。なお、説明で使用しない係数は、図7において省略されている。
【0049】
図7のシグナルフローにより明らかなように、ステップS10の校正で得られる校正係数から、ステップS12で求められるアダプタ特性を除去することにより得られる新たな校正係数(Ednew,Ernew,Esnew,Etnew,Elnew)は、次式で表される。
【0050】
【数12】
【0051】
ここで、Ednew(2),Ernew(2),Esnew(2),Etnew(1,2)およびElnew(1,2)は、それぞれ、方向性、反射トラッキング、ソース・マッチ、伝送トラッキングおよびロード・マッチである。言うまでもないが、括弧内の数字は、関連するテスト・ポートを表している。例えば、Elnew(1,2)は、テスト・ポートP1とテスト・ポートP2との間におけるロード・マッチである。
【0052】
さて、本ステップにおける上述の補正方法は、他のテスト・ポートおよび校正係数に対しても同様に適用できる。アダプタが接続されるテスト・ポートが送信ポートであるモデルにおいて、送信側および受信側の両方の校正係数がアダプタの特性の影響を受ける。この場合、式9〜式17と同様の補正方法が適用できる。また、そのテスト・ポートが受信ポートであるモデルにおいて、受信側の校正係数がアダプタの特性の影響を受ける。この場合、式19〜式23と同様の補正方法が適用できる。
【0053】
例えば、送信ポートがテスト・ポートP3であり、かつ、受信ポートがテスト・ポートP1である誤差モデルにおいて、伝送トラッキングおよびロード・マッチがアダプタの特性の影響を受ける。この場合、式22および式23と同様の補正方法が適用できる。すわなち、補正された校正係数は、次式で表される。
【0054】
【数13】
【0055】
ここで、Et(1,3)およびEl(1,3)は、ステップS10の校正により得られる校正係数のうち、送信ポートをテスト・ポートP3とする場合の受信側の校正係数である。Et(1,3)およびEl(1,3)は、それぞれ、伝送トラッキングおよびロード・マッチである。
【0056】
以上が、ステップS13に関する説明である。なお、フローチャートには図示しないが、ステップS13において得られる補正後の校正係数は、記憶部130などに格納され、測定時に誤差補正のために参照される。本実施形態では、校正のために必要な測定は、1セットのフル4ポート校正、および、2セットのOSL測定である。一方、同ネットワーク・アナライザ100に対して、従来のアダプタ除去法を実施した場合、10セットのフル2ポート校正を要する。以上が第一の実施形態に関する説明である。
【0057】
ところで、第一の実施形態において、ステップS10で実施するNポート校正は、簡易Nポート校正法によるNポート校正に代えて、電子校正モジュールを用いたNポート校正を採用することができる。そのように変形した場合の態様を、第二の実施形態として、以下に説明する。
【0058】
ここで、図8を参照する。図8は、ネットワーク・アナライザ100と電子校正モジュール500を示す図である。図8において、図1と同一の構成要素については、図1と同一の参照符号を付して、その説明を省略する。電子校正モジュール500は、プログラマブルで再現性が高いインピーダンス・ステートを備えた校正装置である。電子校正モジュール500は、「アジレント(登録商標) E4431B」などである。本実施形態において、電子校正モジュール500は、4つのポートを有し、各ポートのコネクタがN型(メス)である。第一の実施形態と同様に、DUT300の特性を測定するために、テスト・ポートP1,P2,P3およびP4とDUT300との間に校正面C1(図1)を確立しなければならない。
【0059】
次に、ネットワーク・アナライザ100を校正する手順について説明する。ここで、図8に加えて図9を参照する。図9は、ネットワーク・アナライザ100を校正する手順を示すフローチャートである。なお、フローチャート内の各ステップにおける演算は、プロセッサ120により処理される。
【0060】
まず、ステップS20において、電子校正モジュールを用いてNポート校正を行う。Nは、校正対象のテスト・ポート(P1,P2,P3,P4)の数である。本実施形態では、フル4ポート校正を実施する。電子校正モジュール500を用いてNポート校正を実施する場合、テスト・ポート同士を電気的に接続するためのアダプタは不要である。その代わりに、各テスト・ポートに対して、電子校正モジュール500のコネクタと接続するためのアダプタが提供される。従って、本実施形態では、一方の端に3.5ミリ(オス)のコネクタを有し、もう一方の端にN型(オス)のコネクタを有するアダプタ430が、テスト・ポートP1に対して提供される。また、両端にN型(オス)のコネクタを有するアダプタ440が、テスト・ポートP2に対して提供される。さらに、一方の端に3.5ミリ(メス)のコネクタを有し、もう一方の端にN型(オス)のコネクタを有するアダプタ450が、テスト・ポートP4に対して提供される。これらのアダプタは、相反性を有するものとする。そして、スルー接続は、電子校正モジュール500を介して実施される。本ステップの校正が実施されると、校正面C3が確立される。
【0061】
次に、ステップS21において、テスト・ポートのそれぞれにおいて、アダプタを外した状態で、オープン標準、ショート標準、および、ロード標準を個々に測定する。具体的には、テスト・ポートP1,P2およびP4のそれぞれに、オープン標準、ショート標準、および、ロード標準を順番に直接接続し、各標準を個々に測定する。
【0062】
次に、ステップS22において、各アダプタの特性を求める。本ステップでは、ステップS12と同様の手順により、各アダプタの特性が求められる。例えば、テスト・ポートP1に接続されたアダプタの特性(S11a,S12a,S21a,S22a)は、ステップS11における測定値から、式1により求められる。その詳細な説明は、ステップS12の説明を参照されたい。
【0063】
最後に、ステップS23において、校正面C1(図1)を確立すべく、ステップS20の校正で得られる校正係数を補正する。本ステップでは、ステップS13と同様の手順により、校正係数を補正する。すなわち、ステップS20の校正で得られる校正係数から、ステップS22で求められるアダプタ特性を除去する。
【0064】
なお、フローチャートには図示しないが、ステップS23において得られる補正後の校正係数は、記憶部130などに格納され、測定時に誤差補正のために参照される。以上が、第二の実施形態に関する説明である。
【0065】
次に、本発明の第三の実施形態について説明する。第三の実施形態は、テスト・ポートのコネクタが同一であり、DUT300を測定する際にアダプタが用いられる点で、第一の実施形態と異なる。第三の実施形態は、Sパラメータなどの回路パラメータを測定するネットワーク・アナライザ200である。以下、図10を参照する。図10は、ネットワーク・アナライザ200の構成を示す図である。図10において、図1と同一の構成要素については、図1と同一の参照符号を付して、その説明を省略する。ネットワーク・アナライザ200は、測定部110と、プロセッサ120と、記憶部130と、インターフェース部140と、テスト・ポートQ1,Q2,Q3およびQ4とを備える。測定部110は、テスト・ポートQ1,Q2,Q3およびQ4のそれぞれに接続されている。テスト・ポートQ1,Q2,Q3およびQ4のコネクタ仕様は、表2に記載のとおりである。
【0066】
【表2】
【0067】
テスト・ポートQ1,Q2,Q3およびQ4は、測定用のアダプタ460,470および480を介してDUT300と接続される。なお、アダプタ460は、両端に3.5ミリ(メス)のコネクタを有する。アダプタ470は、一方の端に3.5ミリ(メス)のコネクタを有し、もう一方の端にN型(メス)のコネクタを有する。アダプタ480は、一方の端に3.5ミリ(メス)のコネクタを有し、もう一方の端にN型(オス)のコネクタを有する。これらのアダプタは、相反性を有する。DUT300の特性を測定するために、テスト・ポートQ1,Q2,Q3およびQ4とDUT300との間に校正面C4を確立しなければならない。
【0068】
次に、ネットワーク・アナライザ200を校正する手順について説明する。ここで、図10に加えて図11を参照する。図11は、ネットワーク・アナライザ200を校正する手順を示すフローチャートである。なお、フローチャート内の各ステップにおける演算は、プロセッサ120により処理される。
【0069】
まず、ステップS30において、テスト・ポートに対するフルNポート校正を行う。Nは、校正対象のテスト・ポート(P1,P2,P3,P4)の数である。本実施形態では、テスト・ポートQ1,Q2,Q3およびQ4に対するフル4ポート校正を実施する。表2を見て明らかなように、テスト・ポート同士は直接接続できない。従って、フル4ポート校正において、スルー接続特性を測定する場合、両端に3.5ミリ(メス)コネクタを有する校正用アダプタを介してテスト・ポート同士を接続する。校正用アダプタの特性が未知の場合、第一または第二の実施形態で説明した補正方法(ステップS10〜S13の一連の手順、または、ステップS20〜S23の一連の手順)により校正することができる。もし、校正用アダプタのコネクタが既知であれば、前述のステップS10およびステップS13のみを実施すれば良い。本ステップの校正が実施されると、校正面C5が確立される。
【0070】
次に、ステップS31において、測定用アダプタを接続した状態で、オープン標準、ショート標準、ロード標準を個々に測定する。具体的には、DUT300の接続および測定に必要なアダプタをテスト・ポートに接続し、さらに、そのアダプタの先にオープン標準、ショート標準、ロード標準を順次接続し、そのテスト・ポートで各標準を測定する。つまり、テスト・ポートQ1,Q2およびQ3のそれぞれにおいて、アダプタを接続した状態で、オープン標準、ショート標準、ロード標準が順次測定される。なお、テスト・ポートQ1にはアダプタ460が、テスト・ポートQ2にはアダプタ470が、テスト・ポートQ3にはアダプタ480が、それぞれ接続される。
【0071】
次に、ステップS32において、DUT300の接続および測定のために用いられるアダプタの特性を求める。例えば、アダプタ460の特性(S11w,S12w,S21w,S22w)は、ステップS31における測定値から、式26により求められる。式中のA,BおよびCは、前述のとおりである。
【0072】
【数14】
【0073】
最後に、ステップS33において、ステップS30の校正で得られる校正係数を補正する。すなわち、ステップS30の校正で得られる校正係数に、ステップS32で求められた測定用アダプタの特性を追加する。本ステップにおける校正係数の補正は、前述のステップS13における補正と同じ手順で実施可能である。例えば、ステップS30の校正で得られる校正係数に、ステップS32で求められたアダプタ460の特性を追加する場合、ステップS13の説明において、S11rをS11wに、S12rをS12wに、S21rをS21wに、S22rをS22wに、それぞれ読み替えればよい。
【0074】
校正係数に各測定用アダプタの特性を追加すると、アダプタ460,470および480ならびにテスト・ポートQ4と、DUT300との間に校正面C4が確立される。また、フローチャートには図示しないが、ステップS33において得られる補正後の校正係数は、記憶部130などに格納され、測定時に誤差補正のために参照される。以上が、第二の実施形態に関する説明である。
【0075】
ところで、上記3つの実施形態において、以下のような変形が可能である。まず、ステップS12において、アダプタの特性を求める代わりに、反アダプタの特性を求めるように、変更することができる。この場合、ステップS13において、反アダプタの特性を求める演算が不要になる。また、第二の実施形態における補正のための演算と、第二の実施形態における補正のための演算とを共通化することができる。これは、式7と式26から明らかである。両式は、フルNポート校正後に、ある同一テスト・ポートにおけるオープン標準、ショート標準およびロード標準の測定値から得られる2端子対回路の特性を表す式である。両式ともに、同じ式であることが分かる。
【0076】
また、上記3つの実施形態では、4ポート環境について説明されている。しかし、本発明は、4ポート環境に限定されず、2ポート、3ポート、または、5以上のポートの環境に対しても、同様に適用可能である。要するに、本発明は、2以上の自然数個のポートを有するネットワーク・アナライザに適用可能である。
【図面の簡単な説明】
【0077】
【図1】ネットワーク・アナライザ100の構成を示す図である。
【図2】ネットワーク・アナライザ100ならびにアダプタ410および420を示す図である。
【図3】ネットワーク・アナライザ100を校正する手順を示すフローチャートである。
【図4】送信ポートに反アダプタが接続される場合のシグナルフローを示す図である。
【図5】送信ポートに反アダプタが接続される場合のシグナルフローを示す図である。
【図6】受信ポートに反アダプタが接続される場合のシグナルフローを示す図である。
【図7】受信ポートに反アダプタが接続される場合のシグナルフローを示す図である。
【図8】ネットワーク・アナライザ100と電子校正モジュール500を示す図である。
【図9】ネットワーク・アナライザ100を校正する手順を示すフローチャートである。
【図10】ネットワーク・アナライザ200の構成を示す図である。
【図11】ネットワーク・アナライザ200を校正する手順を示すフローチャートである。
【符号の説明】
【0078】
100,200 ネットワーク・アナライザ
110 測定部
120 プロセッサ
130 記憶部
140 インターフェース部
310,320,330 ポート
410,420,430,440 アダプタ
450,460,470,480 アダプタ
【技術分野】
【0001】
本発明は、ネットワーク・アナライザを校正する技術に関する。本発明は、特に、ノンインサータブル・デバイスを測定するネットワーク・アナライザに用いて好適である。
【背景技術】
【0002】
ネットワーク・アナライザにおいて、校正のためにスルー接続特性を測定する場合、通常はテスト・ポート同士を直接接続し、スルーの長さをゼロとする必要がある。被測定物がインサータブル・デバイスの場合、テスト・ポート同士を直接接続することにより、長さゼロのスルーパスが得られる。以下、被測定物をDUTと称する。一方、DUTがノンインサータブル・デバイスの場合、テスト・ポート同士を直接接続することができないテスト・ポートの組み合わせが少なくとも1つ存在する。そこで、DUTがノンインサータブル・デバイスの場合におけるネットワーク・アナライザの校正には、通常と異なる方法が採用されている。そのような校正方法の例としては、ポート延長(port-extension)法、等価アダプタ交換(swap-equal-adapters)法(非特許文献1を参照。)、アダプタ除去(adapter-removal)法(非特許文献2を参照。)、アダプタをスルー標準とする方法(非特許文献3を参照。)、または、ディエンベッディング機能を用いて、既知のアダプタ特性を除去する方法(特許文献1および非特許文献4を参照。)などがある。
【0003】
上記の幾つかの方法について簡単に説明する。まず、ポート延長(port-extension)法は、アダプタの電気長によりポートが延長されたものとして、その影響を除去する方法である。アダプタ除去法は、ある2つのテスト・ポートの間に挿入されるアダプタを一方のテスト・ポートに接続した状態でフル2ポート校正した結果と、同アダプタを他方のテスト・ポートに接続した状態でフル2ポート校正した結果とを用いる方法である。アダプタをスルー標準とする方法は、おおまかに言えば、以下の4つの手順により実施される。(1)まず、アダプタを接続するテスト・ポートを1ポート校正する。(2)次に、校正を実施したテスト・ポートにアダプタを接続する。さらに同アダプタにオープン標準、ショート標準、およびロード標準を順次接続し、校正を実施したテスト・ポートでアダプタを介して各標準を測定する。(3)そして、アダプタの回路パラメータ(例えば、Sパラメータ)を計算する。(4)最後に、DUTの測定に使用するN個のテスト・ポートに対して、フルNポート校正を実施する。このとき、アダプタを接続するテスト・ポート間におけるスルー標準の回路パラメータとして、先に求めたアダプタの回路パラメータが使用されるようにネットワーク・アナライザを設定する。
【0004】
【特許文献1】特開平11−352163号公報(第6頁、図10)
【特許文献2】特開平2005−331519号公報
【特許文献3】特開平11−38054号公報(第2〜3頁、図7、図10)
【非特許文献1】「ネットワーク・アナライザ測定に対する誤差補正の適用(Applying Error Correction to Network Analyzer Measurements)」,(米国),アジレント AN 1287−3(Agilent AN 1287-3),アプリケーション・ノート(Application Note),アジレント・テクノロジーズ・インク(Agilent Technologies, Inc.),p.13
【非特許文献2】「ノンインサータブル・デバイスの測定(measuring Noninsertable Devices)」,(米国),アジレント 8510−13(Agilent 8510-13),プロダクト・ノート(Product Note),アジレント・テクノロジーズ・インク(Agilent Technologies, Inc.),p.8−9
【非特許文献3】「アジレント E5070B/E5071B ENAシリーズ RFネットワーク・アナライザ ユーザーズ・ガイド(Agilent E5070B/E5071B Series RF Network Analyzers User's Guide)」,アジレント・テクノロジーズ・インク(Agilent Technologies, Inc.),p.150−154
【非特許文献4】「ノンインサータブル・デバイスのVNA測定技術(Techniques for VNA Measurements of Non-insertable Devices)」,アンリツ株式会社(Anritsu Corporation),p.4−5
【非特許文献5】「アジレント E5070B/E5071B ENAシリーズ RFネットワーク・アナライザ ユーザーズ・ガイド(Agilent E5070B/E5071B Series RF Network Analyzers User's Guide)」,アジレント・テクノロジーズ・インク(Agilent Technologies, Inc.),p.145−147
【発明の開示】
【発明が解決しようとする課題】
【0005】
ところで、ポート延長法および等価アダプタ交換法による校正は、他の方法による場合と比べて、精度が良くない。また、等価アダプタ交換法による校正は、よく似た特性を有する2種のアダプタを用意することを要するが、そのようなアダプタを用意することが困難である。ディエンベッディング機能を用いる方法は、校正の事前にアダプタの特性が既知でなければならず、その特性の取得は困難な場合がある。また、アダプタの特性およびアダプタの向きの指定に注意を要する。アダプタ除去法による校正は、Nポートの測定環境において、(2×NC2)セットのフル2ポート校正を必要とし、その測定回数の多さが問題となっている。また、アダプタをスルー標準とする方法による校正の場合、校正に必要なアダプタの数が増えるにつれて、校正作業が複雑になる。例えば、アダプタの数が増えると、アダプタに関する設定項目の数や、測定回数が増える。このことは、測定誤差を生じやすくする。そこで、本発明は、ノンインサータブル・デバイスを測定するネットワーク・アナライザを、従来に比べて簡単に校正する技術を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明は、まず、ネットワーク・アナライザにNポート校正を施し、その後、校正されたテスト・ポートにおいて、アダプタを外した状態または取り付けた状態で、オープン標準、ショート標準、および、ロード標準のそれぞれを測定する。ただし、Nは2以上である。そして、3つの標準の測定値からアダプタの特性を求め、その特性に基づき校正面を移動する。具体的には、以下のとおりである。
【0007】
本第一の発明は、2以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、Nポート校正を実施するために必要な、特性が未知のアダプタを用意するステップと、前記アダプタを用いて、Nポート校正を実施するステップと、前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップを含み、Nが2以上の整数であることを特徴とするものである。
【0008】
また、本第二の発明は、3以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、簡易Nポート校正を実施するために必要な、特性が未知のアダプタを用意するステップと、前記アダプタを用いて、簡易Nポート校正を実施するステップと、前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップを含み、Nが3以上の整数であることを特徴とするものである。
【0009】
さらに、本第三の発明は、2以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、電子校正モジュールを用意するステップと、前記電子校正モジュールのポートに直接接続できない前記テスト・ポートに対して、その接続を仲介する、特性が未知のアダプタを用意するステップと、前記アダプタおよび前記電子校正モジュールを用いて、Nポート校正を実施するステップと、前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップとを含み、Nが2以上の整数であることを特徴とするものである。
【0010】
またさらに、本第四の発明は、2以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、被測定物を測定する前記テスト・ポートのうち、前記被測定物の前記ポートに直接接続できない前記テスト・ポートに対して、その接続を仲介する、特性が未知のアダプタを用意するステップと、前記テスト・ポートに対して、前記アダプタを取り外した状態で、Nポート校正を実施するステップと、前記アダプタが用意される前記テスト・ポートにおいて、前記アダプタを取り付けた状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップを含み、Nが2以上の整数であることを特徴とするものである。
【0011】
また、本第五の発明は、第一の発明、第二の発明、第三の発明または第四の発明のいずれかの方法において、前記校正係数を補正するステップが、次式で表される2端子対回路の特性(S11a,S12a,S21a,S22a)を前記校正係数に追加することにより、前記校正係数を補正することを特徴とするものである。
【0012】
【数3】
ただし、S11Ms,S11Mo,および,S11Mlは、それぞれ、前記アダプタに関連する前記テスト・ポートにおける前記ショート標準の測定値、前記オープン標準の測定値、および、前記ロード標準の測定値である。また、S11As,S11Ao,および,S11Alは、それぞれ、前記ショート標準の測定値に対する理論値、前記オープン標準の測定値に対する理論値、および、前記ロード標準の測定値に対する理論値である。
【0013】
さらに、本第六の発明は、2以上のテスト・ポートを有するネットワーク・アナライザであって、Nポート校正が施された前記テスト・ポートにおけるオープン標準、ショート標準およびロード標準のそれぞれの測定結果から二端子対回路の特性を求め、前記求めた特性を用いて前記校正により得られる校正係数を補正する演算手段を備え、Nが2以上の整数であることを特徴とするものである。
【0014】
またさらに、本第七の発明は、第六の発明のネットワーク・アナライザにおいて、前記Nポート校正が、簡易Nポート校正、または、電子校正モジュールを用いたNポート校正であることを特徴とするものである。
【0015】
また、本第八の発明は、第六の発明または第七の発明のネットワーク・アナライザにおいて、前記校正係数の補正が、次式で表される2端子対回路の特性(S11a,S12a,S21a,S22a)を前記校正係数に追加することにより、前記校正係数を補正することを特徴とするものである。
【0016】
【数4】
ただし、S11Ms,S11Mo,および,S11Mlは、それぞれ、前記テスト・ポートにおける前記ショート標準の測定値、前記オープン標準の測定値、および、前記ロード標準の測定値である。また、S11As,S11Ao,および,S11Alは、それぞれ、前記ショート標準の測定値に対する理論値、前記オープン標準の測定値に対する理論値、および、前記ロード標準の測定値に対する理論値である。
【発明の効果】
【0017】
本発明によれば、アダプタに関する設定が不要となり、従来に比べて機器操作が単純化される。また、アダプタ等の着脱および測定の回数が少なくなる。さらに、本発明によれば、校正の事前に、アダプタの特性が既知である必要もない。
【発明を実施するための最良の形態】
【0018】
本発明の実施の形態を、添付の図面を参照しながら、説明する。本発明の第一の実施形態は、Sパラメータなどの回路パラメータを測定するネットワーク・アナライザ100である。以下、図1を参照する。図1は、ネットワーク・アナライザ100の構成を示す図である。ネットワーク・アナライザ100は、測定部110と、プロセッサ120と、記憶部130と、インターフェース部140と、テスト・ポートP1,P2,P3およびP4とを備える。以下の説明および図において、インターフェース部をI/F部と略称する。測定部110は、テスト・ポートP1,P2,P3およびP4のそれぞれに接続されている。図において明示していないが、測定部110とテスト・ポートP1,P2,P3およびP4との間には、同軸ケーブルやアダプタなどが存在する。測定部110は、テスト・ポートP1,P2,P3およびP4のうちの任意のポートに対して、測定信号を供給することができる。また、測定部110は、テスト・ポートP1,P2,P3およびP4のそれぞれにおける出射信号および入射信号を測定することができる。なお、出射信号は、ネットワーク・アナライザ内部から同外部へ向かう信号である。従って、出射信号は、測定信号と等しい。また、入射信号は、ネットワーク・アナライザ外部から同内部へ向かう信号である。
【0019】
プロセッサ120は、演算や制御などの処理を行う装置である。プロセッサ120は、CPU、MPU、DSP、または、それらを含むゲートアレイなどで構成される。記憶部130は、データやプログラムが格納される装置である。記憶部130は、固定ディスク装置、リムーバブルディスク装置、半導体メモリなどで構成される。I/F部140は、ネットワーク・アナライザ100の外部の装置との通信や、ネットワーク・アナライザ100のユーザとの入出力を行う装置である。I/F部140には、ノブ、ボタン、キーボード、マウス、ディスプレイ、USBインターフェース、および、LANインターフェースなどが含まれる。
【0020】
テスト・ポートP1,P2,P3およびP4には、DUT300が接続される。P1,P2,P3およびP4のコネクタ仕様、ならびに、DUT300の対応するポート310,320,330および340のコネクタ仕様は、表1に記載のとおりである。
【0021】
【表1】
【0022】
DUT300の特性を測定するために、テスト・ポートP1,P2,P3およびP4とDUT300との間に校正面C1を確立しなければならない。なお、校正面は、基準面とも称される。
【0023】
次に、ネットワーク・アナライザ100を校正する手順について説明する。ここで、図1に加えて図2を参照する。図2は、ネットワーク・アナライザ100を校正する手順を示すフローチャートである。なお、フローチャート内の各ステップにおける演算は、プロセッサ120により処理される。
【0024】
まず、ステップS10において、簡易Nポート校正を行う。Nは、校正対象のテスト・ポート(P1,P2,P3,P4)の数である。本実施形態では、簡易フル4ポート校正を実施する。本実施形態では、簡易フル4ポート校正を実施するために、一方の端に3.5ミリ(オス)のコネクタを有し、もう一方の端にN型(オス)のコネクタを有するアダプタ410が、テスト・ポートP1に対して提供される。また、一方の端に3.5ミリ(メス)のコネクタを有し、もう一方の端にN型(オス)のコネクタを有するアダプタ420が、テスト・ポートP4に対して提供される。これらのアダプタは、相反性を有するものとする。ここで、図3を参照する。図3は、ネットワーク・アナライザ100ならびにアダプタ410および420を示す図である。そして、スルー接続特性は、テスト・ポートP1とテスト・ポートP2との間、テスト・ポートP2とテスト・ポートP3との間、および、テスト・ポートP2とテスト・ポートP4との間のそれぞれにおいて測定される。本ステップの校正が実施されると、校正面C2が確立される。なお、本ステップにおいて、簡易フルNポート校正の代わりに、他の簡易Nポート校正、例えば、簡易NポートTRL校正を実施することができる。
【0025】
ここで、簡易Nポート校正について述べておく。簡易Nポート校正は、Nポート校正において必要なスルー接続特性およびライン接続特性の測定の一部を省略して、校正係数を求める方法である。この校正法によれば、スルー接続特性およびライン接続特性を測定すべきテスト・ポートの組み合わせの数は、(N−1)となる。省略した測定に係る校正係数は、他の校正係数を用いて求められる。例えば、省略された測定に係る伝送トラッキングEtは、次の一般式により求められる。ここで、i,j,kは、テスト・ポートを示す番号である。また、Et(y,x)は、テスト・ポートxからテスト・ポートyへの方向における伝送トラッキングである。さらに、Ed(x),Er(x)およびEs(x)は、それぞれ、送信側のテスト・ポートxにおける方向性、反射トラッキングおよびソース・マッチである。
【0026】
【数5】
【0027】
なお、スルー接続特性およびライン接続特性を測定すべきテスト・ポートの組み合わせは、同一のテスト・ポートで各組み合わせを連結することにより形成される全体が校正対象のテスト・ポートの全てを含むように、選択される。従って、例えば、簡易4ポート校正を実施するためには、テスト・ポートのコネクタは、以下の3つの条件のいずれかを満たす必要がある。(1)3つのテスト・ポートのコネクタが同種でオス、かつ、残る1つのテスト・ポートのコネクタが同種でメス。(2)2つのテスト・ポートのコネクタが同種でオス、かつ、残る2つのテスト・ポートのコネクタが同種でメス。(3)3つのテスト・ポートのコネクタが同種でメス、かつ、残る1つのテスト・ポートのコネクタが同種でオス。そして、テスト・ポートのコネクタが上記のいずれの条件も満たさない場合、上記のいずれかの条件を満たすためのアダプタが必要となる。本実施形態では、(1)の条件を満たすようにアダプタが提供されている。
【0028】
もちろん、(2)または(3)の条件を満たすようにアダプタが提供されても良い。例えば、上記(2)の条件を満たすようにアダプタが提供される場合、一方の端に3.5ミリ(オス)のコネクタを有し、もう一方の端にN型(オス)のコネクタを有するアダプタ410が、テスト・ポートP1に対して提供される。また、一方の端に3.5ミリ(メス)のコネクタを有し、もう一方の端にN型(メス)のコネクタを有するアダプタ420が、テスト・ポートP4に対して提供される。そして、スルー接続特性は、テスト・ポートP1とテスト・ポートP2との間、テスト・ポートP2とテスト・ポートP3との間、および、テスト・ポートP3とテスト・ポートP4との間のそれぞれにおいて測定される。あるいは、スルー接続特性は、テスト・ポートP1とテスト・ポートP2との間、テスト・ポートP1とテスト・ポートP4との間、および、テスト・ポートP3とテスト・ポートP4との間のそれぞれにおいて測定されても良い。
【0029】
次に、ステップS11において、スルー接続特性の測定時にアダプタが用いられたテスト・ポートのそれぞれにおいて、アダプタを外した状態で、オープン標準、ショート標準、および、ロード標準を個々に測定する。具体的には、テスト・ポートP1およびP4のそれぞれに、オープン標準、ショート標準、および、ロード標準のそれぞれを順番に直接接続し、各標準を個々に測定する。
【0030】
次に、ステップS12において、スルー接続特性の測定時に用いられたアダプタの特性を求める。例えば、テスト・ポートP1に接続されたアダプタの特性(S11a,S12a,S21a,S22a)は、ステップS11における測定値から、式1により求められる。
【0031】
【数6】
ただし、
【0032】
【数7】
【0033】
ここで、S11a,S12a,S21aおよびS22aは、順方向反射係数、順方向伝送係数、逆方向伝送係数および逆方向反射係数である。また、S11Ms,S11Mo,および,S11Mlは、それぞれ、テスト・ポートP1におけるショート標準、オープン標準、および、ロード標準の測定値である。さらに、S11As,S11Ao,および,S11Alは、それぞれ、S11Msに対する理論値、S11Moに対する理論値、および、S11Mlに対する理論値である。理論値は、校正キットの定義値または理想標準の特性値から得られる。
【0034】
また、式5の符号は、操作者等により指定されるアダプタの電気長、または、ステップS11における測定値(S12aまたはS21a)に基づいて、決定される。例えば、指定された電気長に基づいて符号を決定する場合、まず、電気長から計算される遅延時間に測定信号の角速度を乗じて位相を求める。そして、符号をプラスとした場合の式5の値、および、符号をマイナスとした場合の式5の値のうち、先に求めた位相値に近い方を選択する。また、測定値に基づいて符号を決定する場合、測定周波数範囲内における測定値の位相連続性に基づいて、符号を決定する。まず、いずれか一方の符号に仮決めして、測定周波数範囲内における測定値を求める。そして、隣接する測定点間において位相が所定値以上に離れていれば、位相が連続しておらず、符号選択が誤りであったと判定する。その場合、符号を反転して、測定値を求め直す。
【0035】
最後に、ステップS13において、校正面C1を確立すべく、ステップS10の校正で得られる校正係数を補正する。すなわち、ステップS10の校正で得られる校正係数から、ステップS12で求められるアダプタ特性を除去する。ところで、アダプタを取り外すことは、アダプタの特性の逆特性を有する2端子対回路を追加することと等価である。この考え方に基づいて、校正係数を補正する。すなわち、ステップS10の校正で得られる校正係数に、ステップS12で求められるアダプタ特性の逆特性を追加する。なお、校正係数は、誤差係数とも称される。以下、アダプタ特性の逆特性を有する2端子対回路を、単に、反アダプタと称する。
【0036】
例えば、テスト・ポートP1に接続されるアダプタの特性を校正係数から除去する場合、以下のように、校正係数を補正する。まず、テスト・ポートP1が送信ポートである誤差モデルにおける校正係数の補正について説明する。ここで、図4を参照する。図4は、送信ポートに反アダプタが接続される場合のシグナルフローを示す図である。図4において、Ed(1),Er(1)およびEs(1)は、ステップS10の校正により得られる校正係数のうち、送信ポートをテスト・ポートP1とする場合の送信側の校正係数である。Ed(1),Er(1)およびEs(1)は、それぞれ、方向性、反射トラッキングおよびソース・マッチである。なお、説明で使用しない係数は、図4において省略されている。
【0037】
反アダプタの特性(S11r,S12r,S21r,S22r)は、式7に示すとおりである。
【0038】
【数8】
【0039】
この反アダプタの特性と、ステップS10の校正で得られる送信側の校正係数とを合成すると、式8で表される係数が得られる。
【0040】
【数9】
【0041】
さらに、式8で表される係数を48項誤差モデルに適用する。ここで、その適用結果を示す図5を参照する。図5は、送信ポートに反アダプタが接続される場合の48項誤差モデルのシグナルフローを示す図である。送信ポートは、図4と同様に、テスト・ポートP1である。さて、図5において、El(2,1),El(3,1),El(4,1),Et(2,1),Et(3,1)およびEt(4,1)は、ステップS10の校正により得られる校正係数のうち、送信ポートをテスト・ポートP1とする場合の受信側の校正係数である。El(2,1)は、テスト・ポートP1とテスト・ポートP2との間におけるロード・マッチである。El(3,1)は、テスト・ポートP1とテスト・ポートP3との間におけるロード・マッチである。El(4,1)は、テスト・ポートP1とテスト・ポートP4との間におけるロード・マッチである。Et(2,1)は、テスト・ポートP1とテスト・ポートP2との間における伝送トラッキングである。Et(3,1)は、テスト・ポートP1とテスト・ポートP3との間における伝送トラッキングである。Et(4,1)は、テスト・ポートP1とテスト・ポートP4との間における伝送トラッキングである。なお、説明で使用しない係数は、図5において省略されている。
【0042】
図5のシグナルフローにより明らかなように、ステップS10の校正で得られる校正係数に、反アダプタの特性を追加することにより得られる新たな校正係数(Ednew,Ernew,Esnew,Etnew,Elnew)は、次式で表される。
【0043】
【数10】
【0044】
ここで、Ednew(1),Ednew(1)およびEdnew(1)は、それぞれ、方向性、反射トラッキングおよびソース・マッチである。また、Etnew(2,1),Etnew(3,1)およびEtnew(4,1)は、伝送トラッキングである。Elnew(2,1),Elnew(3,1),Elnew(4,1)は、ロード・マッチである。なお、括弧内の数字は、関連するテスト・ポートを表している。例えば、Elnew(2,1)は、テスト・ポートP1とテスト・ポートP2との間における新たなロード・マッチである。
【0045】
次に、テスト・ポートP1が受信ポートである誤差モデルにおける校正係数の補正について説明する。ここで、図6を参照する。図6は、送信ポートをテスト・ポートP2とする場合のシグナルフローを示す図である。反アダプタは、テスト・ポートP1に接続されている。図6において、Et(1,2)およびEl(1,2)は、ステップS10の校正により得られる校正係数のうち、送信ポートをテスト・ポートP2とする場合の受信側の校正係数である。Et(1,2)およびEl(1,2)は、それぞれ、伝送トラッキングおよびロード・マッチである。なお、説明で使用しない係数は、図6において省略されている。
【0046】
さて、反アダプタの特性と、ステップS10の校正で得られる受信側の校正係数とを合成すると、式18で表される係数が得られる。
【0047】
【数11】
【0048】
さらに、式18で表される係数を48項誤差モデルに適用する。ここで、その適用結果を示す図7を参照する。図7は、受信ポートに反アダプタが接続される場合の48項誤差モデルのシグナルフローを示す図である。送信ポートは、図6と同様に、テスト・ポートP2である。さて、図7において、Ed(2),Er(2)およびEs(2)は、ステップS10の校正により得られる校正係数のうち、送信ポートをテスト・ポートP2とする場合の送信側の校正係数である。Ed(2),Er(2)およびEs(2)は、それぞれ、方向性、反射トラッキングおよびソース・マッチである。なお、説明で使用しない係数は、図7において省略されている。
【0049】
図7のシグナルフローにより明らかなように、ステップS10の校正で得られる校正係数から、ステップS12で求められるアダプタ特性を除去することにより得られる新たな校正係数(Ednew,Ernew,Esnew,Etnew,Elnew)は、次式で表される。
【0050】
【数12】
【0051】
ここで、Ednew(2),Ernew(2),Esnew(2),Etnew(1,2)およびElnew(1,2)は、それぞれ、方向性、反射トラッキング、ソース・マッチ、伝送トラッキングおよびロード・マッチである。言うまでもないが、括弧内の数字は、関連するテスト・ポートを表している。例えば、Elnew(1,2)は、テスト・ポートP1とテスト・ポートP2との間におけるロード・マッチである。
【0052】
さて、本ステップにおける上述の補正方法は、他のテスト・ポートおよび校正係数に対しても同様に適用できる。アダプタが接続されるテスト・ポートが送信ポートであるモデルにおいて、送信側および受信側の両方の校正係数がアダプタの特性の影響を受ける。この場合、式9〜式17と同様の補正方法が適用できる。また、そのテスト・ポートが受信ポートであるモデルにおいて、受信側の校正係数がアダプタの特性の影響を受ける。この場合、式19〜式23と同様の補正方法が適用できる。
【0053】
例えば、送信ポートがテスト・ポートP3であり、かつ、受信ポートがテスト・ポートP1である誤差モデルにおいて、伝送トラッキングおよびロード・マッチがアダプタの特性の影響を受ける。この場合、式22および式23と同様の補正方法が適用できる。すわなち、補正された校正係数は、次式で表される。
【0054】
【数13】
【0055】
ここで、Et(1,3)およびEl(1,3)は、ステップS10の校正により得られる校正係数のうち、送信ポートをテスト・ポートP3とする場合の受信側の校正係数である。Et(1,3)およびEl(1,3)は、それぞれ、伝送トラッキングおよびロード・マッチである。
【0056】
以上が、ステップS13に関する説明である。なお、フローチャートには図示しないが、ステップS13において得られる補正後の校正係数は、記憶部130などに格納され、測定時に誤差補正のために参照される。本実施形態では、校正のために必要な測定は、1セットのフル4ポート校正、および、2セットのOSL測定である。一方、同ネットワーク・アナライザ100に対して、従来のアダプタ除去法を実施した場合、10セットのフル2ポート校正を要する。以上が第一の実施形態に関する説明である。
【0057】
ところで、第一の実施形態において、ステップS10で実施するNポート校正は、簡易Nポート校正法によるNポート校正に代えて、電子校正モジュールを用いたNポート校正を採用することができる。そのように変形した場合の態様を、第二の実施形態として、以下に説明する。
【0058】
ここで、図8を参照する。図8は、ネットワーク・アナライザ100と電子校正モジュール500を示す図である。図8において、図1と同一の構成要素については、図1と同一の参照符号を付して、その説明を省略する。電子校正モジュール500は、プログラマブルで再現性が高いインピーダンス・ステートを備えた校正装置である。電子校正モジュール500は、「アジレント(登録商標) E4431B」などである。本実施形態において、電子校正モジュール500は、4つのポートを有し、各ポートのコネクタがN型(メス)である。第一の実施形態と同様に、DUT300の特性を測定するために、テスト・ポートP1,P2,P3およびP4とDUT300との間に校正面C1(図1)を確立しなければならない。
【0059】
次に、ネットワーク・アナライザ100を校正する手順について説明する。ここで、図8に加えて図9を参照する。図9は、ネットワーク・アナライザ100を校正する手順を示すフローチャートである。なお、フローチャート内の各ステップにおける演算は、プロセッサ120により処理される。
【0060】
まず、ステップS20において、電子校正モジュールを用いてNポート校正を行う。Nは、校正対象のテスト・ポート(P1,P2,P3,P4)の数である。本実施形態では、フル4ポート校正を実施する。電子校正モジュール500を用いてNポート校正を実施する場合、テスト・ポート同士を電気的に接続するためのアダプタは不要である。その代わりに、各テスト・ポートに対して、電子校正モジュール500のコネクタと接続するためのアダプタが提供される。従って、本実施形態では、一方の端に3.5ミリ(オス)のコネクタを有し、もう一方の端にN型(オス)のコネクタを有するアダプタ430が、テスト・ポートP1に対して提供される。また、両端にN型(オス)のコネクタを有するアダプタ440が、テスト・ポートP2に対して提供される。さらに、一方の端に3.5ミリ(メス)のコネクタを有し、もう一方の端にN型(オス)のコネクタを有するアダプタ450が、テスト・ポートP4に対して提供される。これらのアダプタは、相反性を有するものとする。そして、スルー接続は、電子校正モジュール500を介して実施される。本ステップの校正が実施されると、校正面C3が確立される。
【0061】
次に、ステップS21において、テスト・ポートのそれぞれにおいて、アダプタを外した状態で、オープン標準、ショート標準、および、ロード標準を個々に測定する。具体的には、テスト・ポートP1,P2およびP4のそれぞれに、オープン標準、ショート標準、および、ロード標準を順番に直接接続し、各標準を個々に測定する。
【0062】
次に、ステップS22において、各アダプタの特性を求める。本ステップでは、ステップS12と同様の手順により、各アダプタの特性が求められる。例えば、テスト・ポートP1に接続されたアダプタの特性(S11a,S12a,S21a,S22a)は、ステップS11における測定値から、式1により求められる。その詳細な説明は、ステップS12の説明を参照されたい。
【0063】
最後に、ステップS23において、校正面C1(図1)を確立すべく、ステップS20の校正で得られる校正係数を補正する。本ステップでは、ステップS13と同様の手順により、校正係数を補正する。すなわち、ステップS20の校正で得られる校正係数から、ステップS22で求められるアダプタ特性を除去する。
【0064】
なお、フローチャートには図示しないが、ステップS23において得られる補正後の校正係数は、記憶部130などに格納され、測定時に誤差補正のために参照される。以上が、第二の実施形態に関する説明である。
【0065】
次に、本発明の第三の実施形態について説明する。第三の実施形態は、テスト・ポートのコネクタが同一であり、DUT300を測定する際にアダプタが用いられる点で、第一の実施形態と異なる。第三の実施形態は、Sパラメータなどの回路パラメータを測定するネットワーク・アナライザ200である。以下、図10を参照する。図10は、ネットワーク・アナライザ200の構成を示す図である。図10において、図1と同一の構成要素については、図1と同一の参照符号を付して、その説明を省略する。ネットワーク・アナライザ200は、測定部110と、プロセッサ120と、記憶部130と、インターフェース部140と、テスト・ポートQ1,Q2,Q3およびQ4とを備える。測定部110は、テスト・ポートQ1,Q2,Q3およびQ4のそれぞれに接続されている。テスト・ポートQ1,Q2,Q3およびQ4のコネクタ仕様は、表2に記載のとおりである。
【0066】
【表2】
【0067】
テスト・ポートQ1,Q2,Q3およびQ4は、測定用のアダプタ460,470および480を介してDUT300と接続される。なお、アダプタ460は、両端に3.5ミリ(メス)のコネクタを有する。アダプタ470は、一方の端に3.5ミリ(メス)のコネクタを有し、もう一方の端にN型(メス)のコネクタを有する。アダプタ480は、一方の端に3.5ミリ(メス)のコネクタを有し、もう一方の端にN型(オス)のコネクタを有する。これらのアダプタは、相反性を有する。DUT300の特性を測定するために、テスト・ポートQ1,Q2,Q3およびQ4とDUT300との間に校正面C4を確立しなければならない。
【0068】
次に、ネットワーク・アナライザ200を校正する手順について説明する。ここで、図10に加えて図11を参照する。図11は、ネットワーク・アナライザ200を校正する手順を示すフローチャートである。なお、フローチャート内の各ステップにおける演算は、プロセッサ120により処理される。
【0069】
まず、ステップS30において、テスト・ポートに対するフルNポート校正を行う。Nは、校正対象のテスト・ポート(P1,P2,P3,P4)の数である。本実施形態では、テスト・ポートQ1,Q2,Q3およびQ4に対するフル4ポート校正を実施する。表2を見て明らかなように、テスト・ポート同士は直接接続できない。従って、フル4ポート校正において、スルー接続特性を測定する場合、両端に3.5ミリ(メス)コネクタを有する校正用アダプタを介してテスト・ポート同士を接続する。校正用アダプタの特性が未知の場合、第一または第二の実施形態で説明した補正方法(ステップS10〜S13の一連の手順、または、ステップS20〜S23の一連の手順)により校正することができる。もし、校正用アダプタのコネクタが既知であれば、前述のステップS10およびステップS13のみを実施すれば良い。本ステップの校正が実施されると、校正面C5が確立される。
【0070】
次に、ステップS31において、測定用アダプタを接続した状態で、オープン標準、ショート標準、ロード標準を個々に測定する。具体的には、DUT300の接続および測定に必要なアダプタをテスト・ポートに接続し、さらに、そのアダプタの先にオープン標準、ショート標準、ロード標準を順次接続し、そのテスト・ポートで各標準を測定する。つまり、テスト・ポートQ1,Q2およびQ3のそれぞれにおいて、アダプタを接続した状態で、オープン標準、ショート標準、ロード標準が順次測定される。なお、テスト・ポートQ1にはアダプタ460が、テスト・ポートQ2にはアダプタ470が、テスト・ポートQ3にはアダプタ480が、それぞれ接続される。
【0071】
次に、ステップS32において、DUT300の接続および測定のために用いられるアダプタの特性を求める。例えば、アダプタ460の特性(S11w,S12w,S21w,S22w)は、ステップS31における測定値から、式26により求められる。式中のA,BおよびCは、前述のとおりである。
【0072】
【数14】
【0073】
最後に、ステップS33において、ステップS30の校正で得られる校正係数を補正する。すなわち、ステップS30の校正で得られる校正係数に、ステップS32で求められた測定用アダプタの特性を追加する。本ステップにおける校正係数の補正は、前述のステップS13における補正と同じ手順で実施可能である。例えば、ステップS30の校正で得られる校正係数に、ステップS32で求められたアダプタ460の特性を追加する場合、ステップS13の説明において、S11rをS11wに、S12rをS12wに、S21rをS21wに、S22rをS22wに、それぞれ読み替えればよい。
【0074】
校正係数に各測定用アダプタの特性を追加すると、アダプタ460,470および480ならびにテスト・ポートQ4と、DUT300との間に校正面C4が確立される。また、フローチャートには図示しないが、ステップS33において得られる補正後の校正係数は、記憶部130などに格納され、測定時に誤差補正のために参照される。以上が、第二の実施形態に関する説明である。
【0075】
ところで、上記3つの実施形態において、以下のような変形が可能である。まず、ステップS12において、アダプタの特性を求める代わりに、反アダプタの特性を求めるように、変更することができる。この場合、ステップS13において、反アダプタの特性を求める演算が不要になる。また、第二の実施形態における補正のための演算と、第二の実施形態における補正のための演算とを共通化することができる。これは、式7と式26から明らかである。両式は、フルNポート校正後に、ある同一テスト・ポートにおけるオープン標準、ショート標準およびロード標準の測定値から得られる2端子対回路の特性を表す式である。両式ともに、同じ式であることが分かる。
【0076】
また、上記3つの実施形態では、4ポート環境について説明されている。しかし、本発明は、4ポート環境に限定されず、2ポート、3ポート、または、5以上のポートの環境に対しても、同様に適用可能である。要するに、本発明は、2以上の自然数個のポートを有するネットワーク・アナライザに適用可能である。
【図面の簡単な説明】
【0077】
【図1】ネットワーク・アナライザ100の構成を示す図である。
【図2】ネットワーク・アナライザ100ならびにアダプタ410および420を示す図である。
【図3】ネットワーク・アナライザ100を校正する手順を示すフローチャートである。
【図4】送信ポートに反アダプタが接続される場合のシグナルフローを示す図である。
【図5】送信ポートに反アダプタが接続される場合のシグナルフローを示す図である。
【図6】受信ポートに反アダプタが接続される場合のシグナルフローを示す図である。
【図7】受信ポートに反アダプタが接続される場合のシグナルフローを示す図である。
【図8】ネットワーク・アナライザ100と電子校正モジュール500を示す図である。
【図9】ネットワーク・アナライザ100を校正する手順を示すフローチャートである。
【図10】ネットワーク・アナライザ200の構成を示す図である。
【図11】ネットワーク・アナライザ200を校正する手順を示すフローチャートである。
【符号の説明】
【0078】
100,200 ネットワーク・アナライザ
110 測定部
120 プロセッサ
130 記憶部
140 インターフェース部
310,320,330 ポート
410,420,430,440 アダプタ
450,460,470,480 アダプタ
【特許請求の範囲】
【請求項1】
2以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、
Nポート校正を実施するために必要な、特性が未知のアダプタを用意するステップと、
前記アダプタを用いて、Nポート校正を実施するステップと、
前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、
前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップと、
を含み、Nが2以上の整数であることを特徴とする校正方法。
【請求項2】
3以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、
簡易Nポート校正を実施するために必要な、特性が未知のアダプタを用意するステップと、
前記アダプタを用いて、簡易Nポート校正を実施するステップと、
前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、
前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップと、
を含み、Nが3以上の整数であることを特徴とする校正方法。
【請求項3】
2以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、
電子校正モジュールを用意するステップと、
前記電子校正モジュールのポートに直接接続できない前記テスト・ポートに対して、その接続を仲介する、特性が未知のアダプタを用意するステップと、
前記アダプタおよび前記電子校正モジュールを用いて、Nポート校正を実施するステップと、
前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、
前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップと、
を含み、Nが2以上の整数であることを特徴とする校正方法。
【請求項4】
2以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、
被測定物を測定する前記テスト・ポートのうち、前記被測定物の前記ポートに直接接続できない前記テスト・ポートに対して、その接続を仲介する、特性が未知のアダプタを用意するステップと、
前記テスト・ポートに対して、前記アダプタを取り外した状態で、Nポート校正を実施するステップと、
前記アダプタが用意される前記テスト・ポートにおいて、前記アダプタを取り付けた状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、
前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップと、
を含み、Nが2以上の整数であることを特徴とする校正方法。
【請求項5】
前記校正係数を補正するステップが、次式で表される2端子対回路の特性(S11a,S12a,S21a,S22a)を前記校正係数に追加することにより、前記校正係数を補正することを特徴とする請求項1乃至請求項4のいずれかに記載の校正方法。
【数1】
ただし、S11Ms,S11Mo,および,S11Mlは、それぞれ、前記アダプタに関連する前記テスト・ポートにおける前記ショート標準の測定値、前記オープン標準の測定値、および、前記ロード標準の測定値である。また、S11As,S11Ao,および,S11Alは、それぞれ、前記ショート標準の測定値に対する理論値、前記オープン標準の測定値に対する理論値、および、前記ロード標準の測定値に対する理論値である。
【請求項6】
2以上のテスト・ポートを有するネットワーク・アナライザであって、
Nポート校正が施された前記テスト・ポートにおけるオープン標準、ショート標準およびロード標準のそれぞれの測定結果から二端子対回路の特性を求め、前記求めた特性を用いて前記校正により得られる校正係数を補正する演算手段、
を備え、Nが2以上の整数であることを特徴とするネットワーク・アナライザ。
【請求項7】
前記Nポート校正が、簡易Nポート校正、または、電子校正モジュールを用いたNポート校正であることを特徴とする請求項6に記載のネットワーク・アナライザ。
【請求項8】
前記校正係数の補正が、次式で表される2端子対回路の特性(S11a,S12a,S21a,S22a)を前記校正係数に追加することにより、前記校正係数を補正することを特徴とする請求項6または請求項7に記載のネットワーク・アナライザ。
【数2】
ただし、S11Ms,S11Mo,および,S11Mlは、それぞれ、前記テスト・ポートにおける前記ショート標準の測定値、前記オープン標準の測定値、および、前記ロード標準の測定値である。また、S11As,S11Ao,および,S11Alは、それぞれ、前記ショート標準の測定値に対する理論値、前記オープン標準の測定値に対する理論値、および、前記ロード標準の測定値に対する理論値である。
【請求項1】
2以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、
Nポート校正を実施するために必要な、特性が未知のアダプタを用意するステップと、
前記アダプタを用いて、Nポート校正を実施するステップと、
前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、
前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップと、
を含み、Nが2以上の整数であることを特徴とする校正方法。
【請求項2】
3以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、
簡易Nポート校正を実施するために必要な、特性が未知のアダプタを用意するステップと、
前記アダプタを用いて、簡易Nポート校正を実施するステップと、
前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、
前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップと、
を含み、Nが3以上の整数であることを特徴とする校正方法。
【請求項3】
2以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、
電子校正モジュールを用意するステップと、
前記電子校正モジュールのポートに直接接続できない前記テスト・ポートに対して、その接続を仲介する、特性が未知のアダプタを用意するステップと、
前記アダプタおよび前記電子校正モジュールを用いて、Nポート校正を実施するステップと、
前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、
前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップと、
を含み、Nが2以上の整数であることを特徴とする校正方法。
【請求項4】
2以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、
被測定物を測定する前記テスト・ポートのうち、前記被測定物の前記ポートに直接接続できない前記テスト・ポートに対して、その接続を仲介する、特性が未知のアダプタを用意するステップと、
前記テスト・ポートに対して、前記アダプタを取り外した状態で、Nポート校正を実施するステップと、
前記アダプタが用意される前記テスト・ポートにおいて、前記アダプタを取り付けた状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、
前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップと、
を含み、Nが2以上の整数であることを特徴とする校正方法。
【請求項5】
前記校正係数を補正するステップが、次式で表される2端子対回路の特性(S11a,S12a,S21a,S22a)を前記校正係数に追加することにより、前記校正係数を補正することを特徴とする請求項1乃至請求項4のいずれかに記載の校正方法。
【数1】
ただし、S11Ms,S11Mo,および,S11Mlは、それぞれ、前記アダプタに関連する前記テスト・ポートにおける前記ショート標準の測定値、前記オープン標準の測定値、および、前記ロード標準の測定値である。また、S11As,S11Ao,および,S11Alは、それぞれ、前記ショート標準の測定値に対する理論値、前記オープン標準の測定値に対する理論値、および、前記ロード標準の測定値に対する理論値である。
【請求項6】
2以上のテスト・ポートを有するネットワーク・アナライザであって、
Nポート校正が施された前記テスト・ポートにおけるオープン標準、ショート標準およびロード標準のそれぞれの測定結果から二端子対回路の特性を求め、前記求めた特性を用いて前記校正により得られる校正係数を補正する演算手段、
を備え、Nが2以上の整数であることを特徴とするネットワーク・アナライザ。
【請求項7】
前記Nポート校正が、簡易Nポート校正、または、電子校正モジュールを用いたNポート校正であることを特徴とする請求項6に記載のネットワーク・アナライザ。
【請求項8】
前記校正係数の補正が、次式で表される2端子対回路の特性(S11a,S12a,S21a,S22a)を前記校正係数に追加することにより、前記校正係数を補正することを特徴とする請求項6または請求項7に記載のネットワーク・アナライザ。
【数2】
ただし、S11Ms,S11Mo,および,S11Mlは、それぞれ、前記テスト・ポートにおける前記ショート標準の測定値、前記オープン標準の測定値、および、前記ロード標準の測定値である。また、S11As,S11Ao,および,S11Alは、それぞれ、前記ショート標準の測定値に対する理論値、前記オープン標準の測定値に対する理論値、および、前記ロード標準の測定値に対する理論値である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2008−14781(P2008−14781A)
【公開日】平成20年1月24日(2008.1.24)
【国際特許分類】
【出願番号】特願2006−185967(P2006−185967)
【出願日】平成18年7月5日(2006.7.5)
【出願人】(399117121)アジレント・テクノロジーズ・インク (710)
【氏名又は名称原語表記】AGILENT TECHNOLOGIES, INC.
【Fターム(参考)】
【公開日】平成20年1月24日(2008.1.24)
【国際特許分類】
【出願日】平成18年7月5日(2006.7.5)
【出願人】(399117121)アジレント・テクノロジーズ・インク (710)
【氏名又は名称原語表記】AGILENT TECHNOLOGIES, INC.
【Fターム(参考)】
[ Back to top ]