パルスレーダ装置
【課題】アナログ受信信号に含まれる背景信号成分およびシステム内での処理によって信号に重畳する誤差成分を有効に除去する。
【解決手段】
Ｄ／Ａ変換器２２は、記憶部２１から読み出されたデジタル参照背景信号をアナログ化することによって、アナログ参照背景信号を出力する。アナログ減算器１３は、アナログ受信信号と、アナログ参照背景信号との減算を行って、アナログ受信信号から背景信号成分を除去したアナログ減算信号を出力する。Ａ／Ｄ変換器２３は、アナログ減算信号をデジタル化することによって、デジタル減算信号を出力する。補正部２４は、記憶部２１から読み出されたデジタル補正信号に基づいて、デジタル減算信号を補正し、ターゲットの測距に用いられるデジタル応答信号を出力する。
【解決手段】
Ｄ／Ａ変換器２２は、記憶部２１から読み出されたデジタル参照背景信号をアナログ化することによって、アナログ参照背景信号を出力する。アナログ減算器１３は、アナログ受信信号と、アナログ参照背景信号との減算を行って、アナログ受信信号から背景信号成分を除去したアナログ減算信号を出力する。Ａ／Ｄ変換器２３は、アナログ減算信号をデジタル化することによって、デジタル減算信号を出力する。補正部２４は、記憶部２１から読み出されたデジタル補正信号に基づいて、デジタル減算信号を補正し、ターゲットの測距に用いられるデジタル応答信号を出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、測距対象となるターゲットが存在する放射空間に放射されたパルス信号のうち、受信アンテナによって受信されたパルス信号をアナログ受信信号として受信して、ターゲットの測距を行うパルスレーダ装置に係り、特に、アナログ受信信号に含まれる不要な信号成分の除去に関する。
【背景技術】
【０００２】
パルスレーダ装置において、受信アンテナによって受信されたアナログ受信信号には、測距対象となるターゲットにて反射・散乱された応答信号（Ｓ）の他に、不要な背景信号等（Ｉ）も含まれている。背景信号としては、クラッタ信号や回折波等が挙げられる。クラッタ信号は、例えば大地（路面）といったターゲット以外の周囲環境に依存した反射成分である。また、回折波は、送信アンテナから送信されたパルスが回折して受信アンテナに直接入り込むノイズ成分である。測距でのノイズとなる背景信号には、再現性のない信号（ストキャスティックな信号）と、再現性のある信号とが存在する。前者に対しては、信号値の平均を算出するといった統計的な処理によってある程度除去することができる。しかしながら、後者に統計的な処理を施すと、逆に信号が強調されてしまい、Ｓ／Ｉ比の悪化を招いてしまう。
【０００３】
特許文献１には、デジタル化された受信信号と、予め記憶された再現性のある背景信号との減算によって、Ｓ／Ｎ比の向上を図るＦＭ−ＣＷレーダが開示されている。また、特許文献２には、デジタル化した上で記憶した再現性のある背景信号を再びアナログ化し、これと受信信号との減算によって、受信信号に含まれる背景信号成分を除去する近接物体検出用レーダシステムが開示されている。
【０００４】
【特許文献１】特開２００１−３１８１４３号公報
【特許文献２】特表２００１−５２６７６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、一般的なアナログデジタル変換（以下、「Ａ／Ｄ変換」という）では、丸め誤差（以下、「量子化誤差」という）が重畳する。また、デジタルアナログ変換（以下、「Ｄ／Ａ変換」という）では、量子化誤差以外にアパチャー誤差も重畳する。上述した特許文献１，２では、これらの誤差成分が考慮されていない。そのため、特許文献１では、応答信号の強度が量子化誤差よりも低い場合、Ａ／Ｄ変換によって、応答信号自体が量子化により丸められ、結果的に消去されてしまうといった事態が生じ得る。一方、特許文献２では、応答信号が消去されてしまうことはないが、量子化誤差およびアパチャー誤差よりも応答信号の強度が小さく、Ｓ／Ｉ比を十分に改善することができない。また、特許文献１，２のいずれであっても、応答信号の強度を量子化誤差よりも大きくする必要があるので、Ｓ／Ｉ比の低下にしたがって、Ａ／Ｄ変換器やＤ／Ａ変換器の出力ビット数を増大させる必要がある他、より大きな容量のメモリを用いる必要もあった。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、アナログ受信信号に含まれる背景信号成分およびシステム内での処理によって信号に重畳する誤差成分を有効に除去することである。
【課題を解決するための手段】
【０００７】
かかる課題を解決するために、本発明は、記憶部と、Ｄ／Ａ変換器と、アナログ減算器と、Ａ／Ｄ変換器と、補正部とを有し、測距対象となるターゲットが存在する放射空間に放射されたパルス信号のうち、受信アンテナによって受信されたパルス信号をアナログ受信信号として受信して、ターゲットの測距を行うパルスレーダ装置を提供する。記憶部には、デジタル参照背景信号とデジタル補正信号とが記憶されている。デジタル参照背景信号は、アナログ受信信号に含まれるターゲット以外の背景に起因した背景信号成分を除去するためのデジタル信号である。また、デジタル補正信号は、信号のデジタル化およびアナログ化を含むシステム内での処理によって信号に重畳する誤差成分を除去するためのデジタル信号である。Ｄ／Ａ変換器は、記憶部から読み出されたデジタル参照背景信号をアナログ化することによって、アナログ参照背景信号を出力する。アナログ減算器は、アナログ受信信号と、Ｄ／Ａ変換器から出力されたアナログ参照背景信号との減算を行うことによって、アナログ受信信号から背景信号成分を除去したアナログ減算信号を出力する。Ａ／Ｄ変換器は、アナログ減算信号をデジタル化することによって、デジタル減算信号を出力する。補正部は、記憶部から読み出されたデジタル補正信号に基づいて、Ａ／Ｄ変換器から出力されたデジタル減算信号を補正することにより、ターゲットの測距に用いられるデジタル応答信号を出力する。
【０００８】
ここで、本発明において、デジタル参照背景信号は、放射空間内にターゲットが存在しない状態で受信されたアナログ受信信号をＡ／Ｄ変換器でデジタル化した信号であってもよい。また、デジタル補正信号は、アナログ減算器から出力されたアナログ減算信号をＡ／Ｄ変換器によってデジタル化した信号であってもよい。このアナログ減算信号は、放射空間内にターゲットが存在しない状態で受信されたアナログ受信信号と、Ｄ／Ａ変換器から出力されたアナログ参照背景信号とをアナログ減算器によって減算したものである。
【０００９】
また、本発明において、第１の減衰器、遅延調整部および第２の減衰器の少なくとも一つをさらに設けてもよい。第１の減衰器は、Ｄ／Ａ変換器とアナログ減算器との間に設けられており、アナログ参照背景信号の利得を減衰させる。また、遅延調整部は、記憶部とＤ／Ａ変換器との間に設けられており、Ｄ／Ａ変換器から出力されたアナログ参照背景信号の遅延量を調整する。第２の減衰器は、記憶部とＤ／Ａ変換器との間に設けられており、Ｄ／Ａ変換器から出力されたアナログ参照背景信号の利得を調整する。また、デジタル参照背景信号と、放射空間内にターゲットが存在しない状態で受信されたアナログ受信信号とに基づいて、遅延調整部の遅延または第２の減衰部の利得を調整する評価部をさらに設けてもよい。
【００１０】
また、本発明において、Ｄ／Ａ変換器は、入力されたデジタル参照背景信号のサンプル点の間を前後のサンプル値を用いて補間することにより、デジタル参照背景信号よりも高い分解能を有するアナログ参照背景信号を出力することが好ましい。
【００１１】
さらに、本発明において、Ｄ／Ａ変換器は、アナログ参照背景信号の利得をデューティ比によって可変に設定することが好ましい。この場合、Ｄ／Ａ変換器とアナログ減算器との間に設けられ、Ｄ／Ａ変換器が出力したアナログ参照背景信号を時間的に平準化するローパスフィルタをさらに設けてもよい。
【発明の効果】
【００１２】
本発明によれば、受信アンテナによって受信されたアナログ受信信号に含まれる背景信号成分の除去をアナログ信号ベースで行い、その処理結果をデジタル化したデジタル減算信号に含まれる誤差成分の除去をデジタル補正信号を用いてデジタル信号ベースで行う。このデジタル補正信号は、信号のデジタル化およびアナログ化を含むシステム内での処理によって信号に重畳する誤差成分を除去するための信号であり、記憶部に予め記憶されている。このような２段階の処理を通じて、背景信号成分を有効に除去でき、かつ、Ａ／Ｄ変換で信号に重畳する量子化誤差およびＤ／Ａ変換で信号に重畳するアパチャー誤差の双方も有効に除去することができる。
【発明を実施するための最良の形態】
【００１３】
（背景信号除去のモデル）
まず、本実施形態に係るパルスレーダ装置の具体的な構成の説明に先立ち、背景信号除去の概要について説明する。図１は、背景信号除去の説明図である。同図（ａ）は、放射空間内に測距対象となるターゲットが存在しない状況（以下、「基準環境」という）で受信されたアナログ受信信号の波形を示す。基準環境におけるアナログ受信信号は、背景信号そのものである。同図（ｂ）に示すように、アナログ受信信号がデジタル化され、デジタル参照背景信号が生成される。このデジタル参照背景信号には、Ａ／Ｄ変換で重畳する量子化誤差が含まれている。ターゲットが存在する状況下であってもアナログ受信信号のＳ／Ｉ比が低ければ、アナログ受信信号は背景信号と見なすことができるので、この場合には、これを基準環境のアナログ受信信号として扱う。これは、例えば路面に存在する側溝等のように、定常的に存在する対象物をターゲットとして検出する場合に有効である。
【００１４】
同図（ｃ）は、同図（ｂ）のデジタル参照背景信号を再びアナログ化し、背景信号との減算を行った信号（アナログ減算信号）の理想形である。デジタル参照背景信号にはＡ／Ｄ変換時に量子化誤差が重畳するので、アナログ減算信号は、本来、量子化誤差のみの信号となるはずである。しかしながら、実際には、のアナログ参照背景信号には、Ｄ／Ａ変換時に量子化誤差とアパチャー誤差とがアナログ参照背景信号に更に重畳する。したがって、実際のアナログ減算信号は、同図（ｄ）に示すように量子化誤差とアパチャー誤差との合成信号となる。本実施形態では、これらの誤差成分を除去するために、同図（ｅ）に示すようにアナログ減算信号を用意し、これをデジタル化したデジタル補正信号をシステム内に記憶しておく。デジタル補正信号は、信号のデジタル化およびアナログ化を含むシステム内での処理によって信号に重畳する誤差成分を除去するために用いられる。
【００１５】
同図（ｄ）のアナログ減算信号をデジタル化したデジタル減算信号と、同図（ｅ）のデジタル補正信号とを減算すると、同図（ｆ）に示すようにフラットな信号を得る。また、放射空間内にターゲットが存在する状況（以下、「測距環境」という）では、たとえターゲットが変動するとしても、同図（ｇ）に示すように量子化誤差およびアパチャー誤差の影響を除去した理想的なデジタル応答信号を得ることができる。本発明は、かかる点に着目したものであり、このようなデジタル応答信号を用いてターゲットの測距を行うことで、測距精度の向上を図る。これに対して、同図（ｈ）に示すように、上記誤差成分が重畳したままのデジタル応答信号では、十分な測距精度を確保することが困難である。
【００１６】
（パルスレーダ装置）
図２は、本実施形態に係るパルスレーダ装置の構成図であり、上述した概念をハードウェア的に実現したものである。このパルスレーダ装置は、アナログ信号ベースでの処理を行うアナログ処理部１と、デジタル信号ベースでの処理を行うデジタル処理部２とに大別される。アナログ処理部１は、受信アンテナ１１と、レーダ回路１２と、アナログ減算器１３とを主体に構成されており、主にターゲットＴ等によって反射された送信パルスを受信する。受信アンテナ１１は、パルスの放射空間内に測距対象となるターゲットＴが存在する状態（測距環境）において、あるいは、測距対象のターゲットＴが存在しない状態（基準環境）において、送信系（図示しない送信アンテナ）によって送信された送信パルスを受信する。レーダ回路１２は、受信アンテナ１１によって受信された受信パルスをサンプリングし、アナログ受信信号を出力する。アナログ減算器１３は、レーダ回路１２によって出力されたアナログ受信信号と、デジタル処理部２中のＤ／Ａ変換器２２によって出力されたアナログ参照背景信号との減算を行い、この減算結果をアナログ減算信号として出力する。
【００１７】
アナログ処理部１は、上記回路要素の他に、増幅器１４、ローパスフィルタ１５および減衰器１６も有する。増幅器１４は、アナログ減算器１３と、デジタル処理部２（正確には、Ａ／Ｄ変換器２３）との間に設けられており、デジタル補正信号の取得時およびデジタル応答信号の取得時の双方において、アナログ減算器１３によって出力されたアナログ減算信号を増幅する。ローパスフィルタ１５および減衰器１６は、デジタル処理部２中のＤ／Ａ変換器２２と、アナログ減算器１３との間に設けられている。減衰器１６は、アナログ減算器１３からＡ／Ｄ変換器２３に至る処理系における信号の利得増幅分だけ、Ｄ／Ａ変換器２２から出力されたアナログ参照背景信号の利得を減衰させる。減衰器１６としては、例えばアッテネータを用いることができ、Ｄ／Ａ変換器２２によって出力されたデジタル参照背景信号をアナログ受信信号と同じ利得に減衰させる。
【００１８】
デジタル処理部２は、記憶部２１と、Ｄ／Ａ変換器２２と、Ａ／Ｄ変換器２３と、補正部２４とを主体に構成されており、主にアナログ処理部１が受信したアナログ受信信号からデジタル応答信号を抽出する。そして、このデジタル処理を行うために必要な信号、あるいは、このデジタル処理によって生成された信号は、記憶部２１に格納・記憶され、必要に応じて読み出される。記憶部２１に格納される信号には、デジタル参照背景信号、デジタル補正信号、デジタル応答信号の３種類がある。デジタル参照背景信号は、図１（ｂ）で示した信号であり、基準環境で受信されたアナログ受信信号に含まれるターゲットＴ以外の背景に起因した背景信号成分を除去するために用いられる。この信号は、基準環境におけるアナログ受信信号をＡ／Ｄ変換器２３でデジタル化することによって得られる。デジタル補正信号は、同図（ｅ）で示した信号であり、システム内部の処理において生じる誤差成分を補正するために用いられる。この信号は、基準環境におけるアナログ受信信号と、Ｄ／Ａ変換器２２によって出力されたアナログ参照背景信号との減算値をＡ／Ｄ変換器２３でデジタル化することによって得られる。デジタル応答信号は、同図（ｈ）に示した信号であり、ターゲットＴの測距に用いられる。この信号は、測距環境において記憶部２１から読み出されたデジタル補正信号に基づいて、Ａ／Ｄ変換器２３から出力されたデジタル減算信号を補正したものである。
【００１９】
補正部２４は、測距環境において用いられ、デジタル応答信号を抽出するために、アナログ処理部１におけるアナログ減算器１３からＡ／Ｄ変換器２３を介して入力されたデジタル化されたデジタル減算信号と、記憶部２１から読み出されたデジタル補正信号との減算を行い、デジタル応答信号を出力する。デジタル応答信号は、測距対象データとして取り扱われ、これによって測距対象であるターゲットＴまでの距離が算出される。
【００２０】
デジタル処理部２は、上記回路要素の他に、評価部２５、背景信号調整部２６、雑音信号調整部２７およびＤ／Ａ変換器２８も有する。評価部２５は、デジタル処理部２におけるＡ／Ｄ変換器２３の出力側に設けられている。背景信号調整部２６は、記憶部２１とＤ／Ａ変換器２２との間に設けられており、記憶部２１に記憶されたデジタル参照背景信号を読み出し、必要に応じてその利得（振幅）や遅延量（位相）を調整する。背景信号調整部２６は、遅延調整部２６ａと、利得調整部２６ｂとで構成される。雑音信号調整部２７は、記憶部２１に記憶されたデジタル補正信号を読み出して、Ｄ／Ａ変換器２８を介した増幅器１４に対する利得制御を行う。
【００２１】
本実施形態において、ローパスフィルタ１５を設けた理由は、Ｄ／Ａ変換器２２の振幅（利得）の分解能よりも高い精度でアナログ参照背景信号を生成するためである。Ｄ／Ａ変換器２２は、出力値に応じた電圧値をデューティ比で出力する。ローパスフィルタ１５は、このデューティ比を時間的に平準化し、これをアナログ参照背景信号として出力する。これによって、Ａ／Ｄ変換器２２の本来の分解能よりも高いレベルで、アナログ参照背景信号の電圧を設定することが可能になり、より精度の高い参照信号が得られる。
【００２２】
図３は、背景信号除去プロセスのフローチャートであり、記憶部２１に何ら信号が格納されていない初期状態から、（１）デジタル参照背景信号を得るまでの手順、（２）デジタル補正信号を得るまでの手順、（３）測距対象データであるデジタル応答信号を得るまでの手順を統合的に示している。デジタル参照背景信号およびデジタル補正信号の取得は共に、基準環境で受信されたアナログ受信信号に基づいて行われる。これに対して、デジタル応答信号の取得は、測距環境で受信されたアナログ受信信号に基づいて行われる。アナログ受信信号は、それが必要となる毎に受信アンテナ１１およびレーダ回路１２を経由して取得される。その際、各環境下でのアナログ受信信号を記憶しておけば、これらを複数回取得せずに済む。
【００２３】
まず、ステップ１において、デジタル参照背景信号が取得される。具体的には、基準環境、すなわち、放射空間内にターゲットＴが存在しない状態において、受信アンテナ１１およびレーダ回路１２によって、アナログ受信信号が取得される。理論上、アナログ受信信号には、ターゲットＴ以外の背景に起因した背景信号成分のみが含まれている。取得されたアナログ受信信号は、Ａ／Ｄ変換器２３によってデジタル化された上で、デジタル参照背景信号として記憶部２１に格納される。なお、ここでの処理は、アナログ減算器１３、増幅器１４および補正部２４を介して行われるが、この状態では、デジタル参照背景信号およびデジタル補正信号が記憶部２１に未だ格納されていない。したがって、これらのユニット１３，１４，２４において、後述するような処理は行われず、入力がそのまま出力となる点に留意されたい。また、受信アンテナ１１等による信号の取得が正常ではなく、デジタル参照背景信号が適正でないと判断される場合には、これが正常に取得されるまで、デジタル参照背景信号の取得が繰り返される。
【００２４】
ステップ２では、記憶部２１からデジタル参照背景信号が読み出され、Ｄ／Ａ変換器２２によってアナログ化されたアナログ参照背景信号がアナログ減算器１３に入力される。これに続くステップ３では、アナログ減算器１３によってアナログ参照背景信号と受信信号との減算が行われ、アナログ減算信号が出力される。出力されたアナログ減算信号は、Ａ／Ｄ変換器２３によってデジタル化され、デジタル減算信号として出力される。
【００２５】
ステップ４では、デジタル処理部２に入力されたデジタル減算信号の遅延量（位相差）が評価部２５によって評価され、Ａ／Ｄ変換器２３に入力されたデジタル参照背景信号の遅延量が適正であるか否かが判断される。デジタル減算信号の遅延量が最小（min）でない場合には、Ａ／Ｄ変換器２３に入力されたデジタル参照背景信号が適正でないと判断される。この場合にはステップ５に進む。ステップ５では、ステップ４で評価した遅延量に基づいて、背景信号調整部２６における遅延調整部２６ａに対してデジタル参照背景信号の遅延量、すなわち出力タイミングが調整される。その後、ステップ２に戻る。一方、ステップ４において、デジタル減算信号の遅延量が最小である場合、Ａ／Ｄ変換器２３に入力されたデジタル参照背景信号が適正であると判断して、ステップ６に進む。
【００２６】
ステップ６では、ステップ２と同様に、記憶部２１から参照背景信号が読み出され、Ｄ／Ａ変換器２２によってアナログ参照背景信号がアナログ減算器１３に入力される。これに続くステップ７では、ステップ３と同様に、アナログ減算器１３によってアナログ参照背景信号とアナログ受信信号との減算が行われ、アナログ減算信号が出力される。出力されたアナログ減算信号は、Ａ／Ｄ変換器２３によってデジタル化され、デジタル減算信号として出力される。
【００２７】
ステップ８では、ステップ７でデジタル処理部２に入力されたデジタル減算信号の利得が評価部２５によって評価され、Ａ／Ｄ変換器２３に入力されたデジタル参照背景信号の利得が適正であるか否かが判断される。デジタル減算信号の利得が最小（min）でない場合、Ａ／Ｄ変換器２３に入力されたデジタル参照背景信号が適正でないと判断される。この場合には、ステップ９に進み、ステップ８で評価した利得に基づいて、背景信号調整部２６における利得調整部２６ｂに対してデジタル参照背景信号の利得が調整される。その後、ステップ６に戻る。一方、ステップ８で、デジタル減算信号の利得が最小である場合、Ａ／Ｄ変換器２３に入力されたデジタル参照背景信号が適正であると判断され、ステップ１０に進む。
【００２８】
ステップ１０では、増幅器１４に対する利得制御が行われる。ステップ８で適正と判断された場合のデジタル減算信号が、デジタル補正信号として暫定的に記憶部２１へ格納される。そして、このデジタル補正信号に基づいて、増幅器１４に対する利得制御が行われる。この利得制御は、雑音信号調整部２７によってＡ／Ｄ変換器２３が規定する入力レンジ幅となるように利得（Gain）が算出され、その計算結果が、Ｄ／Ａ変換器２８を介して増幅器１４に反映される。
【００２９】
ステップ１０に続くステップ１１では、デジタル補正信号の取得が行われる。まず、受信アンテナ１１によって基準環境での受信パルスが受信され、レーダ回路１２によってサンプルされたアナログ受信信号が出力される。そして、アナログ受信信号は、アナログ減算器１３によってアナログ参照背景信号と減算されてアナログ減算信号が出力される。出力されたアナログ減算信号は、増幅器１４によって増幅される。増幅されたアナログ減算信号は、更にＡ／Ｄ変換器２３によってデジタル化され、デジタル補正信号として記憶部２１に格納される。デジタル減算信号は、補正部２４に入力されるが、この段階では記憶部２１にデジタル補正信号が未だ確定していない。したがって、補正部２４は、入力されたデジタル減算信号をそのまま出力する。また、ステップ１と同様に、制御部によって、デジタル補正信号の評価が行われる。例えばアナログ減算、増幅処理あるいはＡ／Ｄ変換処理等が正常に行われず、デジタル補正信号が適正でないと判断される場合には、これが適切に取得されるまでデジタル補正信号の取得が繰り返される。
【００３０】
ステップ１２では、デジタル応答信号の取得が行われる。まず、受信アンテナ１１によって測距環境での受信パルスが受信され、レーダ回路１２によってサンプルされたアナログ受信信号が出力される。そして、アナログ減算器１３によって、アナログ受信信号とアナログ参照背景信号とが減算されてアナログ減算信号が出力される。出力されたアナログ減算信号は、増幅器１４によって増幅される。増幅されたアナログ減算信号は、さらにＡ／Ｄ変換器２３によってデジタル化されてデジタル減算信号となる。測距環境におけるデジタル減算信号は、補正部２４によってデジタル補正信号と減算されてデジタル応答信号として記憶部２１に格納される。これ以降、アナログ受信信号が受信・取得される毎に、記憶部２１からデジタル背景信号とデジタル補正信号とが読み出され、これらに基づいた減算・補正処理が繰り返される。
【００３１】
図４は、ステップ２，６におけるＤ／Ａ変換器２２の説明図である。同図（ａ）に示すように、出力レートが低くサンプル数も少ない場合、遅延量の分解能が低く、デジタル参照背景信号の除去率が低い。また、同図（ｂ）のように、出力レートが高くサンプル数も高い場合、遅延量の分解能も高くなる。その反面、サンプル数の増大に伴い演算負荷も増大し、処理のリアルタイム性を損なうおそれがある。そこで、同図（ｃ）のように、サンプル数は少ないまま、Ｄ／Ａ変換器２２の出力レートをデジタル参照背景信号のデータ点数よりも高くすることで、データ量を変えずアナログ参照背景信号の遅延量の分解能向上を図ることができる。具体的には、Ｄ／Ａ変換器２２は、入力されたデジタル参照背景信号のサンプル点の間を前後のサンプル値を用いて補間することにより、デジタル参照背景信号よりも高い分解能を有するアナログ参照背景信号を出力する。
【００３２】
図５は、背景信号除去のシミュレートの説明図である。同図（ａ）は、背景信号除去前の測距環境におけるアナログ受信信号および背景信号の特性を示す。アナログ受信信号からデジタル応答信号を抽出するためには、基準環境時の背景信号を減算する必要がある。同図（ｂ）は、同図（ａ）のアナログ受信信号からデジタル参照背景信号を減算し、さらに増幅およびデジタル化したデジタル減算信号の特性を示す。測距環境におけるデジタル減算信号は、測距対象となるデジタル応答信号に量子化誤差およびアパチャー誤差を含む。一方、基準環境におけるデジタル減算信号は、量子化誤差およびアパチャー誤差そのものである。したがって、同図（ｃ）に示すように、測距環境におけるデジタル減算信号と、基準環境におけるそれ（デジタル補正信号）とを補正部２４にて減算することで、ターゲットＴからの応答信号をデジタル化したデジタル応答信号を得ることができる。
【００３３】
このように、本実施形態では、受信アンテナ１１によって受信されたアナログ受信信号に含まれる背景信号成分の除去をアナログ信号ベースで行い、その処理結果をデジタル化したデジタル減算信号に含まれる誤差成分の除去をデジタル補正信号を用いてデジタル信号ベースで行う。このデジタル補正信号は、信号のデジタル化およびアナログ化を含むシステム内での処理によって信号に重畳する誤差成分を除去するための信号であり、記憶部２１に予め記憶されている。上述したように、Ａ／Ｄ変換での量子化誤差およびＤ／Ａ変換でのアパチャー誤差は共に再現性がある。本実施形態は、この点に着目し、基準環境においてこれらの誤差成分を再現し、これを除去するためのデジタル補正信号を生成する。そして、背景信号成分の除去および誤差成分の除去という２段階の処理を行うことで、背景信号成分、量子化誤差およびアパチャー誤差のいずれも有効に除去することができる。
【００３４】
本実施形態によれば、Ａ／Ｄ変換器２３やＤ／Ａ変換器２２の出力ビット数を増大等させずに済み、応答信号の強度が量子化誤差以下の場合であっても、Ｓ／Ｉ比を改善することが可能になる。
【００３５】
さらに、本実施形態によれば、送信アンテナからの直接波や大地反射波などの定常的な干渉波を有効に除去できる。利得の分解能は、一般的にはＡ／Ｄ変換の出力ビット数に依存するが、本実施形態によれば、アナログベースおよびデジタルベースの双方で減算を行うことで、利得の分解能を”ＭＩＮ（Ａ／Ｄ変換のビット数，Ｄ／Ａ変換のビット数）＋log2（Ｉ／Ｓ）”に高めることができる。なお、本実施形態は、量子化誤差およびアパチャー誤差の除去を想定したものだが、本発明はこれに限らず、例えば、Ｄ／Ａ変換器２２で発生するグリッチ等の統計的な誤差を含めて、システム内での処理によって信号に重畳する各種の誤差成分に対して広く適用可能である。
【００３６】
なお、本実施形態では、デジタル参照背景信号の遅延量の調整（ステップ２〜５）を行った後にデジタル参照背景信号の利得調整（ステップ６〜９）を行っているが、この利得調整を先に行った後に遅延量調整を行ってもよく、両者を同時並行的に行ってもよい。
【００３７】
また、本実施形態では、デジタル参照背景信号の遅延量・利得の調整をデジタルベースで行っているが、これをアナログベースで行ってもよい。この場合、デジタル参照背景信号とアナログ受信信号との遅延量・利得の減算値を求め、その減算値に基づいて背景信号調整部２６に対するデジタル参照背景信号の遅延量・利得を調整する。評価部２５は、デジタル処理部２内に設けられている必要は必ずしもなく、アナログ減算信号を読み出して背景信号調整部２６を調整してもよい。また、評価部２５は、アナログ減算器１３からのアナログ減算信号の出力（Ａ／Ｄ変換器２３への入力）を待たず、記憶部２１から読み出したデジタル参照背景信号と、レーダ回路１２が出力したアナログ受信信号とを直接読み出して調整することも可能である。
【図面の簡単な説明】
【００３８】
【図１】背景信号除去の説明図
【図２】パルスレーダ装置の構成図
【図３】背景信号除去プロセスのフローチャート
【図４】Ｄ／Ａ変換器の説明図
【図５】背景信号除去のシミュレートの説明図
【符号の説明】
【００３９】
１ アナログ処理部
１１ 受信アンテナ
１２ レーダ回路
１３ アナログ減算器
１４ 増幅器
１５ ローパスフィルタ
１６ 減衰器
２ デジタル処理部
２１ 記憶部
２２，２８ Ｄ／Ａ変換器
２３ Ａ／Ｄ変換器
２４ 補正部
２５ 評価部
２６ 背景信号調整部
２６ａ 遅延調整部
２６ｂ 利得調整部
２７ 雑音信号調整部
【技術分野】
【０００１】
本発明は、測距対象となるターゲットが存在する放射空間に放射されたパルス信号のうち、受信アンテナによって受信されたパルス信号をアナログ受信信号として受信して、ターゲットの測距を行うパルスレーダ装置に係り、特に、アナログ受信信号に含まれる不要な信号成分の除去に関する。
【背景技術】
【０００２】
パルスレーダ装置において、受信アンテナによって受信されたアナログ受信信号には、測距対象となるターゲットにて反射・散乱された応答信号（Ｓ）の他に、不要な背景信号等（Ｉ）も含まれている。背景信号としては、クラッタ信号や回折波等が挙げられる。クラッタ信号は、例えば大地（路面）といったターゲット以外の周囲環境に依存した反射成分である。また、回折波は、送信アンテナから送信されたパルスが回折して受信アンテナに直接入り込むノイズ成分である。測距でのノイズとなる背景信号には、再現性のない信号（ストキャスティックな信号）と、再現性のある信号とが存在する。前者に対しては、信号値の平均を算出するといった統計的な処理によってある程度除去することができる。しかしながら、後者に統計的な処理を施すと、逆に信号が強調されてしまい、Ｓ／Ｉ比の悪化を招いてしまう。
【０００３】
特許文献１には、デジタル化された受信信号と、予め記憶された再現性のある背景信号との減算によって、Ｓ／Ｎ比の向上を図るＦＭ−ＣＷレーダが開示されている。また、特許文献２には、デジタル化した上で記憶した再現性のある背景信号を再びアナログ化し、これと受信信号との減算によって、受信信号に含まれる背景信号成分を除去する近接物体検出用レーダシステムが開示されている。
【０００４】
【特許文献１】特開２００１−３１８１４３号公報
【特許文献２】特表２００１−５２６７６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、一般的なアナログデジタル変換（以下、「Ａ／Ｄ変換」という）では、丸め誤差（以下、「量子化誤差」という）が重畳する。また、デジタルアナログ変換（以下、「Ｄ／Ａ変換」という）では、量子化誤差以外にアパチャー誤差も重畳する。上述した特許文献１，２では、これらの誤差成分が考慮されていない。そのため、特許文献１では、応答信号の強度が量子化誤差よりも低い場合、Ａ／Ｄ変換によって、応答信号自体が量子化により丸められ、結果的に消去されてしまうといった事態が生じ得る。一方、特許文献２では、応答信号が消去されてしまうことはないが、量子化誤差およびアパチャー誤差よりも応答信号の強度が小さく、Ｓ／Ｉ比を十分に改善することができない。また、特許文献１，２のいずれであっても、応答信号の強度を量子化誤差よりも大きくする必要があるので、Ｓ／Ｉ比の低下にしたがって、Ａ／Ｄ変換器やＤ／Ａ変換器の出力ビット数を増大させる必要がある他、より大きな容量のメモリを用いる必要もあった。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、アナログ受信信号に含まれる背景信号成分およびシステム内での処理によって信号に重畳する誤差成分を有効に除去することである。
【課題を解決するための手段】
【０００７】
かかる課題を解決するために、本発明は、記憶部と、Ｄ／Ａ変換器と、アナログ減算器と、Ａ／Ｄ変換器と、補正部とを有し、測距対象となるターゲットが存在する放射空間に放射されたパルス信号のうち、受信アンテナによって受信されたパルス信号をアナログ受信信号として受信して、ターゲットの測距を行うパルスレーダ装置を提供する。記憶部には、デジタル参照背景信号とデジタル補正信号とが記憶されている。デジタル参照背景信号は、アナログ受信信号に含まれるターゲット以外の背景に起因した背景信号成分を除去するためのデジタル信号である。また、デジタル補正信号は、信号のデジタル化およびアナログ化を含むシステム内での処理によって信号に重畳する誤差成分を除去するためのデジタル信号である。Ｄ／Ａ変換器は、記憶部から読み出されたデジタル参照背景信号をアナログ化することによって、アナログ参照背景信号を出力する。アナログ減算器は、アナログ受信信号と、Ｄ／Ａ変換器から出力されたアナログ参照背景信号との減算を行うことによって、アナログ受信信号から背景信号成分を除去したアナログ減算信号を出力する。Ａ／Ｄ変換器は、アナログ減算信号をデジタル化することによって、デジタル減算信号を出力する。補正部は、記憶部から読み出されたデジタル補正信号に基づいて、Ａ／Ｄ変換器から出力されたデジタル減算信号を補正することにより、ターゲットの測距に用いられるデジタル応答信号を出力する。
【０００８】
ここで、本発明において、デジタル参照背景信号は、放射空間内にターゲットが存在しない状態で受信されたアナログ受信信号をＡ／Ｄ変換器でデジタル化した信号であってもよい。また、デジタル補正信号は、アナログ減算器から出力されたアナログ減算信号をＡ／Ｄ変換器によってデジタル化した信号であってもよい。このアナログ減算信号は、放射空間内にターゲットが存在しない状態で受信されたアナログ受信信号と、Ｄ／Ａ変換器から出力されたアナログ参照背景信号とをアナログ減算器によって減算したものである。
【０００９】
また、本発明において、第１の減衰器、遅延調整部および第２の減衰器の少なくとも一つをさらに設けてもよい。第１の減衰器は、Ｄ／Ａ変換器とアナログ減算器との間に設けられており、アナログ参照背景信号の利得を減衰させる。また、遅延調整部は、記憶部とＤ／Ａ変換器との間に設けられており、Ｄ／Ａ変換器から出力されたアナログ参照背景信号の遅延量を調整する。第２の減衰器は、記憶部とＤ／Ａ変換器との間に設けられており、Ｄ／Ａ変換器から出力されたアナログ参照背景信号の利得を調整する。また、デジタル参照背景信号と、放射空間内にターゲットが存在しない状態で受信されたアナログ受信信号とに基づいて、遅延調整部の遅延または第２の減衰部の利得を調整する評価部をさらに設けてもよい。
【００１０】
また、本発明において、Ｄ／Ａ変換器は、入力されたデジタル参照背景信号のサンプル点の間を前後のサンプル値を用いて補間することにより、デジタル参照背景信号よりも高い分解能を有するアナログ参照背景信号を出力することが好ましい。
【００１１】
さらに、本発明において、Ｄ／Ａ変換器は、アナログ参照背景信号の利得をデューティ比によって可変に設定することが好ましい。この場合、Ｄ／Ａ変換器とアナログ減算器との間に設けられ、Ｄ／Ａ変換器が出力したアナログ参照背景信号を時間的に平準化するローパスフィルタをさらに設けてもよい。
【発明の効果】
【００１２】
本発明によれば、受信アンテナによって受信されたアナログ受信信号に含まれる背景信号成分の除去をアナログ信号ベースで行い、その処理結果をデジタル化したデジタル減算信号に含まれる誤差成分の除去をデジタル補正信号を用いてデジタル信号ベースで行う。このデジタル補正信号は、信号のデジタル化およびアナログ化を含むシステム内での処理によって信号に重畳する誤差成分を除去するための信号であり、記憶部に予め記憶されている。このような２段階の処理を通じて、背景信号成分を有効に除去でき、かつ、Ａ／Ｄ変換で信号に重畳する量子化誤差およびＤ／Ａ変換で信号に重畳するアパチャー誤差の双方も有効に除去することができる。
【発明を実施するための最良の形態】
【００１３】
（背景信号除去のモデル）
まず、本実施形態に係るパルスレーダ装置の具体的な構成の説明に先立ち、背景信号除去の概要について説明する。図１は、背景信号除去の説明図である。同図（ａ）は、放射空間内に測距対象となるターゲットが存在しない状況（以下、「基準環境」という）で受信されたアナログ受信信号の波形を示す。基準環境におけるアナログ受信信号は、背景信号そのものである。同図（ｂ）に示すように、アナログ受信信号がデジタル化され、デジタル参照背景信号が生成される。このデジタル参照背景信号には、Ａ／Ｄ変換で重畳する量子化誤差が含まれている。ターゲットが存在する状況下であってもアナログ受信信号のＳ／Ｉ比が低ければ、アナログ受信信号は背景信号と見なすことができるので、この場合には、これを基準環境のアナログ受信信号として扱う。これは、例えば路面に存在する側溝等のように、定常的に存在する対象物をターゲットとして検出する場合に有効である。
【００１４】
同図（ｃ）は、同図（ｂ）のデジタル参照背景信号を再びアナログ化し、背景信号との減算を行った信号（アナログ減算信号）の理想形である。デジタル参照背景信号にはＡ／Ｄ変換時に量子化誤差が重畳するので、アナログ減算信号は、本来、量子化誤差のみの信号となるはずである。しかしながら、実際には、のアナログ参照背景信号には、Ｄ／Ａ変換時に量子化誤差とアパチャー誤差とがアナログ参照背景信号に更に重畳する。したがって、実際のアナログ減算信号は、同図（ｄ）に示すように量子化誤差とアパチャー誤差との合成信号となる。本実施形態では、これらの誤差成分を除去するために、同図（ｅ）に示すようにアナログ減算信号を用意し、これをデジタル化したデジタル補正信号をシステム内に記憶しておく。デジタル補正信号は、信号のデジタル化およびアナログ化を含むシステム内での処理によって信号に重畳する誤差成分を除去するために用いられる。
【００１５】
同図（ｄ）のアナログ減算信号をデジタル化したデジタル減算信号と、同図（ｅ）のデジタル補正信号とを減算すると、同図（ｆ）に示すようにフラットな信号を得る。また、放射空間内にターゲットが存在する状況（以下、「測距環境」という）では、たとえターゲットが変動するとしても、同図（ｇ）に示すように量子化誤差およびアパチャー誤差の影響を除去した理想的なデジタル応答信号を得ることができる。本発明は、かかる点に着目したものであり、このようなデジタル応答信号を用いてターゲットの測距を行うことで、測距精度の向上を図る。これに対して、同図（ｈ）に示すように、上記誤差成分が重畳したままのデジタル応答信号では、十分な測距精度を確保することが困難である。
【００１６】
（パルスレーダ装置）
図２は、本実施形態に係るパルスレーダ装置の構成図であり、上述した概念をハードウェア的に実現したものである。このパルスレーダ装置は、アナログ信号ベースでの処理を行うアナログ処理部１と、デジタル信号ベースでの処理を行うデジタル処理部２とに大別される。アナログ処理部１は、受信アンテナ１１と、レーダ回路１２と、アナログ減算器１３とを主体に構成されており、主にターゲットＴ等によって反射された送信パルスを受信する。受信アンテナ１１は、パルスの放射空間内に測距対象となるターゲットＴが存在する状態（測距環境）において、あるいは、測距対象のターゲットＴが存在しない状態（基準環境）において、送信系（図示しない送信アンテナ）によって送信された送信パルスを受信する。レーダ回路１２は、受信アンテナ１１によって受信された受信パルスをサンプリングし、アナログ受信信号を出力する。アナログ減算器１３は、レーダ回路１２によって出力されたアナログ受信信号と、デジタル処理部２中のＤ／Ａ変換器２２によって出力されたアナログ参照背景信号との減算を行い、この減算結果をアナログ減算信号として出力する。
【００１７】
アナログ処理部１は、上記回路要素の他に、増幅器１４、ローパスフィルタ１５および減衰器１６も有する。増幅器１４は、アナログ減算器１３と、デジタル処理部２（正確には、Ａ／Ｄ変換器２３）との間に設けられており、デジタル補正信号の取得時およびデジタル応答信号の取得時の双方において、アナログ減算器１３によって出力されたアナログ減算信号を増幅する。ローパスフィルタ１５および減衰器１６は、デジタル処理部２中のＤ／Ａ変換器２２と、アナログ減算器１３との間に設けられている。減衰器１６は、アナログ減算器１３からＡ／Ｄ変換器２３に至る処理系における信号の利得増幅分だけ、Ｄ／Ａ変換器２２から出力されたアナログ参照背景信号の利得を減衰させる。減衰器１６としては、例えばアッテネータを用いることができ、Ｄ／Ａ変換器２２によって出力されたデジタル参照背景信号をアナログ受信信号と同じ利得に減衰させる。
【００１８】
デジタル処理部２は、記憶部２１と、Ｄ／Ａ変換器２２と、Ａ／Ｄ変換器２３と、補正部２４とを主体に構成されており、主にアナログ処理部１が受信したアナログ受信信号からデジタル応答信号を抽出する。そして、このデジタル処理を行うために必要な信号、あるいは、このデジタル処理によって生成された信号は、記憶部２１に格納・記憶され、必要に応じて読み出される。記憶部２１に格納される信号には、デジタル参照背景信号、デジタル補正信号、デジタル応答信号の３種類がある。デジタル参照背景信号は、図１（ｂ）で示した信号であり、基準環境で受信されたアナログ受信信号に含まれるターゲットＴ以外の背景に起因した背景信号成分を除去するために用いられる。この信号は、基準環境におけるアナログ受信信号をＡ／Ｄ変換器２３でデジタル化することによって得られる。デジタル補正信号は、同図（ｅ）で示した信号であり、システム内部の処理において生じる誤差成分を補正するために用いられる。この信号は、基準環境におけるアナログ受信信号と、Ｄ／Ａ変換器２２によって出力されたアナログ参照背景信号との減算値をＡ／Ｄ変換器２３でデジタル化することによって得られる。デジタル応答信号は、同図（ｈ）に示した信号であり、ターゲットＴの測距に用いられる。この信号は、測距環境において記憶部２１から読み出されたデジタル補正信号に基づいて、Ａ／Ｄ変換器２３から出力されたデジタル減算信号を補正したものである。
【００１９】
補正部２４は、測距環境において用いられ、デジタル応答信号を抽出するために、アナログ処理部１におけるアナログ減算器１３からＡ／Ｄ変換器２３を介して入力されたデジタル化されたデジタル減算信号と、記憶部２１から読み出されたデジタル補正信号との減算を行い、デジタル応答信号を出力する。デジタル応答信号は、測距対象データとして取り扱われ、これによって測距対象であるターゲットＴまでの距離が算出される。
【００２０】
デジタル処理部２は、上記回路要素の他に、評価部２５、背景信号調整部２６、雑音信号調整部２７およびＤ／Ａ変換器２８も有する。評価部２５は、デジタル処理部２におけるＡ／Ｄ変換器２３の出力側に設けられている。背景信号調整部２６は、記憶部２１とＤ／Ａ変換器２２との間に設けられており、記憶部２１に記憶されたデジタル参照背景信号を読み出し、必要に応じてその利得（振幅）や遅延量（位相）を調整する。背景信号調整部２６は、遅延調整部２６ａと、利得調整部２６ｂとで構成される。雑音信号調整部２７は、記憶部２１に記憶されたデジタル補正信号を読み出して、Ｄ／Ａ変換器２８を介した増幅器１４に対する利得制御を行う。
【００２１】
本実施形態において、ローパスフィルタ１５を設けた理由は、Ｄ／Ａ変換器２２の振幅（利得）の分解能よりも高い精度でアナログ参照背景信号を生成するためである。Ｄ／Ａ変換器２２は、出力値に応じた電圧値をデューティ比で出力する。ローパスフィルタ１５は、このデューティ比を時間的に平準化し、これをアナログ参照背景信号として出力する。これによって、Ａ／Ｄ変換器２２の本来の分解能よりも高いレベルで、アナログ参照背景信号の電圧を設定することが可能になり、より精度の高い参照信号が得られる。
【００２２】
図３は、背景信号除去プロセスのフローチャートであり、記憶部２１に何ら信号が格納されていない初期状態から、（１）デジタル参照背景信号を得るまでの手順、（２）デジタル補正信号を得るまでの手順、（３）測距対象データであるデジタル応答信号を得るまでの手順を統合的に示している。デジタル参照背景信号およびデジタル補正信号の取得は共に、基準環境で受信されたアナログ受信信号に基づいて行われる。これに対して、デジタル応答信号の取得は、測距環境で受信されたアナログ受信信号に基づいて行われる。アナログ受信信号は、それが必要となる毎に受信アンテナ１１およびレーダ回路１２を経由して取得される。その際、各環境下でのアナログ受信信号を記憶しておけば、これらを複数回取得せずに済む。
【００２３】
まず、ステップ１において、デジタル参照背景信号が取得される。具体的には、基準環境、すなわち、放射空間内にターゲットＴが存在しない状態において、受信アンテナ１１およびレーダ回路１２によって、アナログ受信信号が取得される。理論上、アナログ受信信号には、ターゲットＴ以外の背景に起因した背景信号成分のみが含まれている。取得されたアナログ受信信号は、Ａ／Ｄ変換器２３によってデジタル化された上で、デジタル参照背景信号として記憶部２１に格納される。なお、ここでの処理は、アナログ減算器１３、増幅器１４および補正部２４を介して行われるが、この状態では、デジタル参照背景信号およびデジタル補正信号が記憶部２１に未だ格納されていない。したがって、これらのユニット１３，１４，２４において、後述するような処理は行われず、入力がそのまま出力となる点に留意されたい。また、受信アンテナ１１等による信号の取得が正常ではなく、デジタル参照背景信号が適正でないと判断される場合には、これが正常に取得されるまで、デジタル参照背景信号の取得が繰り返される。
【００２４】
ステップ２では、記憶部２１からデジタル参照背景信号が読み出され、Ｄ／Ａ変換器２２によってアナログ化されたアナログ参照背景信号がアナログ減算器１３に入力される。これに続くステップ３では、アナログ減算器１３によってアナログ参照背景信号と受信信号との減算が行われ、アナログ減算信号が出力される。出力されたアナログ減算信号は、Ａ／Ｄ変換器２３によってデジタル化され、デジタル減算信号として出力される。
【００２５】
ステップ４では、デジタル処理部２に入力されたデジタル減算信号の遅延量（位相差）が評価部２５によって評価され、Ａ／Ｄ変換器２３に入力されたデジタル参照背景信号の遅延量が適正であるか否かが判断される。デジタル減算信号の遅延量が最小（min）でない場合には、Ａ／Ｄ変換器２３に入力されたデジタル参照背景信号が適正でないと判断される。この場合にはステップ５に進む。ステップ５では、ステップ４で評価した遅延量に基づいて、背景信号調整部２６における遅延調整部２６ａに対してデジタル参照背景信号の遅延量、すなわち出力タイミングが調整される。その後、ステップ２に戻る。一方、ステップ４において、デジタル減算信号の遅延量が最小である場合、Ａ／Ｄ変換器２３に入力されたデジタル参照背景信号が適正であると判断して、ステップ６に進む。
【００２６】
ステップ６では、ステップ２と同様に、記憶部２１から参照背景信号が読み出され、Ｄ／Ａ変換器２２によってアナログ参照背景信号がアナログ減算器１３に入力される。これに続くステップ７では、ステップ３と同様に、アナログ減算器１３によってアナログ参照背景信号とアナログ受信信号との減算が行われ、アナログ減算信号が出力される。出力されたアナログ減算信号は、Ａ／Ｄ変換器２３によってデジタル化され、デジタル減算信号として出力される。
【００２７】
ステップ８では、ステップ７でデジタル処理部２に入力されたデジタル減算信号の利得が評価部２５によって評価され、Ａ／Ｄ変換器２３に入力されたデジタル参照背景信号の利得が適正であるか否かが判断される。デジタル減算信号の利得が最小（min）でない場合、Ａ／Ｄ変換器２３に入力されたデジタル参照背景信号が適正でないと判断される。この場合には、ステップ９に進み、ステップ８で評価した利得に基づいて、背景信号調整部２６における利得調整部２６ｂに対してデジタル参照背景信号の利得が調整される。その後、ステップ６に戻る。一方、ステップ８で、デジタル減算信号の利得が最小である場合、Ａ／Ｄ変換器２３に入力されたデジタル参照背景信号が適正であると判断され、ステップ１０に進む。
【００２８】
ステップ１０では、増幅器１４に対する利得制御が行われる。ステップ８で適正と判断された場合のデジタル減算信号が、デジタル補正信号として暫定的に記憶部２１へ格納される。そして、このデジタル補正信号に基づいて、増幅器１４に対する利得制御が行われる。この利得制御は、雑音信号調整部２７によってＡ／Ｄ変換器２３が規定する入力レンジ幅となるように利得（Gain）が算出され、その計算結果が、Ｄ／Ａ変換器２８を介して増幅器１４に反映される。
【００２９】
ステップ１０に続くステップ１１では、デジタル補正信号の取得が行われる。まず、受信アンテナ１１によって基準環境での受信パルスが受信され、レーダ回路１２によってサンプルされたアナログ受信信号が出力される。そして、アナログ受信信号は、アナログ減算器１３によってアナログ参照背景信号と減算されてアナログ減算信号が出力される。出力されたアナログ減算信号は、増幅器１４によって増幅される。増幅されたアナログ減算信号は、更にＡ／Ｄ変換器２３によってデジタル化され、デジタル補正信号として記憶部２１に格納される。デジタル減算信号は、補正部２４に入力されるが、この段階では記憶部２１にデジタル補正信号が未だ確定していない。したがって、補正部２４は、入力されたデジタル減算信号をそのまま出力する。また、ステップ１と同様に、制御部によって、デジタル補正信号の評価が行われる。例えばアナログ減算、増幅処理あるいはＡ／Ｄ変換処理等が正常に行われず、デジタル補正信号が適正でないと判断される場合には、これが適切に取得されるまでデジタル補正信号の取得が繰り返される。
【００３０】
ステップ１２では、デジタル応答信号の取得が行われる。まず、受信アンテナ１１によって測距環境での受信パルスが受信され、レーダ回路１２によってサンプルされたアナログ受信信号が出力される。そして、アナログ減算器１３によって、アナログ受信信号とアナログ参照背景信号とが減算されてアナログ減算信号が出力される。出力されたアナログ減算信号は、増幅器１４によって増幅される。増幅されたアナログ減算信号は、さらにＡ／Ｄ変換器２３によってデジタル化されてデジタル減算信号となる。測距環境におけるデジタル減算信号は、補正部２４によってデジタル補正信号と減算されてデジタル応答信号として記憶部２１に格納される。これ以降、アナログ受信信号が受信・取得される毎に、記憶部２１からデジタル背景信号とデジタル補正信号とが読み出され、これらに基づいた減算・補正処理が繰り返される。
【００３１】
図４は、ステップ２，６におけるＤ／Ａ変換器２２の説明図である。同図（ａ）に示すように、出力レートが低くサンプル数も少ない場合、遅延量の分解能が低く、デジタル参照背景信号の除去率が低い。また、同図（ｂ）のように、出力レートが高くサンプル数も高い場合、遅延量の分解能も高くなる。その反面、サンプル数の増大に伴い演算負荷も増大し、処理のリアルタイム性を損なうおそれがある。そこで、同図（ｃ）のように、サンプル数は少ないまま、Ｄ／Ａ変換器２２の出力レートをデジタル参照背景信号のデータ点数よりも高くすることで、データ量を変えずアナログ参照背景信号の遅延量の分解能向上を図ることができる。具体的には、Ｄ／Ａ変換器２２は、入力されたデジタル参照背景信号のサンプル点の間を前後のサンプル値を用いて補間することにより、デジタル参照背景信号よりも高い分解能を有するアナログ参照背景信号を出力する。
【００３２】
図５は、背景信号除去のシミュレートの説明図である。同図（ａ）は、背景信号除去前の測距環境におけるアナログ受信信号および背景信号の特性を示す。アナログ受信信号からデジタル応答信号を抽出するためには、基準環境時の背景信号を減算する必要がある。同図（ｂ）は、同図（ａ）のアナログ受信信号からデジタル参照背景信号を減算し、さらに増幅およびデジタル化したデジタル減算信号の特性を示す。測距環境におけるデジタル減算信号は、測距対象となるデジタル応答信号に量子化誤差およびアパチャー誤差を含む。一方、基準環境におけるデジタル減算信号は、量子化誤差およびアパチャー誤差そのものである。したがって、同図（ｃ）に示すように、測距環境におけるデジタル減算信号と、基準環境におけるそれ（デジタル補正信号）とを補正部２４にて減算することで、ターゲットＴからの応答信号をデジタル化したデジタル応答信号を得ることができる。
【００３３】
このように、本実施形態では、受信アンテナ１１によって受信されたアナログ受信信号に含まれる背景信号成分の除去をアナログ信号ベースで行い、その処理結果をデジタル化したデジタル減算信号に含まれる誤差成分の除去をデジタル補正信号を用いてデジタル信号ベースで行う。このデジタル補正信号は、信号のデジタル化およびアナログ化を含むシステム内での処理によって信号に重畳する誤差成分を除去するための信号であり、記憶部２１に予め記憶されている。上述したように、Ａ／Ｄ変換での量子化誤差およびＤ／Ａ変換でのアパチャー誤差は共に再現性がある。本実施形態は、この点に着目し、基準環境においてこれらの誤差成分を再現し、これを除去するためのデジタル補正信号を生成する。そして、背景信号成分の除去および誤差成分の除去という２段階の処理を行うことで、背景信号成分、量子化誤差およびアパチャー誤差のいずれも有効に除去することができる。
【００３４】
本実施形態によれば、Ａ／Ｄ変換器２３やＤ／Ａ変換器２２の出力ビット数を増大等させずに済み、応答信号の強度が量子化誤差以下の場合であっても、Ｓ／Ｉ比を改善することが可能になる。
【００３５】
さらに、本実施形態によれば、送信アンテナからの直接波や大地反射波などの定常的な干渉波を有効に除去できる。利得の分解能は、一般的にはＡ／Ｄ変換の出力ビット数に依存するが、本実施形態によれば、アナログベースおよびデジタルベースの双方で減算を行うことで、利得の分解能を”ＭＩＮ（Ａ／Ｄ変換のビット数，Ｄ／Ａ変換のビット数）＋log2（Ｉ／Ｓ）”に高めることができる。なお、本実施形態は、量子化誤差およびアパチャー誤差の除去を想定したものだが、本発明はこれに限らず、例えば、Ｄ／Ａ変換器２２で発生するグリッチ等の統計的な誤差を含めて、システム内での処理によって信号に重畳する各種の誤差成分に対して広く適用可能である。
【００３６】
なお、本実施形態では、デジタル参照背景信号の遅延量の調整（ステップ２〜５）を行った後にデジタル参照背景信号の利得調整（ステップ６〜９）を行っているが、この利得調整を先に行った後に遅延量調整を行ってもよく、両者を同時並行的に行ってもよい。
【００３７】
また、本実施形態では、デジタル参照背景信号の遅延量・利得の調整をデジタルベースで行っているが、これをアナログベースで行ってもよい。この場合、デジタル参照背景信号とアナログ受信信号との遅延量・利得の減算値を求め、その減算値に基づいて背景信号調整部２６に対するデジタル参照背景信号の遅延量・利得を調整する。評価部２５は、デジタル処理部２内に設けられている必要は必ずしもなく、アナログ減算信号を読み出して背景信号調整部２６を調整してもよい。また、評価部２５は、アナログ減算器１３からのアナログ減算信号の出力（Ａ／Ｄ変換器２３への入力）を待たず、記憶部２１から読み出したデジタル参照背景信号と、レーダ回路１２が出力したアナログ受信信号とを直接読み出して調整することも可能である。
【図面の簡単な説明】
【００３８】
【図１】背景信号除去の説明図
【図２】パルスレーダ装置の構成図
【図３】背景信号除去プロセスのフローチャート
【図４】Ｄ／Ａ変換器の説明図
【図５】背景信号除去のシミュレートの説明図
【符号の説明】
【００３９】
１ アナログ処理部
１１ 受信アンテナ
１２ レーダ回路
１３ アナログ減算器
１４ 増幅器
１５ ローパスフィルタ
１６ 減衰器
２ デジタル処理部
２１ 記憶部
２２，２８ Ｄ／Ａ変換器
２３ Ａ／Ｄ変換器
２４ 補正部
２５ 評価部
２６ 背景信号調整部
２６ａ 遅延調整部
２６ｂ 利得調整部
２７ 雑音信号調整部
【特許請求の範囲】
【請求項１】
測距対象となるターゲットが存在する放射空間に放射されたパルス信号のうち、受信アンテナによって受信された前記パルス信号をアナログ受信信号として受信して、前記ターゲットの測距を行うパルスレーダ装置において、
前記アナログ受信信号に含まれる前記ターゲット以外の背景に起因した背景信号成分を除去するためのデジタル参照背景信号と、信号のデジタル化およびアナログ化を含むシステム内での処理によって信号に重畳する誤差成分を除去するためのデジタル補正信号とを記憶する記憶部と、
前記記憶部から読み出された前記デジタル参照背景信号をアナログ化することによって、アナログ参照背景信号を出力するデジタルアナログ変換器と、
前記アナログ受信信号と、前記デジタルアナログ変換器から出力された前記アナログ参照背景信号との減算を行うことによって、前記アナログ受信信号から前記背景信号成分を除去したアナログ減算信号を出力するアナログ減算器と、
前記アナログ減算信号をデジタル化することによって、デジタル減算信号を出力するアナログデジタル変換器と、
前記記憶部から読み出された前記デジタル補正信号に基づいて、前記アナログデジタル変換器から出力された前記デジタル減算信号を補正することにより、前記ターゲットの測距に用いられるデジタル応答信号を出力する補正部と
を有することを特徴とするパルスレーダ装置。
【請求項２】
前記デジタル参照背景信号は、前記放射空間内に前記ターゲットが存在しない状態で受信された前記アナログ受信信号を前記アナログデジタル変換器によってデジタル化した信号であることを特徴とする請求項１に記載されたパルスレーダ装置。
【請求項３】
前記デジタル補正信号は、前記放射空間内に前記ターゲットが存在しない状態で受信された前記アナログ受信信号と、前記デジタルアナログ変換器から出力された前記アナログ参照背景信号とを前記アナログ減算器によって減算し、前記アナログ減算器から出力された前記アナログ減算信号を前記アナログデジタル変換器によってデジタル化した信号であることを特徴とする請求項１または２に記載されたパルスレーダ装置。
【請求項４】
前記デジタルアナログ変換器と前記アナログ減算器との間に設けられているとともに、前記アナログ参照背景信号の利得を減衰させる第１の減衰器をさらに有することを特徴とする請求項１から３のいずれかに記載されたパルスレーダ装置。
【請求項５】
前記記憶部と前記デジタルアナログ変換器との間に設けられているとともに、前記デジタルアナログ変換器から出力された前記アナログ参照背景信号の遅延量を調整する遅延調整部をさらに有することを特徴とする請求項１から４のいずれかに記載されたパルスレーダ装置。
【請求項６】
前記記憶部と前記デジタルアナログ変換器との間に設けられているとともに、前記デジタルアナログ変換器から出力された前記アナログ参照背景信号の利得を調整する第２の減衰部をさらに有することを特徴とする請求項１から５のいずれかに記載されたパルスレーダ装置。
【請求項７】
前記デジタル参照背景信号と、前記放射空間内に前記ターゲットが存在しない状態で受信された前記アナログ受信信号とに基づいて、前記遅延調整部の遅延または前記第２の減衰部の利得を調整する評価部をさらに有することを特徴とする請求項５または６に記載されたパルスレーダ装置。
【請求項８】
前記デジタルアナログ変換器は、入力された前記デジタル参照背景信号のサンプル点の間を前後のサンプル値を用いて補間することにより、前記デジタル参照背景信号よりも高い分解能を有する前記アナログ参照背景信号を出力することを特徴とする請求項１から７のいずれかに記載されたパルスレーダ装置。
【請求項９】
前記デジタルアナログ変換器は、前記アナログ参照背景信号の利得をデューティ比によって可変に設定し、
前記デジタルアナログ変換器と前記アナログ減算器との間に設けられ、前記デジタルアナログ変換器が出力した前記アナログ参照背景信号を時間的に平準化するローパスフィルタをさらに有することを特徴とする請求項１から８のいずれかに記載されたパルスレーダ装置。
【請求項１】
測距対象となるターゲットが存在する放射空間に放射されたパルス信号のうち、受信アンテナによって受信された前記パルス信号をアナログ受信信号として受信して、前記ターゲットの測距を行うパルスレーダ装置において、
前記アナログ受信信号に含まれる前記ターゲット以外の背景に起因した背景信号成分を除去するためのデジタル参照背景信号と、信号のデジタル化およびアナログ化を含むシステム内での処理によって信号に重畳する誤差成分を除去するためのデジタル補正信号とを記憶する記憶部と、
前記記憶部から読み出された前記デジタル参照背景信号をアナログ化することによって、アナログ参照背景信号を出力するデジタルアナログ変換器と、
前記アナログ受信信号と、前記デジタルアナログ変換器から出力された前記アナログ参照背景信号との減算を行うことによって、前記アナログ受信信号から前記背景信号成分を除去したアナログ減算信号を出力するアナログ減算器と、
前記アナログ減算信号をデジタル化することによって、デジタル減算信号を出力するアナログデジタル変換器と、
前記記憶部から読み出された前記デジタル補正信号に基づいて、前記アナログデジタル変換器から出力された前記デジタル減算信号を補正することにより、前記ターゲットの測距に用いられるデジタル応答信号を出力する補正部と
を有することを特徴とするパルスレーダ装置。
【請求項２】
前記デジタル参照背景信号は、前記放射空間内に前記ターゲットが存在しない状態で受信された前記アナログ受信信号を前記アナログデジタル変換器によってデジタル化した信号であることを特徴とする請求項１に記載されたパルスレーダ装置。
【請求項３】
前記デジタル補正信号は、前記放射空間内に前記ターゲットが存在しない状態で受信された前記アナログ受信信号と、前記デジタルアナログ変換器から出力された前記アナログ参照背景信号とを前記アナログ減算器によって減算し、前記アナログ減算器から出力された前記アナログ減算信号を前記アナログデジタル変換器によってデジタル化した信号であることを特徴とする請求項１または２に記載されたパルスレーダ装置。
【請求項４】
前記デジタルアナログ変換器と前記アナログ減算器との間に設けられているとともに、前記アナログ参照背景信号の利得を減衰させる第１の減衰器をさらに有することを特徴とする請求項１から３のいずれかに記載されたパルスレーダ装置。
【請求項５】
前記記憶部と前記デジタルアナログ変換器との間に設けられているとともに、前記デジタルアナログ変換器から出力された前記アナログ参照背景信号の遅延量を調整する遅延調整部をさらに有することを特徴とする請求項１から４のいずれかに記載されたパルスレーダ装置。
【請求項６】
前記記憶部と前記デジタルアナログ変換器との間に設けられているとともに、前記デジタルアナログ変換器から出力された前記アナログ参照背景信号の利得を調整する第２の減衰部をさらに有することを特徴とする請求項１から５のいずれかに記載されたパルスレーダ装置。
【請求項７】
前記デジタル参照背景信号と、前記放射空間内に前記ターゲットが存在しない状態で受信された前記アナログ受信信号とに基づいて、前記遅延調整部の遅延または前記第２の減衰部の利得を調整する評価部をさらに有することを特徴とする請求項５または６に記載されたパルスレーダ装置。
【請求項８】
前記デジタルアナログ変換器は、入力された前記デジタル参照背景信号のサンプル点の間を前後のサンプル値を用いて補間することにより、前記デジタル参照背景信号よりも高い分解能を有する前記アナログ参照背景信号を出力することを特徴とする請求項１から７のいずれかに記載されたパルスレーダ装置。
【請求項９】
前記デジタルアナログ変換器は、前記アナログ参照背景信号の利得をデューティ比によって可変に設定し、
前記デジタルアナログ変換器と前記アナログ減算器との間に設けられ、前記デジタルアナログ変換器が出力した前記アナログ参照背景信号を時間的に平準化するローパスフィルタをさらに有することを特徴とする請求項１から８のいずれかに記載されたパルスレーダ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００９−６８９４１（Ｐ２００９−６８９４１Ａ）
【公開日】平成２１年４月２日（２００９．４．２）
【国際特許分類】
【出願番号】特願２００７−２３６４９４（Ｐ２００７−２３６４９４）
【出願日】平成１９年９月１２日（２００７．９．１２）
【出願人】（０００００５３４８）富士重工業株式会社 (3,010)
【Ｆターム（参考）】
【公開日】平成２１年４月２日（２００９．４．２）
【国際特許分類】
【出願日】平成１９年９月１２日（２００７．９．１２）
【出願人】（０００００５３４８）富士重工業株式会社 (3,010)
【Ｆターム（参考）】
[ Back to top ]