パルス整形回路

【課題】伝搬ノイズや外来ノイズによる異常パルスがいかなるタイミングで発生しても、立ち上がりおよび立ち下がりを時間差無く検出し、波形を整形することを目的としている。
【解決手段】入力信号の立ち上がり部分のマスク信号を発生する回路と、前記入力信号の立ち下がり部分のマスク信号を発生する回路と、前記入力信号の最初の立ち上がりをラッチし前記立ち下がり部分のマスク信号によりリセットされる回路と、前記入力信号の最初の立ち下がりをラッチし前期立ち上がり部分のマスク信号によりリセットされる回路を有し、前記立ち上がり部分のマスク信号と前記立ち下がり部分のマスク信号のマスク幅は整形するパルス幅と同等に設定できるようにしたパルス整形回路。

【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、伝搬ノイズや外来ノイズにより発生する異常パルスを整形するパルス整形回路に関するものである。
【背景技術】
【０００２】
パルス整形は、半導体集積回路（ＬＳＩ）への入力信号に重畳する伝搬ノイズや外来ノイズあるいはチャタリング等によるシステムの誤動作を防止するために必要とされている。従来のパルス整形回路としては、ローパスフィルタを使用したものや、入力信号をクロック信号に同期化するものや、マルチバイブレータのパルスによりマスクするもの等がある。
【０００３】
例えば、特開平１１−４１０７５号公報（特許文献１）に示される波形整形回路は、入力信号をクロック信号に同期化するタイプのもので、フリップフロップ、カウンタ、クロック発信器等により構成され、クロック信号を用いてフリップフロップにおける出力信号をラッチするようにしている。これにより入力信号の立ち上がりエッジ及び立ち下がりエッギの波形整形は行っているが、クロック信号を用いてフリップフロップにおける出力信号をラッチするようにしているため、図８のタイミングチャートに示すように、デジタル信号１の最初の立ち上がりからデジタル信号２５の立ち上がりまでの間と、デジタル信号１の正常波形の最初の立ち下がりからデジタル信号２５の立ち下がりまでの間に時間差Td1、Td2が生じ、正常波形のパルス幅と整形波形のパルス幅に誤差が生じるという問題点がある。また、クロック発信器を必要とするため波形整形回路のコスト高の要因となっていた。
【０００４】
また、特開平１１−２３９０４５号公報（特許文献２）に示されるデジタル信号波形の整形回路は、マルチバイブレータのパルスによりマスクするタイプのもので、第1段のマルチバイブレータを用いて入力信号の最初の立ち上がりを検出し正極性パルス（マスク信号）を出力し、第2段のマルチバイブレータを用いてＯＲゲートの出力信号の立ち下がりを検出し負極性パルス（マスク信号）を出力するようにしている。しかしながら、マルチバイブレータの持つ再トリガ機能のために、図９に示すように、第1段のマルチバイブレータが設定した時間幅T1の正極性パルス（マスク信号）の出力期間中に、ノイズによるパルスPnが発生して入力信号の正常パルスが一時途切れた場合、第1段のマルチバイブレータは正常パルス復帰時に再トリガされる。このため、マスク期間経過後も引き続き正極性パルス（マスク信号）を延長して出力し、第2段のマルチバイブレータはこの延長された信号の立ち下がりを検出するため、正常波形のパルス幅と整形波形のパルス幅に誤差が生じるという問題点がある。
【０００５】
また、図１０に示すように、第1段のマルチバイブレータが設定した時間幅T2の正極性パルス（マスク信号）のマスク期間経過後の正常パルス期間中にノイズによるパルスPnが発生して入力信号が一時途切れた形となった場合、ＯＲゲートの出力信号も一時途切れた形となり、第２段のマルチバイブレータはこの立ち下がりを検出して負極性パルス（マスク信号）を出力するため、整形波形パルスに欠落を生じる。さらに、第1段のマルチバイブレータはノイズによるパルスＰｎから回復する際の立ち上がりを検出して再び正極性パルス（マスク信号）を出力し、第2段のマルチバイブレータはこの再び出力された信号の立ち下がりを検出するため、正常波形のパルス幅と整形波形のパルス幅に誤差が生じるという問題点がある。このように特許文献２のものは、入力信号が直接マルチバイブレータに入力されているため、マスク期間内のノイズによるパルスに対してはマルチバイブレータの再トリガ機能の影響を受け、マスク期間外のノイズによるパルスに対してはパルスの欠落およびマスク信号の再出力が発生し、整形波形に誤差が生じる原因となっていた。
【０００６】
【特許文献１】特開平１１−４１０７５号公報
【特許文献２】特開平１１−２３９０４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この発明は、上記のような問題点を解決するためになされたものであり、伝搬ノイズや外来ノイズによる異常パルスがいかなるタイミングで発生しても、立ち上がりおよび立ち下がりを時間差無く検出し、波形を整形することができるパルス整形回路を得ることを目的としている。
【課題を解決するための手段】
【０００８】
この発明になるパルス整形回路は、入力信号の立ち上がり部分のマスク信号を発生する第1のマスク信号発生回路と、前記入力信号の立ち下がり部分のマスク信号を発生する第2のマスク信号発生回路と、前記入力信号の最初の立ち上がりをラッチし前記第2のマスク信号発生回路の出力する立ち下り部分のマスク信号によりリセットされる第1のラッチ回路と、前記入力信号の最初の立ち下がりをラッチし前記第1のマスク信号発生回路の出力する立ち上がり部分のマスク信号によりリセットされる第2のラッチ回路を有することを特徴とする。
【発明の効果】
【０００９】
この発明の構成を採用することにより、正常パルスの途中でノイズが入っても、ラッチ信号がＨレベルを維持するため、マスク信号に再トリガの問題が発生せず、立ち上がり及び立ち下がりを時間差なく検出して、正常波形のパルス幅と誤差のないパルス幅に整形することができる。
【発明を実施するための最良の形態】
【００１０】
本発明の実施の形態について図１および図４に従って説明する。図１は本発明によるパルス整形回路の実施形態を示す回路図である。図４はパルス整形回路の実施形態の動作を示すタイミングチャートである。図１に示すように、本実施形態のパルス整形回路は、入力信号の立ち上がり部分に所定時間幅に設定された正極性パルス（以降、マスク信号と称す）を発生する第１のマスク信号発生回路Ｂ１と、入力信号の立ち下がり部分のマスク信号を発生する第２のマスク信号発生回路Ｂ２と、入力信号の最初の立ち上がりをラッチしマスク信号発生回路Ｂ２の出力する上記立ち下がり部分のマスク信号によりリセットされる第1のラッチ回路Ａ１と、入力信号の立ち下がりをラッチしマスク信号発生回路Ｂ１の出力する上記立ち上がり部分のマスク信号によりリセットされる第2のラッチ回路Ａ２と、入力信号を反転するＮＯＴゲートＮ１と、上記マスク信号発生回路Ｂ１、Ｂ２に与えるリセット信号を発生するリセット回路ＲＥＳＥＴにより構成される。
【００１１】
図２は上記ラッチ回路Ａ１およびラッチ回路Ａ２の機能表であり、図２に示すように、Ｒ端子に入力される信号がＨレベルの場合はＴ端子に入力される信号状態に関わらずＱ端子よりＬレベルを出力し、Ｒ端子に入力される信号がＬレベルの場合においてＴ端子に入力される信号が立ち上がるとＱ端子よりＨレベルを出力する機能を有し、実施の形態としては、７４ＬＳ７４に代表されるポジティブエッジトリガＤタイプフリップフロップにより容易に実現できる。
【００１２】
また、図３は上記マスク信号発生回路Ｂ１およびマスク信号発生回路Ｂ２の機能表であり、図３に示すように、Ｒ端子に入力される信号がＬレベルの場合においてＢ端子に入力される信号が立ち上がるとマスク信号をＱ端子より出力し、Ｂ端子に入力された信号がＨレベルの場合においてＲ端子に接続される信号が立ち下がるとマスク信号をＱ端子より出力する機能を有し、実施の形態としては、７４ＬＳ１２３に代表される直結リセット入力付きモノステーブルマルチバイブレータにより容易に実現できる。
【００１３】
図１のパルス整形回路において、異常パルスPnを含む入力信号Ｓｉは第1のラッチ回路Ａ１のＴ端子に接続される。第1のラッチ回路Ａ１においてＲ端子に入力されるマスク信号ＳＢ２がＬレベルであれば、入力信号Ｓｉの立ち上がりを検出してラッチ信号ＳＡ１はＨレベルとなり、マスク信号ＳＢ２がＬレベルの間は異常パルスが発生してもこの状態を保ち、マスク信号ＳＢ２がＨレベルになるとラッチ信号ＳＡ１はＬレベルとなる（図２参照）。
【００１４】
第1のマスク信号発生回路Ｂ１は、リセット信号ＳＲ１がＬレベルであればラッチ信号ＳＡ１の立ち上がりを検出することによりマスク信号ＳＢ１を出力する（図３参照）。
ＮＯＴゲートＮ１は、入力信号Ｓｉを入力し、入力反転信号Ｓｎｉを出力する。
第2のラッチ回路Ａ２においてＲ端子に入力されるマスク信号ＳＢ１がＬレベルであれば入力反転信号Ｓｎｉの立ち上がりを検出してラッチ信号ＳＡ２はＨレベルとなり、マスク信号ＳＢ１がＬレベルの間は異常パルスが発生してもこの状態を保ち、マスク信号ＳＢ１がＨレベルになるとラッチ信号ＳＡ２はＬレベルとなる（図２参照）。
【００１５】
また、第2のマスク信号発生回路Ｂ２は、リセット信号ＳＲ２がＬレベルであればラッチ信号ＳＡ２の立ち上がりを検出することによりマスク信号ＳＢ２を出力する（図３参照）。
図５は上記マスク信号発生回路Ｂ１およびマスク信号発生回路Ｂ２に接続され、マスク信号発生回路Ｂ１およびマスク信号発生回路Ｂ２の出力する正極性パルス（マスク信号）の時間幅を設定する電源電圧ＶＣＣとコンデンサＣｂ、抵抗Ｒｂを示す。
【００１６】
つぎに、上記実施形態のパルス整形回路の動作を図１および図４を参照しながら説明する。図４は、入力信号Ｓｉと、出力信号Ｓｏ（ラッチ信号ＳＡ１）と、マスク信号ＳＢ１と、入力反転信号Ｓｎｉと、出力反転信号Ｓｎｏ（ラッチ信号ＳＡ２）と、マスク信号ＳＢ２を示している。図４に示すように、図１に示した実施形態のパルス整形回路が定常状態において入力信号Ｓｉに異常パルスPnが発生した場合について考える。
ラッチ回路Ａ１のＲ端子に入力されたマスク信号ＳＢ２がＬレベルの場合、ラッチ回路Ａ１のＴ端子に入力された入力信号Ｓｉの最初の立ち上がりで出力信号Ｓｏ（ラッチ信号ＳＡ１）はＨレベルとなる。
【００１７】
これに伴い、マスク信号発生回路Ｂ１のＢ端子に入力された出力信号Ｓｏ（ラッチ信号ＳＡ１）が立ち上がると、マスク信号発生回路Ｂ１はマスク信号ＳＢ１を出力する。
一方、ラッチ回路Ａ２のＲ端子にマスク信号ＳＢ１が入力されるため、出力反転信号Ｓｎｏ（ラッチ信号ＳＡ２）はリセットされてＨレベルからＬレベルとなる。マスク信号ＳＢ１がＬレベルとなった後、入力反転信号Ｓｎｉに異常パルスがなければ出力反転信号Ｓｎｏ（ラッチ信号ＳＡ２）はＬレベルをラッチする。
【００１８】
マスク信号ＳＢ１がＬレベルのため、ラッチ回路Ａ２のＴ端子に入力される入力反転信号Ｓｎｉの最初の立ち上がりで出力信号Ｓｎｏ（ラッチ信号ＳＡ２）はＨレベルとなる。
マスク信号発生回路Ｂ２のＢ端子に入力された出力信号Ｓｎｏ（ラッチ信号ＳＡ２）が立ち上がると、マスク信号発生回路Ｂ２はマスク信号ＳＢ２を出力する。
ラッチ回路Ａ１のＲ端子にマスク信号ＳＢ２が入力されるため、出力信号Ｓｏ（ラッチ信号ＳＡ１）はリセットされてＨレベルからＬレベルとなる。
【００１９】
マスク信号ＳＢ２がＬレベルとなった後、入力信号Ｓｉに異常パルスがなければ出力信号Ｓｏ（ラッチ信号ＳＡ１）はＬレベルをラッチする。
その結果、出力信号Ｓｏ（ラッチ信号ＳＡ１）からは入力信号Ｓｉの異常パルスを整形した波形が出力され、出力反転信号Ｓｎｏ（ラッチ信号ＳＡ２）からは異常パルスを整形した波形の反転波形が出力される。
【００２０】
以上のように、この発明の実施形態によれば、ラッチ信号ＳＡ１を出力信号Soとして出力することにより入力信号Ｓｉに含まれる異常ノイズを整形した波形を出力することができ、また、ラッチ信号ＳＡ２を出力信号Snoとして出力することにより入力信号Ｓｉに含まれる異常ノイズを整形した波形の反転出力とすることができる。
【００２１】
次に、リセット回路ＲＥＳＥＴの機能について説明する。今、電源投入時等の初期状態において、ラッチ信号ＳＡ１およびラッチ信号ＳＡ２がＨレベルの場合、入力信号Ｓｉが立ち上がってもラッチ信号ＳＡ１およびラッチ信号ＳＡ２はＨレベルのままであり、立ち上がりを検出しないマスク信号発生回路Ｂ１およびマスク信号発生回路Ｂ２はマスク信号ＳＢ１およびマスク信号ＳＢ２を出力しないため、ラッチ回路Ａ１およびラッチ回路Ａ２はリセットされず、パルス整形回路はこう着状態に陥ってしまう。
【００２２】
しかし、マスク信号発生回路Ｂ１のＲ端子に立ち下がりのリセット信号Ｒ１を入力し、マスク信号発生回路Ｂ２のＲ端子に立ち下がりのリセット信号Ｒ２を入力することにより、マスク信号発生回路Ｂ１およびマスク信号発生回路Ｂ２はマスク信号を出力するため、ラッチ回路Ａ１およびラッチ回路Ａ２がリセットされてパルス整形回路を正常状態に復帰させることができる。なお、上記リセット信号はマスク信号発生回路Ｂ１のＲ端子のみ、あるいはマスク信号発生回路Ｂ２のＲ端子のみに接続してもパルス整形回路は正常状態に復帰することができ、以後は自走運転する。
【００２３】
リセット信号Ｒ１およびリセット信号Ｒ２を出力するリセット回路ＲＥＳＥＴの一例を図６に示している。図６に示すようにリセット回路は、電源電圧ＶＣＣ、コンデンサＣｒ、抵抗Ｒｒ、ＮＯＴゲートＮ２から構成されている。簡単なリセット回路である電源電圧ＶＣＣをＮＯＴゲートの入力としＮＯＴゲートの出力をリセット信号とするリセット回路の場合、電源投入時において、マスク信号発生回路Ｂ１およびマスク信号発生回路Ｂ２が動作電圧に達すまでに電源電圧ＶＣＣが立ち上がると、マスク信号発生回路Ｂ１およびマスク信号発生回路Ｂ２が電源電圧ＶＣＣの立ち上がりを検出できないため、コンデンサＣｒと抵抗Ｒｒを追加する。
【００２４】
コンデンサＣｒと抵抗Ｒｒを用いて一次遅れ回路を形成し、電源電圧ＶＣＣの立ち上がり傾斜を緩やかにした一次遅れ電圧Ｖ１を生成する。一次遅れ電圧Ｖ１がＮＯＴゲートＮ２の閾値を超えるとＮＯＴゲートＮ２は急峻に立ち下がる電圧Ｖ２を出力する。ここで、立ち上がり傾斜が緩やかな一次遅れ電圧Ｖ１によるＮＯＴゲートＮ２におけるチャタリングを防止するために、ＮＯＴゲートＮ２はシュミットトリガ機能付きとしており、実施の形態としては、７４ＬＳ１４に代表されるシュミットトリガ機能付きインバータにより容易に実現できる。立ち下がり電圧Ｖ２をリセット信号Ｒ１およびリセット信号Ｒ２として出力することにより、波形回路をリセットし、正常状態に復帰することができる。
【００２５】
つぎに、上記実施形態のパルス整形回路のリセット動作を図１および図７を参照しながら説明する。図７は、電源電圧ＶＣＣと、一次遅れ電圧Ｖ１と、立ち下がり電圧Ｖ２と、入力信号Ｓｉと、出力信号Ｓｏ（ラッチ信号ＳＡ１）と、マスク信号ＳＢ１と、出力反転信号Ｓｎｏ（ラッチ信号ＳＡ２）と、マスク信号ＳＢ２を示している。
初期状態において、電源電圧ＶＣＣは０Ｖ、出力信号Ｓｏ（ラッチ信号ＳＡ１）および出力反転信号Ｓｎｏ（ラッチ信号ＳＡ２）はＨレベルとする。
【００２６】
電源電圧ＶＣＣの立ち上がり時に電源電圧ＶＣＣがＮＯＴゲートＮ２の動作電圧に達すと、ＮＯＴゲートＮ２はＨレベルを出力する。同時に、電源電圧ＶＣＣがラッチ回路Ａ１およびラッチ回路Ａ２およびマスク信号発生回路Ｂ１およびマスク信号発生回路Ｂ２の動作電圧に達すが、入力信号Ｓｉが変化しても出力信号Ｓｏ（ラッチ信号ＳＡ１）および出力反転信号Ｓｎｏ（ラッチ信号ＳＡ２）がＨレベルのままであるため、マスク信号発生回路Ｂ１およびマスク信号発生回路Ｂ２はマスク信号を出力せず、波形整形回路はこう着状態となる。
【００２７】
電源電圧ＶＣＣの立ち上がり波形を、コンデンサＣｒと抵抗Ｒｒの一次遅れ回路により傾斜の緩やかな一次遅れ電圧Ｖ１とする。一次遅れ電圧Ｖ１がＮＯＴゲートＮ２の閾値を越えると、ＮＯＴゲートＮ２は急峻に立ち下がる電圧Ｖ２を出力する。立ち下がり電圧Ｖ２をリセット信号Ｒ１としてＲ端子に入力したマスク信号発生回路Ｂ１はマスク信号ＳＢ１を出力し、立ち下がり電圧Ｖ２をリセット信号Ｒ２としてＲ端子に入力したマスク信号発生回路Ｂ２はマスク信号ＳＢ２を出力する。
【００２８】
マスク信号ＳＢ１をＲ端子に入力するラッチ回路Ａ２はリセットされ出力信号Ｓｎｏ（ラッチ信号ＳＡ２）をＬレベルとし、マスク信号ＳＢ２をＲ端子に入力するラッチ回路Ａ１はリセットされ出力信号Ｓｏ（ラッチ信号ＳＡ１）をＬレベルとする。
その結果、リセットが完了し、次の入力信号Ｓｉの立ち上がりでラッチ回路Ａ１は出力信号Ｓｏ（ラッチ信号ＳＡ１）をＨレベルとし、この立ち上がりによりマスク信号発生回路Ｂ１はマスク信号ＳＢ１を出力するため、回路は正常状態に復帰するものである。この構成により、電源投入時や誤動作時における回路の不安定状態時に回路をリセットし、正常状態に復帰させることができる。
【００２９】
この発明になるパルス整形回路は上記のように構成したので、正常パルスの途中でノイズが入ってもラッチ信号がＨレベルを維持するため、マスク信号に再トリガの問題が発生せず、立ち上がり及び立ち下がりを時間差なく検出して正常波形のパルス幅と誤差のないパルス幅に整形することができる。また、前記立ち上がり部分のマスク信号と前記立ち下がり部分のマスク信号のマスク幅は任意に調整することができ、整形する正常パルス幅と同等に設定することにより正常波形の立ち上がりおよび立ち上がり以外の部分もマスクすることができるため、いかなるタイミングで異常パルスが発生してもパルスを整形することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態１によるパルス整形回路である。
【図２】本発明の実施形態１によるパルス整形回路におけるラッチ回路の機能表である。
【図３】本発明の実施形態１によるパルス整形回路におけるマスク信号発生回路の機能表である。
【図４】本発明の実施形態１によるパルス整形回路の動作を示すタイミングチャートである。
【図５】本発明の実施形態１によるパルス整形回路におけるマスク幅を設定するコンデンサと抵抗の接続図である。
【図６】本発明の実施形態１によるパルス整形回路におけるリセット回路図である。
【図７】本発明の実施形態１によるパルス整形回路におけるリセット回路の動作を示すタイミングチャートである。
【図８】従来の波形整形回路の動作を示すタイミングチャートである。
【図９】従来のデジタル信号波形の整形回路の動作を示すタイミングチャートである。
【図１０】従来のデジタル信号波形の整形回路の動作を示す他のタイミングチャートである。
【符号の説明】
【００３１】
Ｓｉ入力信号、Ｓｎｉ入力反転信号、Ｓｏ出力信号、
Ｓｎｏ出力反転信号、ＳＡ１ラッチ信号、ＳＡ２ラッチ信号、
ＳＢ１マスク信号、ＳＢ２マスク信号、ＳＲ１リセット信号、
ＳＲ２リセット信号、Ａ１ラッチ回路、Ａ２ラッチ回路、
Ｂ１マスク信号発生回路、Ｂ２マスク信号発生回路、
Ｎ１ＮＯＴゲート、ＲＥＳＥＴリセット回路、
Ｃｂコンデンサ、Ｒｂ抵抗、ＶＣＣ電源電圧、
Ｃｒコンデンサ、Ｒｒ抵抗、Ｖ１一次遅れ電圧、
Ｖ２立ち下がり電圧、Ｎ２ＮＯＴゲート、Ｒ１リセット信号出力端子、
Ｒ２リセット信号出力端子。

【特許請求の範囲】
【請求項１】
入力信号の立ち上がり部分のマスク信号を発生する第1のマスク信号発生回路と、前記入力信号の立ち下がり部分のマスク信号を発生する第2のマスク信号発生回路と、前記入力信号の最初の立ち上がりをラッチし前記第2のマスク信号発生回路の出力する立ち下り部分のマスク信号によりリセットされる第1のラッチ回路と、前記入力信号の最初の立ち下がりをラッチし前記第1のマスク信号発生回路の出力する立ち上がり部分のマスク信号によりリセットされる第2のラッチ回路を有することを特徴とするパルス整形回路。
【請求項２】
前記立ち上がり部分のマスク信号と前記立ち下がり部分のマスク信号のマスク幅は整形するパルス幅に応じて調整することを特徴とする請求項１記載のパルス整形回路。
【請求項３】
前記立ち上がり部分のマスク信号と前記立ち下がり部分のマスク信号のマスク幅は整形するパルス幅と同等に設定したことを特徴とする請求項１記載のパルス整形回路。
【請求項４】
前記マスク信号を発生する第1及び第2のマスク信号発生回路にリセット信号を入力するリセット回路を有することを特徴とする請求項１記載のパルス整形回路。
【請求項５】
上記リセット回路は、コンデンサＣｒと抵抗Ｒｒからなる一次遅れ回路と、上記一次遅れ回路にて生成される一次遅れ電圧Ｖ１の所定閾値を検出して急峻に立ち下がる電圧Ｖ２を出力するＮＯＴゲートとから構成されることを特徴とする請求項４記載のパルス整形回路。
【請求項６】
前記第1及び第2のラッチ回路は、Ｒ端子に入力される信号がＨレベルの場合はＴ端子に入力される信号状態に関わらずＱ端子よりＬレベルを出力し、Ｒ端子に入力される信号がＬレベルの場合においてＴ端子に入力される信号が立ち上がるとＱ端子よりＨレベルを出力する機能を有するフリップフロップであることを特徴とする請求項１記載のパルス整形回路。
【請求項７】
前記第1及び第2のマスク信号発生回路は、Ｒ端子に入力される信号がＬレベルの場合においてＢ端子に入力される信号が立ち上がるとマスク信号をＱ端子より出力し、Ｂ端子に入力された信号がＨレベルの場合においてＲ端子に接続される信号が立ち下がるとマスク信号をＱ端子より出力する機能を有するマルチバイブレータであることを特徴とする請求項１記載のパルス整形回路。

【図１】