ファイバチャネルアービトレート型ループシステムにおけるデバイスアクセスフェアネスのための方法および装置
【課題】ファイバチャネルアービトレート型ループシステムを複数のファイバチャネルループデバイス間においてスイッチする方法および装置を提供すること。
【解決手段】本発明の一局面において、システムは、ARM、OPNおよびCLSを含むアービトレート型ループプリミティブに少なくとも一部は基いてスイッチする。例示的な相互接続システムは、ポート(1221,1231,1225,1230)、接続装置、ならびにALPAアドレスおよびそれらに関するポートより構成されるルーティングテーブルを含むルート決定装置(1226)を含む。ルート決定装置は各ポートと接続装置に結合され、接続装置はアービトレート型ループプリミティブに基づいてポート間の経路を作成する。一実施形態において、システムはフレームが複数のポートに移動され得るようなトランクを含む。
【解決手段】本発明の一局面において、システムは、ARM、OPNおよびCLSを含むアービトレート型ループプリミティブに少なくとも一部は基いてスイッチする。例示的な相互接続システムは、ポート(1221,1231,1225,1230)、接続装置、ならびにALPAアドレスおよびそれらに関するポートより構成されるルーティングテーブルを含むルート決定装置(1226)を含む。ルート決定装置は各ポートと接続装置に結合され、接続装置はアービトレート型ループプリミティブに基づいてポート間の経路を作成する。一実施形態において、システムはフレームが複数のポートに移動され得るようなトランクを含む。
Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298
【特許請求の範囲】
【請求項1】
ファイバチャネルアービトレート型ループデバイスを相互接続するシステムであって、該システムは、
第1のファイバチャネルアービトレート型ループスイッチと、
第2のファイバチャネルアービトレート型ループスイッチと
を含み、
該第1のファイバチャネルアービトレート型ループスイッチおよび該第2のファイバチャネルアービトレート型ループスイッチが、ポートロジック、接続装置、ルート決定ロジックを含み、
該ルート決定ロジックが特定のアービトレート型ループプリミティブの受領に基づいてルートを作成し、
該第1のループスイッチおよび該第2のループスイッチが、両方のポートにおいて複数のインタースイッチリンクおよびトランスファフレームによって相互接続され、
該第1のループスイッチおよび該第2のループスイッチが、異なったポートタイプおよびデバイスアクセスフェアネスアルゴリズムに従って、該ポートに異なったアクセスプライオリティを割り当てるロジックをさらに含み、該システムが、トランクグルーピングテーブルをさらに含む、システム。
【請求項2】
デバイスの第1のグループが第1のインタースイッチリンクを介して接続し、デバイスの第2のグループが第2の異なったインタースイッチリンクを介して接続する、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項3】
前記テーブルがルータ内にある、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項4】
前記トランクグルーピングテーブルが前記グルーピングを自動的に学習する、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項5】
前記テーブルが、ファイバチャネルアービトレート型ループデバイスイニシエータからの以前のOPNより前記グルーピングを学習する、請求項4に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項6】
前記デバイスイニシエータがSCSIイニシエータである、請求項5に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項7】
前記SCSIイニシエータがサーバである、請求項6に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項8】
前記トランクグルーピングテーブルがSCSIイニシエータについての情報を含む、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項9】
前記トランクグルーピングテーブルが、イニシエータアービトレート型ループデバイスのための、フレームの経路を決定するためにプライマリポートを識別する、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項10】
前記トランクグルーピングテーブルが、イニシエータアービトレート型ループデバイスのための、フレームの経路を決定するためにバックアップまたは複製ポートを識別する、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項11】
前記トランクグルーピングテーブルがデバイスのために複製ポートを識別する、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項12】
前記トランクグルーピングテーブルがイニシエータALPAを識別する、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項13】
前記複製ポートがフェイルオーバーポートとして使用される、請求項11に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項14】
前記SCSIイニシエータについての前記情報が、前記イニシエータのためのALPAアドレス、前記フレームの経路を決定するための割り当てられたプライマリトランクグループ、および前記プライマリトランクグループのエラーの際に前記フレームの経路を決定するための複製ポートのうちの1つ以上を含む、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項1】
ファイバチャネルアービトレート型ループデバイスを相互接続するシステムであって、該システムは、
第1のファイバチャネルアービトレート型ループスイッチと、
第2のファイバチャネルアービトレート型ループスイッチと
を含み、
該第1のファイバチャネルアービトレート型ループスイッチおよび該第2のファイバチャネルアービトレート型ループスイッチが、ポートロジック、接続装置、ルート決定ロジックを含み、
該ルート決定ロジックが特定のアービトレート型ループプリミティブの受領に基づいてルートを作成し、
該第1のループスイッチおよび該第2のループスイッチが、両方のポートにおいて複数のインタースイッチリンクおよびトランスファフレームによって相互接続され、
該第1のループスイッチおよび該第2のループスイッチが、異なったポートタイプおよびデバイスアクセスフェアネスアルゴリズムに従って、該ポートに異なったアクセスプライオリティを割り当てるロジックをさらに含み、該システムが、トランクグルーピングテーブルをさらに含む、システム。
【請求項2】
デバイスの第1のグループが第1のインタースイッチリンクを介して接続し、デバイスの第2のグループが第2の異なったインタースイッチリンクを介して接続する、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項3】
前記テーブルがルータ内にある、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項4】
前記トランクグルーピングテーブルが前記グルーピングを自動的に学習する、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項5】
前記テーブルが、ファイバチャネルアービトレート型ループデバイスイニシエータからの以前のOPNより前記グルーピングを学習する、請求項4に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項6】
前記デバイスイニシエータがSCSIイニシエータである、請求項5に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項7】
前記SCSIイニシエータがサーバである、請求項6に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項8】
前記トランクグルーピングテーブルがSCSIイニシエータについての情報を含む、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項9】
前記トランクグルーピングテーブルが、イニシエータアービトレート型ループデバイスのための、フレームの経路を決定するためにプライマリポートを識別する、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項10】
前記トランクグルーピングテーブルが、イニシエータアービトレート型ループデバイスのための、フレームの経路を決定するためにバックアップまたは複製ポートを識別する、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項11】
前記トランクグルーピングテーブルがデバイスのために複製ポートを識別する、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項12】
前記トランクグルーピングテーブルがイニシエータALPAを識別する、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項13】
前記複製ポートがフェイルオーバーポートとして使用される、請求項11に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【請求項14】
前記SCSIイニシエータについての前記情報が、前記イニシエータのためのALPAアドレス、前記フレームの経路を決定するための割り当てられたプライマリトランクグループ、および前記プライマリトランクグループのエラーの際に前記フレームの経路を決定するための複製ポートのうちの1つ以上を含む、請求項1に記載のファイバチャネルアービトレート型ループデバイスを相互接続するシステム。
【図1】
【図3】
【図4】
【図7】
【図8】
【図9a】
【図9b】
【図9c】
【図9d】
【図10a】
【図10b】
【図10c】
【図10d】
【図11a】
【図11b】
【図11c】
【図11d】
【図12a】
【図12b】
【図12c】
【図13a】
【図13b】
【図14a】
【図14b】
【図15a】
【図15b】
【図15c】
【図15d】
【図16a】
【図16b】
【図16c】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図2】
【図5】
【図6】
【図3】
【図4】
【図7】
【図8】
【図9a】
【図9b】
【図9c】
【図9d】
【図10a】
【図10b】
【図10c】
【図10d】
【図11a】
【図11b】
【図11c】
【図11d】
【図12a】
【図12b】
【図12c】
【図13a】
【図13b】
【図14a】
【図14b】
【図15a】
【図15b】
【図15c】
【図15d】
【図16a】
【図16b】
【図16c】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図2】
【図5】
【図6】
【公開番号】特開2011−139542(P2011−139542A)
【公開日】平成23年7月14日(2011.7.14)
【国際特許分類】
【外国語出願】
【出願番号】特願2011−88651(P2011−88651)
【出願日】平成23年4月12日(2011.4.12)
【分割の表示】特願2006−518926(P2006−518926)の分割
【原出願日】平成16年7月9日(2004.7.9)
【出願人】(504107339)エミュレックス デザイン アンド マニュファクチュアリング コーポレーション (20)
【Fターム(参考)】
【公開日】平成23年7月14日(2011.7.14)
【国際特許分類】
【出願番号】特願2011−88651(P2011−88651)
【出願日】平成23年4月12日(2011.4.12)
【分割の表示】特願2006−518926(P2006−518926)の分割
【原出願日】平成16年7月9日(2004.7.9)
【出願人】(504107339)エミュレックス デザイン アンド マニュファクチュアリング コーポレーション (20)
【Fターム(参考)】
[ Back to top ]